JPH0583178B2 - - Google Patents
Info
- Publication number
- JPH0583178B2 JPH0583178B2 JP62107498A JP10749887A JPH0583178B2 JP H0583178 B2 JPH0583178 B2 JP H0583178B2 JP 62107498 A JP62107498 A JP 62107498A JP 10749887 A JP10749887 A JP 10749887A JP H0583178 B2 JPH0583178 B2 JP H0583178B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- internal
- die pad
- leads
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 39
- 238000007789 sealing Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置およびその製造方法に係
り、特にICやLSI等の半導体装置の製造に際し、
リードフレーム上への半導体素子の実装に関す
る。
り、特にICやLSI等の半導体装置の製造に際し、
リードフレーム上への半導体素子の実装に関す
る。
［従来技術およびその問題点］
例えば通常のICは、第４図に示すように、リ
ードフレーム１のダイパツドに、半導体素子３を
固着し、この半導体素子３のボンデイングパツド
とリードフレームの内部リード４とを金線あるい
はアルミ線のボンデイングワイヤ５によつて結線
し、更にこれらを樹脂６で封止することにより製
造されている。
ードフレーム１のダイパツドに、半導体素子３を
固着し、この半導体素子３のボンデイングパツド
とリードフレームの内部リード４とを金線あるい
はアルミ線のボンデイングワイヤ５によつて結線
し、更にこれらを樹脂６で封止することにより製
造されている。
ここで用いられるリードフレームは、第５図ａ
およびｂに１例を示す如く、半導体素子を搭載す
るためのダイパツド２と、先端が該ダイパツドを
とり囲むように延在せしめられた20本の内部リー
ド４と、該内部リードとほぼ直交する方向に延び
これら内部リードを一体的に支持するタイバー１
１と、該タイバーの外側に前記各内部リードに接
続するように配設せしめられた外部リード１２と
ダイパツド２を支持するサポートバー１３とから
構成されている。
およびｂに１例を示す如く、半導体素子を搭載す
るためのダイパツド２と、先端が該ダイパツドを
とり囲むように延在せしめられた20本の内部リー
ド４と、該内部リードとほぼ直交する方向に延び
これら内部リードを一体的に支持するタイバー１
１と、該タイバーの外側に前記各内部リードに接
続するように配設せしめられた外部リード１２と
ダイパツド２を支持するサポートバー１３とから
構成されている。
そして内部リードの先端は、ダイパツド２を取
り囲むように所定の間隔をおいて、ダイパツド２
の外周と平行に配置されている。
り囲むように所定の間隔をおいて、ダイパツド２
の外周と平行に配置されている。
ところで、半導体装置の高密度化および高集積
化に伴い、リードピン数は増加するものの、パツ
ケージは従来通りかもしくは小型化の傾向にあ
る。
化に伴い、リードピン数は増加するものの、パツ
ケージは従来通りかもしくは小型化の傾向にあ
る。
同一面積内において内部リードの本数が増加す
れば、当然ながら内部リードの幅および隣接する
内部リードとの間隔は狭くなる。このため、強度
の低下による内部リードの変形およびその変形に
よる内部リード間の短絡を生じることがある。
れば、当然ながら内部リードの幅および隣接する
内部リードとの間隔は狭くなる。このため、強度
の低下による内部リードの変形およびその変形に
よる内部リード間の短絡を生じることがある。
更に、半導体素子のボンデイングパツドと内部
リードとをボンデイングワイヤによつて接続する
ワイヤボンデイングに際しては、リード幅が小さ
いことに起因してボンデイングエリアが狭くな
り、ボンデイングミスが発生し易くなる。また、
リード数が多いため、リード先端をダイパツドの
すぐ近くまで伸ばすことができず、ボンデイング
ワイヤを長くする必要がある。これはボンデイン
グワイヤの無駄であるのみならず、ワイヤボンデ
イングが順調に行なわれた後においてもワイヤ同
志またはワイヤとリードとの短絡事故を生じるお
それがある等、多くの問題があつた。
リードとをボンデイングワイヤによつて接続する
ワイヤボンデイングに際しては、リード幅が小さ
いことに起因してボンデイングエリアが狭くな
り、ボンデイングミスが発生し易くなる。また、
リード数が多いため、リード先端をダイパツドの
すぐ近くまで伸ばすことができず、ボンデイング
ワイヤを長くする必要がある。これはボンデイン
グワイヤの無駄であるのみならず、ワイヤボンデ
イングが順調に行なわれた後においてもワイヤ同
志またはワイヤとリードとの短絡事故を生じるお
それがある等、多くの問題があつた。
このような問題を解決するため、本発明者らは
第６図に要部拡大図を示す如く、ダイパツド２の
周囲に伸長する内部リード４を１本おきにダイパ
ツド２に近接せしめ、先端に幅広部ｆを形成し、
ボンデイングエリアとなる内部リードの先端を千
鳥状にしたものを提案している。これは、内部リ
ードの先端部を除けば、他は第５図ｂのリードフ
レームと全く同様である。
第６図に要部拡大図を示す如く、ダイパツド２の
周囲に伸長する内部リード４を１本おきにダイパ
ツド２に近接せしめ、先端に幅広部ｆを形成し、
ボンデイングエリアとなる内部リードの先端を千
鳥状にしたものを提案している。これは、内部リ
ードの先端部を除けば、他は第５図ｂのリードフ
レームと全く同様である。
これにより、ボンデイングは容易となつたが、
リード幅が小さいことに起因してリードの強度が
低下しており、リードの変形およびその変形によ
るリード同志の短絡の問題が依然として半導体装
置の信頼性を低下させる要因となつている。
リード幅が小さいことに起因してリードの強度が
低下しており、リードの変形およびその変形によ
るリード同志の短絡の問題が依然として半導体装
置の信頼性を低下させる要因となつている。
本発明は、前記実情に鑑みてなされたもので半
導体装置の製造歩留りの向上をはかると共に、信
頼性の向上をはかることを目的とする。
導体装置の製造歩留りの向上をはかると共に、信
頼性の向上をはかることを目的とする。
［問題点を解決するための手段］
そこで本発明では、封止用パツケージ内で半導
体素子をリードフレーム上に固定すると共に、リ
ードフレームの内部リードと半導体素子とをボン
デイングワイヤによつて接続してなる半導体装置
において、内部リードのうちの１部が他の内部リ
ードよりも小さいリード幅でダイパツドにより近
接するように伸長し、先端で幅広部を形成するよ
うにし、この内部リードのボンデイングエリアを
避けて内部リードを連結する絶縁性フイルムを配
設している。
体素子をリードフレーム上に固定すると共に、リ
ードフレームの内部リードと半導体素子とをボン
デイングワイヤによつて接続してなる半導体装置
において、内部リードのうちの１部が他の内部リ
ードよりも小さいリード幅でダイパツドにより近
接するように伸長し、先端で幅広部を形成するよ
うにし、この内部リードのボンデイングエリアを
避けて内部リードを連結する絶縁性フイルムを配
設している。
望ましくは、内部リードのボンデイングエリア
は前記絶縁性フイルムを挟んで、ダイパツド側と
外側とに配設され、先端で幅広部を形成するよう
にしている。
は前記絶縁性フイルムを挟んで、ダイパツド側と
外側とに配設され、先端で幅広部を形成するよう
にしている。
また、本発明の方法では、リードフレームの内
部リードの先端部をボンデイングエリアを避けて
絶縁性フイルムで固定する工程と、リードフレー
ムのダイパツド上に半導体素子を固着する工程
と、半導体素子と内部リードとをワイヤボンデイ
ングにより接続する工程と、このようにして形成
された半導体素子構体を封止用パツケージ内に封
止する工程とを具備している。
部リードの先端部をボンデイングエリアを避けて
絶縁性フイルムで固定する工程と、リードフレー
ムのダイパツド上に半導体素子を固着する工程
と、半導体素子と内部リードとをワイヤボンデイ
ングにより接続する工程と、このようにして形成
された半導体素子構体を封止用パツケージ内に封
止する工程とを具備している。
［作用］
本発明の半導体装置によれば、内部リードの先
端部を絶縁性フイルムで固定しているため、内部
リードのリード幅が狭く、十分な強度が得られな
いようなリードフレームにおいても、絶縁性フイ
ルムにより補強されると共に互いの位置関係が保
持されるようになつているため、リード同志の短
絡が防止されるのみならず、ボンデイングワイヤ
との短絡も防止される。
端部を絶縁性フイルムで固定しているため、内部
リードのリード幅が狭く、十分な強度が得られな
いようなリードフレームにおいても、絶縁性フイ
ルムにより補強されると共に互いの位置関係が保
持されるようになつているため、リード同志の短
絡が防止されるのみならず、ボンデイングワイヤ
との短絡も防止される。
また、本発明の方法によれば、ボンデイングに
先立ち、内部リードの先端部を絶縁フイルムで固
定しているため強度が高められて、ボンデイング
に際しても内部リードが変形を生じることなく、
ボンデイングエリアが正しい位置間隔で配列され
ているため、ボンデイング精度が高められる上、
ボンデイング時の衝撃による変形も防止され信頼
性を高めることができる。
先立ち、内部リードの先端部を絶縁フイルムで固
定しているため強度が高められて、ボンデイング
に際しても内部リードが変形を生じることなく、
ボンデイングエリアが正しい位置間隔で配列され
ているため、ボンデイング精度が高められる上、
ボンデイング時の衝撃による変形も防止され信頼
性を高めることができる。
［実施例］
以下、本発明の実施例について、図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
第１図は、本発明実施例のICの要部拡大説明
図、第２図は全体概要図である。
図、第２図は全体概要図である。
このICは、第１図に示す如く、前記第６図に
示したものと同様に、ダイパツド２の周囲に、第
１のリード４ａと、先端がダイパツド２に第１の
リード４ａよりも更に近接すると共に幅広部ｆを
形成する第２のリード４ｂとが交互に伸長せしめ
られ、更に先端部に各リードのボンデイングエリ
アを避けるように各リードの先端部を表面から固
定するポリイミド樹脂からなる絶縁性テープ７を
貼着してなるリードフレーム１のダイパツド２上
に半導体素子３を固着すると共に、ボンデイング
ワイヤ５によつて半導体素子のボンデイングパツ
ドBPと、各第１および第２のリードの先端部と
を接続してなるもので、他の部分については、第
４図および第６図に示した従来の半導体装置およ
びリードフレームと同一である。
示したものと同様に、ダイパツド２の周囲に、第
１のリード４ａと、先端がダイパツド２に第１の
リード４ａよりも更に近接すると共に幅広部ｆを
形成する第２のリード４ｂとが交互に伸長せしめ
られ、更に先端部に各リードのボンデイングエリ
アを避けるように各リードの先端部を表面から固
定するポリイミド樹脂からなる絶縁性テープ７を
貼着してなるリードフレーム１のダイパツド２上
に半導体素子３を固着すると共に、ボンデイング
ワイヤ５によつて半導体素子のボンデイングパツ
ドBPと、各第１および第２のリードの先端部と
を接続してなるもので、他の部分については、第
４図および第６図に示した従来の半導体装置およ
びリードフレームと同一である。
製造に際しては、第３図ａに示す如く、第６図
に示したリードフレームの第１のリードの先端お
よび第２のリードの幅広部ｆにわずかに接触すよ
うに絶縁性テープ７を貼着する。
に示したリードフレームの第１のリードの先端お
よび第２のリードの幅広部ｆにわずかに接触すよ
うに絶縁性テープ７を貼着する。
次いで、第３図ｂに示す如く、該リードフレー
ム１のダイパツド２上に半導体素子３を固着す
る。
ム１のダイパツド２上に半導体素子３を固着す
る。
そして、順次、ワイヤボンデイングを行ない、
第１図に示したようなリードフレーム組立構体を
得る。
第１図に示したようなリードフレーム組立構体を
得る。
最後に、樹脂６で封止し、ダイバーを切除する
と共に外部リードを成型し、第２図に示したよう
な半導体装置が完成せしめられる。
と共に外部リードを成型し、第２図に示したよう
な半導体装置が完成せしめられる。
この方法によれば、絶縁性テープによつて第１
および第２のリード４ａ，４ｂすなわち内部リー
ド４が互いの位置間隔を保持した状態でワイヤボ
ンデイングがなされるため、位置ずれ等も低減さ
れボンデイングの信頼性が高められる。
および第２のリード４ａ，４ｂすなわち内部リー
ド４が互いの位置間隔を保持した状態でワイヤボ
ンデイングがなされるため、位置ずれ等も低減さ
れボンデイングの信頼性が高められる。
また、絶縁性テープによる補強がなされるた
め、第１および第２の内部リードは先端でのリー
ド幅を細くすることができる。これによりダイパ
ツドに対して内部リードの先端を更に近接せしめ
得、ボンデイングワイヤの使用量が低減し、製造
コストが節減される。更にまた、ボンデイングワ
イヤを短くすることができ、短絡が防止されるの
に加え、長いボンデイングワイヤの下には絶縁性
テープがあるため、ワイヤがたるんでも短絡のお
それは極めて少ない。
め、第１および第２の内部リードは先端でのリー
ド幅を細くすることができる。これによりダイパ
ツドに対して内部リードの先端を更に近接せしめ
得、ボンデイングワイヤの使用量が低減し、製造
コストが節減される。更にまた、ボンデイングワ
イヤを短くすることができ、短絡が防止されるの
に加え、長いボンデイングワイヤの下には絶縁性
テープがあるため、ワイヤがたるんでも短絡のお
それは極めて少ない。
加えて、各内部リードの先端は、絶縁性テープ
で固定されると共に、末端はタイバーで固定され
ており、かつ長いワイヤの下には絶縁性テープが
あるため、樹脂封止工程における短絡事故も大幅
に低減され、極めて信頼性の高い半導体装置を高
歩留りで形成することができる。
で固定されると共に、末端はタイバーで固定され
ており、かつ長いワイヤの下には絶縁性テープが
あるため、樹脂封止工程における短絡事故も大幅
に低減され、極めて信頼性の高い半導体装置を高
歩留りで形成することができる。
なお、実施例では、内部リードの先端を千鳥状
にダイパツドに近接させたものについて説明した
が、必ずしも交互に配置する必要はなく、適宜変
更可能である。ラインｌにおける第１および第２
のリードのリード幅t1，t2がt1＞t2の関係を有し
ているがt1＝t2であつてもよいことはいうまでも
ない。
にダイパツドに近接させたものについて説明した
が、必ずしも交互に配置する必要はなく、適宜変
更可能である。ラインｌにおける第１および第２
のリードのリード幅t1，t2がt1＞t2の関係を有し
ているがt1＝t2であつてもよいことはいうまでも
ない。
更に、絶縁性テープは内部リードの裏面すなわ
ちボンデイングエリアの裏面に固有してもよい。
ちボンデイングエリアの裏面に固有してもよい。
［発明の効果］
以上説明してきたように、本発明によればリー
ドフレームの内部リードの先端部を、ボンデイン
グエリアを避けるように絶縁性フイルムで固定し
ているため、製造歩留りが高くかつ信頼性の高い
半導体装置を得ることができる。
ドフレームの内部リードの先端部を、ボンデイン
グエリアを避けるように絶縁性フイルムで固定し
ているため、製造歩留りが高くかつ信頼性の高い
半導体装置を得ることができる。
第１図は、本発明実施例の半導体装置の要部説
明図、第２図は、同半導体装置の全体図、第３図
ａおよび第３図ｂは、同半導体装置の製造工程
図、第４図は従来の半導体装置を示す図、第５図
ａおよび第５図ｂは同半導体装置のリードフレー
ムを示す図、第６図は、リードフレームの改良例
を示す図である。 １……リードフレーム、２……ダイパツド、３
……半導体素子、４……内部リード、４ａ……第
１のリード、４ｂ……第２のリード、５……ボン
デイングワイヤ、６……樹脂、７……絶縁性テー
プ、ｆ……幅広部、１１……タイバー、１２……
外部リード、１３……サポートバー。
明図、第２図は、同半導体装置の全体図、第３図
ａおよび第３図ｂは、同半導体装置の製造工程
図、第４図は従来の半導体装置を示す図、第５図
ａおよび第５図ｂは同半導体装置のリードフレー
ムを示す図、第６図は、リードフレームの改良例
を示す図である。 １……リードフレーム、２……ダイパツド、３
……半導体素子、４……内部リード、４ａ……第
１のリード、４ｂ……第２のリード、５……ボン
デイングワイヤ、６……樹脂、７……絶縁性テー
プ、ｆ……幅広部、１１……タイバー、１２……
外部リード、１３……サポートバー。
Claims (1)
- 【特許請求の範囲】 １ ダイパツドと 先端が前記ダイパツドの近傍に延設せしめられ
た内部リードと 前記ダイパツド上に搭載され、前記内部リード
との間をボンデイングワイヤによつて接続された
半導体素子とを具備し 前記内部リードと半導体素子とを封止用パツケ
ージ内に収納してなる半導体装置において、 前記内部リードの先端部のボンデイングエリア
を避けて固着せしめられ、各内部リードを連結す
る絶縁性フイルムと 前記内部リードのうちの１部が他の内部リード
よりも小さいリード幅でダイパツドにより近接す
るように伸長し、先端で幅広部を形成してなるこ
とを特徴とする半導体装置。 ２ 前記内部リードのボンデイングエリアは前記
絶縁性フイルムを挟んで、ダイパツド側と外側と
に配設され、先端で幅広部を形成してなることを
特徴とする特許請求の範囲第１項記載の半導体装
置。 ３ 前記絶縁性フイルムは、内部リードの幅広部
の始端から、ダイパツドから離れた方の内部リー
ドの先端までの範囲で、内部リードを固定するよ
うに配設されていることを特徴とする特許請求の
範囲第２項記載の半導体装置。 ４ ダイパツドと、先端が前記ダイパツドの近傍
に延設せしめられた内部リードと、前記内部リー
ドのうちの１部が他の内部リードよりも小さいリ
ード幅で、ダイパツドにより近接するように伸長
し、先端で幅広部を形成してなるリードフレーム
を形成するリードフレーム形成工程と 前記内部リードの幅広部の始端から、ダイパツ
ドから離れた方の内部リードの先端までの範囲に
わたり、絶縁性フイルムを内部リードの表面側に
貼着することにより、前記内部リードの先端部を
ボンデイングエリアを避けて絶縁性フイルムで固
定化する固定化工程と 前記リードフレームののダイパツド上に半導体
素子を載置するダイボンデイング工程と、 前記リードフレームの内部リードと前記半導体
素子とをワイヤボンデイングにより接続するワイ
ヤボンデイング工程と、 前記半導体素子を前記内部リードと共に封止用
パツケージ内に封止する封止工程とを具えたこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62107498A JPS63272043A (ja) | 1987-04-30 | 1987-04-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62107498A JPS63272043A (ja) | 1987-04-30 | 1987-04-30 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63272043A JPS63272043A (ja) | 1988-11-09 |
| JPH0583178B2 true JPH0583178B2 (ja) | 1993-11-25 |
Family
ID=14460731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62107498A Granted JPS63272043A (ja) | 1987-04-30 | 1987-04-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63272043A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030053970A (ko) * | 2001-12-24 | 2003-07-02 | 동부전자 주식회사 | 반도체 패키지의 리드 프레임 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60113932A (ja) * | 1983-11-26 | 1985-06-20 | Mitsubishi Electric Corp | 樹脂封止半導体装置の組立方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5577850U (ja) * | 1978-11-24 | 1980-05-29 |
-
1987
- 1987-04-30 JP JP62107498A patent/JPS63272043A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60113932A (ja) * | 1983-11-26 | 1985-06-20 | Mitsubishi Electric Corp | 樹脂封止半導体装置の組立方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63272043A (ja) | 1988-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| US4994411A (en) | Process of producing semiconductor device | |
| JPH0722567A (ja) | モールド樹脂封止型半導体装置とその製造方法 | |
| JPH0797594B2 (ja) | 半導体集積回路装置 | |
| JPH0583178B2 (ja) | ||
| US20030080405A1 (en) | Semiconductor device and method for producing the same | |
| JPH0294552A (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JP2714335B2 (ja) | 半導体装置 | |
| JP2564596B2 (ja) | 半導体装置の製造方法 | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| JP2515882B2 (ja) | リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法 | |
| JP2635722B2 (ja) | リードフレームおよびその製造方法 | |
| JP2509435Y2 (ja) | リ―ドフレ―ム | |
| JPS63272062A (ja) | リ−ドフレ−ム | |
| JPH05121624A (ja) | 半導体装置のリードフレーム | |
| JPH03102859A (ja) | 半導体装置の製造方法 | |
| KR200169976Y1 (ko) | 반도체 패키지 | |
| JPH03124055A (ja) | リードフレームの製造方法およびこれを用いた半導体装置 | |
| JPH02156661A (ja) | リードフレームおよびその製造方法 | |
| KR200142844Y1 (ko) | 리드프레임 | |
| JPH0750381A (ja) | 半導体装置およびその実装構造 | |
| JPH02156660A (ja) | 半導体装置の製造方法 | |
| JPH03284868A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JPH0613528A (ja) | 電子部品のパッケージ構造及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |