JPS6141246Y2 - - Google Patents

Info

Publication number
JPS6141246Y2
JPS6141246Y2 JP1977024545U JP2454577U JPS6141246Y2 JP S6141246 Y2 JPS6141246 Y2 JP S6141246Y2 JP 1977024545 U JP1977024545 U JP 1977024545U JP 2454577 U JP2454577 U JP 2454577U JP S6141246 Y2 JPS6141246 Y2 JP S6141246Y2
Authority
JP
Japan
Prior art keywords
die pad
ground connection
frame
die
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1977024545U
Other languages
English (en)
Other versions
JPS53119862U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1977024545U priority Critical patent/JPS6141246Y2/ja
Publication of JPS53119862U publication Critical patent/JPS53119862U/ja
Application granted granted Critical
Publication of JPS6141246Y2 publication Critical patent/JPS6141246Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 この考案は、樹脂封止半導体装置に使用される
リードフレームの改良に関するものである。
以下、樹脂封止半導体集積回路用リードフレー
ムを例に取り説明を行う。
第１図は樹脂封止半導体集積回路の製造に使用
されるリードフレームの一例の平面図である。
図において、１はリードフレームの外枠、２は
外枠から枠内に突出して設けられた外部リード用
端子、３は半導体ダイスが装置されるダイスパツ
ド、４は外枠１に設けられダイスパツド３に連ら
なりダイスパツド３を支持する連結支持部、１０
は外枠１、外部リード用端子２、ダイスパツド３
および連結支持部４により構成されたリードフレ
ームである。
第２図ａはリードフレームに半導体ダイスを装
着し、所要の配線をした状態を示す拡大平面図、
第２図ｂは第２図ａのＢ−Ｂ線における切断
部端面図である。図において、５は金または銀な
どのメツキ層、６は半導体ダイス、７は半導体ダ
イス６の表面の電極、８は半導体ダイス６をダイ
スパツド３に装着するための金・シリコン、半田
などの金属ろう材またはエポキシ接着剤などの樹
脂等からなる接着用物質、９は半導体ダイス６の
電極７と外部リード用端子２とを接続するコネク
タ線である。
樹脂封止半導体集積回路（IC）のグランド端
子は、特に基準がないため、種々の外部リード用
端子（ピン）がグランド端子として使用されてい
る。例えば、１４ピンのICであれば１番目のピ
ンから14番目のピンまでのいずれのピンもグラン
ド端子として利用されている。
現在、半導体ダイスのグランド（接地）は、半
導体ダイス表面の電極からコネクタ線でピンに接
続するだけのもの（バイポーラロジツクIC）
と、回路上の制約やウエハプロセス上の問題か
ら、半導体ダイス表面の電極からだけでなく、半
導体ダイスの裏面（ダイスパツドに接着される
面）からもグランド接続をする必要のあるものが
ある。
上記のようなICに対してリードフレームの共
用化を図るため、第３図の平面図に一例を示すよ
うなリードフレームが用いられている。第３図に
おいて、１０ａはリードフレーム、１１はダイス
パツド３から突出したグランド接続部である。グ
ランド接続部１１はダイスパツド３全般にでな
く、その一部に設けてもよい。また、ダイスパツ
ド３を支持する連結支持部４がグランド接続部と
して使用されることもある。
第４図は、第３図に示すリードフレーム１０ａ
のダイスパツド３に金属ろう材または樹脂などの
接着用物質８により半導体ダイス６を装着し、半
導体ダイス６表面の電極７とグランド接続部１１
とをコネクタ線で接続し、グランド接続部１１と
外部リード用端子２とをコネクタ線で接続した場
合の第３図において点線にて囲むＡ部に相当する
部分の拡大平面図である。第４図において、９ａ
は電極７とグランド接続部１１とを結ぶコネクタ
線、９ｂはグランド接続部１１と外部リード用端
子２とを結ぶコネクタ線である。
上記の場合、グランド接続部１１または連結支
持部４は、ダイスパツド３と同一平面上にあるた
め、半導体ダイス６をダイスパツド３に装着する
際に、グランド接続部１１附近の切断部端面図で
ある第５図に示すように、接着用物質８がグラン
ド接続部１１にまで流出し、接着用物質８とコネ
クタ線９ａ，９ｂとは接着されないから、コネク
タ線９ａ，９ｂのグランド接続部１１との接着が
できず、グランド接続部１１と電極７及び外部リ
ード用端子２との電気的接続が不可能になること
があつた。
この考案は上記の点に鑑みてなされたものであ
り、グランド接続部またはグランド接続部として
使用される連結支持部のダイスパツドに近接した
部分に凹部または凸部を設けることによつて、半
導体素子をダイスパツドに接着するときに接着用
物質が、グランド接続部または連結支持部のコネ
クタ線を接着する領域にまで流出するのを防止し
た樹脂封止半導体装置用リードフレームを提供す
ることを目的としたものである。
以下、実施例によつてこの考案を説明する。
第６図はこの考案による樹脂封止半導体装置用
リードフレームのグランド接続部附近の平面図で
ある。図において、１２はグランド接続部１１の
ダイスパツド３に近接する部分に、グランド接続
部１１の幅方向の大部分を占めるように設けられ
た凹部または凸部である。
第７図は、第６図に示した凹部または凸部のそ
れぞれを示す切断部側面図であり、第７図ａに示
す１２ａはダイスパツド３の半導体素子６が接着
される面と同じ側のグランド接続部１１の面に設
けられた凹部、第７図ｂに示す１２ｂは同様の凸
部である。
上記の実施例において、凹部１２ａ、凸部１２
ｂとグランド接続部１１の側縁との間に狭帯部
〔第６図に１３として示す〕が残存しているが、
この狭帯部１３は極めて狭小であるから、半導体
素子接着用の金属ろう材または樹脂などとの接着
用物質８が、その表面張力などのため、この狭帯
部１３を通過することは極めて困難である。それ
でも通過する心配のある場合は、凹部１２ａ，凸
部１２ｂを、グランド接続部１１を幅方向に完全
に横断するように設ければよい。
上記の実施例においては、グランド接続部１１
に凹部１２ａまたは凸部１２ｂのいずれかの一つ
を設けた場合について述べたが、これらの同種類
のもの、または異種類のものを混せて、複数個用
いてもよいことはいうまでもない。
また、上記の実施例においては、この考案をリ
ードフレームの別設のグランド接続部に用いた場
合について述べたが、ダイスパツドをリードフレ
ームの外枠に支持する連結支持部にコネクタ線を
接続する必要のある場合にも、この発明は同様に
適用することができるものである。
さらに、上記の実施例は、この考案を半導体集
積回路用リードフレームに適用した場合について
述べたが、この考案は他の半導体装置用のリード
フレームにも適用できるものである。
以上詳述したように、この考案による樹脂封止
半導体装置用リードフレームにおいては、ダイス
パツドにその周縁から突出してグランド接続部を
設け、このグランド接続部のコネクタ線が接着さ
れる領域と上記ダイスパツドの周縁との間で、上
記ダイスパツドの半導体素子が装着される面と同
じ側の上記グランド接続部の面に凹部および凸部
のうち少くとも一つを設けたので、上記半導体素
子を上記ダイスパツドに接着するための金属ろう
材、樹脂などの接着用物質が、上記グランド接続
部の上記コネクタ線が接着される領域にまで流出
し、上記コネクタ線が上記グランド接続部に接着
されるのを不可能または困難にするのを防止する
ことができる。
【図面の簡単な説明】
第１図は従来のリードフレームの一例の平面
図、第２図ａおよび第２図ｂはそれぞれ従来のリ
ードフレームに半導体ダイスを装着し所要の配線
をした状態を示す拡大平面図および切断部端面
図、第３図は従来のリードフレームの他の一例の
平面図、第４図は第３図に示すリードフレームに
半導体素子を装着し所要の配線をした状態の一部
拡大平面図、第５図は第４図に示す場合において
所要の配線が不可能になつた状態を示す切断部端
面図、第６図はこの考案によるリードフレームの
特徴部分の拡大平面図、第７図ａ，ｂは第６図に
示す特徴部分の各種の実施例を示す切断部端面図
である。 図において、１はフレーム外枠、２は外部リー
ド用端子、３はダイスパツド、４は連結支持部、
５はメツキ層、６は半導体素子、７は半導体素子
６の電極、８は接着用物質、９，９ａ，９ｂはコ
ネクタ線、１０，１０ａはリードフレーム、１１
はグランド接続部、１２は凹部または凸部、１２
ａは凹部、１２ｂは凸部、１３は狭帯部である。
なお、図中同一符号はそれぞれ同一または相当部
分を示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. フレーム外枠、この外枠内に配置され、その一
    面に半導体ダイスが接着用物質で装着されるダイ
    スパツド、上記外枠より枠内に延びてその端部が
    上記ダイスパツドの回りに位置する複数の外部リ
    ード用端子、上記ダイスパツドの周縁から突出し
    て設けられたグランド接続部を備え、このグラン
    ド接続部の突出方向の延長線上においてその上記
    ダイスパツドの一面に連続する面に上記外部リー
    ド用端子中のグランド端子または上記半導体ダイ
    スの接地すべき端子から導出されるコネクタ線が
    接着されるものにおいて、上記グランド接続部の
    上記コネクタ線が接着される部位以外の上記ダイ
    スパツドに近い部分に、上記コネクタ線が接着さ
    れる部位への上記接着用物質の流れを防止する凹
    部および凸部の少なくとも１つを設けたことを特
    徴とする樹脂封止半導体装置用リードフレーム。
JP1977024545U 1977-02-28 1977-02-28 Expired JPS6141246Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1977024545U JPS6141246Y2 (ja) 1977-02-28 1977-02-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1977024545U JPS6141246Y2 (ja) 1977-02-28 1977-02-28

Publications (2)

Publication Number Publication Date
JPS53119862U JPS53119862U (ja) 1978-09-22
JPS6141246Y2 true JPS6141246Y2 (ja) 1986-11-25

Family

ID=28863229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1977024545U Expired JPS6141246Y2 (ja) 1977-02-28 1977-02-28

Country Status (1)

Country Link
JP (1) JPS6141246Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5674948A (en) * 1979-11-22 1981-06-20 Hitachi Ltd Lead structure of semiconductor device
JPS60154646A (ja) * 1984-01-25 1985-08-14 Hitachi Micro Comput Eng Ltd 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5133161U (ja) * 1974-08-31 1976-03-11

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5133161U (ja) * 1974-08-31 1976-03-11

Also Published As

Publication number Publication date
JPS53119862U (ja) 1978-09-22

Similar Documents

Publication Publication Date Title
JPH08111497A (ja) 樹脂封止型半導体装置
US6329710B1 (en) Integrated circuit package electrical enhancement
JPH0238446Y2 (ja)
US5276352A (en) Resin sealed semiconductor device having power source by-pass connecting line
US6555923B2 (en) Semiconductor chip having pads with plural junctions for different assembly methods
JPS6141246Y2 (ja)
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH11168169A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH0745778A (ja) リードフレーム及び半導体装置
JPH10275887A (ja) 半導体装置
JP3150560B2 (ja) 半導体装置
JPS63202948A (ja) リ−ドフレ−ム
JP2501406B2 (ja) 半導体装置
JP2841790B2 (ja) フラットパッケージ
EP0486027B1 (en) Resin sealed semiconductor device
JP3670636B2 (ja) 電子部品を実装した電子装置
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
JP2505359Y2 (ja) 半導体搭載用基板
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지
KR970001890B1 (ko) 상호연결회로기판을 갖춘 반도체장치
JP2522455B2 (ja) 半導体集積回路装置
JPS5828359Y2 (ja) 半導体集積回路装置
KR100533750B1 (ko) 반도체 패키지용 리드 프레임 및 이를 이용한 반도체 패키지
JP2941479B2 (ja) 半導体装置
JPS6060743A (ja) リ−ドフレ−ム