JPH11121765A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11121765A JPH11121765A JP10236992A JP23699298A JPH11121765A JP H11121765 A JPH11121765 A JP H11121765A JP 10236992 A JP10236992 A JP 10236992A JP 23699298 A JP23699298 A JP 23699298A JP H11121765 A JPH11121765 A JP H11121765A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- polycrystalline silicon
- forming
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置やラインセンサ等に用いられる
大容量メモリ（メガビット級ＤＲＡＭやＳＲＡＭ等）等
の大面積を有する半導体装置の形成をより効率よく、か
つ特性の劣化を招来させることなく行なうことができる
半導体装置の製造方法を提供する。 【解決手段】 絶縁基板上に第１の多結晶シリコン薄膜
５を形成する方法と、この第１の多結晶シリコン薄膜５
中の結晶部分を溶融させないように制御された矩形状の
レーザビーム７を第１の多結晶シリコン薄膜５に照射し
て第２の多結晶シリコン薄膜を形成する工程と、第２の
多結晶シリコン薄膜を能動層に有する薄膜トランジスタ
を形成する工程とを含んで半導体装置を製造する。
大容量メモリ（メガビット級ＤＲＡＭやＳＲＡＭ等）等
の大面積を有する半導体装置の形成をより効率よく、か
つ特性の劣化を招来させることなく行なうことができる
半導体装置の製造方法を提供する。 【解決手段】 絶縁基板上に第１の多結晶シリコン薄膜
５を形成する方法と、この第１の多結晶シリコン薄膜５
中の結晶部分を溶融させないように制御された矩形状の
レーザビーム７を第１の多結晶シリコン薄膜５に照射し
て第２の多結晶シリコン薄膜を形成する工程と、第２の
多結晶シリコン薄膜を能動層に有する薄膜トランジスタ
を形成する工程とを含んで半導体装置を製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
を有する半導体装置の製造方法、特に液晶表示装置やラ
インセンサ等に組込まれる大面積（大容量）ＬＳＩ等に
用いて好適な半導体装置の製造方法に関する。
を有する半導体装置の製造方法、特に液晶表示装置やラ
インセンサ等に組込まれる大面積（大容量）ＬＳＩ等に
用いて好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般に、薄膜トランジスタは、石英ガラ
ス等の絶縁基板上に、多結晶シリコン等の半導体薄膜を
被着形成し、この薄膜半導体層に例えばチャネルが形成
される活性領域や低抵抗のソース領域、ドレイン領域を
夫々形成して電界効果型トランジスタを構成するように
している。
ス等の絶縁基板上に、多結晶シリコン等の半導体薄膜を
被着形成し、この薄膜半導体層に例えばチャネルが形成
される活性領域や低抵抗のソース領域、ドレイン領域を
夫々形成して電界効果型トランジスタを構成するように
している。
【０００３】ところで、薄膜トランジスタの基板として
は、従来より高融点の石英ガラスが一般に用いられてい
るが、材料費が嵩み高価となるため、石英ガラスより低
融点の通常の耐熱ガラスを基板に用いることが望まれて
いる。
は、従来より高融点の石英ガラスが一般に用いられてい
るが、材料費が嵩み高価となるため、石英ガラスより低
融点の通常の耐熱ガラスを基板に用いることが望まれて
いる。
【０００４】このような比較的低融点の耐熱ガラスを基
板に用いる場合には、薄膜トランジスタの製造工程中の
基板上の上限温度を基板ガラスの歪点以下とするような
低温プロセスが必要となる。
板に用いる場合には、薄膜トランジスタの製造工程中の
基板上の上限温度を基板ガラスの歪点以下とするような
低温プロセスが必要となる。
【０００５】しかしながら、このような低温プロセスに
おいては、特性の良好な活性領域を得ることは困難であ
る。即ち、基板上に例えばＣＶＤ（化学気相成長）法等
でシリコンを被着形成したのみでは、結晶粒径の小さな
トラップ密度の高い多結晶シリコン層が形成され、電気
的特性、特にしきい値電圧Ｖth、サブスレッショルド特
性、移動度μ、リーク電流の点で良好なものが得られな
い。
おいては、特性の良好な活性領域を得ることは困難であ
る。即ち、基板上に例えばＣＶＤ（化学気相成長）法等
でシリコンを被着形成したのみでは、結晶粒径の小さな
トラップ密度の高い多結晶シリコン層が形成され、電気
的特性、特にしきい値電圧Ｖth、サブスレッショルド特
性、移動度μ、リーク電流の点で良好なものが得られな
い。
【０００６】そのため、基板上に多結晶シリコン層を形
成した後、シリコンイオンＳｉ+ を注入して非晶質化
し、次いで低温アニール（６００℃程度）して結晶粒径
を大きくした多結晶シリコン層を得る方法が考えられて
いる。
成した後、シリコンイオンＳｉ+ を注入して非晶質化
し、次いで低温アニール（６００℃程度）して結晶粒径
を大きくした多結晶シリコン層を得る方法が考えられて
いる。
【０００７】この場合には、比較的高性能の薄膜トラン
ジスタが得られるが、１０００℃の高温プロセスで製造
された薄膜トランジスタには及ばない。この原因は、多
結晶シリコン層の結晶粒径でなく、その粒界トラップ密
度が６００℃では充分改善されないからである。
ジスタが得られるが、１０００℃の高温プロセスで製造
された薄膜トランジスタには及ばない。この原因は、多
結晶シリコン層の結晶粒径でなく、その粒界トラップ密
度が６００℃では充分改善されないからである。
【０００８】そこで、上記低温アニール後、Ａｒレーザ
で短時間のアニールを施して多結晶シリコン層のトラッ
プ密度を低減させる方法が考えられるが、このＡｒレー
ザは、波長が長く、連続発振（ＣＷ）のため、面による
照射が困難であり、大面積を有する膜厚１０００Å未満
の多結晶シリコン薄膜には適さない。
で短時間のアニールを施して多結晶シリコン層のトラッ
プ密度を低減させる方法が考えられるが、このＡｒレー
ザは、波長が長く、連続発振（ＣＷ）のため、面による
照射が困難であり、大面積を有する膜厚１０００Å未満
の多結晶シリコン薄膜には適さない。
【０００９】ところが、最近、短波長のパルスを発振す
るエキシマレーザによるパルスレーザアニールが注目さ
れ、実用化されている。
るエキシマレーザによるパルスレーザアニールが注目さ
れ、実用化されている。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
エキシマレーザによるパルスレーザアニールは、照射領
域を瞬時に溶融して行っているため、特に大面積の多結
晶シリコン薄膜に対してアニールした場合、不連続面が
形成され、その後のデバイス作製に影響を及ぽすという
不都合があった。
エキシマレーザによるパルスレーザアニールは、照射領
域を瞬時に溶融して行っているため、特に大面積の多結
晶シリコン薄膜に対してアニールした場合、不連続面が
形成され、その後のデバイス作製に影響を及ぽすという
不都合があった。
【００１１】即ち、エキシマレーザビームを光学的ホモ
ジナイザを介して多結晶シリコン薄膜に照射すると、１
０ｍｍ角以上の照射面積を得ることができ、これを走査
することによって、大面積アニールが可能となるが、上
述の如く、照射領域を溶融する程度のエネルギ密度（約
１Ｊ／ｃｍ2 ）で行なうため、各照射領域間で未溶融領
域が形成されるのを防止する目的で照射領域を１部重ね
て走査した場合、照射領域の重なった部分が更に溶融
し、結果的に多結晶シリコン薄膜表面が不連続面、即ち
凹凸面となってしまい、その後のデバイス作製に支障を
来すという不都合があった。
ジナイザを介して多結晶シリコン薄膜に照射すると、１
０ｍｍ角以上の照射面積を得ることができ、これを走査
することによって、大面積アニールが可能となるが、上
述の如く、照射領域を溶融する程度のエネルギ密度（約
１Ｊ／ｃｍ2 ）で行なうため、各照射領域間で未溶融領
域が形成されるのを防止する目的で照射領域を１部重ね
て走査した場合、照射領域の重なった部分が更に溶融
し、結果的に多結晶シリコン薄膜表面が不連続面、即ち
凹凸面となってしまい、その後のデバイス作製に支障を
来すという不都合があった。
【００１２】本発明は、このような点に鑑み成されたも
ので、その目的とするところは、液晶表示装置やライン
センサ等に用いられる大容量メモリ（メガビット級ＤＲ
ＡＭやＳＲＡＭ等）等の大面積を有する半導体装置の形
成をより効率よく、かつ特性の劣化を招来させることな
く行なうことができる半導体装置の製造方法を提供する
ことにある。
ので、その目的とするところは、液晶表示装置やライン
センサ等に用いられる大容量メモリ（メガビット級ＤＲ
ＡＭやＳＲＡＭ等）等の大面積を有する半導体装置の形
成をより効率よく、かつ特性の劣化を招来させることな
く行なうことができる半導体装置の製造方法を提供する
ことにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁基板１上に第１の多結晶シリコン薄膜５
を形成する方法と、この第１の多結晶シリコン薄膜５中
の結晶部分を溶融させないように制御された矩形状のレ
ーザビーム７を第１の多結晶シリコン薄膜５に照射して
第２の多結晶シリコン薄膜を形成する工程と、第２の多
結晶シリコン薄膜を能動層に有する薄膜トランジスタを
形成する工程を含む。
造方法は、絶縁基板１上に第１の多結晶シリコン薄膜５
を形成する方法と、この第１の多結晶シリコン薄膜５中
の結晶部分を溶融させないように制御された矩形状のレ
ーザビーム７を第１の多結晶シリコン薄膜５に照射して
第２の多結晶シリコン薄膜を形成する工程と、第２の多
結晶シリコン薄膜を能動層に有する薄膜トランジスタを
形成する工程を含む。
【００１４】また本発明は、上記半導体装置の製造方法
において、第１の多結晶シリコン薄膜５形成工程が、非
晶質シリコン薄膜４を形成する工程と、この非晶質シリ
コン薄膜４を結晶成長させる工程を含む。
において、第１の多結晶シリコン薄膜５形成工程が、非
晶質シリコン薄膜４を形成する工程と、この非晶質シリ
コン薄膜４を結晶成長させる工程を含む。
【００１５】また本発明は、上記半導体装置の製造方法
において、レーザビーム７が第１の多結晶シリコン薄膜
５に対して照射領域１５が一部１７重なるように走査さ
れる。
において、レーザビーム７が第１の多結晶シリコン薄膜
５に対して照射領域１５が一部１７重なるように走査さ
れる。
【００１６】また本発明は、上記半導体装置の製造方法
において、レーザビーム７をパルスレーザとする。
において、レーザビーム７をパルスレーザとする。
【００１７】上述の本発明の方法によれば、第１の多結
晶シリコン薄膜５中の結晶部分を溶融させないように制
御された矩形状のレーザビーム７を照射して第２の多結
晶シリコン薄膜を形成するので、結晶部分は溶融せずに
微小欠陥のみ改善された第２の多結晶シリコン薄膜が形
成される。このとき、レーザビーム７が矩形状７Ｓであ
るため大面積を走査するのに好適であり、大面積の多結
晶シリコン薄膜５の微小欠陥を改善することができる。
即ち、従来達成できなかった大面積を有する多結晶シリ
コン薄膜に対する膜質向上を目的としたアニールを実現
させることができる。
晶シリコン薄膜５中の結晶部分を溶融させないように制
御された矩形状のレーザビーム７を照射して第２の多結
晶シリコン薄膜を形成するので、結晶部分は溶融せずに
微小欠陥のみ改善された第２の多結晶シリコン薄膜が形
成される。このとき、レーザビーム７が矩形状７Ｓであ
るため大面積を走査するのに好適であり、大面積の多結
晶シリコン薄膜５の微小欠陥を改善することができる。
即ち、従来達成できなかった大面積を有する多結晶シリ
コン薄膜に対する膜質向上を目的としたアニールを実現
させることができる。
【００１８】そして、上述のように微小欠陥が改善され
てトラップ密度が低減された第２の多結晶シリコン薄膜
を能動層に有して薄膜トランジスタを形成するので、大
面積を有する半導体装置、例えば液晶表示装置やライン
センサ等に用いられる大容量メモリ（メガビット級ＤＲ
ＡＭやＳＲＡＭ等）等の形成をより効率よく、かつ特性
の劣化を招来させることなく行なうことができる。
てトラップ密度が低減された第２の多結晶シリコン薄膜
を能動層に有して薄膜トランジスタを形成するので、大
面積を有する半導体装置、例えば液晶表示装置やライン
センサ等に用いられる大容量メモリ（メガビット級ＤＲ
ＡＭやＳＲＡＭ等）等の形成をより効率よく、かつ特性
の劣化を招来させることなく行なうことができる。
【００１９】また、第１の多結晶シリコン薄膜５形成工
程が、非晶質シリコン薄膜４を形成する工程と、この非
晶質シリコン薄膜４を結晶成長させる工程を含むときに
は、レーザビーム７の照射前に予め第１の多結晶シリコ
ン薄膜５の結晶粒径を大きくして、トラップ密度を小さ
くしておくことができる。
程が、非晶質シリコン薄膜４を形成する工程と、この非
晶質シリコン薄膜４を結晶成長させる工程を含むときに
は、レーザビーム７の照射前に予め第１の多結晶シリコ
ン薄膜５の結晶粒径を大きくして、トラップ密度を小さ
くしておくことができる。
【００２０】また、レーザビーム７が第１の多結晶シリ
コン薄膜５に対して照射領域１５が一部重なるように走
査されるときには、照射領域１５間で欠陥が改善されて
いない領域が形成されることを防止することができる。
コン薄膜５に対して照射領域１５が一部重なるように走
査されるときには、照射領域１５間で欠陥が改善されて
いない領域が形成されることを防止することができる。
【００２１】また、矩形状のレーザビーム７をパルスレ
ーザとすることにより、面による照射が可能となり大面
積の照射を行うことができる。
ーザとすることにより、面による照射が可能となり大面
積の照射を行うことができる。
【００２２】
【発明の実施の形態】以下、図１〜図４を参照しながら
本発明の実施の形態を説明する。
本発明の実施の形態を説明する。
【００２３】図１は、本実施の形態に係る半導体装置の
製造方法を示す工程図である。以下順を追ってその工程
を説明する。
製造方法を示す工程図である。以下順を追ってその工程
を説明する。
【００２４】まず、図１Ａに示すように、例えば耐熱ガ
ラスより成る絶縁基板１上に膜厚１０００Å程度のＳｉ
Ｏ2 膜２を形成したのち、該ＳｉＯ2 膜２上に膜厚８０
０Å程度の多結晶シリコン薄膜３を例えばＣＶＤ法等で
被着形成する。
ラスより成る絶縁基板１上に膜厚１０００Å程度のＳｉ
Ｏ2 膜２を形成したのち、該ＳｉＯ2 膜２上に膜厚８０
０Å程度の多結晶シリコン薄膜３を例えばＣＶＤ法等で
被着形成する。
【００２５】次に、図１Ｂに示すように、多結晶シリコ
ン薄膜３に対してシリコンイオンＳｉ+ をイオン注入し
て多結晶シリコン薄膜３を非晶質シリコン薄膜４に変化
させる。このときのＳｉ+ のイオン注入条件としては、
例えば打込みエネルギ約４０ｋｅＶとし、打込みドーズ
量を１．５×１０-15 ｃｍ-2程度とする。
ン薄膜３に対してシリコンイオンＳｉ+ をイオン注入し
て多結晶シリコン薄膜３を非晶質シリコン薄膜４に変化
させる。このときのＳｉ+ のイオン注入条件としては、
例えば打込みエネルギ約４０ｋｅＶとし、打込みドーズ
量を１．５×１０-15 ｃｍ-2程度とする。
【００２６】次に、図１Ｃに示すように、非晶質シリコ
ン薄膜４に対して例えば６００℃、３０時間の低温熱処
理を施して結晶成長させ、図示する如く結晶粒の大きな
多結晶シリコン薄膜５を形成する。このとき、多結晶シ
リコン薄膜５は、粒径は成長するが、粒界のトラップ密
度は悪い（高い）。
ン薄膜４に対して例えば６００℃、３０時間の低温熱処
理を施して結晶成長させ、図示する如く結晶粒の大きな
多結晶シリコン薄膜５を形成する。このとき、多結晶シ
リコン薄膜５は、粒径は成長するが、粒界のトラップ密
度は悪い（高い）。
【００２７】次に、図１Ｄに示すように、多結晶シリコ
ン薄膜５上に膜厚５００Å程度のＳｉＯ2 膜６を例えば
ＣＶＤ法等で被着形成する。
ン薄膜５上に膜厚５００Å程度のＳｉＯ2 膜６を例えば
ＣＶＤ法等で被着形成する。
【００２８】次に、図１Ｅに示すように、多結晶シリコ
ン薄膜５に対して希ガス・ハライドエキシマレーザビー
ム７を照射してトラップ密度の低減化を目的としたアニ
ールを行なう。
ン薄膜５に対して希ガス・ハライドエキシマレーザビー
ム７を照射してトラップ密度の低減化を目的としたアニ
ールを行なう。
【００２９】本実施の形態では、図２に示すように、希
ガス・ハライドエキシマレーザ光源８として波長３０８
ｎｍのＸｅＣｌエキシマレーザ光源を用い、該レーザ光
源８からのビーム７をワークステーション、図示の例で
は、ミラー９、アッテネータ１０、ミラー１１及び１
２、ビームホモジナイザ１３を介してステージ１４上に
載置されたウェハ（図示せず）上の多結晶シリコン薄膜
５に照射する。
ガス・ハライドエキシマレーザ光源８として波長３０８
ｎｍのＸｅＣｌエキシマレーザ光源を用い、該レーザ光
源８からのビーム７をワークステーション、図示の例で
は、ミラー９、アッテネータ１０、ミラー１１及び１
２、ビームホモジナイザ１３を介してステージ１４上に
載置されたウェハ（図示せず）上の多結晶シリコン薄膜
５に照射する。
【００３０】このとき、ビームホモジナイザ１３を経て
照射されたビーム７は、そのビームプロファイルが広範
囲にわたり極めて均一となり、ビームスポット７Ｓの形
状が図２の拡大図で示すように、１０ｍｍ角の矩形状の
照射面積を有するものとなる。
照射されたビーム７は、そのビームプロファイルが広範
囲にわたり極めて均一となり、ビームスポット７Ｓの形
状が図２の拡大図で示すように、１０ｍｍ角の矩形状の
照射面積を有するものとなる。
【００３１】また、ビーム７は、その照射温度が、多結
晶シリコン薄膜５を溶融させない程度の温度、即ち非晶
質シリコンの融点より高く、単結晶シリコンの融点より
低くなるようにそのエネルギ密度を設定する。本実施の
形態（８００Å厚の多結晶シリコン薄膜５、５００Å厚
のＳｉＯ2 膜６）では、３００ｍＪ／ｃｍ2 より近い密
度に設定する。
晶シリコン薄膜５を溶融させない程度の温度、即ち非晶
質シリコンの融点より高く、単結晶シリコンの融点より
低くなるようにそのエネルギ密度を設定する。本実施の
形態（８００Å厚の多結晶シリコン薄膜５、５００Å厚
のＳｉＯ2 膜６）では、３００ｍＪ／ｃｍ2 より近い密
度に設定する。
【００３２】そして、本実施の形態では、ステージ１４
又はビームホモジナイザ１３を相対的に移動させてビー
ムスポット７Ｓをステージ１４上の多結晶シリコン薄膜
５に対して走査させる。このようにすれば、大面積を有
する多結晶シリコン薄膜５に対しレーザビーム７による
大面積アニールを行なうことができる。
又はビームホモジナイザ１３を相対的に移動させてビー
ムスポット７Ｓをステージ１４上の多結晶シリコン薄膜
５に対して走査させる。このようにすれば、大面積を有
する多結晶シリコン薄膜５に対しレーザビーム７による
大面積アニールを行なうことができる。
【００３３】図３は、２０ｍｍ角の矩形状セル（多結晶
シリコン薄膜）５に対し、１０ｍｍ角のビームスポット
を走査させる例を示したもので、まず、図３Ａに示すよ
うに、ビームスポットをセル５に対し番号１，２，３，
４の順に走査させる。このときはまだ照射領域１５の境
界１６において未照射部分が存在し、セル５表面は不連
続となっている。
シリコン薄膜）５に対し、１０ｍｍ角のビームスポット
を走査させる例を示したもので、まず、図３Ａに示すよ
うに、ビームスポットをセル５に対し番号１，２，３，
４の順に走査させる。このときはまだ照射領域１５の境
界１６において未照射部分が存在し、セル５表面は不連
続となっている。
【００３４】次に、図３Ｂに示すように、ビームスポッ
トをセル５に対し番号５，６，７，８の順に走査し、更
に、図３Ｃの番号９で示すように、セル５の中央部分を
照射する。この段階で完全に未照射部分がなくなりセル
５表面に存していた不連続部分は消失する。また、ビー
ム７のエネルギ密度を上述の加く設定したので、最初の
照射領域（番号１，２，３，４で示す領域）１５及び照
射領域１５が重なった領域（番号５，６，７，８，９で
示す領域）１７における結晶部分は溶けず微小欠陥のみ
改善され、多結晶シリコン薄膜５中の結晶の溶融に伴う
不連続面は形成されない。
トをセル５に対し番号５，６，７，８の順に走査し、更
に、図３Ｃの番号９で示すように、セル５の中央部分を
照射する。この段階で完全に未照射部分がなくなりセル
５表面に存していた不連続部分は消失する。また、ビー
ム７のエネルギ密度を上述の加く設定したので、最初の
照射領域（番号１，２，３，４で示す領域）１５及び照
射領域１５が重なった領域（番号５，６，７，８，９で
示す領域）１７における結晶部分は溶けず微小欠陥のみ
改善され、多結晶シリコン薄膜５中の結晶の溶融に伴う
不連続面は形成されない。
【００３５】上記の例は、エネルギ密度を一定にしてビ
ーム７を照射したが、番号５，６，７，８，９で示す領
域１７を照射する際のエネルギ密度を番号１，２，３，
４で示す領域１５を照射する際のエネルギ密度より低く
設定してもよい。
ーム７を照射したが、番号５，６，７，８，９で示す領
域１７を照射する際のエネルギ密度を番号１，２，３，
４で示す領域１５を照射する際のエネルギ密度より低く
設定してもよい。
【００３６】また、走査順序としては、上記の例のほ
か、図４に示すように行ってもよい。この場合において
も、照射領域及び照射領域が重なった領域における結晶
部分は溶けず微小欠陥のみ改善され、不連続面は形成さ
れない。
か、図４に示すように行ってもよい。この場合において
も、照射領域及び照射領域が重なった領域における結晶
部分は溶けず微小欠陥のみ改善され、不連続面は形成さ
れない。
【００３７】この工程以降は、素子形成領域の分離、素
子形成領域へのデバイス作製等が行なわれて本実施の形
態に係る電気的特性が改善されたＬＳＩを得る。
子形成領域へのデバイス作製等が行なわれて本実施の形
態に係る電気的特性が改善されたＬＳＩを得る。
【００３８】上述の如く本実施の形態によれば、図１Ｅ
において、ＸｅＣｌエキシマレーザビーム７によるアニ
ール処理時、ビーム７の照射温度が多結晶シリコン薄膜
５中の結晶の溶融温度より低くなるように、即ち非晶質
シリコンの融点より高く、単結晶シリコンの融点より低
くなるようにビーム７のエネルギ密度を設定し、更にビ
ームホモジナイザ１３によりビームスポット７Ｓの形状
を例えば１０ｍｍ角の矩形状にし、そしてこのビームス
ポット７Ｓを多結晶シリコン薄膜５に対し、一部が重な
るように走査するようにしたので、ビーム７の照射領域
１５及び照射領域１５が重なった領域１７における結晶
部分は溶けず微小欠陥のみ改善される。
において、ＸｅＣｌエキシマレーザビーム７によるアニ
ール処理時、ビーム７の照射温度が多結晶シリコン薄膜
５中の結晶の溶融温度より低くなるように、即ち非晶質
シリコンの融点より高く、単結晶シリコンの融点より低
くなるようにビーム７のエネルギ密度を設定し、更にビ
ームホモジナイザ１３によりビームスポット７Ｓの形状
を例えば１０ｍｍ角の矩形状にし、そしてこのビームス
ポット７Ｓを多結晶シリコン薄膜５に対し、一部が重な
るように走査するようにしたので、ビーム７の照射領域
１５及び照射領域１５が重なった領域１７における結晶
部分は溶けず微小欠陥のみ改善される。
【００３９】その結果、大面積を有する多結晶シリコン
薄膜５表面に未照射及び結晶部分の溶融に伴う不連続面
（凹凸面）を形成することなく、多結晶シリコン薄膜５
のトラップ密度を低減することができ、従来達成できな
かった大面積を有する多結晶シリコン薄膜５の膜質向上
を目的としたアニールを実現させることができ、液晶表
示装置やラインセンサ等に用いられる大容量メモリ（メ
ガビット級ＤＲＡＭやＳＲＡＭ等）の形成をより効率よ
く、かつ特性の劣化を招来させることなく行なうことが
できる。
薄膜５表面に未照射及び結晶部分の溶融に伴う不連続面
（凹凸面）を形成することなく、多結晶シリコン薄膜５
のトラップ密度を低減することができ、従来達成できな
かった大面積を有する多結晶シリコン薄膜５の膜質向上
を目的としたアニールを実現させることができ、液晶表
示装置やラインセンサ等に用いられる大容量メモリ（メ
ガビット級ＤＲＡＭやＳＲＡＭ等）の形成をより効率よ
く、かつ特性の劣化を招来させることなく行なうことが
できる。
【００４０】また、ビーム７のエネルギ密度を上述の加
く多結晶シリコン薄膜５中の結晶が溶融しない程度の照
射温度となるように設定したので、レーザ出力に関する
負担を軽減することができると共に、多層構造のメモリ
セルを作製する場合、下部のトランジスタの特性を劣化
させることなく、即ち不純物領域を必要以上に拡散させ
ることなく上部のトランジスタを形成することができ
る。
く多結晶シリコン薄膜５中の結晶が溶融しない程度の照
射温度となるように設定したので、レーザ出力に関する
負担を軽減することができると共に、多層構造のメモリ
セルを作製する場合、下部のトランジスタの特性を劣化
させることなく、即ち不純物領域を必要以上に拡散させ
ることなく上部のトランジスタを形成することができ
る。
【００４１】また、エキシマレーザビーム７による多結
晶シリコン薄膜５へのアニール処理時、図１Ｅに示すよ
うに、多結晶シリコン薄膜５上にＳｉＯ2 膜６を形成し
てから行なうようにしたので、ＳｉＯ2 膜６が一種の反
射防止膜となり（即ち、多結晶シリコン薄膜５に直接Ｘ
ｅＣｌエキシマレーザビーム７を照射すると、表面にお
いて約７０％が反射されてしまうが、ＳｉＯ2 膜６を介
して照射するとほとんど反射されない）、多結晶シリコ
ン薄膜５へのアニール効率をより高めることができ、膜
中のトラップ密度の低減化をより一層図ることができ
る。
晶シリコン薄膜５へのアニール処理時、図１Ｅに示すよ
うに、多結晶シリコン薄膜５上にＳｉＯ2 膜６を形成し
てから行なうようにしたので、ＳｉＯ2 膜６が一種の反
射防止膜となり（即ち、多結晶シリコン薄膜５に直接Ｘ
ｅＣｌエキシマレーザビーム７を照射すると、表面にお
いて約７０％が反射されてしまうが、ＳｉＯ2 膜６を介
して照射するとほとんど反射されない）、多結晶シリコ
ン薄膜５へのアニール効率をより高めることができ、膜
中のトラップ密度の低減化をより一層図ることができ
る。
【００４２】
【発明の効果】本発明に係る半導体装置の製造方法は、
第１の多結晶シリコン薄膜中の結晶部分を溶融させない
ように制御された矩形状のレーザビームを照射して第２
の多結晶シリコン薄膜を形成するようにしたので、結晶
部分は溶融せずに微小欠陥のみ改善された第２の多結晶
シリコン薄膜が形成され、大面積を有する多結晶シリコ
ン薄膜に対して不連続な部分を形成することなく膜質向
上が図られる。
第１の多結晶シリコン薄膜中の結晶部分を溶融させない
ように制御された矩形状のレーザビームを照射して第２
の多結晶シリコン薄膜を形成するようにしたので、結晶
部分は溶融せずに微小欠陥のみ改善された第２の多結晶
シリコン薄膜が形成され、大面積を有する多結晶シリコ
ン薄膜に対して不連続な部分を形成することなく膜質向
上が図られる。
【００４３】そして、上述のように微小欠陥が改善され
てトラップ密度が低減された第２の多結晶シリコン薄膜
を能動層に有して薄膜トランジスタを形成するので、大
面積を有する半導体装置、例えば液晶表示装置やライン
センサ等に用いられる大容量メモリ（メガビット級ＤＲ
ＡＭやＳＲＡＭ等）等の形成をより効率よく、かつ特性
の劣化を招来させることなく行なうことができる。
てトラップ密度が低減された第２の多結晶シリコン薄膜
を能動層に有して薄膜トランジスタを形成するので、大
面積を有する半導体装置、例えば液晶表示装置やライン
センサ等に用いられる大容量メモリ（メガビット級ＤＲ
ＡＭやＳＲＡＭ等）等の形成をより効率よく、かつ特性
の劣化を招来させることなく行なうことができる。
【図１】Ａ〜Ｅ 本発明の実施の形態に係る半導体装置
の製造方法を示す工程図である。
の製造方法を示す工程図である。
【図２】本発明の実施の形態に係るレーザアニール処理
を示す構成図である。
を示す構成図である。
【図３】Ａ〜Ｃ 本発明の実施の形態に係る走査順序を
示す工程図である。
示す工程図である。
【図４】Ａ〜Ｃ 本発明の実施の形態に係る他の走査順
序を示す工程図である。
序を示す工程図である。
１ 絶縁基板、２，６ ＳｉＯ2 膜、３，５ 多結晶シ
リコン薄膜、４ 非晶質シリコン薄膜、７ レーザビー
ム、７Ｓ ビームスポット、８ 光源、９，１１，１２
ミラー、１０ アッテネータ、１３ ビームホモジナ
イザ、１４ ステージ、１５ 照射領域、１７ 照射領
域が重なった領域
リコン薄膜、４ 非晶質シリコン薄膜、７ レーザビー
ム、７Ｓ ビームスポット、８ 光源、９，１１，１２
ミラー、１０ アッテネータ、１３ ビームホモジナ
イザ、１４ ステージ、１５ 照射領域、１７ 照射領
域が重なった領域
Claims (4)
- 【請求項１】 絶縁基板上に第１の多結晶シリコン薄膜
を形成する方法と、 前記第１の多結晶シリコン薄膜中の結晶部分を溶融させ
ないように制御された矩形状のレーザビームを前記第１
の多結晶シリコン薄膜に照射して第２の多結晶シリコン
薄膜を形成する工程と、 前記第２の多結晶シリコン薄膜を能動層に有する薄膜ト
ランジスタを形成する工程を含むことを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記第１の多結晶シリコン薄膜形成工程
が、非晶質シリコン薄膜を形成する工程と、この非晶質
シリコン薄膜を結晶成長させる工程を含むことを特徴と
する請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記レーザビームは、前記第１の多結晶
シリコン薄膜に対して照射領域が一部重なるように走査
されることを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項４】 前記レーザビームが、パルスレーザであ
ることを特徴とする請求項１に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10236992A JPH11121765A (ja) | 1989-08-11 | 1998-08-24 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20853989A JP3210313B2 (ja) | 1989-08-11 | 1989-08-11 | 多結晶シリコン薄膜の特性改善方法 |
| JP10236992A JPH11121765A (ja) | 1989-08-11 | 1998-08-24 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20853989A Division JP3210313B2 (ja) | 1989-08-11 | 1989-08-11 | 多結晶シリコン薄膜の特性改善方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121765A true JPH11121765A (ja) | 1999-04-30 |
Family
ID=16557863
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20853989A Expired - Lifetime JP3210313B2 (ja) | 1989-08-11 | 1989-08-11 | 多結晶シリコン薄膜の特性改善方法 |
| JP10236992A Pending JPH11121765A (ja) | 1989-08-11 | 1998-08-24 | 半導体装置の製造方法 |
| JP10236993A Pending JPH11121379A (ja) | 1989-08-11 | 1998-08-24 | 多結晶シリコン薄膜の特性改善方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20853989A Expired - Lifetime JP3210313B2 (ja) | 1989-08-11 | 1989-08-11 | 多結晶シリコン薄膜の特性改善方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10236993A Pending JPH11121379A (ja) | 1989-08-11 | 1998-08-24 | 多結晶シリコン薄膜の特性改善方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (3) | JP3210313B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016015A (ja) * | 2000-04-28 | 2002-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| EP1102111A3 (en) * | 1999-11-19 | 2003-10-01 | Hitachi, Ltd. | Liquid crystal display device having improved TFTs and a fabrication method thereof |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100299292B1 (ko) * | 1993-11-02 | 2001-12-01 | 이데이 노부유끼 | 다결정실리콘박막형성방법및그표면처리장치 |
| KR100274293B1 (ko) * | 1995-06-26 | 2001-01-15 | 야스카와 히데아키 | 결정성 반도체막 형성방법, 박막 트랜지스터 제조방법, 태양 전지 제조 방법 및 액티브 매트릭스형 액정 장치 |
-
1989
- 1989-08-11 JP JP20853989A patent/JP3210313B2/ja not_active Expired - Lifetime
-
1998
- 1998-08-24 JP JP10236992A patent/JPH11121765A/ja active Pending
- 1998-08-24 JP JP10236993A patent/JPH11121379A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1102111A3 (en) * | 1999-11-19 | 2003-10-01 | Hitachi, Ltd. | Liquid crystal display device having improved TFTs and a fabrication method thereof |
| JP2002016015A (ja) * | 2000-04-28 | 2002-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3210313B2 (ja) | 2001-09-17 |
| JPH11121379A (ja) | 1999-04-30 |
| JPH0372617A (ja) | 1991-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| KR100555195B1 (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
| JP3227980B2 (ja) | 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JPH1117191A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP2003086604A (ja) | 薄膜半導体装置及びその基板ならびにその製造方法 | |
| JPH0132648B2 (ja) | ||
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| JPH1041244A (ja) | レーザ処理装置及び半導体装置の製造方法 | |
| JP2000216088A (ja) | 半導体薄膜形成方法及びレ―ザ照射装置 | |
| KR100296111B1 (ko) | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 | |
| KR100304123B1 (ko) | 트렌치 구조 및 덮개층을 이용한 박막 트랜지스터 제조방법 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2771812B2 (ja) | 半導体装置の製造方法 | |
| JPH09293872A (ja) | 薄膜トランジスタの製造方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JPH0773094B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH11261078A (ja) | 半導体装置の製造方法 | |
| JPH09306839A (ja) | 半導体の溶融結晶化方法及び不純物活性化方法 | |
| JPH08293464A (ja) | 半導体基板及び半導体装置の製造方法 | |
| JP2933081B2 (ja) | 半導体装置の製造方法 | |
| JP3291845B2 (ja) | 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JP4581764B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2000208415A (ja) | 半導体薄膜結晶化方法及びレ―ザ照射装置 |