JPH0132648B2 - - Google Patents
Info
- Publication number
- JPH0132648B2 JPH0132648B2 JP55081420A JP8142080A JPH0132648B2 JP H0132648 B2 JPH0132648 B2 JP H0132648B2 JP 55081420 A JP55081420 A JP 55081420A JP 8142080 A JP8142080 A JP 8142080A JP H0132648 B2 JPH0132648 B2 JP H0132648B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- semiconductor
- semiconductor material
- deposited layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 82
- 239000013078 crystal Substances 0.000 claims description 61
- 239000000463 material Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 229910052594 sapphire Inorganic materials 0.000 claims description 17
- 239000010980 sapphire Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- 229910052596 spinel Inorganic materials 0.000 claims description 4
- 239000011029 spinel Substances 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000009835 boiling Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000010979 ruby Substances 0.000 description 3
- 229910001750 ruby Inorganic materials 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- MUJOIMFVNIBMKC-UHFFFAOYSA-N fludioxonil Chemical compound C=12OC(F)(F)OC2=CC=CC=1C1=CNC=C1C#N MUJOIMFVNIBMKC-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02516—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
- H01L29/78657—SOS transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/903—Dendrite or web or cage technique
- Y10S117/904—Laser beam
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/967—Semiconductor on specified insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置およびその製法に係り、特
に絶縁物基板上に成長された高品質の単結晶半導
体層を備える基板構造およびその好ましい製法に
関する。
に絶縁物基板上に成長された高品質の単結晶半導
体層を備える基板構造およびその好ましい製法に
関する。
従来、半導体集積回路装置（IC）を形成する
ための半導体基板として、サフアイヤ、スピネル
等の高絶縁単結晶支持板上にSi等の半導体単結晶
層が成長された構造が提案されている。このよう
な構造（以下サフアイヤ板上にSiが形成されたも
のに代表させ、Ｓilicon Ｏｎ Ｓapphire−
SOS−構造と呼ぶ）を用いれば、半導体素子が形
成されるべき半導体単結晶層を機械的強度を損う
ことはなく薄くでき、かつ支持板との間に高絶縁
が達成されるので、高速、高集積度、低消費電力
のICの実現が期待できる。
ための半導体基板として、サフアイヤ、スピネル
等の高絶縁単結晶支持板上にSi等の半導体単結晶
層が成長された構造が提案されている。このよう
な構造（以下サフアイヤ板上にSiが形成されたも
のに代表させ、Ｓilicon Ｏｎ Ｓapphire−
SOS−構造と呼ぶ）を用いれば、半導体素子が形
成されるべき半導体単結晶層を機械的強度を損う
ことはなく薄くでき、かつ支持板との間に高絶縁
が達成されるので、高速、高集積度、低消費電力
のICの実現が期待できる。
SOS構造は基本的には従来周知の半導体のエピ
タキシヤル成長法と同様の方法で作製し得る。し
かしながら、支持板として半導体とは格子定数が
大幅に異なる絶縁体を用いること、必要な半導体
単結晶層の厚さが高々1μｍ程度と極端に薄いこ
とから、通常の成長法では満足な結晶性を得るの
は困難である。すなわち、支持板とその上に成長
される半導体とは格子定数が異なり、両者はいわ
ゆる異種接合を作るため、両者の界面に双晶、転
位あるいは積層欠陥が多数生じる。そして、この
ような欠陥の数は半導体の成長に伴つて漸減する
のであるが、SOS構造のICで半導体層の厚さを
例えば0.5〜1μｍと薄くした場合、欠陥が十分減
少していない領域を半導体能動素子の一部に用い
ざるを得ず、この部分がリーク電流を増大させる
原因となる。
タキシヤル成長法と同様の方法で作製し得る。し
かしながら、支持板として半導体とは格子定数が
大幅に異なる絶縁体を用いること、必要な半導体
単結晶層の厚さが高々1μｍ程度と極端に薄いこ
とから、通常の成長法では満足な結晶性を得るの
は困難である。すなわち、支持板とその上に成長
される半導体とは格子定数が異なり、両者はいわ
ゆる異種接合を作るため、両者の界面に双晶、転
位あるいは積層欠陥が多数生じる。そして、この
ような欠陥の数は半導体の成長に伴つて漸減する
のであるが、SOS構造のICで半導体層の厚さを
例えば0.5〜1μｍと薄くした場合、欠陥が十分減
少していない領域を半導体能動素子の一部に用い
ざるを得ず、この部分がリーク電流を増大させる
原因となる。
第１図はこのようなSOS構造の断面を模式的に
示す。図において、サフアイヤ板１の一主表面上
にSi層２が形成されている。Si層２のサフアイヤ
板１と隣接する部分は一様に双晶３が形成されて
いる。また、Si層２内には双晶３から延びる積層
欠陥４および転位５が多数存在する。
示す。図において、サフアイヤ板１の一主表面上
にSi層２が形成されている。Si層２のサフアイヤ
板１と隣接する部分は一様に双晶３が形成されて
いる。また、Si層２内には双晶３から延びる積層
欠陥４および転位５が多数存在する。
上述の欠陥を減少させる種々の方法が提案され
ている。例えば半導体単結晶層を成長後、SOS構
造に対し電気炉あるいはレーザ光によりアニール
すなわち半導体層を融解させない温度に加熱した
後、冷却する工程を施す方法、半導体層と支持板
との界面に窒素、酸素等のイオンを打ち込んで欠
陥を含む領域を絶縁物化する方法等である。これ
らの方法によれば欠陥の減少に多少の効果はある
ものの、いずれも結晶性の飛躍的向上は達成困難
であつた。強いてこれを達成しようとすれば、ア
ニール法では支持板内の原子（サフアイヤを用い
た場合はAl）が半導体層内に不純物としてオー
トドーピングしたり、イオン打ち込み法では新た
な格子欠陥が生じたりする等、好ましくない副作
用を免れなかつた。更に、イオン打込み法では支
持板と半導体層との界面の結晶性は改善され得る
ものの、界面から半導体の表面に到る領域、すな
わち半導体層中に形成される半導体素子の大部分
が含まれる領域の結晶性を改善することは困難で
ある。SOS構造において半導体素子のリーク電流
あるいは動作スピードは支持板と半導体層との界
面の結晶性とともに、界面から表面に到る半導体
層のバルク（bulk）の結晶性に強く依存するも
のである。
ている。例えば半導体単結晶層を成長後、SOS構
造に対し電気炉あるいはレーザ光によりアニール
すなわち半導体層を融解させない温度に加熱した
後、冷却する工程を施す方法、半導体層と支持板
との界面に窒素、酸素等のイオンを打ち込んで欠
陥を含む領域を絶縁物化する方法等である。これ
らの方法によれば欠陥の減少に多少の効果はある
ものの、いずれも結晶性の飛躍的向上は達成困難
であつた。強いてこれを達成しようとすれば、ア
ニール法では支持板内の原子（サフアイヤを用い
た場合はAl）が半導体層内に不純物としてオー
トドーピングしたり、イオン打ち込み法では新た
な格子欠陥が生じたりする等、好ましくない副作
用を免れなかつた。更に、イオン打込み法では支
持板と半導体層との界面の結晶性は改善され得る
ものの、界面から半導体の表面に到る領域、すな
わち半導体層中に形成される半導体素子の大部分
が含まれる領域の結晶性を改善することは困難で
ある。SOS構造において半導体素子のリーク電流
あるいは動作スピードは支持板と半導体層との界
面の結晶性とともに、界面から表面に到る半導体
層のバルク（bulk）の結晶性に強く依存するも
のである。
本発明の目的はSOS構造の半導体層の結晶性を
飛躍的に改善することにある。また、リーク電流
が減少され、動作スピードが高速化されたSOS構
造の半導体装置およびその好ましい製法を提供す
ることにある。
飛躍的に改善することにある。また、リーク電流
が減少され、動作スピードが高速化されたSOS構
造の半導体装置およびその好ましい製法を提供す
ることにある。
この目的を達成するために本発明の特徴とする
ところは、SOS構造等、ヘテロエピタキシヤル構
造の基板を有する半導体装置において、支持板上
に形成された半導体層を、支持板と隣接し双晶、
積層欠陥あるいは支持板からのオートドーピング
成分を多量に含んでいる境界層とこの境界層に隣
接し、成長された後融解され更に再成長されるこ
とによつて結晶欠陥が実質的に除去された再成長
層とから成るようにした点にある。
ところは、SOS構造等、ヘテロエピタキシヤル構
造の基板を有する半導体装置において、支持板上
に形成された半導体層を、支持板と隣接し双晶、
積層欠陥あるいは支持板からのオートドーピング
成分を多量に含んでいる境界層とこの境界層に隣
接し、成長された後融解され更に再成長されるこ
とによつて結晶欠陥が実質的に除去された再成長
層とから成るようにした点にある。
また、本発明製法の特徴とするところは、単結
晶支持板上にこの支持板とは異なる格子定数を有
する半導体層を成長させた後、この半導体層を上
述の境界層を除いて電磁波の照射によつて融解
し、再成長させることによつて半導体層のバルク
の結晶欠陥を除去する点にある。
晶支持板上にこの支持板とは異なる格子定数を有
する半導体層を成長させた後、この半導体層を上
述の境界層を除いて電磁波の照射によつて融解
し、再成長させることによつて半導体層のバルク
の結晶欠陥を除去する点にある。
言い換えれば、本発明の特徴たる構造は、高絶
縁単結晶板と、上記高絶縁単結晶板の一主表面上
に形成され上記高絶縁単結晶板とは異なる格子定
数を有する半導体物質の堆積層と、上記半導体物
質の堆積層内に形成された半導体素子構造とを有
するものにおいて、上記半導体物質の堆積層は、
上記高絶縁単結晶板の上記一主表面に隣接し多数
の単結晶粒からなる境界層とこの境界層に連続し
て形成された半導体単結晶層と上記半導体単結晶
層を種結晶として再成長した半導体単結晶層とか
らなることを特徴とする半導体装置である。
縁単結晶板と、上記高絶縁単結晶板の一主表面上
に形成され上記高絶縁単結晶板とは異なる格子定
数を有する半導体物質の堆積層と、上記半導体物
質の堆積層内に形成された半導体素子構造とを有
するものにおいて、上記半導体物質の堆積層は、
上記高絶縁単結晶板の上記一主表面に隣接し多数
の単結晶粒からなる境界層とこの境界層に連続し
て形成された半導体単結晶層と上記半導体単結晶
層を種結晶として再成長した半導体単結晶層とか
らなることを特徴とする半導体装置である。
さらに、本発明の特徴たる製法は、高絶縁単結
晶板上に、この高絶縁単結晶板の材料と異なる格
子定数を有する半導体物質の原子を含む化合物ガ
スを導き、上記半導体物質の堆積層を上記高絶縁
単結晶板上に気相から堆積させる工程と、上記半
導体物質の堆積層の露出主表面に電磁波を照射し
て、上記半導体物質の堆積層のうち堆積の初期に
形成された多数の単結晶粒からなる境界層および
上記境界層に連続して形成された種結晶となるに
充分な膜厚を有する上記半導体物質の単結晶層を
除いて、上記半導体物質の堆積層を略均一に融解
させる工程と、上記境界層に隣接する上記半導体
物質の単結晶層を種結晶として上記融解した半導
体物質を再成長させる工程とを有するものであ
る。
晶板上に、この高絶縁単結晶板の材料と異なる格
子定数を有する半導体物質の原子を含む化合物ガ
スを導き、上記半導体物質の堆積層を上記高絶縁
単結晶板上に気相から堆積させる工程と、上記半
導体物質の堆積層の露出主表面に電磁波を照射し
て、上記半導体物質の堆積層のうち堆積の初期に
形成された多数の単結晶粒からなる境界層および
上記境界層に連続して形成された種結晶となるに
充分な膜厚を有する上記半導体物質の単結晶層を
除いて、上記半導体物質の堆積層を略均一に融解
させる工程と、上記境界層に隣接する上記半導体
物質の単結晶層を種結晶として上記融解した半導
体物質を再成長させる工程とを有するものであ
る。
本発明において、境界層とは次のような領域を
意味する。すなわち、SOS構造を例にとれば、一
般にSOS構造は結晶面が（１１02）であるサフア
イヤ板上にSiを気相成長方法により成長させて得
られる。このとき、最初に成長されるSiの結晶面
は（100）と（110）の２種類になり、巨視的にみ
れば単結晶ではなく結晶面の異なる２種の結晶粒
の集合した多結晶領域となり、本発明ではこれを
境界層と呼ぶ。このような境界層は通常の気相成
長方法においてはサフアイヤ板から約0.05μｍの
厚さまで形成され、積層欠陥、サフアイヤ板から
オートドーピングしたAl原子、Ｏ原子、結晶の
形成に寄与しないSi原子等を多量に含んでいる。
意味する。すなわち、SOS構造を例にとれば、一
般にSOS構造は結晶面が（１１02）であるサフア
イヤ板上にSiを気相成長方法により成長させて得
られる。このとき、最初に成長されるSiの結晶面
は（100）と（110）の２種類になり、巨視的にみ
れば単結晶ではなく結晶面の異なる２種の結晶粒
の集合した多結晶領域となり、本発明ではこれを
境界層と呼ぶ。このような境界層は通常の気相成
長方法においてはサフアイヤ板から約0.05μｍの
厚さまで形成され、積層欠陥、サフアイヤ板から
オートドーピングしたAl原子、Ｏ原子、結晶の
形成に寄与しないSi原子等を多量に含んでいる。
境界層より上部のSi層は結晶面が（100）であ
る単結晶層となるが、成長させたままの状態では
依然として積層欠陥や転位が多く、そのためにキ
ヤリヤの移動度が小さくなつて素子の動作スピー
ドが低下したり、リーク電流が増大していた。本
発明では、上述の単結晶層を高品質にして、動作
スピードが大きくかつリーク電流の少ないSOS構
造の半導体装置を得るものである。本発明製法に
よれば、SOS構造の半導体層をその表面から上述
の境界層に隣接する部分まで融解し、境界層に隣
接する完全な単結晶の領域を成長の種結晶として
再成長させ、半導体層を高品質化するものであ
る。
る単結晶層となるが、成長させたままの状態では
依然として積層欠陥や転位が多く、そのためにキ
ヤリヤの移動度が小さくなつて素子の動作スピー
ドが低下したり、リーク電流が増大していた。本
発明では、上述の単結晶層を高品質にして、動作
スピードが大きくかつリーク電流の少ないSOS構
造の半導体装置を得るものである。本発明製法に
よれば、SOS構造の半導体層をその表面から上述
の境界層に隣接する部分まで融解し、境界層に隣
接する完全な単結晶の領域を成長の種結晶として
再成長させ、半導体層を高品質化するものであ
る。
以下、本発明を実施例により更に詳細に説明す
る。まず直径約50mm、厚さ約0.3mm、面方位（１
１02）のサフアイヤ板を用意し、その一方主表面
上に通常の気相成長方法によつて厚さ約0.5μｍ、
面方位（100）、りん濃度約３×1016atoms／cm3の
ｎ型単結晶Si層を成長させてSOS構造を得た。こ
のSOS構造のSi層でのホール（Hall）移動度は
平均して約240cm2／V.sであつた。
る。まず直径約50mm、厚さ約0.3mm、面方位（１
１02）のサフアイヤ板を用意し、その一方主表面
上に通常の気相成長方法によつて厚さ約0.5μｍ、
面方位（100）、りん濃度約３×1016atoms／cm3の
ｎ型単結晶Si層を成長させてSOS構造を得た。こ
のSOS構造のSi層でのホール（Hall）移動度は
平均して約240cm2／V.sであつた。
次にこのSOS構造に対し、第２図に示すように
レーザ光を照射した。図において、１０はSOS構
造であり、１はサフアイヤ板、２はｎ型単結晶Si
層である。２０はレーザ光源、３０はレーザ光源
２０から発せられたレーザ光、４０はレーザ光３
０を均一化するための装置であり、４１は散乱
器、４２は反射器である。
レーザ光を照射した。図において、１０はSOS構
造であり、１はサフアイヤ板、２はｎ型単結晶Si
層である。２０はレーザ光源、３０はレーザ光源
２０から発せられたレーザ光、４０はレーザ光３
０を均一化するための装置であり、４１は散乱
器、４２は反射器である。
本実施例で用いたレーザ光源２０はＱスイツ
チ・ルビーレーザであり、波長は6943Å、１回の
照射のパルス幅は25n secである。レーザのエネ
ルギは1.0J／cm2、1.5J／cm2および2.5J／cm2の３通
りとし、それぞれの場合について照射後のSi層２
のHall移動度を測定した。なお、この移動度は
素子の動作スピードとほぼ比例関係にある。
チ・ルビーレーザであり、波長は6943Å、１回の
照射のパルス幅は25n secである。レーザのエネ
ルギは1.0J／cm2、1.5J／cm2および2.5J／cm2の３通
りとし、それぞれの場合について照射後のSi層２
のHall移動度を測定した。なお、この移動度は
素子の動作スピードとほぼ比例関係にある。
その結果、エネルギを1.0J／cm2とした場合に
は、照射後のHall移動度は照射前のものと実質
的な変化がなかつた。照射を２回から５回の範囲
で繰り返して行なつたが、それでもHall移動度
は照射しないものと実質的に変化しなかつた。
は、照射後のHall移動度は照射前のものと実質
的な変化がなかつた。照射を２回から５回の範囲
で繰り返して行なつたが、それでもHall移動度
は照射しないものと実質的に変化しなかつた。
次に、エネルギを1.5J／cm2とした場合には、１
回目の照射では平均して270cm2／Ｖ・ｓと、照射
前と比較して若干増大したにすぎなかつた。しか
し、２回目、３回目、４回目と照射による融解・
再結晶工程を重ねると、Hall移動度は２回目で
は540cm2／Ｖ・ｓと照射しないものと比較して２
倍以上にも増大し、３回目では約560cm2／Ｖ・ｓ、
４回目では約580cm2／Ｖ・ｓといずれも高い値を
示した。これらの、２回以上照射を重ねたSOS構
造のSi層を欠陥選択エツチした表面を走査型電子
顕微鏡で観察した結果、積層欠陥はほとんど観察
されず、また転位に相当するエツチピツト（etch
pit）の数は照射しないものに比較して1/3〜1/5
に減少していた。
回目の照射では平均して270cm2／Ｖ・ｓと、照射
前と比較して若干増大したにすぎなかつた。しか
し、２回目、３回目、４回目と照射による融解・
再結晶工程を重ねると、Hall移動度は２回目で
は540cm2／Ｖ・ｓと照射しないものと比較して２
倍以上にも増大し、３回目では約560cm2／Ｖ・ｓ、
４回目では約580cm2／Ｖ・ｓといずれも高い値を
示した。これらの、２回以上照射を重ねたSOS構
造のSi層を欠陥選択エツチした表面を走査型電子
顕微鏡で観察した結果、積層欠陥はほとんど観察
されず、また転位に相当するエツチピツト（etch
pit）の数は照射しないものに比較して1/3〜1/5
に減少していた。
次に、エネルギを2.5J／cm2とした場合には、
Hall移動度は約10cm2／Ｖ・ｓと極端に低下した。
また、ｎ型Si層はｐ型に反転した。これはエネル
ギが過大であり、照射によつて境界層を含むすべ
てのSi層を融解したため、再成長時の種となる結
晶が双晶となり、多結晶あるいは無定形のSi層が
再成長したためと推察される。またｐ型反転につ
いてはサフアイヤ板とSi層の界面が過度に加熱さ
れたためにサフアイヤ板中のAl原子が融解Si中
へ導入され、Siの再成長と共にSi層中へ拡がつた
ためと推察される。
Hall移動度は約10cm2／Ｖ・ｓと極端に低下した。
また、ｎ型Si層はｐ型に反転した。これはエネル
ギが過大であり、照射によつて境界層を含むすべ
てのSi層を融解したため、再成長時の種となる結
晶が双晶となり、多結晶あるいは無定形のSi層が
再成長したためと推察される。またｐ型反転につ
いてはサフアイヤ板とSi層の界面が過度に加熱さ
れたためにサフアイヤ板中のAl原子が融解Si中
へ導入され、Siの再成長と共にSi層中へ拡がつた
ためと推察される。
なおエネルギが1.0J／cm2の場合に効果が発揮さ
れない原因は定かではないが、1.0J／cm2のエネル
ギではSi層が融解するには足りないからであると
推察される。同じ1.0J／cm2のエネルギであつて
も、レーザの波長を短くすればSiでの吸収係数が
増大し、Si層のごく表面は融解される。例えば波
長が2490Åのエキシマ（excimer）レーザを用い
れば、この波長でのSiの吸収係数は約107cm-1で
あるので、表面より約10-7cm、すなわち10-3μｍ
の範囲で融解されることになる。しかし、ICに
使用されるSOS構造のSi層の厚さは通常0.4〜
0.5μｍ以上であるので、このような短波長の低エ
ネルギレーザを使用しても本発明の効果は期待で
きない。また、短波長レーザで高エネルギとした
場合には、Si層の表面部で大部分のエネルギが吸
収されるので、表面がSiの沸点近くまで過熱さ
れ、表面での結晶性が悪化するので好ましくな
い。このようなSi表面での結晶性の悪化は例えば
MOS型トランジスタにおいてはしきい値電圧
Vthのばらつきとなつて現れる。
れない原因は定かではないが、1.0J／cm2のエネル
ギではSi層が融解するには足りないからであると
推察される。同じ1.0J／cm2のエネルギであつて
も、レーザの波長を短くすればSiでの吸収係数が
増大し、Si層のごく表面は融解される。例えば波
長が2490Åのエキシマ（excimer）レーザを用い
れば、この波長でのSiの吸収係数は約107cm-1で
あるので、表面より約10-7cm、すなわち10-3μｍ
の範囲で融解されることになる。しかし、ICに
使用されるSOS構造のSi層の厚さは通常0.4〜
0.5μｍ以上であるので、このような短波長の低エ
ネルギレーザを使用しても本発明の効果は期待で
きない。また、短波長レーザで高エネルギとした
場合には、Si層の表面部で大部分のエネルギが吸
収されるので、表面がSiの沸点近くまで過熱さ
れ、表面での結晶性が悪化するので好ましくな
い。このようなSi表面での結晶性の悪化は例えば
MOS型トランジスタにおいてはしきい値電圧
Vthのばらつきとなつて現れる。
このように、本発明で使用される電磁波は半導
体層のほぼ全体を均一に融解させるものが必要で
ある。
体層のほぼ全体を均一に融解させるものが必要で
ある。
また、上述のＱスイツチ・ルビーレーザを用い
てエネルギを1.5J／cm2とした場合、照射を５回以
上繰り返したときのHall移動度は約380cm2／Ｖ・
ｓと、２〜４回照射を繰り返したときと比較して
低下した。したがつて、上述の照射条件の下で
は、２〜４回の繰り返し照射が望ましい。
てエネルギを1.5J／cm2とした場合、照射を５回以
上繰り返したときのHall移動度は約380cm2／Ｖ・
ｓと、２〜４回照射を繰り返したときと比較して
低下した。したがつて、上述の照射条件の下で
は、２〜４回の繰り返し照射が望ましい。
上述の実施例では、25n secの幅のパルス状レ
ーザ光を用いたのであるが、本発明は上述のパル
ス幅に限定されず、25n secより狭い幅あるいは
広い幅のものであつても効果がある。しかし、パ
ルス幅があまり広いと熱伝導により、サフアイヤ
板が過度に加熱されてサフアイヤ板中のAl原子
がSi中に導入される恐れがあるので好ましくな
い。
ーザ光を用いたのであるが、本発明は上述のパル
ス幅に限定されず、25n secより狭い幅あるいは
広い幅のものであつても効果がある。しかし、パ
ルス幅があまり広いと熱伝導により、サフアイヤ
板が過度に加熱されてサフアイヤ板中のAl原子
がSi中に導入される恐れがあるので好ましくな
い。
次に、上述の工程（1.5J／cm2のパルスを３回照
射）で得られたSOS構造を用い、公知のフエトエ
ツチング、選択拡散、酸化膜形成技術等を用いて
第３図に示すMOS型トランジスタを形成した。
図において、２１はソース領域、２２はドレイン
領域、７１，７２，７３はそれぞれソース、ドレ
イン、ゲート電極、６はSiO2膜である。その結
果、ソース・ドレイン間のリーク電流は約６×
10-13A／μｍであつた。これに対し、本発明に
係るレーザ照射を実施しない他は上述の実施例と
同様に形成されたSOS構造を用いて作製された
MOS型トランジスタのソース・ドレイン間のリ
ーク電流は約３×10-11A／μｍと、上述の実施
例によるものと比較して劣つていた。このよう
に、本発明によればリーク電流を格段に小さくす
ることができるので、従来SOS構造では作製困難
であつたダイナミツクMOS・LSI等の工業的生
産が可能となる。
射）で得られたSOS構造を用い、公知のフエトエ
ツチング、選択拡散、酸化膜形成技術等を用いて
第３図に示すMOS型トランジスタを形成した。
図において、２１はソース領域、２２はドレイン
領域、７１，７２，７３はそれぞれソース、ドレ
イン、ゲート電極、６はSiO2膜である。その結
果、ソース・ドレイン間のリーク電流は約６×
10-13A／μｍであつた。これに対し、本発明に
係るレーザ照射を実施しない他は上述の実施例と
同様に形成されたSOS構造を用いて作製された
MOS型トランジスタのソース・ドレイン間のリ
ーク電流は約３×10-11A／μｍと、上述の実施
例によるものと比較して劣つていた。このよう
に、本発明によればリーク電流を格段に小さくす
ることができるので、従来SOS構造では作製困難
であつたダイナミツクMOS・LSI等の工業的生
産が可能となる。
本発明で使用可能な電磁波源としてはルビーレ
ーザの他、YAGレーザ、ガラスレーザ、CO2レ
ーザ、Arレーザ等、高出力を発振できかつ半導
体層のほぼ全域を均一に融解できるレーザであれ
ば、いかなるレーザ光源でも良い。また、レーザ
ばかりでなく、フラツシユランプ、水銀ランプで
もよい。更に、レーザ光の照射方法は種々の変形
が可能であり、第２図の方法には限定されない。
ーザの他、YAGレーザ、ガラスレーザ、CO2レ
ーザ、Arレーザ等、高出力を発振できかつ半導
体層のほぼ全域を均一に融解できるレーザであれ
ば、いかなるレーザ光源でも良い。また、レーザ
ばかりでなく、フラツシユランプ、水銀ランプで
もよい。更に、レーザ光の照射方法は種々の変形
が可能であり、第２図の方法には限定されない。
また、本発明が適用されるものとしては、サフ
アイヤ上のSiばかりでなく、スピネル上のSi、サ
フアイヤ上のGe、スピネル上のGeあるいは、
SiO2等のガラスやシリコン窒化膜等の絶縁膜上
の半導体でもよく、さらに、化合物半導体でもよ
い。すなわち、異種接合を有した半導体であれば
なんでもよい。
アイヤ上のSiばかりでなく、スピネル上のSi、サ
フアイヤ上のGe、スピネル上のGeあるいは、
SiO2等のガラスやシリコン窒化膜等の絶縁膜上
の半導体でもよく、さらに、化合物半導体でもよ
い。すなわち、異種接合を有した半導体であれば
なんでもよい。
以上説明したように、本発明によればSOS構造
の半導体層の結晶性を改善し、リーク電流が減少
され、動作スピードの速い半導体装置を得るのに
効果がある。
の半導体層の結晶性を改善し、リーク電流が減少
され、動作スピードの速い半導体装置を得るのに
効果がある。
第１図は従来のSOS構造の断面を模式的に表わ
した断面図、第２図は本発明の実施例で用いられ
るレーザ照射方法を示す概略図、第３図は本発明
の一実施例であるMOS型トランジスタの断面図
である。 １……サフアイヤ板、２……Si層、１０……
SOS構造、２０……レーザ光源、３０……レーザ
光、４０……レーザ光を均一化するための装置。
した断面図、第２図は本発明の実施例で用いられ
るレーザ照射方法を示す概略図、第３図は本発明
の一実施例であるMOS型トランジスタの断面図
である。 １……サフアイヤ板、２……Si層、１０……
SOS構造、２０……レーザ光源、３０……レーザ
光、４０……レーザ光を均一化するための装置。
Claims (1)
- 【特許請求の範囲】 １ 高絶縁単結晶板と、上記高絶縁単結晶板の一
主表面上に形成され上記高絶縁単結晶板とは異な
る格子定数を有する半導体物質の堆積層と、上記
半導体物質の堆積層内に形成された半導体素子構
造とを有するものにおいて、 上記半導体物質の堆積層は、上記高絶縁単結晶
板の上記一主表面に隣接し多数の単結晶粒からな
る境界層とこの境界層に連続して形成された半導
体単結晶層と上記半導体単結晶層を種結晶として
再成長した半導体単結晶層とからなることを特徴
とする半導体装置。 ２ 特許請求の範囲第１項において、 上記高絶縁単結晶板はサフアイアあるいはスピ
ネルであり、上記半導体物質はシリコンであるこ
とを特徴とする半導体装置。 ３ 高絶縁単結晶板上に、この高絶縁単結晶板の
材料と異なる格子定数を有する半導体物質の原子
を含む化合物ガスを導き、上記半導体物質の堆積
層を上記高絶縁単結晶板上に気相から堆積させる
工程と、 上記半導体物質の堆積層の露出主表面に電磁波
を照射して、上記半導体物質の堆積層のうち堆積
の初期に形成された多数の単結晶粒からなる境界
層および上記境界層に連続して形成された種結晶
となるに充分な膜厚を有する上記半導体物質の単
結晶層を除いて、上記半導体物質の堆積層を略均
一に融解させる工程と、 上記境界層に隣接する上記半導体物質の単結晶
層を種結晶として上記融解した半導体物質を再成
長させる工程とを有することを特徴とする半導体
装置の製法。 ４ 特許請求の範囲第３項において、上記電磁波
の波長、エネルギおよび照射時間は、上記半導体
物質の堆積層を上記境界層および上記境界層に連
続して形成された種結晶となるに充分な膜厚を有
する上記半導体物質の単結晶層を除いて均一に融
解させるに足り、上記半導体物質の堆積層を沸点
まで加熱するに足りない範囲で選ばれたことを特
徴とする半導体装置の製法。 ５ 特許請求の範囲第４項において、上記電磁波
の照射は、上記再成長に要する時間以上の間隔で
複数回行なわれ、それに応じて上記融解及び再成
長を複数回行なわせることを特徴とする半導体装
置の製法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8142080A JPS577924A (en) | 1980-06-18 | 1980-06-18 | Semiconductor device and manufacture thereof |
| DE8181104653T DE3176439D1 (en) | 1980-06-18 | 1981-06-16 | Method of fabricating a semiconductor device having a silicon-on-sapphire structure |
| EP81104653A EP0042175B1 (en) | 1980-06-18 | 1981-06-16 | Method of fabricating a semiconductor device having a silicon-on-sapphire structure |
| US06/784,033 US4693758A (en) | 1980-06-18 | 1985-10-04 | Method of making devices in silicon, on insulator regrown by laser beam |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8142080A JPS577924A (en) | 1980-06-18 | 1980-06-18 | Semiconductor device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS577924A JPS577924A (en) | 1982-01-16 |
| JPH0132648B2 true JPH0132648B2 (ja) | 1989-07-10 |
Family
ID=13745857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8142080A Granted JPS577924A (en) | 1980-06-18 | 1980-06-18 | Semiconductor device and manufacture thereof |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4693758A (ja) |
| EP (1) | EP0042175B1 (ja) |
| JP (1) | JPS577924A (ja) |
| DE (1) | DE3176439D1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077829B2 (ja) * | 1981-02-02 | 1995-01-30 | 株式会社日立製作所 | 半導体装置およびその製法 |
| US4853076A (en) * | 1983-12-29 | 1989-08-01 | Massachusetts Institute Of Technology | Semiconductor thin films |
| US4727044A (en) | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| JPS61205501A (ja) * | 1985-03-07 | 1986-09-11 | Toyo Tire & Rubber Co Ltd | 大型バイアスタイヤ |
| JPS61271105A (ja) * | 1985-05-28 | 1986-12-01 | Bridgestone Corp | 重荷重用空気入りタイヤ |
| US4885052A (en) * | 1987-11-13 | 1989-12-05 | Kopin Corporation | Zone-melting recrystallization process |
| US5453153A (en) * | 1987-11-13 | 1995-09-26 | Kopin Corporation | Zone-melting recrystallization process |
| US5021119A (en) * | 1987-11-13 | 1991-06-04 | Kopin Corporation | Zone-melting recrystallization process |
| US5365875A (en) * | 1991-03-25 | 1994-11-22 | Fuji Xerox Co., Ltd. | Semiconductor element manufacturing method |
| JPH05335529A (ja) * | 1992-05-28 | 1993-12-17 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH06140704A (ja) * | 1992-10-26 | 1994-05-20 | Mitsubishi Electric Corp | レーザ光照射装置 |
| US6544825B1 (en) * | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US6011291A (en) * | 1997-02-21 | 2000-01-04 | The United States Of America As Represented By The Secretary Of The Navy | Video display with integrated control circuitry formed on a dielectric substrate |
| KR20160108697A (ko) * | 2015-03-05 | 2016-09-20 | 현대자동차주식회사 | 차량용 발광 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161268A (en) * | 1978-06-09 | 1979-12-20 | Hewlett Packard Yokogawa | Method of manufacturing semiconductor device growing silicon layer on sapphire substrate |
| JPS5541709A (en) * | 1978-09-16 | 1980-03-24 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Sos semiconductor base |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3862859A (en) * | 1972-01-10 | 1975-01-28 | Rca Corp | Method of making a semiconductor device |
| US4155779A (en) * | 1978-08-21 | 1979-05-22 | Bell Telephone Laboratories, Incorporated | Control techniques for annealing semiconductors |
| JPS5646522A (en) * | 1979-09-25 | 1981-04-27 | Shunpei Yamazaki | Semiconductor device and manufacture thereof |
| US4323417A (en) * | 1980-05-06 | 1982-04-06 | Texas Instruments Incorporated | Method of producing monocrystal on insulator |
| US4385937A (en) * | 1980-05-20 | 1983-05-31 | Tokyo Shibaura Denki Kabushiki Kaisha | Regrowing selectively formed ion amorphosized regions by thermal gradient |
-
1980
- 1980-06-18 JP JP8142080A patent/JPS577924A/ja active Granted
-
1981
- 1981-06-16 EP EP81104653A patent/EP0042175B1/en not_active Expired
- 1981-06-16 DE DE8181104653T patent/DE3176439D1/de not_active Expired
-
1985
- 1985-10-04 US US06/784,033 patent/US4693758A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161268A (en) * | 1978-06-09 | 1979-12-20 | Hewlett Packard Yokogawa | Method of manufacturing semiconductor device growing silicon layer on sapphire substrate |
| JPS5541709A (en) * | 1978-09-16 | 1980-03-24 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Sos semiconductor base |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0042175A2 (en) | 1981-12-23 |
| EP0042175B1 (en) | 1987-09-09 |
| DE3176439D1 (en) | 1987-10-15 |
| US4693758A (en) | 1987-09-15 |
| JPS577924A (en) | 1982-01-16 |
| EP0042175A3 (en) | 1982-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617066A (en) | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing | |
| EP0085434B1 (en) | Semiconductor devices and method for making the same | |
| US4659392A (en) | Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits | |
| JP3227980B2 (ja) | 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
| JPH0132648B2 (ja) | ||
| JPS6076118A (ja) | 半導体デバイスの製作法 | |
| JPH10294281A (ja) | 転位低減方法 | |
| JPH0258779B2 (ja) | ||
| US4678538A (en) | Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects | |
| JP2010251523A (ja) | 部分ｓｏｉウェーハの製造方法 | |
| JPS5821818B2 (ja) | 半導体単結晶膜の製造方法 | |
| JPS5821824B2 (ja) | 半導体装置の製造方法 | |
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| KR100347519B1 (ko) | 반도체박막을 저온성장하는 방법 | |
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JPH023539B2 (ja) | ||
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| JPH077829B2 (ja) | 半導体装置およびその製法 | |
| JP2001110725A (ja) | ヘテロ構造半導体多層薄膜の製造方法 | |
| JPS58176930A (ja) | 半導体装置の製造方法 | |
| JP3208201B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| JPS6320011B2 (ja) | ||
| JPS6054427A (ja) | 半導体装置の製造方法 | |
| JPS59181609A (ja) | 半導体装置の製造方法 |