JPH10242820A - 集積回路用の非重複クロック信号発生回路および方法 - Google Patents
集積回路用の非重複クロック信号発生回路および方法Info
- Publication number
- JPH10242820A JPH10242820A JP9339043A JP33904397A JPH10242820A JP H10242820 A JPH10242820 A JP H10242820A JP 9339043 A JP9339043 A JP 9339043A JP 33904397 A JP33904397 A JP 33904397A JP H10242820 A JPH10242820 A JP H10242820A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- clock
- pulse
- circuit
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
- H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 非重複刻時信号を形成する方法と装置を提供
する。 【解決手段】 周波数が集積回路の動作周波数の2倍で
ある基準クロック300が使用される。基準クロックの
高位パルス幅とほぼ同一である高位パルス幅T9bを有
する主クロック信号の周波数は基準クロックの周波数の
半分である。同様に、基準クロックの高位パルス幅とほ
ぼ同一である高位パルス幅T10bを有する従クロック
信号が形成されるが、従クロックの周波数も、基準クロ
ックの周波数の半分である。次に、主クロック信号と従
クロック信号が重複しないように、主クロック信号と従
クロック信号のいずれか、またはいずれもが、アナログ
遅延手段によるが、基準クロックの低位パルス幅より小
さい量T13とT14により広げられる。回路要素の伝
達時間が動作温度または電圧により変化すると、アナロ
グ遅れT13とT14は、比例して変化し、回路要素の
伝達時間の変化を補償する。
する。 【解決手段】 周波数が集積回路の動作周波数の2倍で
ある基準クロック300が使用される。基準クロックの
高位パルス幅とほぼ同一である高位パルス幅T9bを有
する主クロック信号の周波数は基準クロックの周波数の
半分である。同様に、基準クロックの高位パルス幅とほ
ぼ同一である高位パルス幅T10bを有する従クロック
信号が形成されるが、従クロックの周波数も、基準クロ
ックの周波数の半分である。次に、主クロック信号と従
クロック信号が重複しないように、主クロック信号と従
クロック信号のいずれか、またはいずれもが、アナログ
遅延手段によるが、基準クロックの低位パルス幅より小
さい量T13とT14により広げられる。回路要素の伝
達時間が動作温度または電圧により変化すると、アナロ
グ遅れT13とT14は、比例して変化し、回路要素の
伝達時間の変化を補償する。
Description
【0001】
【発明の属する分野】本発明は、電子処理装置及び素子
の非重複クロック出力信号を発生する駆動回路の分野に
関する。
の非重複クロック出力信号を発生する駆動回路の分野に
関する。
【0002】
【従来の技術】集積回路装置において、回路の多様な部
分に複数のクロック信号を使用することが、しばしば望
まれている。効率を最大にするため、集積回路に使用さ
れるすべてのクロック信号を単一のクロック入力から発
生することが好ましい。今日、多くの回路設計は、ラッ
チとレジスタを刻時する二相クロック発生機構を採用し
ている。一般に、データの使い果たしとほかのタイミン
グ障害を避けるため、二相は非重複でなければならない
主(マスタークロック)と従(スレイブクロック)から
構成している。しかし、この非重複タイミングは、多様
な処理、温度、電圧、およびローディングに亘って維持
することが困難である。
分に複数のクロック信号を使用することが、しばしば望
まれている。効率を最大にするため、集積回路に使用さ
れるすべてのクロック信号を単一のクロック入力から発
生することが好ましい。今日、多くの回路設計は、ラッ
チとレジスタを刻時する二相クロック発生機構を採用し
ている。一般に、データの使い果たしとほかのタイミン
グ障害を避けるため、二相は非重複でなければならない
主(マスタークロック)と従(スレイブクロック)から
構成している。しかし、この非重複タイミングは、多様
な処理、温度、電圧、およびローディングに亘って維持
することが困難である。
【0003】従来技術の図1に示された非重複クロック
信号を発生する典型的回路において、単一の基準クロッ
ク100は、二相の非重複クロック、主102と従10
4を駆動するために使用される。
信号を発生する典型的回路において、単一の基準クロッ
ク100は、二相の非重複クロック、主102と従10
4を駆動するために使用される。
【0004】非重複タイミングは普通、主クロック(マ
スタークロック)102の各立ち上がりを遅れ時間T1
だけ遅らせるために基準クロック100へ接続されたア
ナログ遅れ経路を有し、かつ、従クロック(スレイブク
ロック)104の各立ち上がりを遅れ時間T2だけ遅ら
せるために基準クロック100へ接続されたアナログ遅
延経路を有することにより実行される。
スタークロック)102の各立ち上がりを遅れ時間T1
だけ遅らせるために基準クロック100へ接続されたア
ナログ遅れ経路を有し、かつ、従クロック(スレイブク
ロック)104の各立ち上がりを遅れ時間T2だけ遅ら
せるために基準クロック100へ接続されたアナログ遅
延経路を有することにより実行される。
【0005】
【発明が解決しようとする課題】従来技術の構成の不利
な点は、アナログ遅延が、処理変数、動作温度、および
動作電圧に非常に依存していることである。従って、周
波数対電圧または温度の処理シュムー(schmoo)
曲線の弱化した隅にある動作特性により生成された部分
については、アナログ遅延は、従来技術の図2に示され
た付加された遅れ時間T3により示されているように増
加し、クロック信号102及びまたは104に短い高位
のパルス幅T4を発生する。装置は一般に、論理回路の
各種層により長い遅れに順応するため、弱化した隅でゆ
っくり動作し、長いパルス幅を必要とするので、これは
問題の原因となる。
な点は、アナログ遅延が、処理変数、動作温度、および
動作電圧に非常に依存していることである。従って、周
波数対電圧または温度の処理シュムー(schmoo)
曲線の弱化した隅にある動作特性により生成された部分
については、アナログ遅延は、従来技術の図2に示され
た付加された遅れ時間T3により示されているように増
加し、クロック信号102及びまたは104に短い高位
のパルス幅T4を発生する。装置は一般に、論理回路の
各種層により長い遅れに順応するため、弱化した隅でゆ
っくり動作し、長いパルス幅を必要とするので、これは
問題の原因となる。
【0006】この構成のほかの不利な点は、アナログ遅
延がすべての処理/温度/電圧の隅について制御するこ
とが非常に難しいことである。従って、最小量の非重複
時間が、装置が適切に機能することを必要とするなら
ば、回路は、処理シュムーの強化された隅においてさえ
も、この非重複時間を確実にする十分な遅れを発生する
ように設計されなければならない。従って、弱化した隅
において、非重複時間は、過度に大きくなり、上述のよ
うに、装置の最大動作周波数に衝撃を与える。
延がすべての処理/温度/電圧の隅について制御するこ
とが非常に難しいことである。従って、最小量の非重複
時間が、装置が適切に機能することを必要とするなら
ば、回路は、処理シュムーの強化された隅においてさえ
も、この非重複時間を確実にする十分な遅れを発生する
ように設計されなければならない。従って、弱化した隅
において、非重複時間は、過度に大きくなり、上述のよ
うに、装置の最大動作周波数に衝撃を与える。
【0007】従って、本発明の目的は、非重複刻時信号
の出力を発生する駆動回路を提供することである。
の出力を発生する駆動回路を提供することである。
【0008】本発明の目的はさらに、処理に感受性のな
い駆動回路を提供することである。
い駆動回路を提供することである。
【0009】ほかの目的と利点は、以降の図面と明細書
を参照する、本技術に通常に習熟した当事者には明らか
であろう。
を参照する、本技術に通常に習熟した当事者には明らか
であろう。
【0010】
【課題を解決するための手段】本発明により、方法が、
集積回路用の非重複クロック信号を形成するために提供
されている。周波数が集積回路の所望の動作周波数の2
倍である基準クロックが、使用されている。基準クロッ
クは、各周期内に高位のパルス幅と低位のパルス幅を有
する。基準クロックの高位のパルス幅とほぼ同じである
高位のパルス幅を有する主クロック信号が形成される
が、主クロックの周波数は、基準クロックの半分であ
る。同様に、基準クロックの高位のパルス幅とほぼ同じ
である高位のパルス幅を有する従クロック信号が形成さ
れる。次に、主クロック信号と従クロック信号のいずれ
か、またはどちらの高位のパルス幅は、主クロック信号
と従クロック信号が相互に重複しないように、基準クロ
ックの低位のパルス幅より小さい量だけ広げられる。
集積回路用の非重複クロック信号を形成するために提供
されている。周波数が集積回路の所望の動作周波数の2
倍である基準クロックが、使用されている。基準クロッ
クは、各周期内に高位のパルス幅と低位のパルス幅を有
する。基準クロックの高位のパルス幅とほぼ同じである
高位のパルス幅を有する主クロック信号が形成される
が、主クロックの周波数は、基準クロックの半分であ
る。同様に、基準クロックの高位のパルス幅とほぼ同じ
である高位のパルス幅を有する従クロック信号が形成さ
れる。次に、主クロック信号と従クロック信号のいずれ
か、またはどちらの高位のパルス幅は、主クロック信号
と従クロック信号が相互に重複しないように、基準クロ
ックの低位のパルス幅より小さい量だけ広げられる。
【0011】集積回路内の回路要素の伝達時間は、動作
温度または電圧の変化により変動するので、アナログ遅
れは比例して変化し、回路要素の伝達時間の変化を補償
する。
温度または電圧の変化により変動するので、アナログ遅
れは比例して変化し、回路要素の伝達時間の変化を補償
する。
【0012】
【発明の実施の形態】従来技術の非重複クロック発生器
に関して考察された問題が、非重複クロック信号を形成
するディジタル化を使用し、クロック信号のパルス幅を
伸ばす補助アナログ遅延を使用することにより、処理で
きることが分かった。
に関して考察された問題が、非重複クロック信号を形成
するディジタル化を使用し、クロック信号のパルス幅を
伸ばす補助アナログ遅延を使用することにより、処理で
きることが分かった。
【0013】図3は、本発明によりディジタル手段によ
り発生した非重複クロック信号のタイミング図である。
この構成は、基準クロック302が所望の出力クロック
周波数の2倍速いことが必要である。実際の非重複タイ
ミングはディジタルで行われ、クロックパルス幅はアナ
ログ遅延により改善される。
り発生した非重複クロック信号のタイミング図である。
この構成は、基準クロック302が所望の出力クロック
周波数の2倍速いことが必要である。実際の非重複タイ
ミングはディジタルで行われ、クロックパルス幅はアナ
ログ遅延により改善される。
【0014】非重複クロック信号は、主クロック302
と従クロック304を形成するため、すべてのほかの基
準クロック300の高位パルスを使用することにより、
ディジタルで生成される。基準クロック300は、高位
パルス幅T5と低位パルス幅T6とから成る周期T7を
有する。主クロック302はT8の周期で形成され、こ
れは周期T7の2倍長い。主クロック302は、基準ク
ロック300の高位のパルス幅T5にほぼ等しい高位の
パルス幅T9aを有する。同様に、従クロック304は
T8の周期で形成され、これは周期T7の2倍長く、高
位のパルス幅T5にほぼ等しい高位パルス幅T10aを
有する。従って、基準クロック300の低位パルス幅T
6にほぼ等しいクロック302と304の各高位パルス
の間に、非重複時間T11aとT12aが常にある。
と従クロック304を形成するため、すべてのほかの基
準クロック300の高位パルスを使用することにより、
ディジタルで生成される。基準クロック300は、高位
パルス幅T5と低位パルス幅T6とから成る周期T7を
有する。主クロック302はT8の周期で形成され、こ
れは周期T7の2倍長い。主クロック302は、基準ク
ロック300の高位のパルス幅T5にほぼ等しい高位の
パルス幅T9aを有する。同様に、従クロック304は
T8の周期で形成され、これは周期T7の2倍長く、高
位のパルス幅T5にほぼ等しい高位パルス幅T10aを
有する。従って、基準クロック300の低位パルス幅T
6にほぼ等しいクロック302と304の各高位パルス
の間に、非重複時間T11aとT12aが常にある。
【0015】この完全ディジタル構成の欠点は、主/従
の高位パルス幅T9aとT10aが、集積回路(IC)
内のある論理回路設計に十分ほど広くないことである。
これは、図4に示されているように、遅れ時間T13と
して各主クロック信号の縁の立ち下がりに、および遅れ
時間T14として各従クロック信号縁の立ち下がりに幾
らかのアナログ遅延を導入することにより処理される。
の高位パルス幅T9aとT10aが、集積回路(IC)
内のある論理回路設計に十分ほど広くないことである。
これは、図4に示されているように、遅れ時間T13と
して各主クロック信号の縁の立ち下がりに、および遅れ
時間T14として各従クロック信号縁の立ち下がりに幾
らかのアナログ遅延を導入することにより処理される。
【0016】有利なことに、従来技術の非重複回路と異
なって、アナログ遅延の処理に対する依存性は、ここで
説明したように、パルス幅T9aとT10aを広げるた
めに使用される時の問題ではない。ドーピング、酸化物
の厚さ、抵抗性などの各種処理変数は、集積回路の回路
要素の伝達遅れの変化の原因である。生成処理シュムー
の曲線の緩慢な隅に生成されるICに関しては、アナロ
グ遅れが増加し、これにより、パルス幅T9bとT10
bを増加し、これにより、論理回路設計の緩慢なタイミ
ング経路に大きい伝達時間を与える。速い隅のICに関
しては、パルス幅T9bとT10bは減少するが、IC
内のタイミング経路も加速され、短い伝達時間を要する
だけである。
なって、アナログ遅延の処理に対する依存性は、ここで
説明したように、パルス幅T9aとT10aを広げるた
めに使用される時の問題ではない。ドーピング、酸化物
の厚さ、抵抗性などの各種処理変数は、集積回路の回路
要素の伝達遅れの変化の原因である。生成処理シュムー
の曲線の緩慢な隅に生成されるICに関しては、アナロ
グ遅れが増加し、これにより、パルス幅T9bとT10
bを増加し、これにより、論理回路設計の緩慢なタイミ
ング経路に大きい伝達時間を与える。速い隅のICに関
しては、パルス幅T9bとT10bは減少するが、IC
内のタイミング経路も加速され、短い伝達時間を要する
だけである。
【0017】本発明のアナログ遅延法のほかの利点は、
所望の最小非重複時間T11bとT12bを確保するた
め、処理曲線の弱化した隅において最適化されることだ
けを必要とするアナログ遅延T13とT14である。
所望の最小非重複時間T11bとT12bを確保するた
め、処理曲線の弱化した隅において最適化されることだ
けを必要とするアナログ遅延T13とT14である。
【0018】図5は、本発明による非重複クロック信号
を形成するクロック回路500の概要図であり、図6
は、この回路の動作を示すタイミング図である。単一の
基準クロック信号CLKがクロック回路500へ送られ
る。回路500の二つの出力は、基準クロック信号CL
Kの周波数の半分で進行するクロック信号MASTER
とクロック信号SLAVEとから構成している二相の非
重複クロックを生成する。
を形成するクロック回路500の概要図であり、図6
は、この回路の動作を示すタイミング図である。単一の
基準クロック信号CLKがクロック回路500へ送られ
る。回路500の二つの出力は、基準クロック信号CL
Kの周波数の半分で進行するクロック信号MASTER
とクロック信号SLAVEとから構成している二相の非
重複クロックを生成する。
【0019】基準信号CLKは、受信回路510により
受信される。ゲート511〜513、514a〜n、お
よび515a〜nは、図6に示されたように、信号Sと
Mの立ち上がりを遅らせる一般的な回路により、二つの
予備非重複クロック信号SとMを形成する。これらの予
備非重複クロック信号は、偶発的故障がクロック信号M
ASTERとSLAVEの形成中に確実に発生しないこ
とが必要である。予備非重複回路が立ち上がりを遅らせ
る従来のタイプであることに留意されたい。この局部S
/Mクロックは最小の論理へ進み、よく制御されるの
で、この場合、これは許容される。
受信される。ゲート511〜513、514a〜n、お
よび515a〜nは、図6に示されたように、信号Sと
Mの立ち上がりを遅らせる一般的な回路により、二つの
予備非重複クロック信号SとMを形成する。これらの予
備非重複クロック信号は、偶発的故障がクロック信号M
ASTERとSLAVEの形成中に確実に発生しないこ
とが必要である。予備非重複回路が立ち上がりを遅らせ
る従来のタイプであることに留意されたい。この局部S
/Mクロックは最小の論理へ進み、よく制御されるの
で、この場合、これは許容される。
【0020】局部クロック信号Sは、Dフリップ−フロ
ップ516を刻時して、信号SET_CLKを発生す
る。信号SET_CLKは、半分に分割された単なる信
号Sであり、クロック信号SLAVEを形成するために
従回路630、およびクロック信号MASTERを形成
するために主回路540により使用される。
ップ516を刻時して、信号SET_CLKを発生す
る。信号SET_CLKは、半分に分割された単なる信
号Sであり、クロック信号SLAVEを形成するために
従回路630、およびクロック信号MASTERを形成
するために主回路540により使用される。
【0021】従回路530は、信号SLAVEを生成す
るAND−ORゲート531により形成された非同期ラ
ッチを有する。信号SET_CLKは、図6に示されて
いるように時間T600において、信号Mをゲートし
て、クロック信号SLAVEの立ち上がりを形成するよ
うにこのラッチをセットする。
るAND−ORゲート531により形成された非同期ラ
ッチを有する。信号SET_CLKは、図6に示されて
いるように時間T600において、信号Mをゲートし
て、クロック信号SLAVEの立ち上がりを形成するよ
うにこのラッチをセットする。
【0022】同様に、反転されたSET_CLKは、信
号Mをゲートして、時間T601においてクロック信号
MASTERの立ち上がりを形成主回路540のほかの
非同期ラッチ541をセットする。信号Mは、SET_
CLKが安定している時にのみ行使され、従って、非同
期ラッチ54を偶発的にセットする故障が確実にないよ
うにする。これは、局部非重複クロックMとSが発生さ
れた理由である。
号Mをゲートして、時間T601においてクロック信号
MASTERの立ち上がりを形成主回路540のほかの
非同期ラッチ541をセットする。信号Mは、SET_
CLKが安定している時にのみ行使され、従って、非同
期ラッチ54を偶発的にセットする故障が確実にないよ
うにする。これは、局部非重複クロックMとSが発生さ
れた理由である。
【0023】信号Mは、遅延回路520のフリップ−フ
ロップ521を刻時して、信号SET_CLKDを生成
する。これは遅れ型の信号SET_CLKである。SE
T_CLKとSET_CLKDは、ゲート522により
否定論理和され、信号CLR_CLKDを生成する。次
に、CLR_CLKは、遅延ブロック523により遅ら
され、信号CLR_CLKDを生成する。CLK_CL
KDがLOWになると、SLAVEとMASTERの非
同期ラッチ531と541は、時間T602とT603
においてそれぞれクリアされる。CLK_CLKDを生
成する遅延ブロック523の遅れ時間は、微調節され
て、例えば、インバータ523a〜nの数を変化するこ
とにより、所望の最小非重複時間と最小パルス幅を達成
する。同じ立ち下がり時間が、MASTERとSLAV
Eの両方に適用されることに留意して戴きたい。これ
は、信号SET_CLKDと否定論理和ゲート522が
使用されたためである。
ロップ521を刻時して、信号SET_CLKDを生成
する。これは遅れ型の信号SET_CLKである。SE
T_CLKとSET_CLKDは、ゲート522により
否定論理和され、信号CLR_CLKDを生成する。次
に、CLR_CLKは、遅延ブロック523により遅ら
され、信号CLR_CLKDを生成する。CLK_CL
KDがLOWになると、SLAVEとMASTERの非
同期ラッチ531と541は、時間T602とT603
においてそれぞれクリアされる。CLK_CLKDを生
成する遅延ブロック523の遅れ時間は、微調節され
て、例えば、インバータ523a〜nの数を変化するこ
とにより、所望の最小非重複時間と最小パルス幅を達成
する。同じ立ち下がり時間が、MASTERとSLAV
Eの両方に適用されることに留意して戴きたい。これ
は、信号SET_CLKDと否定論理和ゲート522が
使用されたためである。
【0024】図7は、本発明による非重複クロック信号
を形成するクロック回路700のほかの出力の概略図で
ある。二つの遅れブロック723と724が、SLAV
EとMASTERの非同期ラッチ531と541をクリ
アするために使用されることを除いて、クロック回路7
00は、クロック回路500と似ている。クロック信号
SLAVEとMASTERが異なるパルス幅を有するよ
うに、遅延ブロック723と724は、異なる遅れを有
するように微調節される。
を形成するクロック回路700のほかの出力の概略図で
ある。二つの遅れブロック723と724が、SLAV
EとMASTERの非同期ラッチ531と541をクリ
アするために使用されることを除いて、クロック回路7
00は、クロック回路500と似ている。クロック信号
SLAVEとMASTERが異なるパルス幅を有するよ
うに、遅延ブロック723と724は、異なる遅れを有
するように微調節される。
【0025】ここに使用されているように、用語”付加
された”、”接続された”、および”接続”は、電気的
に接続されたことを意味しており、付加的要素が電気接
続経路にある場合を含んでいる。
された”、”接続された”、および”接続”は、電気的
に接続されたことを意味しており、付加的要素が電気接
続経路にある場合を含んでいる。
【0026】本発明は例証実施態様に関連して説明され
ており、この説明は限定する意味で解釈されるものでは
ない。本発明の多様なほかの実施態様は、本技術に精通
した当事者にはこの説明を参照することにより明らかで
あろう。例えば、基準クロックCLKの立ち下がりは、
信号MASTERとSLAVEが形成される非同期基準
クロックを形成するように、遅延ブロックにより遅らさ
れる。従って、添付請求の範囲は、本発明の本来の範囲
と技術思想に含まれる実施態様のすべての変形を含んで
いると考えられるものである。
ており、この説明は限定する意味で解釈されるものでは
ない。本発明の多様なほかの実施態様は、本技術に精通
した当事者にはこの説明を参照することにより明らかで
あろう。例えば、基準クロックCLKの立ち下がりは、
信号MASTERとSLAVEが形成される非同期基準
クロックを形成するように、遅延ブロックにより遅らさ
れる。従って、添付請求の範囲は、本発明の本来の範囲
と技術思想に含まれる実施態様のすべての変形を含んで
いると考えられるものである。
【0027】以上の説明に関し更に以下の項を開示す
る。 (1)集積回路の非重複クロック信号を形成する方法で
あって、該方法は、周波数が前記集積回路の所望動作周
波数の二倍である基準クロックを生成し、前記基準信号
発生器クロックが第一パルス幅を有する第一パルスと第
二パルス幅を有する第二パルスとから成る第一周期を有
し、前記第一周期の二倍の長さの第二周期を有し、前記
第一パルス幅とほぼ等しい第三パルス幅を有する第三パ
ルスと第四パルス幅を有する第四パルスとから成る主ク
ロックを形成し、前記第一周期の二倍の長さの第三周期
を有し、前記第一パルス幅とほぼ等しい第五パルス幅を
有する第五パルスと第六パルス幅を有する第六パルスと
から成る従クロックを形成し、前記主クロックと前記従
クロックとが重複しないように、前記第五パルスがほぼ
前記第二パルス幅だけ前記第三パルスから時間的に分離
されており、前記第三パルス幅を前記第二パルス幅より
小さい第一量だけ長くする、段階を含んでいる方法。 (2)第1項記載の方法であって、さらに、前記第五パ
ルス幅を前記第二パルス幅より小さい量だけ長くするこ
とを含んでいる、方法。 (3)第1項記載の方法であって、さらに、前記集積回
路の動作温度の変化に応答して前記集積回路内の論理要
素の信号伝達時間に比例した第二量だけ前記第三パルス
幅を変化することを含んでいる、方法。 (4)第1項記載の方法であって、さらに、前記集積回
路の動作電圧の変化に応答して前記集積回路内の論理要
素の信号伝達時間に比例した第二量だけ前記第三パルス
幅を変化することを含んでいる、方法。 (5)第1項記載の方法であって、さらに、前記集積回
路の処理変数の変化に応答して前記集積幅を変化するこ
とを含んでいる、方法。
る。 (1)集積回路の非重複クロック信号を形成する方法で
あって、該方法は、周波数が前記集積回路の所望動作周
波数の二倍である基準クロックを生成し、前記基準信号
発生器クロックが第一パルス幅を有する第一パルスと第
二パルス幅を有する第二パルスとから成る第一周期を有
し、前記第一周期の二倍の長さの第二周期を有し、前記
第一パルス幅とほぼ等しい第三パルス幅を有する第三パ
ルスと第四パルス幅を有する第四パルスとから成る主ク
ロックを形成し、前記第一周期の二倍の長さの第三周期
を有し、前記第一パルス幅とほぼ等しい第五パルス幅を
有する第五パルスと第六パルス幅を有する第六パルスと
から成る従クロックを形成し、前記主クロックと前記従
クロックとが重複しないように、前記第五パルスがほぼ
前記第二パルス幅だけ前記第三パルスから時間的に分離
されており、前記第三パルス幅を前記第二パルス幅より
小さい第一量だけ長くする、段階を含んでいる方法。 (2)第1項記載の方法であって、さらに、前記第五パ
ルス幅を前記第二パルス幅より小さい量だけ長くするこ
とを含んでいる、方法。 (3)第1項記載の方法であって、さらに、前記集積回
路の動作温度の変化に応答して前記集積回路内の論理要
素の信号伝達時間に比例した第二量だけ前記第三パルス
幅を変化することを含んでいる、方法。 (4)第1項記載の方法であって、さらに、前記集積回
路の動作電圧の変化に応答して前記集積回路内の論理要
素の信号伝達時間に比例した第二量だけ前記第三パルス
幅を変化することを含んでいる、方法。 (5)第1項記載の方法であって、さらに、前記集積回
路の処理変数の変化に応答して前記集積幅を変化するこ
とを含んでいる、方法。
【0028】(6)集積回路の非重複クロック信号を形
成する方法であって、該方法は、周波数が前記集積回路
の所望動作周波数の二倍である基準クロックを生成し、
前記基準信号発生器クロックが第一パルス幅を有する第
一パルスと第二パルス幅を有する第二パルスとから成る
第一周期を有し、非対称基準クロック信号を形成するた
め前記第一パルス幅を第一量だけ長くし、前記非対称基
準クロックが前記第一周期を有し、前記第一周期の二倍
の長さの第二周期を有し、前記非対称基準クロックの前
記第一パルス幅とほぼ等しい第三パルス幅を有する第三
パルスと第四パルス幅を有する第四パルスとから成る主
クロックを形成し、前記第一周期の二倍の長さの第三周
期を有し、前記非対称基準クロックの前記第一パルス幅
とほぼ等しい第五パルス幅を有する第五パルスと第六パ
ルス幅を有する第六パルスとから成る従クロックを形成
し、前記主クロックと前記従クロックとが重複しないよ
うに、前記第五パルスがほぼ前記第二パルス幅だけ前記
第三パルスから時間的に分離されており、前記第三パル
ス幅を前記第二パルス幅より小さい第一量だけ長くす
る、段階を含んでいる、方法。 (7)第6項記載の方法であって、さらに、前記集積回
路の動作温度の変化に応答して前記集積回路内の論理要
素の信号伝達時間に比例した第二量だけ前記第一パルス
幅を変化することを含んでいる、方法。 (8)第6項記載の方法であって、さらに、前記集積回
路の動作電圧の変化に応答して前記集積回路内の論理要
素の信号伝達時間に比例した第二量だけ前記第一パルス
幅を変化することを含んでいる、方法。
成する方法であって、該方法は、周波数が前記集積回路
の所望動作周波数の二倍である基準クロックを生成し、
前記基準信号発生器クロックが第一パルス幅を有する第
一パルスと第二パルス幅を有する第二パルスとから成る
第一周期を有し、非対称基準クロック信号を形成するた
め前記第一パルス幅を第一量だけ長くし、前記非対称基
準クロックが前記第一周期を有し、前記第一周期の二倍
の長さの第二周期を有し、前記非対称基準クロックの前
記第一パルス幅とほぼ等しい第三パルス幅を有する第三
パルスと第四パルス幅を有する第四パルスとから成る主
クロックを形成し、前記第一周期の二倍の長さの第三周
期を有し、前記非対称基準クロックの前記第一パルス幅
とほぼ等しい第五パルス幅を有する第五パルスと第六パ
ルス幅を有する第六パルスとから成る従クロックを形成
し、前記主クロックと前記従クロックとが重複しないよ
うに、前記第五パルスがほぼ前記第二パルス幅だけ前記
第三パルスから時間的に分離されており、前記第三パル
ス幅を前記第二パルス幅より小さい第一量だけ長くす
る、段階を含んでいる、方法。 (7)第6項記載の方法であって、さらに、前記集積回
路の動作温度の変化に応答して前記集積回路内の論理要
素の信号伝達時間に比例した第二量だけ前記第一パルス
幅を変化することを含んでいる、方法。 (8)第6項記載の方法であって、さらに、前記集積回
路の動作電圧の変化に応答して前記集積回路内の論理要
素の信号伝達時間に比例した第二量だけ前記第一パルス
幅を変化することを含んでいる、方法。
【0029】(9)集積回路の非重複クロック信号を形
成するクロック回路であって、クロック回路は、周波数
が前記集積回路の所望の動作周波数の二倍である基準ク
ロックを受信する前記集積回路内の受信回路であって、
前記基準クロックが第一パルス幅を有する第一パルスと
第二パルス幅を有する第二パルスとから成る第一周期を
有する前記受信回路と、前記第一周期の二倍の長さの第
二周期を有し、前記第一パルス幅とほぼ等しい第三パル
ス幅を有する第三パルスと第四パルス幅を有する第四パ
ルスとから成る主クロックを形成する前記受信回路へ接
続された主回路と、前記第一周期の二倍の長さの第三周
期を有し、前記第一パルス幅とほぼ等しい第五パルス幅
を有する第五パルスと第六パルス幅を有する第六パルス
とから成る従クロックを形成する前記受信回路へ接続さ
れた従回路であって、前記主クロックと前記従クロック
とが重複しないように、前記第五パルスがほぼ前記第二
パルス幅だけ前記第三パルスから時間的に分離されてい
る前記従回路と、前記第三パルス幅を前記第二パルス幅
より小さい第一量だけ長くする前記主回路へ接続された
第一遅れ回路と、を含んでいるクロック回路。 (10)第9項記載のクロック回路であって、さらに、
前記第五パルス幅を前記第二パルス幅より小さい量だけ
長くするように従回路に接続された第二遅れ回路を含ん
でいる、クロック回路。 (11)第9項記載のクロック回路であって、前記第一
遅れ回路が前記集積回路の動作温度または動作電圧の変
化に応答して、前記集積回路の動作温度または動作電圧
の前記変化に応答して前記集積回路内の論理要素の単一
伝達時間の変化に比例する第二量だけ前記第三パルス幅
を変化する、クロック回路。 (12)第9項記載のクロック回路であって、さらに、
前記第五パルス幅を前記第二パルス幅より小さい量だけ
長くするように従回路に接続された前記第一遅れ回路を
含んでいる、クロック回路。
成するクロック回路であって、クロック回路は、周波数
が前記集積回路の所望の動作周波数の二倍である基準ク
ロックを受信する前記集積回路内の受信回路であって、
前記基準クロックが第一パルス幅を有する第一パルスと
第二パルス幅を有する第二パルスとから成る第一周期を
有する前記受信回路と、前記第一周期の二倍の長さの第
二周期を有し、前記第一パルス幅とほぼ等しい第三パル
ス幅を有する第三パルスと第四パルス幅を有する第四パ
ルスとから成る主クロックを形成する前記受信回路へ接
続された主回路と、前記第一周期の二倍の長さの第三周
期を有し、前記第一パルス幅とほぼ等しい第五パルス幅
を有する第五パルスと第六パルス幅を有する第六パルス
とから成る従クロックを形成する前記受信回路へ接続さ
れた従回路であって、前記主クロックと前記従クロック
とが重複しないように、前記第五パルスがほぼ前記第二
パルス幅だけ前記第三パルスから時間的に分離されてい
る前記従回路と、前記第三パルス幅を前記第二パルス幅
より小さい第一量だけ長くする前記主回路へ接続された
第一遅れ回路と、を含んでいるクロック回路。 (10)第9項記載のクロック回路であって、さらに、
前記第五パルス幅を前記第二パルス幅より小さい量だけ
長くするように従回路に接続された第二遅れ回路を含ん
でいる、クロック回路。 (11)第9項記載のクロック回路であって、前記第一
遅れ回路が前記集積回路の動作温度または動作電圧の変
化に応答して、前記集積回路の動作温度または動作電圧
の前記変化に応答して前記集積回路内の論理要素の単一
伝達時間の変化に比例する第二量だけ前記第三パルス幅
を変化する、クロック回路。 (12)第9項記載のクロック回路であって、さらに、
前記第五パルス幅を前記第二パルス幅より小さい量だけ
長くするように従回路に接続された前記第一遅れ回路を
含んでいる、クロック回路。
【0030】(13)集積回路の非重複クロック信号を
形成するクロック回路であって、クロック回路は、周波
数が前記集積回路の所望の動作周波数の二倍である基準
クロックを受信する前記集積回路内の受信回路であっ
て、前記基準クロックが第一パルス幅を有する第一パル
スと第二パルス幅を有する第二パルスとから成る第一周
期を有する前記受信回路と、非対称の基準クロック信号
を形成するため前記第一パルス幅を第一量だけ長くする
ように前記受信回路へ接続された遅れ回路であって、前
記非対称の基準クロックが前記第一周期を有する前記遅
れ回路と、前記第一周期の二倍の長さの第二周期を有
し、前記非対称の基準クロックの前記第一パルス幅とほ
ぼ等しい第三パルス幅を有する第三パルスと第四パルス
幅を有する第四パルスとから成る主クロックを形成する
前記遅れ回路へ接続された主回路と、前記第一周期の二
倍の長さの第三周期を有し、前記非対称の基準クロック
の前記第一パルス幅とほぼ等しい第五パルス幅を有する
第五パルスと第六パルス幅を有する第六パルスとから成
る従クロックを形成する前記受信回路へ接続された従回
路であって、前記主クロックと前記従クロックとが重複
しないように、前記第五パルスがほぼ前記第二パルス幅
だけ前記第三パルスから時間的に分離されている前記従
回路と、を含んでいる、クロック回路。 (14)第13項記載のクロック回路であって、前記遅
れ回路が前記集積回路の動作温度または動作電圧の変化
に応答して、前記集積回路の動作温度または動作電圧の
前記変化に応答して前記集積回路内の論理要素の単位値
伝達時間の変化に比例する第二量だけ前記第一パルス幅
を変化する、クロック回路。 (15)集積回路の非重複クロック信号402と404
を形成する方法が提供されている。周波数が集積回路の
所望の動作周波数の2倍である基準クロック300が使
用されている。基準クロックの高位パルス幅とほぼ同一
である高位パルス幅T9aを有する主クロック信号が形
成されるが、主クロックの周波数は、基準クロックの周
波数の半分である。同様に、基準クロックの高位パルス
幅とほぼ同一である高位パルス幅T10aを有する従ク
ロック信号が形成されるが、従クロックの周波数も、基
準クロックの周波数の半分である。次に、主クロック信
号と従クロック信号が相互に重複しないように、主クロ
ック信号と従クロック信号のいずれか、またはいずれも
が、アナログ遅れ手段によるが、基準クロックの低位パ
ルス幅より小さい量T13とT14により広げられる。
集積回路内の回路要素の伝達時間が動作温度または電圧
により変化すると、アナログ遅れT13とT14は、比
例して変化し、回路要素の伝達時間の変化を補償する。
形成するクロック回路であって、クロック回路は、周波
数が前記集積回路の所望の動作周波数の二倍である基準
クロックを受信する前記集積回路内の受信回路であっ
て、前記基準クロックが第一パルス幅を有する第一パル
スと第二パルス幅を有する第二パルスとから成る第一周
期を有する前記受信回路と、非対称の基準クロック信号
を形成するため前記第一パルス幅を第一量だけ長くする
ように前記受信回路へ接続された遅れ回路であって、前
記非対称の基準クロックが前記第一周期を有する前記遅
れ回路と、前記第一周期の二倍の長さの第二周期を有
し、前記非対称の基準クロックの前記第一パルス幅とほ
ぼ等しい第三パルス幅を有する第三パルスと第四パルス
幅を有する第四パルスとから成る主クロックを形成する
前記遅れ回路へ接続された主回路と、前記第一周期の二
倍の長さの第三周期を有し、前記非対称の基準クロック
の前記第一パルス幅とほぼ等しい第五パルス幅を有する
第五パルスと第六パルス幅を有する第六パルスとから成
る従クロックを形成する前記受信回路へ接続された従回
路であって、前記主クロックと前記従クロックとが重複
しないように、前記第五パルスがほぼ前記第二パルス幅
だけ前記第三パルスから時間的に分離されている前記従
回路と、を含んでいる、クロック回路。 (14)第13項記載のクロック回路であって、前記遅
れ回路が前記集積回路の動作温度または動作電圧の変化
に応答して、前記集積回路の動作温度または動作電圧の
前記変化に応答して前記集積回路内の論理要素の単位値
伝達時間の変化に比例する第二量だけ前記第一パルス幅
を変化する、クロック回路。 (15)集積回路の非重複クロック信号402と404
を形成する方法が提供されている。周波数が集積回路の
所望の動作周波数の2倍である基準クロック300が使
用されている。基準クロックの高位パルス幅とほぼ同一
である高位パルス幅T9aを有する主クロック信号が形
成されるが、主クロックの周波数は、基準クロックの周
波数の半分である。同様に、基準クロックの高位パルス
幅とほぼ同一である高位パルス幅T10aを有する従ク
ロック信号が形成されるが、従クロックの周波数も、基
準クロックの周波数の半分である。次に、主クロック信
号と従クロック信号が相互に重複しないように、主クロ
ック信号と従クロック信号のいずれか、またはいずれも
が、アナログ遅れ手段によるが、基準クロックの低位パ
ルス幅より小さい量T13とT14により広げられる。
集積回路内の回路要素の伝達時間が動作温度または電圧
により変化すると、アナログ遅れT13とT14は、比
例して変化し、回路要素の伝達時間の変化を補償する。
【図1】アナログ遅延により生成された従来技術の非重
複クロック信号のタイミング図である。
複クロック信号のタイミング図である。
【図2】タイミングの低下を示す従来技術の非重複クロ
ック信号のタイミング図である。
ック信号のタイミング図である。
【図3】本発明のディジタル手段により生成された非重
複クロック信号のタイミング図である。
複クロック信号のタイミング図である。
【図4】本発明による立ち下がりのアナログ遅延で向上
された図3の非重複クロック信号のタイミング図であ
る。
された図3の非重複クロック信号のタイミング図であ
る。
【図5】本発明による非重複クロック信号を形成するク
ロック回路の説明図である。
ロック回路の説明図である。
【図6】図5のクロック回路のタイミング図である。
【図7】本発明による非重複クロック信号を形成するク
ロック回路のほかの実施態様の説明図である。
ロック回路のほかの実施態様の説明図である。
300 基準クロック 302 主クロック 304 従クロック 500 クロック回路 510 受信回路 M 主非重複クロック信号 S 従非重複クロック信号 516 Dフリップ−フロップ 520 遅延回路 522 ゲート 523 遅延ブロック 530 従回路 540 主回路 531 非同期ラッチ 541 非同期ラッチ 異なる図面の対応する数字と記号は、ほかに示されてい
なければ、対応部品に相当する。
なければ、対応部品に相当する。
Claims (2)
- 【請求項1】 集積回路の非重複クロック信号を形成す
る方法であって、該方法は、 周波数が前記集積回路の所望動作周波数の二倍である基
準クロックを生成し、前記基準信号発生器クロックが第
一パルス幅を有する第一パルスと第二パルス幅を有する
第二パルスとから成る第一周期を有し、 前記第一周期の二倍の長さの第二周期を有し、前記第一
パルス幅とほぼ等しい第三パルス幅を有する第三パルス
と第四パルス幅を有する第四パルスとから成る主クロッ
クを形成し、 前記第一周期の二倍の長さの第三周期を有し、前記第一
パルス幅とほぼ等しい第五パルス幅を有する第五パルス
と第六パルス幅を有する第六パルスとから成る従クロッ
クを形成し、前記主クロックと前記従クロックとが重複
しないように、前記第五パルスがほぼ前記第二パルス幅
だけ前記第三パルスから時間的に分離されており、 前記第三パルス幅を前記第二パルス幅より小さい第一量
だけ長くする、段階を含んでいる方法。 - 【請求項2】 集積回路の非重複クロック信号を形成す
るクロック回路であって、クロック回路は、 周波数が前記集積回路の所望の動作周波数の二倍である
基準クロックを受信する前記集積回路内の受信回路であ
って、前記基準クロックが第一パルス幅を有する第一パ
ルスと第二パルス幅を有する第二パルスとから成る第一
周期を有する前記受信回路と、 前記第一周期の二倍の長さの第二周期を有し、前記第一
パルス幅とほぼ等しい第三パルス幅を有する第三パルス
と第四パルス幅を有する第四パルスとから成る主クロッ
クを形成する前記受信回路へ接続された主回路と、 前記第一周期の二倍の長さの第三周期を有し、前記第一
パルス幅とほぼ等しい第五パルス幅を有する第五パルス
と第六パルス幅を有する第六パルスとから成る従クロッ
クを形成する前記受信回路へ接続された従回路であっ
て、前記主クロックと前記従クロックとが重複しないよ
うに、前記第五パルスがほぼ前記第二パルス幅だけ前記
第三パルスから時間的に分離されている前記従回路と、 前記第三パルス幅を前記第二パルス幅より小さい第一量
だけ長くする前記主回路へ接続された第一遅れ回路と、
を含んでいるクロック回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US762169 | 1996-12-09 | ||
US08/762,169 US5952863A (en) | 1996-12-09 | 1996-12-09 | Circuit and method for generating non-overlapping clock signals for an integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10242820A true JPH10242820A (ja) | 1998-09-11 |
Family
ID=25064301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9339043A Pending JPH10242820A (ja) | 1996-12-09 | 1997-12-09 | 集積回路用の非重複クロック信号発生回路および方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5952863A (ja) |
EP (1) | EP0847140B1 (ja) |
JP (1) | JPH10242820A (ja) |
DE (1) | DE69717401T2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6381704B1 (en) * | 1998-01-29 | 2002-04-30 | Texas Instruments Incorporated | Method and apparatus for altering timing relationships of non-overlapping clock signals in a microprocessor |
US6418387B1 (en) * | 1999-06-28 | 2002-07-09 | Ltx Corporation | Method of and system for generating a binary shmoo plot in N-dimensional space |
US6333872B1 (en) | 2000-11-06 | 2001-12-25 | International Business Machines Corporation | Self-test method for testing read stability in a dual-port SRAM cell |
US6452426B1 (en) * | 2001-04-16 | 2002-09-17 | Nagesh Tamarapalli | Circuit for switching between multiple clocks |
US6925616B2 (en) * | 2002-10-04 | 2005-08-02 | Sun Microsystems, Inc. | Method to test power distribution system |
KR100526350B1 (ko) * | 2003-08-23 | 2005-11-08 | 삼성전자주식회사 | 다상 클록신호 발생회로 및 방법 |
US7271626B1 (en) | 2004-10-27 | 2007-09-18 | National Semiconductor Corporation | Suppression of parasitic ringing at the output of a switched capacitor DC/DC converter |
US8934998B1 (en) * | 2010-09-11 | 2015-01-13 | Unist, Inc. | Method and apparatus for delivery of minimum quantity lubrication |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3660767A (en) * | 1969-12-18 | 1972-05-02 | Matsushita Electric Ind Co Ltd | Frequency divider circuit system |
JPS5022593B1 (ja) * | 1970-06-15 | 1975-07-31 | ||
US3863161A (en) * | 1973-11-28 | 1975-01-28 | Rockwell International Corp | Digital method and apparatus for dynamically monitoring the frequency of a frequency varying signal |
US4109209A (en) * | 1977-03-07 | 1978-08-22 | Rca Corporation | Pulse staggering circuit |
JPS56118125A (en) * | 1980-02-25 | 1981-09-17 | Hitachi Ltd | Clock and pulse distributor |
JPS5813046A (ja) * | 1981-07-17 | 1983-01-25 | Victor Co Of Japan Ltd | デ−タ読み取り回路 |
JPS6074745A (ja) * | 1983-09-30 | 1985-04-27 | Hitachi Ltd | タイミング抽出回路 |
US4645947A (en) * | 1985-12-17 | 1987-02-24 | Intel Corporation | Clock driver circuit |
US4882505A (en) * | 1986-03-24 | 1989-11-21 | International Business Machines Corporation | Fully synchronous half-frequency clock generator |
US4695873A (en) * | 1986-06-10 | 1987-09-22 | Ampex Corporation | Horizontal line data position and burst phase encoding apparatus and method |
JPS6386414A (ja) * | 1986-09-30 | 1988-04-16 | 太陽誘電株式会社 | 積層形セラミツクコンデンサ |
US4816700A (en) * | 1987-12-16 | 1989-03-28 | Intel Corporation | Two-phase non-overlapping clock generator |
JPH01256811A (ja) * | 1988-04-07 | 1989-10-13 | Nec Corp | クロックジェネレータ |
US5005193A (en) * | 1989-06-29 | 1991-04-02 | Texas Instruments Incorporated | Clock pulse generating circuits |
JP2740769B2 (ja) * | 1990-08-23 | 1998-04-15 | 株式会社東芝 | 可変分周回路 |
US5341031A (en) * | 1990-08-27 | 1994-08-23 | Mitsubishi Denki Kabushiki Kaisha | Stable high speed clock generator |
JP2721931B2 (ja) * | 1990-09-28 | 1998-03-04 | 三菱電機株式会社 | 半導体メモリのためのシリアル選択回路 |
US5444405A (en) * | 1992-03-02 | 1995-08-22 | Seiko Epson Corporation | Clock generator with programmable non-overlapping clock edge capability |
JP3333248B2 (ja) * | 1992-11-10 | 2002-10-15 | 株式会社東芝 | デューティ検出回路 |
JPH06318123A (ja) * | 1993-05-07 | 1994-11-15 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
US5357204A (en) * | 1993-09-01 | 1994-10-18 | Intel Corporation | One-shot clock generator circuit |
JP2959372B2 (ja) * | 1993-12-03 | 1999-10-06 | 日本電気株式会社 | クロック生成回路 |
-
1996
- 1996-12-09 US US08/762,169 patent/US5952863A/en not_active Expired - Lifetime
-
1997
- 1997-12-05 EP EP97121764A patent/EP0847140B1/en not_active Expired - Lifetime
- 1997-12-05 DE DE69717401T patent/DE69717401T2/de not_active Expired - Lifetime
- 1997-12-09 JP JP9339043A patent/JPH10242820A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US5952863A (en) | 1999-09-14 |
EP0847140A3 (en) | 1998-07-29 |
EP0847140B1 (en) | 2002-11-27 |
EP0847140A2 (en) | 1998-06-10 |
DE69717401D1 (de) | 2003-01-09 |
DE69717401T2 (de) | 2003-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100249415B1 (ko) | 동기화 반도체 메모리에 사용하기 위한 제어된 지연 회로 | |
JP4016394B2 (ja) | 内部クロック信号発生回路及び方法 | |
US5341031A (en) | Stable high speed clock generator | |
JP4480471B2 (ja) | レジスタ制御遅延固定ループ | |
EP0606912B1 (en) | CMOS polyphase clock generation circuits | |
JPH10200380A (ja) | フリップフロップ回路 | |
US6064244A (en) | Phase-locked loop circuit permitting reduction of circuit size | |
JP3815209B2 (ja) | クロック信号からのパルス信号の生成 | |
JPH04245714A (ja) | 移相クロック信号発生装置 | |
JPH10242820A (ja) | 集積回路用の非重複クロック信号発生回路および方法 | |
US6608514B1 (en) | Clock signal generator circuit and semiconductor integrated circuit with the same circuit | |
JP2611034B2 (ja) | 遅延回路 | |
US7528630B2 (en) | High speed flip-flop | |
JPH09312553A (ja) | 論理回路 | |
JPH04214299A (ja) | シフトレジスタ | |
US6633995B1 (en) | System for generating N pipeline control signals by delaying at least one control signal corresponding to a subsequent data path circuit | |
WO1990015480A1 (en) | Method and circuit for generating dependent clock signals | |
JP2870629B2 (ja) | 論理回路 | |
JPH09180452A (ja) | メモリのアドレス遷移検出回路 | |
US6252449B1 (en) | Clock distribution circuit in an integrated circuit | |
US6194938B1 (en) | Synchronous integrated clock circuit | |
US6172527B1 (en) | Output circuit capable of reducing feedthrough current | |
US4771187A (en) | Bistable circuit | |
JP3080038B2 (ja) | 半導体集積回路 | |
JP2580989B2 (ja) | 多相クロック発生回路 |