JPH10233352A - 半導体部材の製造方法および半導体部材 - Google Patents

半導体部材の製造方法および半導体部材

Info

Publication number
JPH10233352A
JPH10233352A JP9346408A JP34640897A JPH10233352A JP H10233352 A JPH10233352 A JP H10233352A JP 9346408 A JP9346408 A JP 9346408A JP 34640897 A JP34640897 A JP 34640897A JP H10233352 A JPH10233352 A JP H10233352A
Authority
JP
Japan
Prior art keywords
substrate
layer
porous
film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9346408A
Other languages
English (en)
Other versions
JP3962465B2 (ja
Inventor
Kiyobumi Sakaguchi
清文 坂口
Kenji Yamagata
憲二 山方
Akiyuki Nishida
彰志 西田
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP34640897A priority Critical patent/JP3962465B2/ja
Publication of JPH10233352A publication Critical patent/JPH10233352A/ja
Application granted granted Critical
Publication of JP3962465B2 publication Critical patent/JP3962465B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

(57)【要約】 【課題】 基板の再利用を可能しつつ、基板割れを防止
でき、容易な方法で半導体部材を得るのが困難。 【解決手段】 多孔質半導体層１０２を有して構成され
る基板１０１上にフィルム１０３を貼り付ける工程、フ
ィルム１０３を基板１０１から剥がす方向の力をフィル
ム１０３に加えることにより基板１０１を多孔質層１０
２において分離する工程、を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路
や、太陽電池、半導体レーザー、発光ダイオード等の半
導体素子を形成する為の半導体部材の製造方法および半
導体部材に関し、特に基板を分離する工程を有する半導
体部材の製造方法および該製造方法を用いて製造された
半導体部材に関する。
【０００２】
【従来の技術】半導体部材は、半導体ウエハー、半導体
基板、半導体装置等の名称で知られており、その半導体
領域を利用して半導体素子が形成されているものや、半
導体素子が形成される前の状態のものを含むものとす
る。
【０００３】このような半導体部材のなかには、絶縁物
上に半導体層を有するものもある。
【０００４】絶縁物上の単結晶Ｓｉ半導体層の形成は、
シリコン オン インシュレーター（ＳＯＩ）技術とし
て広く知られ、通常のＳｉ集積回路を作製するバルクＳ
ｉ基板では到達しえない数々の優位点をＳＯＩ技術を利
用したデバイスが有することから多くの研究が成されて
きた。すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。これらは例えば以下の文献に詳
しい。Special Issue:“Single-crystal silicon on no
n-single-crystal insulators";edited by G.W.Cullen,
Journal of Crystal Growth,volume 63,no 3,pp429〜59
0(1983)。
【０００５】さらにここ数年においては、ＳＯＩが、Ｍ
ＯＳＦＥＴの高速化、低消費電力化を実現する基板とし
て多くの報告がなされている（IEEE SOI conference 19
94）。また、ＳＯＩ構造を用いると素子の下部に絶縁層
があるので、バルクＳｉウエハ上に素子を形成する場合
と比べて、素子分離プロセスが単純化できる結果、デバ
イスプロセス工程が短縮される。すなわち、高性能化と
合わせて、バルクＳｉ上のＭＯＳＦＥＴ、ＩＣに比べ
て、ウエハコスト、プロセスコストのトータルでの低価
格化が期待されている。
【０００６】なかでも完全空乏型ＭＯＳＦＥＴは駆動力
の向上による高速化、低消費電力化が期待されている。
ＭＯＳＦＥＴの閾値電圧（Ｖth）は一般的にはチャネル
部の不純物濃度により決定されるが、ＳＯＩを用いた完
全空乏型（ＦＤ；Fully Depleted）ＭＯＳＦＥＴの場合
には空乏層厚がＳＯＩの膜厚の影響も受けることにな
る。したがって、大規模集積回路を歩留まりよくつくる
ためには、ＳＯＩ膜厚の均一性が強く望まれていた。
【０００７】また、化合物半導体上のデバイスはＳｉで
は得られない高い性能、たとえば、高速、発光などを持
っている。現在は、これらのデバイスはほとんどＧａＡ
ｓ等の化合物半導体基板上にエピタキシャル成長をして
その中に作り込まれている。しかし、化合物半導体基板
は、高価で、機械的強度が低く、大面積ウエハは作製が
困難などの問題点がある。
【０００８】このようなことから、安価で、機械的強度
も高く、大面積ウエハが作製できるＳｉウエハ上に、化
合物半導体をヘテロエピタキシャル成長させる試みがな
されている。
【０００９】ＳＯＩ基板の形成に関する研究は１９７０
年代頃から盛んであった。初期には、絶縁物であるサフ
ァイア基板の上に単結晶Ｓｉをヘテロエピタキシャル成
長する方法（ＳＯＳ：Sapphire on Silicon）や、多孔
質Ｓｉの酸化による誘電体分離によりＳＯＩ構造を形成
する方法（ＦＩＰＯＳ：Fully Isolation by PorousOxi
dized Silicon）、酸素イオン注入法がよく研究され
た。
【００１０】ＦＩＰＯＳ法は、Ｐ型Ｓｉ単結晶基板表面
にＮ型Ｓｉ層をプロトンイオン注入、（イマイ他、J.Cr
ystal Growth,vol 63,547(1983)）、もしくは、エピタ
キシャル成長とパターニングによって島状に形成し、表
面よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法によ
りＰ型Ｓｉ基板のみを多孔質化したのち、増速酸化によ
りＮ型Ｓｉ島を誘電体分離する方法である。本方法で
は、分離されているＳｉ領域は、デバイス工程のまえに
決定されており、デバイス設計の自由度を制限する場合
があるという問題点がある。
【００１１】酸素イオン注入法は、K.Izumiによって始
めて報告されたＳＩＭＯＸと呼ばれる方法である。Ｓｉ
ウエハに酸素イオンを１０17〜１０18／ｃｍ2 程度注入
したのち、アルゴン・酸素雰囲気中で１３２０℃程度の
高温でアニールする。その結果、イオン注入の投影飛程
（Ｒp ）に相当する深さを中心に注入された酸素イオン
がＳｉと結合して酸化Ｓｉ層が形成される。その際、酸
化Ｓｉ層の上部の酸素イオン注入によりアモルファス化
したＳｉ層も再結晶化して、単結晶Ｓｉ層となる。表面
のＳｉ層中に含まれる欠陥は従来１０5 ／ｃｍ2 と多か
ったが、酸素の打ち込み量を４×１０17／ｃｍ2 付近に
することで、〜１０2 ／ｃｍ2 まで低減することに成功
している。しかしながら、酸化Ｓｉ層の膜質、表面Ｓｉ
層の結晶性等を維持できるような注入エネルギー、注入
量の範囲が狭いために、表面Ｓｉ層、埋め込み酸化Ｓｉ
層（ＢＯＸ：Burried Oxide）の膜厚は特定の値に制限
されていた。所望の膜厚の表面Ｓｉ層を得るためには、
犠牲酸化、ないしは、エピタキシャル成長することが必
要であった。その場合、膜厚の分布には、これらプロセ
スによる劣化分が重畳される結果、膜厚均一性が劣化す
るという問題点がある。
【００１２】また、ＳＩＭＯＸはパイプと呼ばれる酸化
Ｓｉの形成不良領域が存在することが報告されている。
この原因のひとつとしては、注入時のダスト等の異物が
考えられている。パイプの存在する部分では活性層と支
持基板の間のリークによりデバイス特性の劣化が生じて
しまう。
【００１３】ＳＩＭＯＸのイオン注入は前述の通り、通
常の半導体プロセスで使用するイオン注入と比べ注入量
が多いため、専用の装置が開発されてもなお、注入時間
は長い。イオン注入は所定の電流量のイオンビームをラ
スタースキャンして、あるいは、ビームを拡げて行われ
るため、ウエハの大面積化に伴い、注入時間の増大が想
定される。また、大面積ウエハの高温熱処理では、ウエ
ハ内の温度分布によるスリップの発生などの問題がより
シビアになることが指摘されている。ＳＩＭＯＸでは１
３２０℃というＳｉ半導体プロセスでは通常使用しない
高温での熱処理が必須であることから、装置開発を含め
て、この問題の重要性がさらに大きくなることが懸念さ
れている。
【００１４】また、上記のような従来のＳＯＩの形成方
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて貼り合
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百μｍもの厚さのＳｉ単結晶
基板をμｍオーダーかそれ以下に薄膜化する必要があ
る。この薄膜化には以下のように３種類の方法がある。
【００１５】（１）．研磨による薄膜化 （２）．局所プラズマエッチングによる薄膜化 （３）．選択エッチングによる薄膜化 （１）の研磨では均一に薄膜化することが困難である。
特にサブμｍの薄膜化は、ばらつきが数十％にもなって
しまい、この均一化は大きな問題となっている。さらに
ウエハの大口径化が進めばその困難性は増すばかりであ
る。
【００１６】（２）の方法は、あらかじめ（１）の方法
で１〜３μｍ程度まで（１）の研磨による方法で薄膜化
したのち、膜厚分布を全面で多点測定する。このあとこ
の膜厚分布にもとづいて、直径数ｍｍのＳＦ6 などを用
いたプラズマをスキャンさせることにより膜厚分布を補
正しながらエッチングして、所望の膜厚まで薄膜化す
る。この方法では膜厚分布を±１０ｎｍ程度にできるこ
とが報告されている。しかし、プラズマエッチングの際
に基板上に異物（パーティクル）があるとこの異物がエ
ッチングマスクとなるために基板上に突起が形成されて
しまう。
【００１７】また、エッチング直後には表面が荒れてい
るために、プラズマエッチング終了後にタッチポリッシ
ングが必要であるが、ポリッシング量の制御は時間管理
によって行われるので、最終膜厚の制御、および、ポリ
ッシングによる膜厚分布の劣化が指摘されている。さら
に研磨ではコロイダルシリカ等の研磨剤が直接に活性層
になる表面を擦るので、研磨による破砕層の形成、加工
歪みの導入も懸念されている。さらにウエハが大面積化
された場合にはウエハ面積の増大に比例して、プラズマ
エッチング時間が増大するため、スループットの著しい
低下も懸念される。
【００１８】（３）の方法は、あらかじめ薄膜化する基
板に選択エッチング可能な膜構成をつくり込んでおく方
法である。例えば、Ｐ型基板上にボロンを１０19／ｃｍ
3 以上の濃度に含んだＰ+ −Ｓｉの薄層とＰ型Ｓｉの薄
層をエピタキシャル成長などの方法で積層し、第１の基
板とする。これを酸化膜等の絶縁層を介して、第２の基
板と貼り合わせたのち、第１の基板の裏面を、研削、研
磨で予め薄くしておく。その後、Ｐ型層の選択エッチン
グで、Ｐ+ 層を露出、さらにＰ+ 層の選択エッチングで
Ｐ型層を露出させ、ＳＯＩ構造を完成させるものであ
る。この方法はMaszaraの報告に詳しい（W.P.Maszara,
J.Electrochem.Soc.,vol.138,341(1991)）。
【００１９】選択エッチングは均一な薄膜化に有効とさ
れているが、 ・せいぜい１０2 と選択比が十分でない。
【００２０】・エッチング後の表面性が悪いため、エッ
チング後にタッチポリッシュが必要となる。しかし、そ
の結果、膜厚が減少するとともに、膜厚均一性も劣化し
やすい。特にポリッシングは時間によって研磨量を管理
するが、研磨速度のばらつきが大きいため、研磨量の制
御が困難である。したがって、１００ｎｍというような
極薄ＳＯＩ層の形成において、特に問題となる。
【００２１】・イオン注入、高濃度ＢドープＳｉ層上の
エピタキシャル成長あるいはヘテロエピタキシャル成長
を用いているためＳＯＩ層の結晶性が悪い。また、被貼
り合わせ面の表面性も通常のＳｉウエハより劣る。 等の問題点がある（C.Harendt,et.al.,J.Elect.Mater.V
ol.20,267(1991)、H.Baumgart,et.al.,Extended Abstrac
t of ECS 1st International Symposium of Wafer Bond
ing,pp-733(1991)、C.E.Hunt,Extended Abstract of ECS
1st International Symposium of Wafer Bonding,pp-6
96(1991)）。また、選択エッチングの選択性はボロン等
の不純物の濃度差とその深さ方向プロファイルの急峻性
に大きく依存している。したがって、貼り合わせ強度を
高めるための高温のボンディングアニールや結晶性を向
上させるために高温のエピタキシャル成長を行ったりす
ると、不純物濃度の深さ方向分布が拡がり、エッチング
の選択性が劣化してしまう。すなわち、エッチングの選
択比の向上の結晶性は貼り合わせ強度の向上の両立は困
難であった。
【００２２】こうしたなか、本出願人は、先に特開平５
−２１３３８号公報において、新規な半導体部材の製造
方法を提案した。当該公報に開示された方法は、次のと
おりのものである。即ち、多孔質単結晶半導体領域上に
非多孔質単結晶半導体領域を配した部材を形成し、前記
非多孔質単結晶半導体領域の表面に、表面が絶縁性物質
で構成された部材の表面を貼り合わせた後、前記多孔質
単結晶半導体領域をエッチングにより除去することを特
徴とする半導体部材の製造方法である。
【００２３】また、本発明の発明者である、米原らは膜
厚均一性や結晶性に優れ、バッチ処理が可能な貼り合わ
せＳＯＩを報告した（T.Yonehara et.al.,Appl.Phys.Le
tt.vol.64,2108(1994)）。以下、この貼り合わせＳＯＩ
の作製方法について図１７（ａ）〜（ｃ）を用いて説明
する。
【００２４】この方法では、Ｓｉ基板９０１上の多孔質
層９０２を選択エッチングを行う材料として用いる。多
孔質層９０２の上に非多孔質単結晶Ｓｉ層９０３をエピ
タキシャル成長した後、酸化Ｓｉ層９０５を介して第２
の基板９０４と貼り合わせる（図１７（ａ））。第１の
基板を裏面より研削等の方法で薄層化し、基板全面にお
いて多孔質Ｓｉを露出させる（図１７（ｂ））。露出さ
せた多孔質ＳｉはＫＯＨ、ＨＦ＋Ｈ2 Ｏ2 などの選択エ
ッチング液によりエッチングして除去する（図１７
（ｃ））。このとき、多孔質ＳｉのバルクＳｉ（非多孔
質単結晶Ｓｉ）に対するエッチングの選択比を１０万倍
と十分に高くできるので、あらかじめ多孔質上に成長し
た非多孔質単結晶Ｓｉ層を膜厚を殆ど減じることなく、
第２の基板の上に移設（transfer) し、ＳＯＩ基板を形
成することができる。したがって、ＳＯＩの膜厚均一性
はエピタキシャル成長時にほぼ決定づけられる。エピタ
キシャル成長は通常半導体プロセスで使用されるＣＶＤ
装置が使用できるので、佐藤らの報告（SSDM95）によれ
ば、その均一性は例えば１００ｎｍ±２％以内が実現さ
れている。また、エピタキシャルＳｉ層の結晶性も良好
で３．５×１０2 ／ｃｍ 2が報告された。
【００２５】従来の方法ではエッチング選択性は不純物
濃度の差とその深さ方向のプロファイルによっていたた
め、濃度分布を拡げてしまう熱処理の温度（貼り合わ
せ、エピタキシャル成長、酸化等）は概ね８００℃以下
と大きく制約されていた。一方、この方法におけるエッ
チングは多孔質とバルクという構造の差がエッチングの
速度を決めているため、熱処理温度の制約は小さく、１
１８０℃程度の熱処理が可能であることが報告されてい
る。例えば貼り合わせ後の熱処理は、ウエハ同士の接着
強度を高め、貼り合わせ界面に生じる空隙（void）の
数、大きさを減少させることが知られている。また、斯
様な構造差にもとづくエッチングでは多孔質Ｓｉ上に付
着したパーティクルがあっても、膜厚均一性に影響を及
ぼさない。
【００２６】しかしながら、貼り合わせを用いた半導体
基板は、必ず２枚のウエハを必要とし、そのうち１枚は
ほとんど大部分が研磨・エッチング等により無駄に除去
され捨てられており、限りある地球の資源が無駄となっ
ている。したがって、貼り合わせによるＳＯＩにおいて
は、その制御性、均一性の他、低コスト化、経済性の向
上が望まれているところである。
【００２７】即ち、品質が十分なＳＯＩ基板を再現性よ
く作製するとともに、同時にウエハの再使用等による省
資源、コストダウンを実現する方法が望まれていた。
【００２８】こうしたなか、本出願人は、先に２板の基
板を貼り合わせた後、貼り合わされた基板を多孔質層に
おいて分離し、分離後の一方の基板から残留多孔質を除
去して、この基板を再利用する半導体基板の製造方法を
特開平７−３０２８８９号公報で提案した。
【００２９】当該公報に開示された方法の１例を以下に
図１８（ａ）〜（ｃ）を用いて説明する。
【００３０】第１のＳｉ基板１００１の表面層を多孔質
化して多孔質層１００２を形成したのち、その上に単結
晶Ｓｉ層１００３を形成し、この単結晶Ｓｉ層と第１の
Ｓｉ基体とは別の第２のＳｉ基板１００４の主面とを絶
縁層１００５を介して貼り合わせる（図１８（ａ））。
この後、多孔質層で貼り合わせたウエハを分割し（図１
８（ｂ））、第２のＳｉ基体側の表面に露出した多孔質
Ｓｉ層を選択的に除去することにより、ＳＯＩ基板を形
成する（図１８（ｃ））。第１のＳｉ基板１００１は、
残留した多孔質層を除去して再利用することができる。
【００３１】特開平７−３０２８８９号公報に開示され
た発明は、多孔質シリコン層の構造が、非多孔質シリコ
ンに比べて脆弱である点を利用して基板を分離するもの
であり、一度半導体基板の作製工程に使用した基板を再
度、半導体基板の作製工程に利用できるので半導体基板
の低コスト化を図るうえで非常に有用なものである。
【００３２】これとは、別に、特開平８−２１３６４５
号公報には、多孔質シリコン層上に太陽電池の光電変換
部を構成する半導体層を形成した後、該半導体層を多孔
質層から分離することが開示されており、やはり、ここ
でも多孔質シリコン層が形成されていた基板を再利用す
ることが示されている。
【００３３】特開平８−２１３６４５号公報に示された
方法においては、半導体層を、接着剤を介して剛体であ
る治具と貼り合わせる一方、多孔質シリコン層が形成さ
れたシリコン基板を別の治具（剛体）と貼り合わせた
後、治具を互いに反対方向に引っ張ることにより、半導
体層を多孔質層から分離している。この方法では、剛体
同士を分離するためウエハの全面を一気に剥がす力が必
要となる。したがって、ウエハの大口径化が進めば、そ
の二乗に比例した外力をかけなければならない。
【００３４】更にフレキシビリティがなく力の制御が難
しいことから、思うとおりの領域ではなかなか分割でき
ない。
【００３５】ところで、太陽電池はコスト的要請から低
価格基板上に素子を形成できることが望まれる。一方、
太陽電池を構成する半導体としては一般にシリコンが用
いられる。中でも、光エネルギーを起電力に変換する効
率すなわち光電変換効率の観点からは、単結晶シリコン
が最も優れている。しかし、大面積化および低コスト化
の観点からは、アモルファスシリコンが有利とされてい
る。また、近年においては、アモルファスシリコンなみ
の低コストと単結晶なみの高エネルギー変換効率とを得
る目的で、多結晶シリコンの使用が検討されている。
【００３６】ところが、このような単結晶や多結晶シリ
コンにおいて従来提案されている方法は塊状の結晶をス
ライスして板状の基板とするため、その厚さを０．３ｍ
ｍ以下にすることは困難であった。従って、基板は、光
量を十分に吸収するのに必要以上の厚さを有するため、
材料の有効利用が十分ではなかった。即ち、低価格化を
図るためにはさらなる薄型化が必要である。最近では溶
融したシリコンの液滴を鋳型に流し込むスピン法により
シリコンシートを形成する方法が提案されているが、厚
さは最低でも０．１ｍｍ〜０．２ｍｍ程度となり結晶シ
リコンとして光吸収に必要十分な膜厚（２０μｍ〜５０
μｍ）に比べまだ薄型が十分ではない。
【００３７】そこで、いっそのこと単結晶シリコン基板
上に成長した薄膜のエピタキシャル層を基板から分離
（剥離）して太陽電池に用いることで高エネルギー変換
効率と低コスト化を達成する試みが提案されている（Mi
lnes,A.G.and Feucht,D.L.,“Peeled Film Technology
Solar Cells",IEEE Photovoltaic Specialist Conferen
ce,p.338,1975）。
【００３８】しかしながらこの方法では基板となる単結
晶シリコンと成長エピタキシャル層との間にＳｉＧｅの
中間層を挿入させてヘテロエピタキシャル成長させた上
に、さらにこの中間層を選択的に溶融させて成長層を剥
がす必要がある。一般的にヘテロエピタキシャル成長さ
せた場合、格子定数が異なるため成長界面で欠陥が誘起
されやすい。また異種材料を用いるという点でプロセス
・コスト的に有利であると言えない。
【００３９】また、米国特許第4,816,420号に開示され
ている方法、すなわち、マスク材を介して結晶基板上に
選択的エピタキシャル成長および横方向成長法によりシ
ート状の結晶を形成した後基板より分離することを特徴
とする太陽電池の製造方法により、薄型の結晶太陽電池
が得られることが示された。
【００４０】しかし、この方法においてマスク材に設け
られる開口部はライン状であり、このラインシードより
選択的エピタキシャル成長および横方向成長を用いて成
長させたシート状の結晶を分離するには結晶のへき開を
利用して機械的に剥がすためにラインシードの形状があ
る程度の大きさ以上では基板との接地面積が多くなるの
で剥がす途中でシート状結晶を破損してしまうことにな
る。特に太陽電池の大面積化を図る場合、どんなにライ
ン幅を狭くしても（実際的には１μｍ前後）ライン長が
数ｍｍ〜数ｃｍあるいはそれ以上の大きさになると上述
の方法は実際上困難となる。
【００４１】このような点を鑑み、本出願人は、シリコ
ンウエハ表面に陽極化成により多孔質シリコン層を形成
した後剥離し、剥離した多孔質層を金属基板上に固着さ
せて多孔質層上にエピタキシャル層を形成し、これを用
いて良好な特性を示す薄膜結晶太陽電池が得られる太陽
電池の製造方法を特開平6-45622 号公報に開示した。
【００４２】しかし、この方法においても金属基板が高
温プロセスに曝されるため、エピタキシャル層内に不純
物が混入する可能性もあり、必ずしも完全なものではな
い。一方、このような多孔質層とは異なるものの、実質
的に似たような機能を果たすものとしてバブル層（bubb
le) を用いた分離技術が特開平５−２１１１２８号公報
に開示されている。この公報に開示されているのは、シ
リコン基板中にイオン注入によりバブル層を作り、該バ
ブル層に熱処理による結晶再配列と気泡の凝集とを生じ
させて、シリコン基板の最表面側の領域（この公報では
「薄い半導体材料フィルム」と呼ばれている）を、バブ
ル層を境にして剥がす方法である。
【００４３】ここでいう薄い半導体材料フィルムとは、
要するにバルクＳｉ最表面の注入イオンが存在しない
か、存在量が極めて少ない領域のことである。
【００４４】しかし、この方法の場合、結晶再配列と気
泡の凝集とが効果的に起こる温度で行われる必要があ
り、イオン注入条件の確立と熱処理の最適化が容易では
ない。
【００４５】本発明の目的は、基板を分離する工程を有
する半導体部材の製造方法であって、該基板の１部を該
半導体部材の原材料として再利用し得る半導体部材の製
造方法を提供することにある。
【００４６】
【課題を解決するための手段】本発明の半導体部材の製
造方法は、多孔質半導体層を有して構成される基板上に
フィルムを貼り付ける工程、前記フィルムを前記基板か
ら剥がす方向の力を前記フィルムに加えることにより前
記基板を前記多孔質層において分離する工程、を有する
ことを特徴とする。
【００４７】また本発明の半導体部材の製造方法は、多
孔質半導体層と、非多孔質半導体層と、を有して構成さ
れる第１の基板上にフィルムを貼り付ける工程、及び前
記フィルムを前記第１の基板から剥がす方向の力を前記
フィルムに加えることにより前記非多孔質半導体層を前
記多孔質層において前記第１の基板より分離する工程、
を有することを特徴とする。
【００４８】また本発明の半導体部材の製造方法は、多
孔質半導体層と、非多孔質半導体層と、を有して構成さ
れる第１の基板上にフィルムを貼り付ける工程、前記フ
ィルムを前記第１の基板から剥がす方向の力を前記フィ
ルムに加えることにより前記非多孔質半導体層を前記多
孔質層において前記第１の基板より分離する工程、及び
分離された前記非多孔質半導体層を第２の基板に貼り合
わせる工程、を有することを特徴とする。
【００４９】本発明においては、非多孔質半導体層を分
離した第１の基板に残留する多孔質層を除去することに
より得られる基板を、再度第１の基板の原材料として利
用することができる。この基板の再利用については、多
孔質半導体層を有して構成される基板について、多孔質
層を基板から分離する態様の場合にも、同様に、残留す
る多孔質層を除去することにより得られる基板を、再度
基板の原材料として利用することができる。
【００５０】本発明の半導体部材の製造方法において
は、多孔質半導体層の有する脆弱性を利用して基板を分
離する。更に本発明においては、フィルムを基板に貼り
つけ、フィルムを基板から剥がす方向の力をフィルムに
加えることにより、基板を多孔質層において分離する。
この場合、フィルムを基板のエッジから徐々に引き剥が
すと、引き剥がす力が、フィルムの引き剥がし部先端に
中心的にかかるため基板の分離が容易なものとなる。
【００５１】従来のウエハ同士を貼り合わせたものを単
純に機械的に分離する手法においては、ウエハが割れて
しまうことがあったが、本発明の方法では、ウエハ割れ
はほとんど皆無となる。
【００５２】また本発明によれば、単に多孔質層の脆弱
性を利用して分離を行うため、熱処理による気泡の凝集
等の複雑な物理現象を考慮に入れ最適化する必要はな
く、いたって単純な方法でかつ効果的な方法で基板を分
割することが可能になる。
【００５３】また、本発明によれば、基板を分離して、
フィルム上に前記基板を構成した一部の層を移設（tran
sfer）できるため、種々の用途に適用した応用が可能と
なる。
【００５４】本発明の半導体部材の製造方法によれば、
基板を再生して繰り返し使用することで材料の有効利用
化が図られ、その結果、安価なＳＯＩ基板、太陽電池等
の半導体部材を提供することができる。
【００５５】
【発明の実施の形態】以下、本発明の好適な実施態様例
について述べるが、本発明はこれらの実施態様例に限定
されるものではなく、本発明の目的が達成されるもので
あれば良い。
【００５６】［多孔質半導体層］多孔質半導体層として
は、シリコン（Ｓｉ）を用いたものが好適に使用され
る。
【００５７】多孔質ＳｉはUhlir等によって1956年に半
導体の電解研磨の研究過程において発見された（A.Uhli
r,Bell Syst.Tech.J.,vol.35,333(1956)）。多孔質Ｓｉ
はＳｉ基板をＨＦ溶液中で陽極化成（Anodization）す
ることにより形成することができる。ウナガミ等は陽極
化成におけるＳｉの溶解反応を研究し、ＨＦ溶液中のＳ
ｉの陽極反応には正孔が必要であり、その反応は、次の
ようであると報告している（T.ウナガミ、J.Electroche
m.Soc.,vol.127,476(1980)）。
【００５８】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ →ＳｉＦ2
＋２Ｈ+ ＋ｎｅ- ＳｉＦ2 ＋２ＨＦ→ＳｉＦ4 ＋Ｈ2 ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 または、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ →ＳｉＦ4 ＋４Ｈ+ ＋λ
ｅ- ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 ここで、ｅ+ およびｅ- はそれぞれ正孔と電子を表して
いる。また、ｎおよびλはそれぞれＳｉ１原子が溶解す
るために必要な正孔の数であり、ｎ＞２またはλ＞４と
なる条件が満たされた場合に多孔質Ｓｉが形成されると
している。
【００５９】以上のことからすると正孔の存在するＰ型
Ｓｉは多孔質化され、Ｎ型Ｓｉは多孔質化されないとい
うことになるが、条件を変えることでＮ型Ｓｉも多孔質
化できる。
【００６０】本発明においては、単結晶性を有する多孔
質Ｓｉは、単結晶Ｓｉ基板を例えばＨＦ溶液中で陽極化
成（Anodization）することにより形成することができ
る。多孔質層は１０-1〜１０ｎｍ程度の直径の孔が１０
-1〜１０ｎｍ程度の間隔で並んだスポンジのような構造
をしている。その密度は、単結晶Ｓｉの密度２．３３ｇ
／ｃｍ3 に比べて、ＨＦ溶液濃度を５０〜２０％に変化
させたり、電流密度を変化させることで２．１〜０．６
ｇ／ｃｍ3 の範囲に変化させることができる。すなわ
ち、Porosityを可変することが可能である。このように
多孔質Ｓｉの密度は単結晶Ｓｉに比べると、半分以下に
できるにもかかわらず、単結晶性は維持されており、多
孔質層の上部へ単結晶Ｓｉ層をエピタキシャル成長させ
ることも可能である。
【００６１】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の化学エッチング速度は、通常の単結晶層のエッチング
速度に比べて、著しく増速される。
【００６２】多孔質Ｓｉの機械的強度はporosityにより
異なるが、バルクＳｉよりも弱いと考えられる。たとえ
ば、porosityが５０％であれば機械的強度はバルクの半
分と考えて良い。すなわち、貼り合わせウエハに圧縮、
引っ張りあるいは剪断力をかけると、まず多孔質Ｓｉ層
が破壊されることになる。また、porosityを増加させれ
ばより弱い力で多孔質層を破壊できる。
【００６３】本発明においては、多孔質層を陽極化成時
の電流密度を変化させて、多孔度（porosity）の異なる
多層構造を有するものとすることができる。また、Ｓｉ
基板の一つの面に高濃度不純物層を形成しておき、この
面から陽極化成を行うことで、高濃度不純物層の層厚よ
りも厚い多孔質層を形成することもできる。
【００６４】バルクＳｉ中にヘリウムや水素をイオン注
入し、熱処理を加えると注入された領域に直径数ｎｍ〜
数十ｎｍの微小な空洞（micro-cavity）が〜１０16-17
／ｃｍ3 もの密度で形成されることが報告されている
（例えば、A.Van Veen,C.C.Griffioen,and J.H.Evans,M
at.Res.Soc.Symp.Proc.107(1988,Material Res.Soc.Pit
tsburgh,Pennsylvania)p.449.）。最近はこれら微小空
洞群を金属不純物のゲッタリングサイトとして利用する
ことが研究されている。
【００６５】V.RaineriとS.U.Campisanoは、バルクＳｉ
中にヘリウムイオンを注入、熱処理して形成された空洞
群を形成した後、基板に溝を形成して空洞群の側面を露
出し酸化処理を施した。その結果、空洞群は選択的に酸
化されて埋め込み酸化Ｓｉ層を形成した。すなわち、Ｓ
ＯＩ構造を形成できることを報告した（V.Raineri,and
S.U.Campisano,Appl.Phys.Lett.66(1995)p.3654）。し
かしながら、彼らの方法では表面Ｓｉ層と埋め込み酸化
Ｓｉ層の厚みは空洞群の形成と酸化時の体積膨張により
導入されるストレスの緩和の両方を両立させる点に限定
されている上に選択酸化のために溝の形成が必要であ
り、基板全面にＳＯＩ構造を形成することができなかっ
た。本発明の多孔質半導体層は、このような微小な空洞
（micro-cavity,micro-bubble)を有する層をも包含する
ものとする。
【００６６】［フィルム］本発明において用いられるフ
ィルムとしては、ポリイミド系等の樹脂性の粘着フィル
ム、樹脂性導電性フィルム、金属導電性フィルム、光，
電子線，熱等で粘着力が変化するフィルム、あるいは、
アルミ箔含有ガラスクロスフィルム等を挙げることがで
きるが、これらに特に限定されるものではない。
【００６７】具体的なものとしては、デュポン社（Dupo
nt）製テフゼルフィルム、スコッチ社製アルミ箔ガラス
クロステープ（Ｎｏ．３６３）、耐熱アルミ箔テープ
（Ｎｏ．４３３）、日東電工（株）製剥離テープ（Ｎ
ｏ．３２００Ａ、Ｎｏ．３１ＲＨ、ＢＴ−３１５）等を
挙げることができる。
【００６８】また、フィルムを基体に貼り付けるに際
し、例えば粘着力が不足している場合には、接着剤を用
いてフィルムを貼り付けることもできる。接着剤として
は、例えばエポキシ系等の樹脂系の接着剤、ワックス、
ＳＯＧ（spin on glass)等を採用することもできるし、
導電性ペーストの樹脂成分を加熱して飛ばして、接着剤
に代替させることもできる。
【００６９】本発明のフィルムの厚さは、使用するフィ
ルムの材質、特性に応じて適宜選択されるが、好ましく
は５μｍ〜３ｃｍ、より好ましくは、１０μｍ〜１ｃｍ
の範囲で選択するのが良い。
【００７０】［非多孔質半導体層］本発明において非多
孔質半導体層としては、好適には、単結晶Ｓｉ、多結晶
Ｓｉ、非晶質Ｓｉの他、ＧａＡｓ、ＩｎＰ、ＧａＡｓ
Ｐ、ＧａＡｌＡｓ、ＩｎＡｓ、ＡｌＧａＳｂ、ＩｎＧａ
Ａｓ、ＺｎＳ、ＣｄＳｅ、ＣｄＴｅ、ＳｉＧｅ等の化合
物半導体等を用いることができる。そして非多孔質半導
体層は、ＦＥＴ（Field Effect Transistor)等の半導体
素子を既に作り込んだものであっても良い。
【００７１】［第１の基板］第１の基体は、シリコン基
板中に形成された多孔質シリコン層上に、上述の非多孔
質半導体層を形成するか、もしくは、非多孔質半導体層
が設けられたシリコン基板中に部分的に多孔質シリコン
層を形成することにより構成できる。
【００７２】更に、第１の基体は、マイクロバブル(Mic
ro-bubble)を生じさせるイオン注入層が内部に形成され
たシリコン基板上に非多孔質半導体層を形成した基板
は、勿論のこと、この非多孔質半導体層上に窒化膜や酸
化膜等の絶縁膜を形成したもの、あるいは、シリコン基
板上にエピタキシャル半導体層及び絶縁層を形成した
後、シリコン基板にイオン注入してイオン注入層を形成
した基板、更には、シリコン基板上に形成された非多孔
質半導体層中にイオン注入層を形成したもの等を包含す
る。
【００７３】本発明において多孔質層上のシリコン層の
形成に使用されるエピタキシャル成長法には熱ＣＶＤ
法、ＬＰＣＶＤ法、スパッタ法、プラズマＣＶＤ法、光
ＣＶＤ法または液相成長法等がある。例えば、熱ＣＶＤ
法、ＬＰＣＶＤ法、プラズマＣＶＤ法または光ＣＶＤ法
等の気相成長法の場合に使用される原料ガスとしては、
ＳｉＨ2 Ｃｌ2 、ＳｉＣｌ4 、ＳｉＨＣｌ3 、Ｓｉ
Ｈ4 、Ｓｉ2 Ｈ6 、ＳｉＨ2Ｆ2 、Ｓｉ2 Ｆ6 等のシラ
ン類およびハロゲン化シラン類が代表的なものとして挙
げられる。
【００７４】またキャリアガスとしてあるいは結晶成長
を促進させる還元雰囲気を得る目的で前記の原料ガスに
加えて水素（Ｈ2 ）が添加される。前記原料ガスと水素
との量の割合は形成方法および原料ガスの種類さらに形
成条件により適宜所望に従って決められるが、好ましく
は１：１０以上１：１０００以下（導入流量比）が適当
であり、より好ましくは１：２０以上１：８００以下と
するのが望ましい。
【００７５】液相成長を用いる場合にはＨ2 あるいはＮ
2 雰囲気中でＧａ、Ｉｎ、Ｓｂ、Ｂｉ、Ｓｎ等の溶媒中
にシリコンを溶解させて溶媒を徐冷あるいは溶媒中に温
度差をつけることによりエピタキシャル成長を行う。
【００７６】また多孔質層上に化合物半導体層を形成す
る場合にはＭＯＣＶＤ法、ＭＢＥ法、液相成長法等が用
いられる。これらの結晶成長法に使用される原料として
は形成する化合物半導体の種類と各成長法によって適宜
決められるが、例えばＧａＡｓを形成する場合には、Ｍ
ＯＣＶＤ法では、Ｇａ（ＣＨ3 ）3 、ＡｓＨ3 、Ａｌ
（ＣＨ3 ）3 等が使用され、また液相成長では溶媒をＧ
ａとしてこれにＡｓまたはＡｓおよびＡｌを溶かし込ん
で成長を行う。
【００７７】また本発明で使用されるエピタキシャル成
長法における温度および圧力としては、形成方法および
使用する原料（ガス）の種類等によって異なるが、温度
については例えば通常の熱ＣＶＤ法でシリコンを成長す
る場合は概ね８００℃以上１２５０℃以下が適当であ
り、より好ましくは８５０℃以上１２００℃以下に制御
されるのが望ましい。液相成長法の場合には溶媒の種類
によるが溶媒にＳｎ、Ｉｎを用いてシリコンを成長する
場合には６００℃以上１０５０℃以下に制御されるのが
望ましい。溶媒にＧａを用いてＧａＡｓを成長する場合
には６５０℃以上８５０℃以下に制御されるのが望まし
い。またＭＯＣＶＤ法によりＧａＡｓを成長する場合に
は６５０℃以上９００℃以下に制御されるのが望まし
い。プラズマＣＶＤ法等の低温プロセスでは概ね２００
℃以上６００℃以下が適当であり、より好ましくは２０
０℃以上５００℃以下に制御されるのが望ましい。
【００７８】同様に圧力についてはＭＢＥ法以外は概ね
１０-2Ｔｏｒｒ〜７６０Ｔｏｒｒが適当であり、より好
ましくは１０-1Ｔｏｒｒ〜７６０Ｔｏｒｒの範囲が望ま
しい。ＭＢＥ法を用いる場合には排圧として１０-5Ｔｏ
ｒｒ以下が適当であり、より好ましくは１０-6Ｔｏｒｒ
以下が望ましい。
【００７９】［第２の基板］非多孔質半導体層が移設(t
ransfer)される第２の基体としては、例えば単結晶シリ
コン基板のような半導体基板、半導体基板表面に酸化膜
（熱酸化膜を含む）や窒化膜等の絶縁膜を設けたもの、
石英基板(Silica glass)やガラス基板のような光透過性
基板、シート状の樹脂あるいは、金属基板、アルミナ等
の絶縁性基板などがあげられる。このような第２の基体
は、半導体部材の用途に応じて適宜選択される。
【００８０】［非多孔質半導体層と第２の基板の貼り合
わせ］本発明においては、上述のフィルム上の非多孔質
半導体層を、上述の第２の基板と、貼り合わせ（非多孔
質半導体層が内側に位置するように）て、多層構造体を
得る。本発明において、非多孔質半導体層が内側に位置
する多層構造体とは、第１の基板から分離されたフィル
ム上の非多孔質半導体層が直接第２の基体に貼り合わさ
れた構造体は勿論のこと、非多孔質半導体層の表面に形
成された酸化膜や窒化膜等の絶縁膜、あるいはこれ以外
の膜等が第２の基体に貼り合わされた構造体をも包含す
る。即ち、非多孔質半導体層が、フィルムあるいは支持
部材に比べて多層構造体の内側に位置する構造体を非多
孔質半導体層が内側に位置する多層構造体という。
【００８１】具体的な貼り合わせは、非多孔質半導体層
と第２の基板の貼り合わせ面を平坦なものとしておくこ
とにより、両者を例えば室温で密着させることにより行
うことができる。この他、貼り合わせ強度を増すため
に、陽極接合、加圧、熱処理等を施すこともできる。
【００８２】［多孔質層の除去］第１の基体と第２の基
体を貼り合わせて得られる多層構造体を多孔質Ｓｉ層に
おいて分離した後、分離された基体に残留する多孔質Ｓ
ｉ層は、該多孔質Ｓｉ層の機械的強度が低いことと、表
面積が非常に大きいことを利用して、選択的に除去する
ことができる。選択的な除去方法としては、研削や研磨
を用いた機械的な方法の他、エッチング液を用いた化学
エッチングやイオンエッチング（例えば反応性イオンエ
ッチング）等の方法を採用することができる。
【００８３】多孔質Ｓｉ層をエッチング液を用いて選択
エッチングする場合、エッチング液としては、４９％弗
酸と３０％過酸化水素水との混合液に限らず、弗酸，弗
酸にアルコールを添加した混合液，弗酸にアルコールお
よび過酸化水素水を添加した混合液、バッファード弗
酸，バッファード弗酸にアルコールを添加した混合液，
バッファード弗酸に過酸化水素水を添加した混合液，バ
ッファード弗酸にアルコールおよび過酸化水素水を添加
した混合液、あるいは弗酸・硝酸・酢酸の混合液のよう
なものを採用することができる。多孔質層を選択除去し
た後、非多孔質半導体層が移設されて得られた半導体部
材を水素を含む雰囲気下で熱処理することにより、非多
孔質半導体層の平坦性を増すことができる。
【００８４】以下、図面を参照しながら、本発明の実施
の形態を具体的に説明する。
【００８５】［実施形態例１］本実施形態の半導体部材
の製造方法は、基板の少なくとも主面側に多孔質層を形
成する工程、該多孔質層表面上にフィルムを貼り付ける
工程、該多孔質層において基板側とフィルム側に分離す
る工程、を有する。以下図１を用いて説明する。
【００８６】まず、第１のＳｉ単結晶基板１０１を用意
して、主表面層に多孔質Ｓｉ層１０２を形成する（図１
（ａ））。多孔質Ｓｉ表面にフレキシブルな粘着性フィ
ルム１０３、あるいは接着剤を介してフレキシブルなフ
ィルムを貼り付ける（図１（ｂ））。なお、導電性ペー
ストを用いて貼り付けることも勿論可能である。この点
は後述する実施形態例についても同様である。その後、
フレキシブルなフィルムを第１のＳｉ単結晶基板１０１
から剥がして（図１（ｃ））、多孔質Ｓｉ層を境に基板
側とフィルム側に分離する。こうして、多孔質Ｓｉ薄膜
を基板１０１から分離することができる（図１
（ｄ））。このようにして得られたフィルム１０３上の
多孔質Ｓｉ層１０２は、発光素子、ガス吸着センサー等
に応用可能である。
【００８７】Ｓｉ単結晶基板１０１は残留多孔質Ｓｉを
除去して、Ｓｉ単結晶基板として再使用できる。表面平
坦性が許容できないほど荒れている場合には表面平坦化
を行った後、Ｓｉ単結晶基板として再使用できる。
【００８８】［実施形態例２］ここでは第１の基体の少
なくとも主面側に多孔質層を形成する工程、該多孔質層
上に非多孔質層を形成する工程、該非多孔質層表面上に
フィルムを貼り付ける工程、該多孔質層において、非多
孔質層を第１の基板よりフィルム側に分離する工程、を
有する。以下図２を用いて説明する。
【００８９】まず、第１のＳｉ単結晶基板２０１を用意
して、主表面層に多孔質Ｓｉ層２０２を形成する（図２
（ａ））。多孔質Ｓｉ表面に非多孔質層２０３を形成す
る（図２（ｂ））。非多孔質層表面にフレキシブルな粘
着性フィルム２０４、あるいは接着剤を介してフレキシ
ブルなフィルムを貼り付ける（図２（ｃ））。その後、
フレキシブルなフィルムを第１のＳｉ単結晶基板２０１
から剥がす方向に力を加えると（図２（ｄ））、多孔質
Ｓｉ層を境に第１の基板側より非多孔質層及び多孔質Ｓ
ｉ層をフィルム側に分離することができる。こうして、
多孔質Ｓｉ／非多孔質層は基板２０１から分離される
（図２（ｅ））。分離された多孔質Ｓｉ／非多孔質層
は、発光素子、センサー等に応用可能である。
【００９０】第１のＳｉ単結晶基板２０１は残留多孔質
Ｓｉを除去して、第１のＳｉ単結晶基板として再使用で
きる。表面平坦性が許容できないほど荒れている場合に
は表面平坦化を行った後、第１のＳｉ単結晶基板として
再使用できる。
【００９１】［実施形態例３］ここでは、第１の基体の
少なくとも主面側に表面は非多孔質を保持した状態で内
部に多孔質層を形成する工程、該非多孔質な第１基体の
表面上にフィルムを貼り付ける工程、該多孔質層を境に
第１の基板側とフィルム側に分離する工程、を有する。
以下図３を用いて説明する。
【００９２】まず、第１のＳｉ単結晶基板３０１を用意
して、主表面層側からイオン注入により内部に多孔質状
のイオン注入層３０２を形成する（図３（ａ））。第１
の基板は、前もって表面に非多孔質層を形成したものを
用いてもよい。すなわち、基板上に前もって非多孔質材
料を堆積すること等も可能である。また、非多孔質層は
イオン注入後さらに形成してもよい。イオン注入に先立
ち、主表面層にＳｉＯ 2等の保護膜を形成しておいた方
が表面荒れを予防するという点から好ましい。第１のＳ
ｉ基板の主表面にフレキシブルな粘着性フィルム３０
４、あるいは接着剤を介してフレキシブルなフィルムを
貼り付ける（図３（ｂ））。その後、フレキシブルなフ
ィルムを第１のＳｉ単結晶基板３０１から剥がすと（図
３（ｃ））、多孔質状のイオン注入層を境に第１の基板
側とフィルム側とに分離できる。こうして、表面の非多
孔質層３０３を基板３０１から分離することができる
（図３（ｄ））。
【００９３】第１のＳｉ単結晶基板３０１は残留多孔質
Ｓｉを除去して、第１のＳｉ単結晶基板として再使用で
きる。表面平坦性が許容できないほど荒れている場合に
は表面平坦化を行った後、第１のＳｉ単結晶基板として
再使用できる。
【００９４】［実施形態例４］ここでは、多孔質半導体
層と、非多孔質半導体層と、を有して構成される第１の
基板上にフィルムを貼り付ける工程、前記フィルムを前
記第１の基板から剥がす方向の力を前記フィルムに加え
ることにより前記非多孔質半導体層を前記多孔質層にお
いて前記第１の基板より分離する工程、及び分離された
前記非多孔質半導体層を第２の基板に貼り合わせる工
程、を有する形態について図４、図５を参照しながら説
明する。
【００９５】まず、多孔質半導体層２００２と非多孔質
半導体層２００３を有する第１の基板（図４（Ｃ））を
用意する。第１の基板は、例えば単結晶シリコン基板２
０００（図４（Ａ））を多孔質化して多孔質層２００２
を形成（図４（Ｂ））した後、該多孔質層２００２上に
非多孔質半導体層２００３（例えばエピタキシャルＳ
ｉ）を形成（図４（Ｃ））して構成することもできる
し、上述の第１の基板についての項で説明したようにマ
イクロバブルを生じさせるイオン注入技術を使用して構
成することもできる。
【００９６】次いで第１の基板の非多孔質半導体層２０
０３が形成された側にフィルム２００５を貼り付ける
（図４（Ｄ））。ここでフィルム２００５を貼り付ける
面は、非多孔質半導体層２００３であっても良いし、非
多孔質半導体層２００３表面に形成されたＳｉＯ2 層
（例えば熱酸化膜）やＳｉＮ層等の絶縁層表面であって
も良い。これら非多孔質半導体層２００３上に形成する
層は、得ようとする半導体部材に要求される特性に応じ
て適宜選択して形成することができる。
【００９７】次に、フィルム２００５を引き剥がす方向
の力をフィルム２００５に加えることにより第１の基板
を分離する（図４（Ｅ））。分離された単結晶シリコン
基板２０００を含む基板は、多孔質半導体層（Ｓｉ）２
００２を除去（図４（Ｚ1））して、単結晶シリコン基
板２０００として再生（図４（Ｚ2））し、次の半導体
部材製造の原材料とすることができる（図４（Ｚ2）→
（Ａ））。
【００９８】分離されたもう一方の非多孔質半導体層２
００３を含むフィルム２００５側の基板の処理の仕方
は、図５に示すように、大きく分けると３通りに大別さ
れる。Ｗ1 〜Ｗ4 に示した態様は、フィルム２００５の
反対側に残留する多孔質半導体層２００２を除去して、
非多孔質半導体層２００３を第２の基板２２００に貼り
合わせ、次いでフィルム２００５を除去するものであ
る。Ｘ1 〜Ｘ6 及びＹ1 〜Ｙ5 に示した態様は、フィル
ム２００５の反対側表面にある部材（例えば非多孔質半
導体層２００３、非多孔質半導体層２００２等）の表面
を支持部材（フィルム、シート、あるいは基板等）２１
００と貼り合わせた後、フィルム２００５を除去、フィ
ルム２００５を除去することによって表出する非多孔質
半導体層２００３を第２の基板２２００に貼り合わせた
後、支持部材２１００を除去するものである。Ｘ1 〜Ｘ
6に示した態様とＹ1 〜Ｙ5 に示した態様の違いは、多
孔質半導体層２００２を支持部材２１００との貼り合わ
せの前に除去する（図５（Ｘ2））か、あるいは、貼り
合わせ後に除去する（図５（Ｙ5 ））かである。ここに
示した態様例を用いると、ＳＯＩ基板や、センサー、太
陽電池、液晶画像表示装置等の半導体部材を製造するこ
とができる。
【００９９】［実施形態例５］ここでは第１の基板の少
なくとも主面側に多孔質層を形成する工程、該多孔質層
上に非多孔質層を形成する工程、該非多孔質層表面上に
フィルムを貼り付ける工程、該多孔質層を境に第１の基
板側とフィルム側に分離する工程、フィルム側の多層構
造体を別の支持部材（あるいはフィルム等）上に移し替
える工程、該移し替えた多層構造体の非多孔質層の表面
側を第２の基体に貼り合わせる工程、該多層構造体の多
孔質層を除去する工程、を有する形態について説明す
る。
【０１００】ここで、フィルム側の多層構造体を別の支
持部材（あるいはフィルム等）上に移し替える工程、及
び該移し替えた多層構造体の非多孔質層の表面側を第２
の基体に貼り合わせる工程は、フィルムの粘着力（また
は接着力）よりも高い粘着力（または接着力）をもつ支
持部材に貼り合わせてフィルムを剥し、その後フィルム
が剥がれた多層構造体の非多孔質層の表面側を第２の基
板に貼り合わせることで行うことができる。その後、別
の支持部材（あるいは別のフィルム等）を引き剥がす
（別のフィルムをエッチングで除去してもよい）。
【０１０１】また、紫外線を照射することにより粘着力
が弱まるフィルムを用いて、第１の基板から単層、また
は多層構造体を剥すときには、初期の高い粘着力を利用
し、それを別の台、あるいは別のフィルムに移すときに
は紫外線を照射し、粘着力を弱めて構造体から剥がして
もよい。
【０１０２】なお、別の支持部材等を用いなくても、液
体中でフィルムをエッチングにより溶かす、あるいは、
上記紫外線で弱粘着になるフィルムを用い、紫外線照射
により粘着力を落として液体中で剥がす。その後、メッ
シュ、網等で残った多層構造体をすくい、第２の基板上
に置くことで、多層構造体の非多孔質層の表面側を第２
の基体に貼り合わせることができる。
【０１０３】以上述べた工程は他の実施形態例について
も同様に採用できるものである。
【０１０４】以下図６を用いて説明する。
【０１０５】第１のＳｉ単結晶基板４０１を用意して、
主表面層に多孔質Ｓｉ層４０２を形成する（図６
（ａ））。多孔質Ｓｉ表面に少なくとも１層の非多孔質
層４０３を形成する（図６（ｂ））。非多孔質４０３
は、単結晶Ｓｉ、多結晶Ｓｉ、非晶質Ｓｉ、あるいは、
金属膜、化合物半導体薄膜、超伝導薄膜などの中から任
意に選ばれる。あるいは、ＭＯＳＦＥＴ等の素子構造を
形成してしまっても構わない。さらに、最表面層にＳｉ
Ｏ2 ４０４を形成しておいた方が、貼り合わせ界面を活
性層から離すことが出来るという意味でもよい。非多孔
質層表面にフレキシブルな粘着性フィルム４０５、ある
いは接着剤を介してフレキシブルなフィルムを貼り付け
る（図６（ｃ））。その後、フレキシブルなフィルム４
０５を第１のＳｉ単結晶基板４０１から剥がすと（図６
（ｄ））、多孔質Ｓｉ層を境に第１の基板側とフィルム
側とに分離できる。こうして、多孔質Ｓｉ層４０２／非
多孔質層４０３／ＳｉＯ2 ４０４を基板４０１から分離
することができる（図６（ｅ））。
【０１０６】多孔質Ｓｉ４０２／非多孔質層４０３／Ｓ
ｉＯ2 ４０４をフィルム４０５から剥離して後、図６
（ｆ）に示すように、第２の基板４０６とＳｉＯ2 ４０
４の表面とを室温で密着させる。その後、陽極接合、加
圧、あるいは必要に応じて熱処理、あるいはこれらの組
み合わせにより貼り合わせを強固にしてもよい。
【０１０７】単結晶Ｓｉを堆積した場合には、単結晶Ｓ
ｉの表面には熱酸化等の方法で酸化Ｓｉを形成したのち
貼り合わせることが好ましい。また、第２の基板は、Ｓ
ｉ基板、Ｓｉ基板上に酸化Ｓｉ膜を形成したもの、石英
等の光透過性基板、サファイア基板などから選択するこ
とができるが、これに限定されるものではなく、貼り合
わせに供される面が十分に平坦で有れば構わない。図６
（ｆ）は絶縁層４０４を介して貼り合わせた様子を示し
てあるが、非多孔質薄膜４０３がＳｉでない場合、ある
いは第２の基板がＳｉでない場合には絶縁層４０４はな
くてもよい。貼り合わせに際しては絶縁性の薄板をはさ
み３枚重ねで貼り合わせることも可能である。
【０１０８】さらに、多孔質Ｓｉ層４０２を選択的に除
去する。非多孔質薄膜が単結晶Ｓｉの場合には通常のＳ
ｉのエッチング液、あるいは多孔質Ｓｉの選択エッチン
グ液である弗酸、あるいは弗酸にアルコールおよび過酸
化水素水の少なくともどちらか一方を添加した混合液、
あるいは、バッファード弗酸あるいはバッファード弗酸
にアルコールおよび過酸化水素水の少なくともどちらか
一方を添加した混合液の少なくとも１種類を用いて、多
孔質Ｓｉ層４０２のみを無電解湿式化学エッチングして
第２の基板上に予め第１の基板の多孔質上に形成した膜
を残存させる。上述したように、多孔質Ｓｉの膨大な表
面積により通常のＳｉのエッチング液でも選択的に多孔
質Ｓｉのみをエッチングすることが可能である。あるい
は、非多孔質薄膜層４０３を研磨ストッパーとして多孔
質Ｓｉ層４０２を選択研磨で除去する。
【０１０９】化合物半導体層を多孔質上に形成している
場合には化合物半導体に対してＳｉのエッチング速度の
速いエッチング液を用いて、多孔質Ｓｉ層４０２のみを
化学エッチングして第２の基板４０６上に薄膜化した単
結晶化合物半導体層４０３を残存させ形成する。あるい
は、単結晶化合物半導体層４０３を研磨ストッパーとし
て多孔質Ｓｉ層４０２を選択研磨で除去する。
【０１１０】図６（ｇ）には、本発明で得られる半導体
基板が示される。第２の基板４０６上に非多孔質薄膜、
例えば単結晶Ｓｉ薄膜４０３が平坦に、しかも均一に薄
層化されて、ウエハ全域に、大面積に形成される。第２
の基板４０６として絶縁性基板を用いれば、こうして得
られた半導体基板は、絶縁分離された電子素子作製とい
う点から見ても好適に使用することができる。
【０１１１】第１のＳｉ単結晶基板４０１は残留多孔質
Ｓｉを除去して、第１のＳｉ単結晶基板あるいは第２の
基板等として再使用できる。表面平坦性が許容できない
ほど荒れている場合には表面平坦化を行った後、第１の
Ｓｉ単結晶基板あるいは第２の基板等として再使用でき
る。尚、ここで説明した各工程は、本発明の他の実施形
態例においても採用可能である。
【０１１２】［実施形態例６］ここでは、第１の基板の
少なくとも主面側に表面は非多孔質層を保持した状態で
内部に多孔質層を形成する工程、該非多孔質層表面上に
フィルムを貼り付ける工程、該多孔質層を介して第１の
基板側とフィルム側に分離する工程、フィルム側の多層
構造体を別の支持部材上に移し替える工程、該移し替え
た多層構造体の単結晶半導体の表面側を第２の基板に貼
り合わせる工程、該多層構造体の多孔質層を除去する工
程、を有する形態について図７を用いて説明する。
【０１１３】まず、第１のＳｉ単結晶基板５０１を用意
して、主表面層側から希ガス、水素、および、窒素のう
ち少なくとも１種の元素をイオン注入し、内部に多孔質
状のイオン注入層５０２を形成する（図７（ａ））。表
面は非多孔質５０３を保持した状態である。それに先立
ち、主表面層にＳｉＯ2 ５０４等の保護膜を形成してお
いた方が表面荒れを予防するという点から好ましい。さ
らに、最表面層にＳｉＯ2 ５０４を形成しておいた方
が、貼り合わせ界面を活性層から離すことが出来るとい
う意味でもよい。
【０１１４】非多孔質層表面にフレキシブルな粘着性フ
ィルム５０５、あるいは接着剤を介してフレキシブルな
フィルムを貼り付ける（図７（ｂ））。その後、フレキ
シブルなフィルム５０５を第１のＳｉ単結晶基板５０１
から剥がすと（図７（ｃ））、多孔質状のイオン注入層
５０２を介して第１の基板側とフィルム側とに分離でき
る。こうして、多孔質状のイオン注入層５０２／非多孔
質層５０３／ＳｉＯ2５０４を基板５０１から分離する
ことができる（図７（ｄ））。
【０１１５】多孔質状のイオン注入層５０２／非多孔質
層５０３／ＳｉＯ2 ５０４をフィルム５０５から剥離し
た後、図７（ｅ）に示すように、第２の基板５０６とＳ
ｉＯ 2 ５０４の表面とを貼り合わせる。
【０１１６】さらに、多孔質状のイオン注入層５０２を
前述したのと同様に選択的に除去する。
【０１１７】図７（ｆ）には、本例で得られる半導体基
板が示される。
【０１１８】第１のＳｉ単結晶基板５０１は残留多孔質
状のイオン注入層を除去して、第１のＳｉ単結晶基板あ
るいは第２の基板等として再使用できる。
【０１１９】［実施形態例７］ここでは、第１の基板の
少なくとも主面側に、表面は非多孔質を保持した状態で
内部に多孔質層を形成する工程、該非多孔質状の基体表
面上に非多孔質層を形成する工程、該非多孔質層表面上
にフィルムを貼り付ける工程、該多孔質層を境に第１の
基板側とフィルム側に分離する工程、フィルム側の多層
構造体を別の支持部材上に移し替える工程、該移し替え
た多層構造体の絶縁層の表面側を第２の基体に貼り合わ
せる工程、該多層構造体の多孔質層を除去する工程、を
有する形態について図８を用いて説明する。
【０１２０】まず、第１のＳｉ単結晶基板６０１を用意
して、主表面層側から希ガス、水素、および、窒素のう
ち少なくとも１種の元素をイオン注入し、内部に多孔質
状のイオン注入層６０２を形成する（図８（ａ））。表
面は非多孔質６０３を保持した状態である。それに先立
ち、主表面層にＳｉＯ2 等の保護膜を形成しておいた方
が表面荒れを予防するという点から好ましい。
【０１２１】さらに、第１のＳｉ単結晶基板６０１の表
面の非多孔質層上に少なくとも１層の非多孔質層６０４
を形成する（図８（ｂ））。非多孔質層表面にフレキシ
ブルな粘着性フィルム６０６、あるいは接着剤を介して
フレキシブルなフィルムを貼り付ける（図８（ｃ））。
その後、フレキシブルなフィルム６０６を第１のＳｉ単
結晶基板６０１から剥がすと（図８（ｄ））、多孔質状
のイオン注入層６０２を境に第１の基板側とフィルム側
に分離できる。こうして、多孔質状のイオン注入層６０
２／非多孔質層６０３／非多孔質薄膜６０４／ＳｉＯ2
６０５を基板６０１から分離することができる（図８
（ｅ））。
【０１２２】多孔質状のイオン注入層６０２／非多孔質
層６０３／非多孔質薄膜６０４／ＳｉＯ2 ６０５をフィ
ルム６０６から剥離して後、図８（ｆ）に示すように、
第２の基板６０７とＳｉＯ2 ６０５の表面とを貼り合わ
せる。
【０１２３】次いで、多孔質状のイオン注入層６０２を
選択的に除去する。
【０１２４】図８（ｇ）には、本例で得られる半導体基
板が示される。第２の基板６０７上に非多孔質薄膜、例
えば単結晶Ｓｉ薄膜６０３／６０４が平坦に、しかも均
一に薄層化されて、ウエハ全域に、大面積に形成され
る。第２の基板６０７として絶縁性基板を用いれば、こ
うして得られた半導体基板は、絶縁分離された電子素子
作製という点から見ても好適に使用することができる。
【０１２５】第１のＳｉ単結晶基板６０１は残留多孔質
状のイオン注入層を除去して、第１のＳｉ単結晶基板あ
るいは第２の基板等として再使用できる。
【０１２６】［実施形態例８］ここでは、第１の基板の
少なくとも主面上に非多孔質層を形成する工程、表面は
非多孔質を保持した状態で内部に多孔質層を形成する工
程、該非多孔質層表面上にフィルムを貼り付ける工程、
該多孔質層を介して第１の基板側とフィルム側に分離す
る工程、フィルム側の多層構造体を別の支持台上に移し
替える工程、該移し替えた多層構造体の絶縁層の表面側
を第２の基体に貼り合わせる工程、該多層構造体の多孔
質層を除去する工程、を有する形態について図９を用い
て説明する。
【０１２７】まず、第１のＳｉ単結晶基板７０１を用意
して、主表面上に少なくとも１層の非多孔質層７０２を
形成する（図９（ａ））。最表面層にＳｉＯ2 ７０３を
形成しておいた方が、貼り合わせ界面を活性層から離す
ことが出来るという意味でもよい。第１基板の主表面か
ら希ガス、水素、および、窒素のうちの少なくとも１種
の元素をイオン注入し、内部に多孔質状のイオン注入層
７０４を形成する（図９（ｂ））。表面は非多孔質７０
２を保持した状態である。それに先立ち、主表面層にＳ
ｉＯ2等の保護膜を形成しておいた方が表面荒れを予防
するという点から好ましい。
【０１２８】多孔質状のイオン注入層７０４は、第１の
Ｓｉ単結晶基板７０１と非多孔質層７０２との界面付近
あるいは非多孔質層７０２内部になることが好ましい。
【０１２９】非多孔質層表面にフレキシブルな粘着性フ
ィルム７０５、あるいは接着剤を介してフレキシブルな
フィルムを貼り付ける（図９（ｃ））。その後、フレキ
シブルなフィルム７０５を第１のＳｉ単結晶基板７０１
から剥がすと（図９（ｄ））、多孔質状のイオン注入層
７０４を境に第１の基板側とフィルム側に分離できる。
こうして、多孔質状のイオン注入層７０４／非多孔質層
７０２／ＳｉＯ2７０３を基板７０１から分離すること
ができる（図９（ｅ））。
【０１３０】多孔質状のイオン注入層７０４／非多孔質
層７０２／ＳｉＯ2 ７０３をフィルム７０５から剥離し
て後、図９（ｆ）に示すように、第２の基板７０６とＳ
ｉＯ 2 ７０３の表面とを貼り合わせる。
【０１３１】次いで、多孔質状のイオン注入層７０４を
選択的に除去する。
【０１３２】図９（ｇ）には、本例で得られる半導体基
板が示される。第２の基板７０６上に非多孔質薄膜、例
えば単結晶Ｓｉ薄膜７０２が平坦に、しかも均一に薄層
化されて、ウエハ全域に、大面積に形成される。第２の
基板７０６として絶縁性基板を用いれば、こうして得ら
れた半導体基板は、絶縁分離された電子素子作製という
点から見ても好適に使用することができる。
【０１３３】第１のＳｉ単結晶基板７０１は残留多孔質
状のイオン注入層を除去して、第１のＳｉ単結晶基板あ
るいは第２の基板等として再使用できる。
【０１３４】［実施形態例９］図１０に示すように、上
述した各実施形態例に示した工程においてＳｉ単結晶基
板の両面に各工程を施すことにより、半導体基板を同時
に２枚作製することができる。図１０は、両面仕様の一
例として上記実施形態例５の両面仕様を示しているが、
どの実施形態例にも適用できる。図１０において、８０
１は第１のＳｉ単結晶基板、８０２，８０３は多孔質Ｓ
ｉ層、８０４，８０５は非多孔質層、８０６，８０７は
ＳｉＯ2 、８０８，８０９はフレキシブルなフィルム、
８１０，８１１は第２の基板（支持基板）である。
【０１３５】第１のＳｉ単結晶基板８０１は残留多孔質
Ｓｉを除去して、第１のＳｉ単結晶基板あるいは第２の
基板等として再使用できる。表面平坦性が許容できない
ほど荒れている場合には表面平坦化を行った後、第１の
Ｓｉ単結晶基板あるいは第２の基板等として再使用でき
る。
【０１３６】支持基板８１０，８１１の材料、厚さ等は
同一でなくても良い。非多孔質薄膜８０４，８０５は、
両面を同一の材料、膜厚等としなくてもよい。
【０１３７】［実施形態例１０］太陽電池の製造方法に
本発明を適用する例について説明する。
【０１３８】ここで説明する形態例は、 （イ） 基体の少なくとも一主面側を陽極化成して該基
体の表面に多孔質層を形成する工程 （ロ） 前記多孔質層の上に半導体層を形成する工程 （ハ） 前記半導体層の表面にフィルムを貼り付ける工
程及び （ニ） 前記多孔質層を境に基体側とフィルム側とに分
離し、前記半導体層を前記フィルムに移設(transfer)す
る工程 を有するものである。太陽電池の製造に使用するフィル
ムは、低耐熱性フィルムが好ましく、耐熱性温度４００
℃以下のものが望ましい。
【０１３９】図１２（ａ）に示すように、まずシリコン
単結晶基板１２０１の表面層にＢ（ホウ素）を熱拡散に
より導入する。この表面層がｐ+ となった単結晶基板１
２０１を、ＨＦ溶液中で陽極化成により、例えば初め低
電流レベルで一定時間経過した後急に高電流レベルに引
き上げて短時間化成するというふうにして多孔質化する
（図１２（ｂ））。このＢの熱拡散は、必須の工程では
なく、この手法を用いなくとも陽極化成は可能である。
【０１４０】なお、陽極化成における多孔質化におい
て、化成電流レベルを例えば途中で低レベルから高レベ
ルへ変化させる等によりあらかじめ多孔質層の構造に疎
密の変化を設けておくことでエピタキシャル成長後に多
孔質層で分離されやすいように制御することができる。
【０１４１】次に多孔質化された表面層１２０２の上に
熱ＣＶＤ法により太陽電池の活性層として必要十分な厚
みのシリコン層１２０３を形成する（図１２（ｃ））。
この時、シリコン層１２０３の形成時に微量のドーパン
トを混入させることにより活性層をｐ-型（あるいはｎ
- 型）に制御することが可能である。
【０１４２】活性層１２０３の上にｐ+ 層（あるいはｎ
+ 層）１２０４をプラズマＣＶＤ法により堆積するか、
あるいは上述の活性層１２０３の形成の終わりにドーパ
ントの量を増大させることで形成する（図１２
（ｄ））。
【０１４３】予め、裏面電極１２０９として銅ペースト
を印刷した高分子フィルム基板１２０５をシリコン単結
晶基板１２０１上の活性層１２０３が形成された側に密
着して貼り合わせ、オーブン（図示せず）に入れて加熱
し、高分子フィルム基板１２０５とシリコン単結晶基板
１２０１とを固着させる（図１２（ｅ））。
【０１４４】次に高分子フィルム基板１２０５とシリコ
ン単結晶基板１２０１との間に互いに引き離す方向に力
を作用させる。すなわち、高分子フィルムの可撓性を利
用してシリコン単結晶基板１２０１のエッジから両者を
徐々に引き剥がし、多孔質層１２０２の部分で分離する
（図１２（ｆ））。
【０１４５】次いで、シリコン単結晶基板から剥離した
活性層１２０３上に残っている多孔質層１２０２ａを選
択的に除去する。
【０１４６】多孔質層が除去された活性層１２０３の表
面にプラズマＣＶＤ法等によりｎ+（ｐ+ ）層１２０６
を形成し（図１２（ｇ））、さらにその上に表面反射防
止層を兼ねた透明導電膜（ＩＴＯ）１２０７およびグリ
ッド状の集電電極１２０８を真空蒸着し、太陽電池とす
る（図１２（ｈ））。図１１には、こうして得られた太
陽電池が示されている。
【０１４７】シリコン単結晶基板１２０１は、表面に残
留している多孔質層１２０２ｂを上述の方法と同様にし
て除去して、表面平坦性が許容できないほど荒れている
場合には必要に応じて表面平坦化を行った後（図１２
（ｉ））、再度図１２（ａ）の工程に供せられる。
【０１４８】［実施形態例１１］ここでは多結晶太陽電
池を得る形態について説明する。実施形態１０のシリコ
ン基板１２０１に多結晶シリコン基板を使用し、多結晶
シリコン層１２０３を形成するようにして実施形態１０
と同様の手法を採用することで多結晶シリコン太陽電池
を製造することができる。
【０１４９】［実施形態例１２］化合物半導体太陽電池
を製造する態様について説明する。
【０１５０】図１３（ａ）に示すように、まずシリコン
単結晶基板１３０１の表面層にＢ（ホウ素）を熱拡散に
より導入する。この表面層がｐ+ となった単結晶基板
を、ＨＦ溶液中で陽極化成により、例えば初め低電流レ
ベルで一定時間経過した後徐々に高電流レベルに引き上
げて化成するというふうにして多孔質化する（図１３
（ｂ））。
【０１５１】次に多孔質化された表面層１３０２の上に
ＭＯＣＶＤ法により例えばｎ+ 層（あるいはｐ+ 層）１
３０６、活性層（ｎ- 型（あるいはｐ- 型））１３０
３、ｐ + 層（あるいはｎ+ 層）１３０４を連続して形成
する（図１３（ｃ））。
【０１５２】予め裏面電極１３０９として銅ペーストを
印刷した高分子フィルム基板１３０５をシリコン単結晶
基板１３０１上の化合物半導体層１３０３が形成された
側に密着して貼り合わせ、オーブン（図示せず）に入れ
て加熱し、高分子フィルム基板１３０５とシリコン単結
晶基板１３０１とを固着させる（図１３（ｄ））。
【０１５３】次に高分子フィルム基板１３０５とシリコ
ン単結晶基板１３０１との間に互いに引き離す方向に力
を作用させる。すなわち、高分子フィルムの可撓性を利
用してシリコン単結晶基板１３０１のエッジから両者を
徐々に引き剥がし、多孔質層１３０２の部分で分離する
（図１３（ｅ））。
【０１５４】シリコン単結晶基板から剥離した化合物半
導体層１３０３上に残っている多孔質層１３０２ａを化
合物半導体に対してシリコンのエッチング速度の速いエ
ッチング液を用いて選択的に除去する（図１３
（ｆ））。
【０１５５】多孔質層が除去された化合物半導体層１３
０３の表面にグリッド状の集電電極１３０８および表面
反射防止層１３０７を真空蒸着し、太陽電池とする（図
１３（ｇ））。
【０１５６】シリコン単結晶基板１３０１は、表面に残
留している多孔質層１３０２ｂを上述の方法と同様にし
て除去して、表面平坦性が許容できないほど荒れている
場合には必要に応じて表面平坦化を行った後（図１３
（ｈ））、再度図１３（ａ）の工程に供せられる。
【０１５７】本発明の方法を太陽電池の製造方法に適用
する場合、基板と薄膜結晶半導体層とを接着させる方法
としては銅ペーストあるいは銀ペーストのような導電性
金属ペーストを前記両者の間に挿入して密着させ、焼成
して固着させる方法が好適に用いられる。この場合、焼
成後の銅あるいは銀等の金属は裏面電極及び裏面反射層
としても機能する。また、高分子フィルム等の基板の場
合には、基板と薄膜結晶半導体層を密着させた状態で
（この場合、予め薄膜結晶半導体層表面に裏面電極を形
成しておく）、フィルム基板の軟化点にまで温度を上げ
て前記両者を固着させてもよい。
【０１５８】本発明の太陽電池において入射光の反射損
を減らす目的で半導体層の表面にテクスチャ処理を施す
ことができる。シリコンの場合にはヒドラジンやＮａＯ
Ｈ、ＫＯＨ等を用いて行われる。形成されるテクスチャ
のピラミッドの高さとしては数μｍ〜数十μｍの範囲が
適当である。
【０１５９】
【実施例】以下、本発明の実施例について説明するが、
本発明はこれらの実施例により何ら限定されるものでは
ない。
【０１６０】（実施例１）単結晶Ｓｉ基板の表面層をＨ
Ｆ溶液中において陽極化成を行った。
【０１６１】陽極化成条件は以下の通りであった。
【０１６２】 電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１１（ｍｉｎ） 多孔質Ｓｉの厚み：１２（μｍ） 多孔質層の表面に粘着性のフィルム（日東電工（株）製
剥離テープＮｏ．３２００Ａ）を貼り付けた後、裏面を
真空チャックで固定した。次いでこの粘着性のフィルム
をウエハから引き剥がした。これによって、多孔質Ｓｉ
が分離され、フィルム側に、多孔質Ｓｉ層が残った。こ
のような多孔質Ｓｉ層は、発光素子に応用可能である。
【０１６３】また、第１の基板側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水との混合液で
撹はんしながら選択エッチングする。その後、水素アニ
ール、あるいは表面研磨等の表面処理を施して再び第１
の基板として再投入することができた。
【０１６４】（実施例２）単結晶Ｓｉ基板の表面層をＨ
Ｆ溶液中において陽極化成を行った。
【０１６５】陽極化成条件は以下の通りであった。
【０１６６】 電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１１（ｍｉｎ） 多孔質Ｓｉの厚み：１２（μｍ） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical Vapor Depositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０１６７】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ 単結晶Ｓｉ表面に粘着性のフィルム（日東電工（株）製
剥離テープＢＴ−３１５）を貼り付けた後、基板裏面を
真空チャックに固定した。次いでこの粘着性のフィルム
をウエハから引き剥がした。これによって、多孔質Ｓｉ
が分割され、フィルム側に、エピタキシャル層と多孔質
Ｓｉ層が残った。
【０１６８】その後、フィルム側に残った多孔質Ｓｉを
４９％弗酸と３０％過酸化水素水との混合液で撹はんし
ながら選択エッチングしてもよい。そうすると、単結晶
Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・
ストップの材料として、多孔質Ｓｉは選択エッチングさ
れ、完全に除去された。
【０１６９】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は１０5以上にも達し、非多孔質層
におけるエッチング量（数十オングストローム程度）は
実用上無視できる膜厚減少である。
【０１７０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１７１】また、第１の基板側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水との混合液で
撹はんしながら選択エッチングする。その後、水素アニ
ール、あるいは表面研磨等の表面処理を施して再び第１
の基板として再投入することができた。
【０１７２】（実施例３）単結晶Ｓｉ基板の表面層をＨ
Ｆ溶液中において陽極化成を行った。
【０１７３】陽極化成条件は以下の通りであった。
【０１７４】 電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：４（ｍｉｎ） 多孔質Ｓｉの厚み：４．５（μｍ） さらに、 電流密度：３０（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１（ｍｉｎ） 多孔質Ｓｉの厚み：〜４（μｍ） 上記条件で、多孔度（porosity)の異なる二層構成の多
孔質Ｓｉ層が形成された。この陽極化成により、３０
（ｍＡ・ｃｍ-2）による多孔質Ｓｉ層の多孔度（porosi
ty) は大きくなり、構造的に脆弱な層が形成された。
【０１７５】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上にＣＶＤ（Chemical Vap
or Deposition）法により単結晶Ｓｉを０．１５μｍエ
ピタキシャル成長した。成長条件は以下の通りである。
【０１７６】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ 単結晶Ｓｉ表面に粘着性のフィルム（日東電工（株）製
剥離テープＮｏ．３１ＲＨ）を貼り付けた後、裏面を真
空チャックに固定した。次いでこの粘着性のフィルムを
ウエハから引き剥がした。これによって、多孔度の大き
い脆弱な多孔質Ｓｉを境にして分割され、フィルム側
に、エピタキシャル層と多孔質Ｓｉ層がウエハから分離
された。
【０１７７】その後、フィルム側に残った多孔質Ｓｉを
４９％弗酸と３０％過酸化水素水との混合液で撹はんし
ながら選択エッチングした。そうすると、単結晶Ｓｉは
エッチングされずに残り、単結晶Ｓｉをエッチ・ストッ
プの材料として、多孔質Ｓｉは選択エッチングされ、完
全に除去された。
【０１７８】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１７９】また、第１の基板側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水との混合液で
撹はんしながら選択エッチングした。その後、水素アニ
ールを施して再び第１の基板として再投入することがで
きた。
【０１８０】（実施例４）抵抗無指定の単結晶Ｓｉ基板
の表面層に拡散法により高濃度不純物層たるＰ+高濃度
層を５μｍ形成した。同時に裏面にもＰ+ 高濃度層が形
成された。高濃度表面層側からＨＦ溶液中において陽極
化成を行った。
【０１８１】陽極化成条件は以下の通りであった。
【０１８２】 電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１１（ｍｉｎ） 多孔質Ｓｉの厚み：１２（μｍ） 多孔質Ｓｉ層は２層構造になった。下部の多孔質Ｓｉは
表層部に比較して微細な脆弱構造を有していた。
【０１８３】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上にＣＶＤ（Chemical Vap
or Deposition）法により単結晶Ｓｉを０．１５μｍエ
ピタキシャル成長した。成長条件は以下の通りである。
【０１８４】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ 表面に実施例３で用いたのと同じ粘着性のフィルムを貼
り付けた後、実施例３と同様にしてこの粘着性のフィル
ムをウエハから引き剥がした。
【０１８５】これによって、下層の脆弱な多孔質Ｓｉを
境に分割され、フィルム側に、エピタキシャル層と多孔
質Ｓｉ層がウエハから分離された。
【０１８６】その後、フィルム側に残った多孔質Ｓｉを
４９％弗酸と３０％過酸化水素水との混合液で撹はんし
ながら選択エッチングした。そうすると、単結晶Ｓｉは
エッチングされずに残り、単結晶Ｓｉをエッチ・ストッ
プの材料として、多孔質Ｓｉは選択エッチングされ、完
全に除去された。
【０１８７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１８８】また、第１の基板側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水との混合液で
撹はんしながら選択エッチングした。その後、水素アニ
ール、あるいは表面研磨等の表面処理を施して再び第１
の基板として高濃度Ｐ+ 層の拡散工程に投入することが
できた。
【０１８９】（実施例５）単結晶Ｓｉ基板の表面からＨ
+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入した。表
面の０．２μｍほどは、単結晶が保たれていた。この場
合、表面にあらかじめＳｉＯ2 層を形成しておいた方が
イオン注入による表面荒れを防ぐという観点からはよ
い。
【０１９０】Ｓｉ基板表面に実施例１で用いたのと同じ
フィルムを貼り付けた後、実施例１と同様にしてフィル
ムをウエハから引き剥がした。
【０１９１】これによって、イオン注入層を境にウエハ
が分割され、フィルム側に、ＳｉＯ 2 層と単結晶Ｓｉ層
とイオン注入層が残った。
【０１９２】その後、フィルム側のイオン注入層を４９
％弗酸と３０％過酸化水素水との混合液で撹はんしなが
ら選択エッチングした。そうすると、単結晶Ｓｉはエッ
チングされずに残り、単結晶Ｓｉをエッチ・ストップの
材料として、イオン注入層は選択エッチングされ、完全
に除去された。
【０１９３】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１９４】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基板として再投入することができた。
【０１９５】（実施例６）第１の単結晶Ｓｉ基板の表面
からＨ+ を２０ｋｅＶで５×１０16ｃｍ-2イオン注入し
た。表面の０．１μｍほどは、単結晶が保たれていた。
この場合、表面にあらかじめＳｉＯ2 層を形成しておい
た方がイオン注入による表面荒れを防ぐという観点から
はよい。
【０１９６】表面の保護ＳｉＯ2 層を剥離した後、単結
晶Ｓｉ上にＣＶＤ（Chemical VaporDeposition）法によ
り単結晶Ｓｉを０．３μｍエピタキシャル成長した。成
長条件は以下の通りである。
【０１９７】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ 表面に実施例１で用いたのと同じフィルムを貼り付けた
後、実施例１と同様にしてこのフィルムをウエハから引
き剥がした。
【０１９８】これによって、イオン注入層を境にウエハ
が分離され、フィルム側に、単結晶Ｓｉ層とイオン注入
層が残った。
【０１９９】その後、フィルム側のイオン注入層を４９
％弗酸と３０％過酸化水素水との混合液で撹はんしなが
ら選択エッチングした。そうすると、単結晶Ｓｉはエッ
チングされずに残り、単結晶Ｓｉをエッチ・ストップの
材料として、イオン注入層は選択エッチングされ、完全
に除去された。
【０２００】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２０１】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基板として再投入することができた。
【０２０２】（実施例７）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Chemical Vapor Deposition）法により単結晶Ｓ
ｉを０．３μｍエピタキシャル成長した。成長条件は以
下の通りである。
【０２０３】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ エピタキシャルＳｉ層の表面からＨ+ を４０ｋｅＶで５
×１０16ｃｍ-2イオン注入した。表面の０．２μｍほど
は、単結晶が保たれていた。この場合、表面にあらかじ
めＳｉＯ2 層を形成しておいた方がイオン注入による表
面荒れを防ぐという観点からはよい。
【０２０４】表面に実施例２で用いたフィルムを貼り付
けた後、実施例２と同様にこのフィルムをウエハから引
き剥がした。
【０２０５】これによって、イオン注入層を境にウエハ
が分割され、フィルム側に、ＳｉＯ 2 層と単結晶Ｓｉ層
とイオン注入層が残った。
【０２０６】その後、フィルム側のイオン注入層を４９
％弗酸と３０％過酸化水素水との混合液で撹はんしなが
ら選択エッチングした。そうすると、単結晶Ｓｉはエッ
チングされずに残り、単結晶Ｓｉをエッチ・ストップの
材料として、イオン注入層は選択エッチングされ、完全
に除去された。
【０２０７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２０８】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基板として再投入することができた。
【０２０９】（実施例８）第１の単結晶Ｓｉ基板の表面
層をＨＦ溶液中において陽極化成を行った。
【０２１０】陽極化成条件は以下の通りであった。
【０２１１】 電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１１（ｍｉｎ） 多孔質Ｓｉの厚み：１２（μｍ） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical Vapor Depositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０２１２】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０２１３】表面に実施例２で用いたフィルムを貼り付
けた後、実施例２と同様にしてフィルムをウエハから引
き剥がした。
【０２１４】これによって、多孔質Ｓｉを境に基板が分
離され、フィルム側に、ＳｉＯ2 層とエピタキシャル層
と多孔層Ｓｉ層が残った。
【０２１５】次にフィルム裏面の多孔質層をアクリル基
板にエポキシ系の接着剤を用いて接着した後、フィルム
をエッチング除去した。この後、表出したＳｉＯ2 層表
面と別に用意したＳｉ基板（第２の基板）の表面と貼り
合わせた。ＳｉＯ2 表面とＳｉ基板表面は、非常に平坦
であったので、常温で加圧するだけで強固に貼りつい
た。
【０２１６】ここでは支持部材としてアクリル基板を用
いたが、紫外線を照射することにより粘着力が弱まるフ
ィルム（例えば、日東電工株式会社製）を用いて、第１
の基体から単層、または多層構造体を剥すときには、初
期の高い粘着力を利用し、それを別の支持台に移すこと
には紫外線を照射し、粘着力を弱めて構造体から剥がし
てもよい。
【０２１７】なお、別の支持台を用いなくても、液体中
で薄膜フィルムをエッチングにより溶かす、あるいは、
上記紫外線で弱粘着になるフィルムを用い、紫外線照射
により粘着力を落として液体中で剥がす。その後、メッ
シュ、網等で残った多層構造体をすくい、第２の基板上
に置くことで、多層構造体の非多孔質層の表面側を第２
の基体に貼り合わせることができる。
【０２１８】その後、第２の基板側に残ったアクリル基
板を研削除去した後、多孔質Ｓｉを４９％弗酸と３０％
過酸化水素水との混合液で撹はんしながら選択エッチン
グした。そうすると、単結晶Ｓｉはエッチングされずに
残り、単結晶Ｓｉをエッチ・ストップの材料として、多
孔質Ｓｉは選択エッチングされ、完全に除去された。
【０２１９】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は１０１ｎｍ±３ｎｍであった。
【０２２０】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５μｍ角の領域での平均２乗粗さはおよそ０．２ｎ
ｍで通常市販されているＳｉウエハと同等であった。
【０２２１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２２２】酸化膜は、エピタキシャル層表面でなく、
第２の基板表面に形成しても、あるいは、その両者に形
成しても同様の結果が得られた。
【０２２３】同時に第１の基板側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水との混合液で
撹はんしながら選択エッチングする。その後、水素アニ
ール、あるいは表面研磨等の表面処理を施して再び第１
の基板あるいは第２の基板として再投入することができ
た。
【０２２４】（実施例９）第１の単結晶Ｓｉ基板の表面
層をＨＦ溶液中において陽極化成を行った。
【０２２５】陽極化成条件は以下の通りであった。
【０２２６】 電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：４（ｍｉｎ） 多孔質Ｓｉの厚み：４．５（μｍ） さらに、 電流密度：３０（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１（ｍｉｎ） 多孔質Ｓｉの厚み：〜４（μｍ） この陽極化成により、３０（ｍＡ・ｃｍ-2）による多孔
質Ｓｉ層の多孔度（porosity）は大きくなり、構造的に
脆弱な層が形成された。
【０２２７】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上にＣＶＤ（Chemical Vap
or Deposition）法により単結晶Ｓｉを０．３μｍエピ
タキシャル成長した。成長条件は以下の通りである。
【０２２８】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ2層を形成した。
【０２２９】ＳｉＯ2 表面に実施例８と同様にフィルム
を貼り付けた後、フィルムをウエハから引き剥がした。
【０２３０】これによって、下層の脆弱な多孔質Ｓｉを
境にウエハが分離されフィルム側に、ＳｉＯ2 層とエピ
タキシャル層と多孔質Ｓｉ層が残った。
【０２３１】次いで、これ以降の工程は、実施例８と同
様に行った。
【０２３２】これにより、Ｓｉ酸化膜上に０．２μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は２０１ｎｍ±６ｎｍであっ
た。
【０２３３】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５μｍ角の領域での平均２乗粗さはおよそ０．２ｎ
ｍで通常市販されているＳｉウエハと同等であった。
【０２３４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２３５】（実施例１０）抵抗無指定の第１の単結晶
Ｓｉ基板の表面層に拡散法によりＰ+ 高濃度層を５μｍ
形成した。同時に裏面にもＰ+ 高濃度層が形成された。
高濃度表面層側からＨＦ溶液中において陽極化成を行っ
た。
【０２３６】陽極化成条件は以下の通りであった。
【０２３７】 電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１１（ｍｉｎ） 多孔質Ｓｉの厚み：１２（μｍ） 多孔質Ｓｉ層は２層構造になった。下部の多孔層Ｓｉ層
は表層部に比較して微細な脆弱構造を有していた。
【０２３８】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上にＣＶＤ（Chemical Vap
or Deposition）法により単結晶Ｓｉを０．３μｍエピ
タキシャル成長した。成長条件は以下の通りである。
【０２３９】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ2層を形成した。
【０２４０】ＳｉＯ2 表面に実施例８と同様にフィルム
を貼り付けた後、フィルムをウエハから引き剥がした。
【０２４１】これによって、下層の脆弱な多孔質Ｓｉを
境にウエハが分離されフィルム側に、ＳｉＯ2 層とエピ
タキシャル層と多孔質Ｓｉ層が残った。
【０２４２】これ以降の工程は、実施例８と同様にして
行い、ＳＯＩ基板を作製した。
【０２４３】これにより、Ｓｉ酸化膜上に０．２μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は２０１ｎｍ±６ｎｍであっ
た。
【０２４４】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５μｍ角の領域での平均２乗粗さはおよそ０．２ｎ
ｍで通常市販されているＳｉウエハと同等であった。
【０２４５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２４６】酸化膜は、エピタキシャル層表面でなく、
第２の基板表面に形成しても、あるいは、その両者に形
成しても同様の結果が得られた。
【０２４７】同時に第１の基板側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水との混合液で
撹はんしながら選択エッチングした。単結晶Ｓｉはエッ
チングされずに残り、単結晶Ｓｉをエッチ・ストップの
材料として、多孔質Ｓｉは選択エッチングされ、完全に
除去され、再び第１の基板として高濃度Ｐ+ 層の拡散工
程に、あるいは第２の基板として再投入することができ
た。
【０２４８】（実施例１１）第１の単結晶Ｓｉ基板の表
面からＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入
した。表面の０．２μｍほどは、単結晶が保たれてい
た。次いでこの表面に熱酸化膜（ＳｉＯ2 ）を形成し
た。
【０２４９】ＳｉＯ2 表面に実施例８と同様にしてフィ
ルムを貼り付けた後、同様にしてフィルムをウエハから
引き剥がした。
【０２５０】これによって、イオン注入層を境にウエハ
が分離されフィルム側に、ＳｉＯ2層と単結晶Ｓｉ層と
イオン注入層が残った。次いで、これ以降の工程を実施
例８と同様に行った。
【０２５１】これにより、Ｓｉ酸化膜上に０．２μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は２０１ｎｍ±６ｎｍであっ
た。
【０２５２】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５μｍ角の領域での平均２乗粗さはおよそ０．２ｎ
ｍで通常市販されているＳｉウエハと同等であった。
【０２５３】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２５４】酸化膜は、第１基板の表面でなく、第２の
基板表面に形成しても、あるいは、その両者に形成して
も同様の結果が得られた。
【０２５５】（実施例１２）第１の単結晶Ｓｉ基板の表
面からＨ+ を２０ｋｅＶで５×１０16ｃｍ-2イオン注入
した。表面の０．１μｍほどは、単結晶が保たれてい
た。この場合、表面にあらかじめＳｉＯ2 層を形成して
おいた方がイオン注入による表面荒れを防ぐという観点
からはよい。
【０２５６】表面の保護ＳｉＯ2 層を剥離した後、単結
晶Ｓｉ上にＣＶＤ（Chemical VaporDeposition）法によ
り単結晶Ｓｉを０．３μｍエピタキシャル成長した。成
長条件は以下の通りである。
【０２５７】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ2層を形成した。
【０２５８】ＳｉＯ2 表面に実施例８と同様にフィルム
を貼り付けた後、実施例８と同様にしてフィルムをウエ
ハから引き剥がした。
【０２５９】これによって、イオン注入層を境にウエハ
が分離されフィルム側に、ＳｉＯ2層と単結晶Ｓｉ層と
イオン注入層が残った。次いでこれ以降の工程を実施例
８と同様に行った。
【０２６０】これにより、Ｓｉ酸化膜上に０．２μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は２０１ｎｍ±６ｎｍであっ
た。
【０２６１】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５μｍ角の領域での平均２乗粗さはおよそ０．２ｎ
ｍで通常市販されているＳｉウエハと同等であった。
【０２６２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２６３】酸化膜は、第１の基板の表面でなく、第２
の基板表面に形成しても、あるいは、その両者に形成し
ても同様の結果が得られた。
【０２６４】同時に第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基板あるいは第２の基板として再投入することがで
きた。
【０２６５】（実施例１３）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Chemical Vapor Deposition）法により単結晶
Ｓｉを０．３μｍエピタキシャル成長した。成長条件は
以下の通りである。
【０２６６】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ エピタキシャルＳｉ層の表面からＨ+ を４０ｋｅＶで５
×１０16ｃｍ-2イオン注入した。表面の０．２μｍほど
は、単結晶が保たれていた。この場合、表面にあらかじ
めＳｉＯ2 層を形成しておいた方がイオン注入による表
面荒れを防ぐという観点からはよい。
【０２６７】さらに、このエピタキシャルＳｉ層表面に
熱酸化により２００ｎｍのＳｉＯ2層を形成した。
【０２６８】ＳｉＯ2 表面に実施例８と同様にフィルム
を貼り付けた後、実施例８と同様にしてフィルムをウエ
ハから引き剥がした。
【０２６９】これによって、イオン注入層を境にウエハ
が分離されフィルム側に、ＳｉＯ2層と単結晶Ｓｉ層と
イオン注入層が残った。次いでこれ以降の工程を実施例
８と同様に行った。
【０２７０】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。
【０２７１】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５μｍ角の領域での平均２乗粗さはおよそ０．２ｎ
ｍで通常市販されているＳｉウエハと同等であった。
【０２７２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２７３】酸化膜は、第１基板の表面でなく、第２の
基板表面に形成しても、あるいは、その両者に形成して
も同様の結果が得られた。
【０２７４】同時に第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基板あるいは第２の基板として再投入することがで
きた。
【０２７５】（実施例１４）第１の単結晶Ｓｉ基板の表
面層をＨＦ溶液中において陽極化成を行った。
【０２７６】陽極化成条件は以下の通りであった。
【０２７７】 電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１１（ｍｉｎ） 多孔質Ｓｉの厚み：１２（μｍ） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ（Metal Organic Chemic
al Vapor Deposition）法により単結晶ＧａＡｓを０．
５μｍエピタキシャル成長した。成長条件は以下の通り
である。
【０２７８】 ソースガス：ＴＭＧ／ＡｓＨ3 ／Ｈ2 ガス圧力：８０Ｔｏｒｒ 温度：７００℃ 表面に実施例１と同様のフィルムを貼り付けた後、実施
例１と同様にしてフィルムをウエハから引き剥がした。
【０２７９】これによって、多孔質Ｓｉを境にウエハが
分離されフィルム側に、エピタキシャル層と多孔質Ｓｉ
層が残った。次にフィルム裏面の多孔質層をアクリル基
板にエポキシ系の接着剤を用いて接着した後、フィルム
をエッチング除去した。この後表出したエピタキシャル
層表面と別に用意したＳｉ基板（第２の基板）の表面と
を貼り合わせた。アクリル基板を研削除去した後、第２
の基板側の表面を、エチレンジアミン＋ピロカテコール
＋水（１７ｍｌ：３ｇ：８ｍｌの比率）１１０℃でエッ
チングした。
【０２８０】これにより、単結晶ＧａＡｓはエッチング
されずに残り、単結晶ＧａＡｓをエッチ・ストップの材
料として、イオン注入層および第１のＳｉ基板の残りは
選択エッチングされ、完全に除去された。
【０２８１】その結果、Ｓｉ基板上に０．５μｍの厚み
を持った単結晶ＧａＡｓ層が形成できた。形成された単
結晶ＧａＡｓ層の膜厚を面内全面について１００点を測
定したところ、膜厚の均一性は５０４ｎｍ±１６ｎｍで
あった。
【０２８２】表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．３
ｎｍで通常市販されているＧａＡｓウエハと同等であっ
た。
【０２８３】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には、エピタキシャル成長時以降新たな結晶欠
陥は導入されておらず、良好な結晶性が維持されている
ことが確認された。
【０２８４】他の化合物半導体でも同様の結果が得られ
た。
【０２８５】ＳｉＯ2 層を介して第２の基板に貼り合わ
せることも可能である。
【０２８６】同時に第１の基板側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水との混合液で
撹はんしながら選択エッチングした。その後、水素アニ
ール、あるいは表面研磨等の表面処理を施して再び第１
の基板あるいは第２の基板として再投入することができ
た。
【０２８７】（実施例１５）第１の単結晶Ｓｉ基板の表
面層をＨＦ溶液中において陽極化成を行った。
【０２８８】陽極化成条件は以下の通りであった。
【０２８９】 電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１１（ｍｉｎ） 多孔質Ｓｉの厚み：１２（μｍ） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical Vapor Depositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０２９０】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０２９１】ＳｉＯ2 表面に実施例３で使用したのと同
じフィルムを貼り付けた後、同様にフィルムをウエハか
ら引き剥がした。
【０２９２】これによって、多孔質Ｓｉを境にウエハが
分離されフィルム側に、ＳｉＯ2 層とエピタキシャル層
と多孔層Ｓｉ層が残った。その後、フィルム側に残った
多孔質Ｓｉを４９％弗酸と３０％過酸化水素水との混合
液で撹はんしながら選択エッチングした。そうすると、
単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエ
ッチ・ストップの材料として、多孔質Ｓｉは選択エッチ
ングされ、完全に除去された。
【０２９３】すなわち、フィルム側には０．１μｍ厚の
単結晶Ｓｉ層／０．１μｍ厚ＳｉＯ 2 層とが形成でき
た。
【０２９４】フィルムを上記多層膜から剥がして後、該
ＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）
の表面とを貼り合わせた。
【０２９５】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は１０１ｎｍ±３ｎｍであった。
【０２９６】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５μｍ角の領域での平均２乗粗さはおよそ０．２ｎ
ｍで通常市販されているＳｉウエハと同等であった。
【０２９７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２９８】酸化膜は、エピタキシャル層表面でなく、
第２の基板表面に形成しても、あるいは、その両者に形
成しても同様の結果が得られた。
【０２９９】同時に第１の基板側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水との混合液で
撹はんしながら選択エッチングする。その後、水素アニ
ール、あるいは表面研磨等の表面処理を施して再び第１
の基板あるいは第２の基板として再投入することができ
た。
【０３００】（実施例１６）第１の単結晶Ｓｉ基板の表
面層をＨＦ溶液中において陽極化成を行った。
【０３０１】陽極化成条件は以下の通りであった。
【０３０２】 電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１１（ｍｉｎ） 多孔質Ｓｉの厚み：１２（μｍ） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical Vapor Depositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０３０３】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０３０４】ＳｉＯ2 層表面からＨ+ を１００ｋｅＶで
３×１０16ｃｍ-2イオン注入した。この投影飛程付近の
陽極化成多孔質Ｓｉ層の多孔度（porosity）は大きくな
った。
【０３０５】ＳｉＯ2 表面に実施例３と同様のフィルム
を貼り付けた後、同様にしてフィルムをウエハから引き
剥がした。
【０３０６】これによって、多孔度の大きい層（イオン
注入の投影飛程付近）の多孔質Ｓｉを境にウエハが分離
されフィルム側に、ＳｉＯ2 層とエピタキシャル層と多
孔質Ｓｉ層が残った。次いでこれ以降の工程を実施例８
と同様に行った。
【０３０７】そうしたところＳｉ酸化膜上に０．１μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。形成された
単結晶Ｓｉ層の膜厚を面内全面について１００点を測定
したところ、膜厚の均一性は１０１ｎｍ±３ｎｍであっ
た。
【０３０８】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５μｍ角の領域での平均２乗粗さはおよび０．２ｎ
ｍで通常市販されているＳｉウエハと同等であった。
【０３０９】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０３１０】酸化膜は、エピタキシャル層表面でなく、
第２の基板表面に形成しても、あるいは、その両者に形
成しても同様の結果が得られた。
【０３１１】同時に第１の基板側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水との混合液で
撹はんしながら選択エッチングした。その後、水素アニ
ール、あるいは表面研磨等の表面処理を施して再び第１
の基板あるいは第２の基板として再投入することができ
た。
【０３１２】（実施例１７）図１２に示すプロセスによ
り単結晶シリコン層をポリイミドフィルムに転写(trans
fer)して太陽電池を形成した例について示す。
【０３１３】５００μｍ厚の単結晶シリコンウエハの表
面にＢＣｌ3 を熱拡散源として１２００℃の温度でＢの
熱拡散を行ってｐ+ 層を形成し、３μｍ程度の拡散層を
得た（図１２（ａ））。次にＨＦ溶液中で表１の条件で
陽極化成を行い、ウエハ上に多孔質シリコン層を形成し
た（図１２（ｂ））。即ち、最初５ｍＡ／ｃｍ2 の低電
流で２．５分化成した後、ゆっくりと電流レベルを上げ
て行き、３０秒で３０ｍＡ／ｃｍ2 に達したところで化
成を終えた。
【０３１４】
【表１】 多孔質シリコン層表面に通常の熱ＣＶＤ装置により表２
の形成条件でエピタキシャル成長を行いシリコン層（単
結晶）の膜厚を３０μｍとした。
【０３１５】
【表２】 このとき、成長中に微量のＢ2 Ｈ6 （０．数ｐｐｍ〜数
ｐｐｍ程度）を添加して成長シリコン層をｐ- 型にする
とともに、成長の終わりでＢ2 Ｈ6 の量を増大させて
（数百ｐｐｍ程度）ｐ+ 層を形成した（図１２（ｃ）、
（ｄ））。
【０３１６】厚さ５０μｍのポリイミドフィルムの片面
にスクリーン印刷により銅ペーストを１０〜３０μｍ厚
で塗り、この面を上述のウエハのｐ+ シリコン層面に密
着させて貼り合わせた。
【０３１７】この状態でオーブンに入れて３６０℃、２
０分の条件で銅ペーストの焼成を行うとともにポリイミ
ドフィルムとウエハとを固着させた（図１２（ｅ））。
【０３１８】固着したポリイミドフィルムとウエハに対
して、ウエハの接着していない側の面を真空チャック
（図示せず）で固定しておき、ポリイミドフィルムの一
方の端から力を作用させ、ポリイミドフィルムの可撓性
を利用してウエハのエッジから両者を徐々に引き剥がし
てpeelingを行う。このようにしてシリコン層をウエハ
から剥離してポリイミドフィルム上に転写させた（図１
２（ｆ））。
【０３１９】シリコンウエハから剥離したシリコン層上
に残っている多孔質層を、弗酸と過酸化水素水および純
水との混合液で撹拌しながら選択エッチングした。シリ
コン層はエッチングされずに残り、多孔質層のみが完全
に除去された。
【０３２０】非多孔質シリコン単結晶では上述のエッチ
ング液に対するエッチング速度は極めて低く、多孔質層
のエッチング速度との選択比は１０5以上にも達し、非
多孔質シリコン層におけるエッチング量（数十Å程度）
は実用上無視できる膜厚減少である。
【０３２１】透過電子顕微鏡による断面観察の結果、シ
リコン層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
【０３２２】得られたポリイミドフィルム上のシリコン
層の表面を弗酸／硝酸系のエッチング液でエッチングし
て清浄化を行った後、シリコン層の上に通常のプラズマ
ＣＶＤ装置により、表３に示す条件でｎ型μｃ−Ｓｉ層
を２００Å堆積させた（図１２（ｇ））。この時のμｃ
−Ｓｉ層の暗導電率は〜５Ｓ／ｃｍであった。
【０３２３】
【表３】 最後にμｃ−Ｓｉ層の上にＥＢ（Electron Beam）蒸着
によりＩＴＯ透明導電膜（８２ｎｍ）／集電電極（Ｔｉ
／Ｐｄ／Ａｇ（４００ｎｍ／２００ｎｍ／１μｍ））を
形成して太陽電池とした（図１２（ｈ））。
【０３２４】このようにして得られたポリイミド上薄膜
単結晶シリコン太陽電池について、ＡＭ１．５（１００
ｍＷ／ｃｍ2 ）の光照射下でのＩ−Ｖ特性について測定
したところ、セル面積６ｃｍ2 で開放電圧０．６Ｖ、短
絡光電流３５ｍＡ／ｃｍ2 、曲線因子０．７９となり、
エネルギー変換効率１６．６％を得た。
【０３２５】また、剥離後のシリコンウエハ上に残存す
る多孔質層についても上述と同様にしてエッチングによ
り除去し、平滑な面を出した（図１２（ｉ））。こうし
て得られた再生ウエハを用いて上述の工程を繰り返すこ
とにより高品質な半導体層を有する薄膜単結晶太陽電池
が複数個得られた。
【０３２６】（実施例１８）本実施例では図１２に示す
プロセスにより多結晶シリコン層をポリイミドフィルム
に転写して太陽電池を形成した例について示す。
【０３２７】１ｍｍ厚のキャストシリコン（多結晶シリ
コン）ウエハの表面にＢＣｌ3 を熱拡散源として１２０
０℃の温度でＢの熱拡散を行ってｐ+ 層を形成し、３μ
ｍ程度の拡散層を得た（図１２（ａ））。次にＨＦ溶液
中で表４の条件で陽極化成を行い、ウエハ上に多孔質シ
リコン層を形成した（図１２（ｂ））。即ち、最初５ｍ
Ａ／ｃｍ2 の低電流で２．５分化成した後、急激に電流
レベルを上げて、１００ｍＡ／ｃｍ2 で８秒化成して終
えた。
【０３２８】
【表４】 多孔質シリコン層表面に通常の熱ＣＶＤ装置により表５
の形成条件で結晶成長を行いシリコン層（多結晶）の膜
厚を３０μｍとした。
【０３２９】このとき、成長中に微量のＰＨ3 （０．数
ｐｐｍ〜数ｐｐｍ程度）を添加して成長シリコン層をｎ
- 型にするとともに、成長の終わりでＰＨ3 の量を増大
させて（数百ｐｐｍ程度）ｎ+ 層を形成した（図１２
（ｃ）、（ｄ））。
【０３３０】
【表５】 厚さ５０μｍのポリイミドフィルムの片面にスクリーン
印刷により銀ペーストを１０〜３０μｍ厚で塗り、この
面を上述のウエハのｎ+ シリコン層面に密着させて貼り
合わせた。
【０３３１】この状態でオーブンに入れて３６０℃、２
０分の条件で銀ペーストの焼成を行うとともにポリイミ
ドフィルムとウエハとを固着させた（図１２（ｅ））。
【０３３２】固着したポリイミドフィルムとウエハに対
して、ウエハの接着していない側の面を真空チャック
（図示せず）で固定しておき、ポリイミドフィルムの一
方の端から力を作用させ、ポリイミドフィルムの可撓性
を利用してウエハのエッジから両者を徐々に引き剥がし
てpeelingを行う。このようにしてシリコン層をウエハ
から剥離してポリイミドフィルム上に転写させた（図１
２（ｆ））。
【０３３３】シリコンウエハから剥離したシリコン層上
に残っている多孔質層を、弗酸と過酸化水素水および純
水との混合液で撹拌しながら選択エッチングした。シリ
コン層はエッチングされずに残り、多孔質層のみが完全
に除去された。
【０３３４】非多孔質シリコン多結晶では上述のエッチ
ング液に対するエッチング速度は極めて低く、多孔質層
のエッチング速度との選択比は１０5以上にも達し、非
多孔質シリコン層におけるエッチング量（数十Å程度）
は実用上無視できる膜厚減少である。
【０３３５】透過電子顕微鏡による断面観察の結果、シ
リコン層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
【０３３６】得られたポリイミドフィルム上のシリコン
層の表面を弗酸／硝酸系のエッチング液でエッチングし
て清浄化を行った後、シリコン層の上に通常のプラズマ
ＣＶＤ装置により、表６に示す条件でｐ型μｃ−Ｓｉ層
を２００Å堆積させた（図１２（ｇ））。この時のμｃ
−Ｓｉ層の暗導電率は〜１ Ｓ（シーメンス）／ｃｍで
あった（シーメンスはオーム（Ω）の逆数）。
【０３３７】
【表６】 最後にμｃ−Ｓｉ層の上にＥＢ蒸着によりＩＴＯ透明導
電膜（８２ｎｍ）／集電電極（Ｔｉ／Ｐｄ／Ａｇ（４０
０ｎｍ／２００ｎｍ／１μｍ））を形成して太陽電池と
した（図１２（ｈ））。
【０３３８】このようにして得られたポリイミド上薄膜
多結晶シリコン太陽電池についてＡＭ１．５（１００ｍ
Ｗ／ｃｍ2 ）の光照射下でのＩ−Ｖ特性について測定し
たところ、セル面積６ｃｍ2 で開放電圧０．５８Ｖ、短
絡光電流３３ｍＡ／ｃｍ2 、曲線因子０．７８となり、
エネルギー変換効率１４．９％を得た。
【０３３９】また、剥離後のシリコンウエハ上に残存す
る多孔質層についても上述と同様にしてエッチングによ
り除去し、平滑な面を出した（図１２（ｉ））。こうし
て得られた再生ウエハを用いて上述の工程を繰り返すこ
とにより高品質な半導体層を有する薄膜多結晶太陽電池
が複数個得られた。
【０３４０】（実施例１９）化合物半導体層をポリイミ
ドフィルムに転写して太陽電池を形成した例を示す。
【０３４１】５００μｍ厚の単結晶シリコンウエハの表
面にＢＣｌ3 を熱拡散源として１２００℃の温度でＢの
熱拡散を行ってｐ+ 層を形成し、３μｍ程度の拡散層を
得た（図１３（ａ））。次にＨＦ溶液中で表７の条件で
陽極化成を行い、ウエハ上に多孔質シリコン層を形成し
た（図１３（ｂ））。即ち、最初１ｍＡ／ｃｍ2 および
５ｍＡ／ｃｍ2 の低電流でそれぞれ２分および２．５分
化成した後、ゆっくりと電流レベルを上げて行き、２０
秒で４０ｍＡ／ｃｍ2 に達したところで化成を終えた。
【０３４２】
【表７】 多孔質シリコン層表面を水素雰囲気中で１０５０℃７分
間アニールした後、ＭＯＣＶＤ（有機金属気相成長）装
置により図１４に示すタンデム構成のＧａＡｓ／ＡｌＧ
ａＡｓ層（単結晶）を堆積した（図１３（ｃ）；なお、
図１３の１３０６，１３０３，１３０４は、ここでは図
１４の１４０３〜１４１３に置き換えたものとな
る。）。図１４において、１４０１は結晶基板、１４０
２は多孔質層、１４０３はｎ+ ＧａＡｓ、１４０４はｎ
+ Ａｌx Ｇａ1-x Ａｓ、１４０５はｎＡｌ0.37Ｇａ0.63
Ａｓ、１４０６はｐ Ａｌ0.37Ｇａ0.63Ａｓ、１４０７
はｐ+Ａｌx Ｇａ1-x Ａｓ、１４０８はｐ Ａｌ0.37Ｇ
ａ0.63Ａｓ、１４０９はｎ+ Ａｌx Ｇａ1-x Ａｓ、１４
１０はｎ Ａｌ0.37Ｇａ0.63Ａｓ、１４１１はｎ+ Ａｌ
0.9 Ｇａ0.1 Ａｓ、１４１２はｎＧａＡｓ、１４１３は
ｐＧａＡｓである。
【０３４３】成長した最表面層のｐ−ＧａＡｓ層の上に
Ｐｄ／ＡｕをＥＢ蒸着により形成した後に、厚さ５０μ
ｍ厚のポリイミドフィルムの片面にスクリーン印刷によ
り銅ペーストを１０〜３０μｍ厚で塗り、この面を上述
のウエハのＧａＡｓ／ＡｌＧａＡｓ層側に密着させて貼
り合わせた。
【０３４４】この状態でオーブンに入れて３７０℃、２
０分の条件で銅ペーストの焼成を行うとともにポリイミ
ドフィルムとウエハとを固着させた（図１３（ｄ））。
【０３４５】固着したポリイミドフィルムとウエハに対
して、ウエハの接着していない側の面に対して真空チャ
ック（図示せず）で固定しておき、ポリイミドフィルム
の一方の端から力を作用させ、ポリイミドフィルムの可
撓性を利用してウエハのエッジから両者を徐々に引き剥
がしてpeelingを行う。このようにして多孔質層のとこ
ろで破壊させ、ＧａＡｓ／ＡｌＧａＡｓ層をウエハから
剥離してポリイミドフィルム上に転写させた（図１３
（ｅ））。
【０３４６】シリコンウエハから剥離したＧａＡｓ／Ａ
ｌＧａＡｓ層上に残っている多孔質層を、エチレンジア
ミン＋ピロカテコール＋純水との混合液で１１０℃で選
択エッチングした。ＧａＡｓ／ＡｌＧａＡｓ層はエッチ
ングされずに残り、多孔質層のみが完全に除去された
（図１３（ｆ））。
【０３４７】単結晶ＧａＡｓの上述のエッチング液に対
するエッチング速度は極めて低く、実用上無視できる膜
厚減少である。
【０３４８】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ／ＡｌＧａＡｓ層には新たな結晶欠陥は導入され
ておらず、良好な結晶性が維持されていることが確認さ
れた。
【０３４９】得られたポリイミドフィルム上のＧａＡｓ
／ＡｌＧａＡｓ層の最表面層であるｎ+ ＧａＡｓ層をグ
リッド状にエッチングしてｎ+ Ａｌx Ｇａ1-x Ａｓ層を
露出させ、表面電極（Ａｕ／Ｇｅ／Ｎｉ／Ａｕ）をＥＢ
蒸着およびフォトリソグラフィにより、グリッド状のｎ
+ ＧａＡｓ層の上のみに形成した後、反射防止膜として
ＴｉＯ2 ／ＭｇＯをプラズマＣＶＤ法により堆積して太
陽電池とした（図１３（ｇ））。
【０３５０】このようにして得られたポリイミドフィル
ム上薄膜単結晶ＧａＡｓ／ＡｌＧａＡｓ太陽電池につい
てＡＭ１．５（１００ｍＷ／ｃｍ2 ）光照射下でのＩ−
Ｖ特性について測定したところ、セル面積４ｃｍ2 で開
放電圧２．３Ｖ、短絡光電流１２．８ｍＡ／ｃｍ2 、曲
線因子０．８１となり、エネルギー変換効率２３．８％
を得た。
【０３５１】また、剥離後のシリコンウエハ上に残存す
る多孔質層については実施例１７および実施例１８と同
様にしてエッチングにより除去し、平滑な面を出した
（図１３（ｈ））。こうして得られた再生ウエハを用い
て上述の工程を繰り返すことにより高品質な半導体層を
有する薄膜化合物半導体太陽電池が複数個得られた。
【０３５２】（実施例２０）第１の単結晶Ｓｉ基板の表
面層をＨＦ溶液中において陽極化成を行った。
【０３５３】陽極化成条件は以下の通りであった。
【０３５４】 電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１１（ｍｉｎ） 多孔質Ｓｉの厚み：１２（μｍ） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical Vapor Depositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０３５５】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２０ｎｍのＳｉＯ2層を形成した。なお、この酸化膜は
粘着性のフィルムを貼り付ける場合の保護として設けら
れる。
【０３５６】ＳｉＯ2 表面に実施例１と同様にフィルム
を貼り付けた後、同様にフィルムをウエハから引き剥が
した。
【０３５７】これによって、多孔質Ｓｉを介して剥が
れ、フィルム側に、ＳｉＯ2 層とエピタキシャル層と多
孔層Ｓｉ層がウエハから分離された。
【０３５８】その後、フィルム側に残った多孔質Ｓｉを
４９％弗酸と３０％過酸化水素水との混合液で撹はんし
ながら選択エッチングした。そうすると、単結晶Ｓｉは
エッチングされずに残り、単結晶Ｓｉをエッチ・ストッ
プの材料として、多孔質Ｓｉは選択エッチングされ、完
全に除去された。
【０３５９】エッチングにより表出した単結晶Ｓｉ層表
面と表面に２００ｎｍの酸化膜を形成したＳｉ基板の表
面と貼り合わせた。
【０３６０】その後フィルムはエッチングで除去するこ
とにより第２の基板に０．１μｍの厚みを持った単結晶
Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を
面内全面について１００点を測定したところ、膜厚の均
一性は１０１ｎｍ±３ｎｍであった。
【０３６１】さらに水素中で１１００℃−１時間熱処理
を施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５μｍ角の領域での平均２乗粗さはおよそ０．２ｎ
ｍで通常市販されているＳｉウエハと同等であった。
【０３６２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０３６３】同時に第１の基板側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水との混合液で
撹はんしながら選択エッチングする。その後、水素アニ
ール、あるいは表面研磨等の表面処理を施して再び第１
の基板あるいは第２の基板として再投入することができ
た。
【０３６４】（実施例２１）第１の単結晶Ｓｉ基板の表
面からＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入
した。表面の０．２μｍほどは、単結晶が保たれてい
た。この場合、表面にあらかじめＳｉＯ2 層を形成して
おいた方がイオン注入による表面荒れを防ぐという観点
からはよい。
【０３６５】表面に実施例３と同様にフィルムを貼り付
けた後、同様にフィルムをウエハから引き剥がした。
【０３６６】これによって、イオン注入層を境にウエハ
が分離されフィルム側に、ＳｉＯ2層と単結晶Ｓｉ層と
イオン注入層が残った。
【０３６７】その後、フィルム側に残ったイオン注入層
を４９％弗酸と３０％過酸化水素水との混合液で撹はん
しながら選択エッチングした。そうすると、単結晶Ｓｉ
はエッチングされずに残り、単結晶Ｓｉをエッチ・スト
ップの材料として、イオン注入層は選択エッチングさ
れ、完全に除去された。
【０３６８】エッチングにより表出した単結晶Ｓｉ層表
面と別に用意した第２の基板の表面と貼り合わせた。第
２の基板としては、表面に２００ｎｍの酸化膜を形成し
たＳｉ基板と石英基板の２種類を用意した。
【０３６９】その後フィルムを剥がすかまたはエッチン
グで除去することにより第２の基板に０．２μｍの厚み
を持った単結晶Ｓｉ層が形成できた。形成された単結晶
Ｓｉ層の膜厚を面内全面について１００点を測定したと
ころ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。
【０３７０】さらに水素中で熱処理を施した。Ｓｉ基板
の場合は１１００℃−１時間、石英基板の場合は９００
℃−４時間行った。表面粗さを原子間力顕微鏡で評価し
たところ、５μｍ角の領域での平均２乗粗さはおよそ
０．２ｎｍで通常市販されているＳｉウエハと同等であ
った。
【０３７１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０３７２】同時に第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基板あるいは第２の基板として再投入することがで
きた。
【０３７３】（実施例２２）第１の単結晶Ｓｉ基板の表
面からＨ+ を２０ｋｅＶで５×１０16ｃｍ-2イオン注入
した。表面の０．１μｍほどは、単結晶が保たれてい
た。この場合、表面にあらかじめＳｉＯ2 層を形成して
おいた方がイオン注入による表面荒れを防ぐという観点
からはよい。
【０３７４】表面の保護ＳｉＯ2 層を剥離した後、単結
晶Ｓｉ上にＣＶＤ（Chemical VaporDeposition）法によ
り単結晶Ｓｉを０．３μｍエピタキシャル成長した。成
長条件は以下の通りである。
【０３７５】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２０ｎｍのＳｉＯ2層を形成した。なお、この酸化膜は
粘着性のフィルムを貼り付ける場合の保護として設けら
れる。
【０３７６】表面に実施例３と同様にフィルムを貼り付
けた後、実施例３と同様にフィルムをウエハから引き剥
がした。
【０３７７】これによって、イオン注入層を境にウエハ
が分離されフィルム側に、ＳｉＯ2層と単結晶Ｓｉ層と
イオン注入層が残った。
【０３７８】その後、フィルム側に残ったイオン注入層
を４９％弗酸と３０％過酸化水素水との混合液で撹はん
しながら選択エッチングした。そうすると、単結晶Ｓｉ
はエッチングされずに残り、単結晶Ｓｉをエッチ・スト
ップの材料として、イオン注入層は選択エッチングさ
れ、完全に除去された。
【０３７９】エッチングにより表出した単結晶Ｓｉ層表
面と別に用意した石英基板の表面と貼り合わせた。
【０３８０】その後フィルムをエッチングで除去するこ
とにより石英基板に０．２μｍの厚みを持った単結晶Ｓ
ｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面
内全面について１００点を測定したところ、膜厚の均一
性は２０１ｎｍ±６ｎｍであった。
【０３８１】さらに水素中で熱処理を９００℃−４時間
施した。表面粗さを原子間力顕微鏡で評価したところ、
５μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで
通常市販されているＳｉウエハと同等であった。
【０３８２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０３８３】同時に第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基板あるいは第２の基板として再投入することがで
きた。
【０３８４】（実施例２３）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Chemical Vapor Deposition）法により単結晶
Ｓｉを０．３μｍエピタキシャル成長した。成長条件は
以下の通りである。
【０３８５】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ エピタキシャルＳｉ層の表面からＨ+ を４０ｋｅＶで５
×１０16ｃｍ-2イオン注入した。表面の０．２μｍほど
は、単結晶が保たれていた。この場合、表面にあらかじ
めＳｉＯ2 層を形成しておいた方がイオン注入による表
面荒れを防ぐという観点からはよい。
【０３８６】さらに、このエピタキシャルＳｉ層表面に
熱酸化により２０ｎｍのＳｉＯ2層を形成した。なお、
この酸化膜は粘着性のフィルムを貼り付ける場合の保護
として設けられる。
【０３８７】ＳｉＯ2 表面に実施例３と同様にフィルム
を貼り付けた後、実施例３と同様にフィルムをウエハか
ら引き剥がした。
【０３８８】これによって、イオン注入層を境にウエハ
が分離されフィルム側に、ＳｉＯ2層と単結晶Ｓｉ層と
イオン注入層が残った。次いでこれ以降の工程を実施例
２２と同様に行った。
【０３８９】こうして得られた基板の表面粗さを原子間
力顕微鏡で評価したところ、５μｍ角の領域での平均２
乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウ
エハと同等であった。
【０３９０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０３９１】同時に第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基板あるいは第２の基板として再投入することがで
きた。
【０３９２】（実施例２４）第１の単結晶Ｓｉ基板の表
面からＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入
した。表面の０．２μｍほどは、単結晶が保たれてい
た。この場合、表面にあらかじめＳｉＯ2 層を形成して
おいた方がイオン注入による表面荒れを防ぐという観点
からはよい。
【０３９３】表面に実施例３と同様にフィルムを貼り付
けた後、同様にフィルムをウエハから引き剥がした。
【０３９４】これによって、イオン注入層を境にウエハ
が分離されフィルム側に、ＳｉＯ2層と単結晶Ｓｉ層と
イオン注入層がウエハから分離された。
【０３９５】その後、フィルム側に残ったイオン注入層
を４９％弗酸と３０％過酸化水素水との混合液で撹はん
しながら選択エッチングした。そうすると、単結晶Ｓｉ
はエッチングされずに残り、単結晶Ｓｉをエッチ・スト
ップの材料として、イオン注入層は選択エッチングさ
れ、完全に除去された。
【０３９６】フィルムを上記多層膜から剥がした後、表
出したＳｉＯ2 層表面と別に用意したＳｉ基板（第２の
基板）の表面とを貼り合わせた。
【０３９７】これにより、Ｓｉ酸化膜上に０．２μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は２０１ｎｍ±６ｎｍであっ
た。
【０３９８】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５μｍ角の領域での平均２乗粗さはおよそ０．２ｎ
ｍで通常市販されているＳｉウエハと同等であった。
【０３９９】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０４００】酸化膜は、第１基板の表面でなく、第２の
基板表面に形成しても、あるいは、その両者に形成して
も同様の結果が得られた。
【０４０１】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基板あるいは第２の基板として再投入することがで
きた。
【０４０２】（実施例２５）第１の単結晶Ｓｉ基板の表
面からＨ+ を２０ｋｅＶで５×１０16ｃｍ-2イオン注入
した。表面の０．１μｍほどは、単結晶が保たれてい
た。この場合、表面にあらかじめＳｉＯ2 層を形成して
おいた方がイオン注入による表面荒れを防ぐという観点
からはよい。
【０４０３】表面の保護ＳｉＯ2 層を剥離した後、単結
晶Ｓｉ上にＣＶＤ（Chemical VaporDeposition）法によ
り単結晶Ｓｉを０．３μｍエピタキシャル成長した。成
長条件は以下の通りである。
【０４０４】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ2層を形成した。
【０４０５】表面に実施例２で使用したフィルムを貼り
付けた後、同様にフィルムをウエハから引き剥がした。
【０４０６】これによって、イオン注入層を境にウエハ
が分離されフィルム側に、ＳｉＯ2層と単結晶Ｓｉ層と
イオン注入層が残った。次に、これ以降の工程を実施例
２４と同様に行った。
【０４０７】そうしたところ、Ｓｉ酸化膜上に０．２μ
ｍの厚みを持った単結晶Ｓｉ層が形成できた。形成され
た単結晶Ｓｉ層の膜厚を面内全面について１００点を測
定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであ
った。
【０４０８】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０４０９】（実施例２６）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Chemical Vapor Deposition）法により単結晶
Ｓｉを０．３μｍエピタキシャル成長した。成長条件は
以下の通りである。
【０４１０】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ エピタキシャルＳｉ層の表面からＨ+ を４０ｋｅＶで５
×１０16ｃｍ-2イオン注入した。表面の０．２μｍほど
は、単結晶が保たれていた。この場合、表面にあらかじ
めＳｉＯ2 層を形成しておいた方がイオン注入による表
面荒れを防ぐという観点からはよい。
【０４１１】さらに、このエピタキシャルＳｉ層表面に
熱酸化により２００ｎｍのＳｉＯ2層を形成した。
【０４１２】表面に実施例２と同様にフィルムを貼り付
けた後、同様にフィルムをウエハから引き剥がした。
【０４１３】これによって、イオン注入層を境にウエハ
が分離されフィルム側に、ＳｉＯ2層と単結晶Ｓｉ層と
イオン注入層が残った。次にこれ以降の工程を実施例２
４と同様に行った。
【０４１４】これにより、Ｓｉ酸化膜上に０．２μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は２０１ｎｍ±６ｎｍであっ
た。
【０４１５】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５μｍ角の領域での平均２乗粗さはおよそ０．２ｎ
ｍで通常市販されているＳｉウエハと同等であった。
【０４１６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０４１７】（実施例２７）本実施例では図１５に示す
プロセスにより単結晶シリコン層をテフゼルフィルム
（デュポン社製 透明フィルム）に転写して太陽電池を
形成した例を示す。
【０４１８】５００μｍ厚の単結晶シリコンウエハの表
面にＢＣｌ3 を熱拡散源として１２００℃の温度でＢの
熱拡散を行ってｐ+ 層を形成し、３μｍ程度の拡散層を
得た（図１５（ａ））。次にＨＦ溶液中で表８の条件で
陽極化成を行い、ウエハ上に多孔質シリコン層を形成し
た（図１５（ｂ））。即ち、最初５ｍＡ／ｃｍ2 の低電
流で２．５分化成した後、ゆっくりと電流レベルを上げ
て行き、３０秒で３０ｍＡ／ｃｍ2 に達したところで化
成を終えた。
【０４１９】
【表８】 多孔質シリコン層表面に通常の熱ＣＶＤ装置により表９
の形成条件でエピタキシャル成長を行いシリコン層（単
結晶）の膜厚を３０μｍとした。
【０４２０】
【表９】 このとき、成長の初期に数百ｐｐｍ程度のＢ2 Ｈ6 を添
加してｐ+ 層を１μｍ形成した後、続けてＢ2 Ｈ6 の量
を０．数ｐｐｍ〜数ｐｐｍ程度として成長シリコン層を
ｐ-型にするとともに、さらに成長の終わりでＢ2 Ｈ6
に代えてＰＨ3を数百ｐｐｍ程度添加してｎ+ 層を０．
２μｍ形成して接合を形成した（図１５（ｃ））。
【０４２１】成長終了後にｎ+ 層の上にＥＢ（Electron
Beam）蒸着によりＩＴＯ透明導電膜（８２ｎｍ）／集
電電極（Ｔｉ／Ｐｄ／Ａｇ（４００ｎｍ／２００ｎｍ／
１μｍ））を形成して予め太陽電池構造を作製した後
（図１５（ｄ））、厚さ８０μｍのテフゼルフィルムの
片面に透明の接着剤を１０〜３０μｍ厚で塗り、この面
を上述のウエハの透明導電膜／集電電極面に密着させて
貼り合わせた（図１５（ｅ））。
【０４２２】充分接着剤が硬化したところで、固着した
テフゼルフィルムとウエハに対して、ウエハの接着して
いない側の面を真空チャック（図示せず）で固定してお
き、テフゼルフィルムの一方の端から力を作用させ、テ
フゼルフィルムの可撓性を利用してウエハのエッジから
両者を徐々に引き剥がしてpeelingを行う。このように
してシリコン層をウエハから剥離してテフゼルフィルム
上に転写させた（図１５（ｆ））。
【０４２３】シリコンウエハから剥離したシリコン層上
に残っている多孔質層を、弗酸と過酸化水素水および純
水との混合液で撹拌しながら選択エッチングした。シリ
コン層はエッチングされずに残り、多孔質層のみが完全
に除去された。
【０４２４】得られたテフゼルフィルム上のシリコン層
の裏面にスパッタ法によりＡｌを０．１μｍ付けて裏面
電極とした（図１５（ｇ））。
【０４２５】このようにして得られたテフゼル上薄膜単
結晶シリコン太陽電池について、テフゼルフィルム側か
らＡＭ１．５（１００ｍＷ／ｃｍ2 ）光照射したときの
Ｉ−Ｖ特性について測定したところ、セル面積６ｃｍ2
で開放電圧０．５９Ｖ、短絡光電流３４ｍＡ／ｃｍ2 、
曲線因子０．７９となり、エネルギー変換効率１５．８
％を得た。
【０４２６】また、剥離後のシリコンウエハ上に残存す
る多孔質層についても上述と同様にしてエッチングによ
り除去し、平滑な面を出した（図１５（ｈ））。こうし
て得られた再生ウエハを用いて上述の工程を繰り返すこ
とにより高品質な半導体層を有する薄膜単結晶太陽電池
が複数個得られた。
【０４２７】（実施例２８）本実施例では図１６に示す
プロセスにより単結晶シリコン層を一旦樹脂フィルムに
転写した後、再度シリコン層を第２の基体上に転写して
太陽電池を形成する例について示す。
【０４２８】５００μｍ厚の単結晶シリコンウエハの表
面にＢＣｌ3 を熱拡散源として１２００℃の温度でＢの
熱拡散を行ってｐ+ 層を形成し、３μｍ程度の拡散層を
得た（図１６（ａ））。次にＨＦ溶液中で表１０の条件
で陽極化成を行い、ウエハ上に多孔質シリコン層を形成
した（図１６（ｂ））。即ち、最初５ｍＡ／ｃｍ2 の低
電流で２．５分化成した後、ゆっくりと電流レベルを上
げて行き、３０秒で３０ｍＡ／ｃｍ2 に達したところで
化成を終えた。
【０４２９】
【表１０】 多孔質シリコン層表面に通常の熱ＣＶＤ装置により表１
１の形成条件でエピタキシャル成長を行いシリコン層
（単結晶）の膜厚を４０μｍとした。
【０４３０】
【表１１】 このとき、成長の初期に数百ｐｐｍ程度のＢ2 Ｈ6 を添
加してｐ+ 層を１μｍ形成した後、続けてＢ2 Ｈ6 の量
を０．数ｐｐｍ〜数ｐｐｍ程度として成長シリコン層を
ｐ-型にするとともに、さらに成長の終わりでＢ2 Ｈ6
に代えてＰＨ3を数百ｐｐｍ程度添加してｎ+ 層を０．
２μｍ形成して接合を形成した（図１６（ｃ））。
【０４３１】厚さ９０μｍのＵＶ硬化型粘着フィルムの
粘着面を、上述のウエハのｎ+層に密着させて貼り合わ
せた（図１６（ｄ））。
【０４３２】固着した粘着フィルムとウエハに対して、
ウエハの接着していない側の面を真空チャック（図示せ
ず）で固定しておき、粘着フィルムの一方の端から力を
作用させ、粘着フィルムの可撓性を利用してウエハのエ
ッジから両者を徐々に引き剥がしてpeelingを行う。こ
のようにしてシリコン層をウエハから剥離して粘着フィ
ルム上に転写させた（図１６（ｅ））。
【０４３３】シリコンウエハから剥離したシリコン層上
に残っている多孔質層を、弗酸と過酸化水素水および純
水との混合液で撹拌しながら選択エッチングした。シリ
コン層はエッチングされずに残り、多孔質層のみが完全
に除去された。
【０４３４】得られた粘着フィルム上のシリコン層の裏
面にスパッタ法によりＡｇを０．１μｍ付けて裏面電極
とした（図１６（ｆ））。錫／鉛半田を盛ったＳＵＳ製
のバッキングプレートを上述のシリコン層の裏面電極面
に接触させて、この状態で熱を加えて半田を溶かしてバ
ッキングプレートとシリコン層を固着させた（図１６
（ｇ））。
【０４３５】最後にシリコン層の表面に付いている粘着
フィルムに紫外線を照射して粘着性を低くしてシリコン
層から剥がした後、ｎ+層の上にＥＢ（Electron Beam）
蒸着によりＩＴＯ透明導電膜（８２ｎｍ）／集電電極
（Ｔｉ／Ｐｄ／Ａｇ（４００ｎｍ／２００ｎｍ／１μ
ｍ））を形成した（図１６（ｈ））。
【０４３６】このようにして２回転写により得られた薄
膜単結晶シリコン太陽電池について、ＡＭ１．５（１０
０ｍＷ／ｃｍ2 ）光照射下のＩ−Ｖ特性について測定し
たところ、セル面積６ｃｍ2 で開放電圧０．６Ｖ、短絡
光電流３４ｍＡ／ｃｍ2 、曲線因子０．７８となり、エ
ネルギー変換効率１５．９％を得た。
【０４３７】また、剥離後のシリコンウエハ上に残存す
る多孔質層についても上述と同様にしてエッチングによ
り除去し、平滑な面を出した（図１６（ｉ））。こうし
て得られた再生ウエハを用いて上述の工程を繰り返すこ
とにより高品質な半導体層を有する薄膜単結晶太陽電池
が複数個得られた。
【０４３８】（実施例２９）本実施例では図１２に示す
プロセスにより金属級シリコン基板上に形成したシリコ
ン層をポリイミドフィルムに転写して太陽電池を形成し
た例を示す。
【０４３９】なお、金属級シリコンとは不純物濃度が１
ｐｐｍ〜２％程度の範囲含まれるシリコンをいう。
【０４４０】純度９８％の金属級シリコンを原料として
ＣＺ（Czochralski）法によりインゴットを引き上げ、
０．５ｍｍ厚のウエハ状にスライスし、表面を鏡面研磨
して金属級シリコン基板を作製した。作製した金属級シ
リコン基板の表面付近の元素分析を行ったところ、表１
２の結果を得た。
【０４４１】
【表１２】 また、金属級シリコン基板の結晶粒径は数ｍｍ〜数ｃｍ
であり、比抵抗は０．０５Ω・ｃｍ（ｐ型）であった
（図１２（ａ））。
【０４４２】次にＨＦ溶液中で表１３の条件で陽極化成
を行い、金属級シリコン上に多孔質シリコン層を形成し
た（図１２（ｂ））。即ち、最初２ｍＡ／ｃｍ2 の低電
流で２分化成した後、ゆっくりと電流レベルを上げて行
き、１分で２５ｍＡ／ｃｍ2に達し、さらにこの電流レ
ベルで６秒保持したところで化成を終えた。
【０４４３】
【表１３】 多孔質シリコン層表面に通常の熱ＣＶＤ装置により表１
４の形成条件で結晶成長を行いシリコン層（多結晶）の
膜厚を３０μｍとした。
【０４４４】このとき、成長中に微量のＢ2Ｈ6 （０．
数ｐｐｍ〜数ｐｐｍ程度）を添加して成長シリコン層を
ｐ- 型にするとともに、成長の終わりでＢ2Ｈ6 の量を
増大させて（数百ｐｐｍ程度）ｐ+ 層を形成した（図１
２（ｃ）、（ｄ））。
【０４４５】
【表１４】 厚さ５０μｍのポリイミドフィルムの片面にスクリーン
印刷により銅ペーストを１０〜３０μｍ厚で塗り、この
面を上述の金属級シリコン基板のｐ+ シリコン層面に密
着させて貼り合わせた。
【０４４６】この状態でオーブンに入れて３６０℃、２
０分の条件で銅ペーストの焼成を行うとともにポリイミ
ドフィルムとウエハとを固着させた（図１２（ｅ））。
【０４４７】固着したポリイミドフィルムとウエハに対
して、ウエハの接着していない側の面を真空チャック
（図示せず）で固定しておき、ポリイミドフィルムの一
方の端から力を作用させ、ポリイミドフィルムの可撓性
を利用してウエハのエッジから両者を徐々に引き剥がし
てpeelingを行う。このようにしてシリコン層を金属級
シリコン基板から剥離してポリイミドフィルム上に転写
させた（図１２（ｆ））。
【０４４８】金属級シリコン基板から剥離したシリコン
層上に残っている多孔質層を、弗酸と過酸化水素水およ
び純水との混合液で撹拌しながら選択エッチングした。
シリコン層はエッチングされずに残り、多孔質層のみが
完全に除去された。
【０４４９】透過電子顕微鏡による断面観察の結果、シ
リコン層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
【０４５０】得られたポリイミドフィルム上のシリコン
層の表面を弗酸／硝酸系のエッチング液でエッチングし
て清浄化を行った後、シリコン層の上に通常のプラズマ
ＣＶＤ装置により、前述した表３に示す条件でｎ型μｃ
−Ｓｉ層を２００Å堆積させた（図１２（ｇ））。
【０４５１】最後にμｃ−Ｓｉ層の上にＥＢ蒸着により
ＩＴＯ透明導電膜（８２ｎｍ）／集電電極（Ｔｉ／Ｐｄ
／Ａｇ（４００ｎｍ／２００ｎｍ／１μｍ））を形成し
て太陽電池とした（図１２（ｈ））。
【０４５２】このようにして得られたポリイミド上薄膜
多結晶シリコン太陽電池についてＡＭ１．５（１００ｍ
Ｗ／ｃｍ2 ）光照射下でのＩ−Ｖ特性について測定した
ところ、セル面積６ｃｍ2 で開放電圧０．５７Ｖ、短絡
光電流３２ｍＡ／ｃｍ2 、曲線因子０．７７となり、エ
ネルギー変換効率１４％を得た。
【０４５３】また、剥離後のシリコンウエハ上に残存す
る多孔質層についても上述と同様にしてエッチングによ
り除去し、平滑な面を出した（図１２（ｉ））。こうし
て得られた再生ウエハを用いて上述の工程を繰り返すこ
とにより高品質な半導体層を有する薄膜多結晶太陽電池
が複数個得られた。
【０４５４】（実施例３０）第１の単結晶Ｓｉ基板の表
面層をＨＦ溶液中において陽極化成を行った。
【０４５５】陽極化成条件は以下の通りであった。
【０４５６】 電流密度：７（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：４（ｍｉｎ） 多孔質Ｓｉの厚み：４．５（μｍ） さらに、 電流密度：３０（ｍＡ・ｃｍ-2） 陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：
１ 時間：１（ｍｉｎ） 多孔質Ｓｉの厚み：〜４（μｍ） この陽極化成により、３０（ｍＡ・ｃｍ-2）による多孔
質Ｓｉ層の多孔度（porosity）は大きくなり、構造的に
脆弱な層が形成された。
【０４５７】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。
【０４５８】この熱処理は、あらかじめ低い温度で熱処
理を行い孔の側壁に薄い酸化膜（多孔質層としての単結
晶性は維持されている）を形成して孔の再配列を防止
し、多孔質層の構造を安定化させるためのものである。
【０４５９】次いで、この基板の多孔質層が形成された
側の最表面を１．２５％のＨＦ溶液に浸して最表面に形
成された薄い酸化膜を除去した。こうして得られた基板
に今度は、Ｈ2 を２３０ｌ／ｍｉｎ流しながら１０５０
℃、７６０Ｔｏｒｒの条件で１分間の熱処理を施すと共
に、さらにＳｉＨ4 を５０ｓｃｃｍ添加した条件で５分
間の熱処理を施した。
【０４６０】これは、シリコン原子を含有する原料ガス
を微量、成膜チャンバー内に流すことで非常にゆっくり
とした速度でシリコン膜を形成し、多孔質シリコン層の
孔の最表面を閉塞させるためのものである。
【０４６１】次いで、多孔質Ｓｉ上にＣＶＤ（Chemical
Vapor Deposition）法により単結晶Ｓｉを０．３μｍ
エピタキシャル成長した。成長条件は以下の通りであ
る。
【０４６２】 ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2 ガス流量：０．５／１８０ ｌ／ｍｉｎ ガス圧力：８０Ｔｏｒｒ 温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ2層を形成した。
【０４６３】ＳｉＯ2 表面に実施例８と同様にフィルム
を貼り付けた後、フィルムをウエハから引き剥がした。
【０４６４】これによって、下層の脆弱な多孔質Ｓｉを
境にウエハが分離されフィルム側に、ＳｉＯ2 層とエピ
タキシャル層と多孔質Ｓｉ層が残った。
【０４６５】次いでこれ以降の工程は、実施例８と同様
に行った。
【０４６６】これにより、Ｓｉ酸化膜上に０．２μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は２０１ｎｍ±６ｎｍであっ
た。
【０４６７】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５μｍ角の領域での平均２乗粗さはおよそ０．２ｎ
ｍで通常市販されているＳｉウエハと同等であった。
【０４６８】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０４６９】
【発明の効果】以上説明したように、本発明によれば、
非多孔質半導体層を分離した第１の基板に残留する多孔
質層を除去することにより得られる基板を、再度第１の
基板の原材料として利用することができる。この基板の
再利用については、多孔質半導体層を有して構成される
基板について、多孔質層を基板から分離する態様の場合
にも、同様に残留する多孔質層を除去することにより得
られる基板を、再度基板の原材料として利用することが
できる。
【０４７０】本発明の半導体部材の製造方法において
は、多孔質半導体層の有する脆弱性を利用して基板を分
離できる。更に本発明においては、フィルムを基板に貼
りつけ、フィルムを基板から剥がす方向の力をフィルム
に加えることにより、基板を多孔質層において分離でき
る。この場合、フィルムを基板のエッジから徐々に引き
剥がすと、引き剥がす力が、フィルムの引き剥がし部先
端に中心的にかかるため基板の分離が容易なものとな
る。
【０４７１】従来のウエハ同士を貼り合わせたものを単
純に機械的に分離する手法においては、ウエハが割れて
しまうことがあったが、本発明の方法では、ウエハ割れ
はほとんど皆無となる。
【０４７２】また本発明によれば、単に多孔質層の脆弱
性を利用して分離を行うため、熱処理による気泡の凝集
等の複雑な物理現象を考慮に入れ最適化する必要はな
く、いたって単純な方法でかつ効果的な方法で基板を分
割することが可能になる。
【０４７３】また、本発明によれば、基板を分離して、
フィルム上に前記基板を構成した一部の層を移設（tran
sfer）できるため、種々の用途に適用した応用が可能と
なる。
【０４７４】本発明の半導体部材の製造方法によれば、
基板を再生して繰り返し使用することで材料の有効利用
化が図られ、その結果、安価なＳＯＩ基板、太陽電池等
の半導体部材を提供することができる。
【図面の簡単な説明】
【図１】本発明の方法を説明するための模式的断面図で
ある。
【図２】本発明の方法を説明するための模式的断面図で
ある。
【図３】本発明の方法を説明するための模式的断面図で
ある。
【図４】本発明の方法を説明するための模式的断面図で
ある。
【図５】本発明の方法を説明するための模式的断面図で
ある。
【図６】本発明の方法を説明するための模式的断面図で
ある。
【図７】本発明の方法を説明するための模式的断面図で
ある。
【図８】本発明の方法を説明するための模式的断面図で
ある。
【図９】本発明の方法を説明するための模式的断面図で
ある。
【図１０】本発明の方法を説明するための模式的断面図
である。
【図１１】本発明の方法を太陽電池の製造方法に適用し
て得られる太陽電池の構造を示した概略断面図である。
【図１２】本発明の方法を太陽電池の製造方法に適用す
る場合の説明図である。
【図１３】本発明の方法を太陽電池の製造方法に適用す
る場合の説明図である。
【図１４】図１３で説明した方法によって多孔質層上に
形成されたＧａＡｓ／ＡｌＧａＡｓ薄膜太陽電池の構造
を示した概略断面図である。
【図１５】本発明を太陽電池の製造方法に適用した場合
の説明図である。
【図１６】本発明を太陽電池の製造方法に適用した場合
の説明図である。
【図１７】従来の方法を説明する為の説明図である。
【図１８】従来の方法を説明する為の説明図である。
【符号の説明】
１０１，２０１，３０１，４０１，５０１，６０１，７
０１，８０１ Ｓｉ基板 １０２，２０２，４０２，８０２，８０３ 多孔質層 １０３，２０４，３０４，４０５，５０５，６０６，７
０５，８０８，８０９薄膜フィルム ２０３，３０３，４０３，５０３，６０３，６０４，７
０２，８０４，８０５非多孔質層（非多孔質薄膜） ３０２，５０２，６０２，７０４ イオン注入層 ４０４，５０４，６０５，７０３，８０６，８０７ 絶
縁層 ４０６，５０６，６０７，７０６，８１０，８１１ 第
２の基板 １２０１，１３０１，１４０１，１５０１，１６０１
結晶基板 １２０２，１２０２ａ，１２０２ｂ，１３０２，１３０
２ａ，１３０２ｂ，１４０２，１５０２，１５０２ａ，
１５０２ｂ，１６０２，１６０２ａ，１６０２ｂ 多孔
質層 １１０３，１２０３，１３０３，１５０３，１６０３
活性層 １１０４，１２０４，１３０４，１５０４，１６０４
ｐ+ 層（またはｎ+ 層） １１０６，１２０６，１３０６，１５０６，１６０６
ｎ+ 層（またはｐ+ 層） １１０７，１２０７，１３０７，１５０８，１６１１
反射防止層（透明導電層） １１０８，１２０８，１３０８，１５０９，１６１２
集電電極 １１０９，１２０９，１３０９，１５１０，１６０８
裏面電極 １４０３ ｎ+ ＧａＡｓ １４０４ ｎ+ Ａｌx Ｇａ1-x Ａｓ １４０５ ｎ Ａｌ0.37Ｇａ0.63Ａｓ １４０６ ｐ Ａｌ0.37Ｇａ0.63Ａｓ １４０７ ｐ+ Ａｌx Ｇａ1-x Ａｓ １４０８ ｐ Ａｌ0.37Ｇａ0.63Ａｓ １４０９ ｎ+ Ａｌx Ｇａ1-x Ａｓ １４１０ ｎ Ａｌ0.37Ｇａ0.63Ａｓ １４１１ ｎ+ Ａｌ0.9 Ｇａ0.1 Ａｓ １４１２ ｎＧａＡｓ １４１３ ｐＧａＡｓ １５０６ 透明フィルム １５０７ 接着層 １６０６ ＵＶ硬化型フィルム １６０７ 粘着層
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 31/04 Ｘ (72)発明者 米原 隆夫 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内

Claims (78)

    【特許請求の範囲】
  1. 【請求項１】 多孔質半導体層を有して構成される基板
    上にフィルムを貼り付ける工程、前記フィルムを前記基
    板から剥がす方向の力を前記フィルムに加えることによ
    り前記基板を前記多孔質層において分離する工程、を有
    することを特徴とする半導体部材の製造方法。
  2. 【請求項２】 前記フィルムは、樹脂性フィルムで構成
    される請求項１に記載の半導体部材の製造方法。
  3. 【請求項３】 前記フィルムは、導電性フィルムで構成
    される請求項１に記載の半導体部材の製造方法。
  4. 【請求項４】 前記フィルムは、粘着性のものである請
    求項１に記載の半導体部材の製造方法。
  5. 【請求項５】 前記フィルムを接着剤を介して前記基板
    に貼り付ける請求項１に記載の半導体部材の製造方法。
  6. 【請求項６】 前記フィルムの厚さは、５ミクロン〜３
    ｃｍの範囲にある請求項１に記載の半導体部材の製造方
    法。
  7. 【請求項７】 前記フィルムの厚さは、１０ミクロン〜
    １ｃｍの範囲にある請求項６に記載の半導体部材の製造
    方法。
  8. 【請求項８】 前記基板は、単結晶シリコン基板を部分
    的に多孔質化して構成される請求項１に記載の半導体部
    材の製造方法。
  9. 【請求項９】 前記多孔質化は、陽極化成によってなさ
    れる請求項８に記載の半導体部材の製造方法。
  10. 【請求項１０】 前記分離後に前記基板側に残留する多
    孔質層を除去して得られる基板に、多孔質半導体層を形
    成し、前記基板として再度前記フィルムを貼り付ける請
    求項１に記載の半導体部材の製造方法。
  11. 【請求項１１】 請求項１〜１０のいずれかの請求項に
    記載の製造方法で製造された半導体部材。
  12. 【請求項１２】 多孔質半導体層と、非多孔質半導体層
    と、を有して構成される第１の基板上にフィルムを貼り
    付ける工程、及び前記フィルムを前記第１の基板から剥
    がす方向の力を前記フィルムに加えることにより前記非
    多孔質半導体層を前記多孔質層において前記第１の基板
    より分離する工程、を有することを特徴とする半導体部
    材の製造方法。
  13. 【請求項１３】 前記フィルムは、樹脂性フィルムで構
    成される請求項１２に記載の半導体部材の製造方法。
  14. 【請求項１４】 前記フィルムは、導電性フィルムで構
    成される請求項１２に記載の半導体部材の製造方法。
  15. 【請求項１５】 前記フィルムは、粘着性のものである
    請求項１２に記載の半導体部材の製造方法。
  16. 【請求項１６】 前記フィルムを接着剤を介して前記基
    板に貼り付ける請求項１２に記載の半導体部材の製造方
    法。
  17. 【請求項１７】 前記フィルムの厚さは、５ミクロン〜
    ３ｃｍの範囲にある請求項１２に記載の半導体部材の製
    造方法。
  18. 【請求項１８】 前記フィルムの厚さは、１０ミクロン
    〜１ｃｍの範囲にある請求項１７に記載の半導体部材の
    製造方法。
  19. 【請求項１９】 前記第１の基板をシリコン基板を用い
    て構成する請求項１２に記載の半導体部材の製造方法。
  20. 【請求項２０】 前記シリコン基板に単結晶シリコン基
    板を用いる請求項１９に記載の半導体部材の製造方法。
  21. 【請求項２１】 前記第１の基板を前記単結晶シリコン
    基板を部分的に多孔質化して前記多孔質半導体層を形成
    し、該多孔質半導体層上に前記非多孔質半導体層を形成
    して構成する請求項２０に記載の半導体部材の製造方
    法。
  22. 【請求項２２】 前記非多孔質半導体層を、シリコンで
    構成する請求項２１に記載の半導体部材の製造方法。
  23. 【請求項２３】 前記非多孔質半導体層を、化合物半導
    体で構成する請求項２１に記載の半導体部材の製造方
    法。
  24. 【請求項２４】 前記非多孔質半導体層を、エピタキシ
    ャル成長させる請求項２１に記載の半導体部材の製造方
    法。
  25. 【請求項２５】 前記第１の基板を、前記単結晶シリコ
    ン基板にイオン注入を行い、イオン注入表面の非多孔質
    性を維持しながら内部に多孔質層を形成して構成する請
    求項２０に記載の半導体部材の製造方法。
  26. 【請求項２６】 前記イオンは、希ガス、水素、窒素か
    ら選択される請求項２５に記載の半導体部材の製造方
    法。
  27. 【請求項２７】 前記単結晶シリコン基板の表面に絶縁
    層を形成しておき、該絶縁層側から前記イオン注入を行
    う請求項２５に記載の半導体部材の製造方法。
  28. 【請求項２８】 前記多孔質化は、陽極化成によってな
    される請求項１２に記載の半導体部材の製造方法。
  29. 【請求項２９】 前記陽極化成時に電流密度を変化さ
    せ、前記多孔質層の多孔度を変化させて、多層構造の多
    孔質層を形成する請求項２８に記載の半導体部材の製造
    方法。
  30. 【請求項３０】 太陽電池の製造方法に適用される請求
    項１２に記載の半導体部材の製造方法。
  31. 【請求項３１】 シリコン基板を部分的に多孔質化して
    前記多孔質半導体層を形成し、該多孔質半導体層上に前
    記非多孔質半導体層を形成して、前記第１の基板を用意
    する工程、前記非多孔質半導体層の表面に前記フィルム
    を貼り付ける工程、前記フィルムを前記第１の基板から
    剥がす方向の力を前記フィルムに加えることにより前記
    非多孔質半導体層を前記第１の基板より分離する工程、
    を有する請求項３０に記載の半導体部材の製造方法。
  32. 【請求項３２】 前記分離工程の後、前記第１の基板側
    に残留する多孔質半導体層を除去して得られる基板を、
    前記第１の基板の原材料として再利用する請求項３１に
    記載の半導体部材の製造方法。
  33. 【請求項３３】 前記分離工程の後、前記フィルム側に
    残留する多孔質半導体層を除去することで表出する前記
    非多孔質半導体層上に半導体接合を形成する請求項３１
    に記載の半導体部材の製造方法。
  34. 【請求項３４】 前記多孔質半導体層上に前記非多孔質
    半導体層を形成する工程の際に半導体接合を形成する請
    求項３１に記載の半導体部材の製造方法。
  35. 【請求項３５】 前記多孔質化の際に前記シリコン基板
    の表裏二面の多孔質化を行い、これに続く工程を該二面
    に行う請求項３１に記載の半導体部材の製造方法。
  36. 【請求項３６】 前記シリコン基板は、単結晶シリコン
    から成る請求項３１に記載の半導体部材の製造方法。
  37. 【請求項３７】 前記シリコン基板は、多結晶シリコン
    から成る請求項３１に記載の半導体部材の製造方法。
  38. 【請求項３８】 前記シリコン基板は、金属級シリコン
    から成る請求項３１に記載の半導体部材の製造方法。
  39. 【請求項３９】 前記非多孔質半導体層としてシリコン
    を用いる請求項３１に記載の半導体部材の製造方法。
  40. 【請求項４０】 前記非多孔質半導体層として化合物半
    導体を用いる請求項３１に記載の半導体部材の製造方
    法。
  41. 【請求項４１】 前記フィルムに耐熱性フィルムを用い
    る請求項３１に記載の半導体部材の製造方法。
  42. 【請求項４２】 前記耐熱性フィルムの耐熱性は、４０
    ０℃以下である請求項４１に記載の半導体部材の製造方
    法。
  43. 【請求項４３】 前記耐熱性フィルムに高分子フィルム
    を用いる請求項３１に記載の半導体部材の製造方法。
  44. 【請求項４４】 前記フィルムを貼り付ける際、導電性
    ペーストを前記非多孔質半導体層と前記フィルムの間に
    配する請求項３１に記載の半導体部材の製造方法。
  45. 【請求項４５】 前記導電性ペーストを焼成する請求項
    ４４に記載の半導体部材の製造方法。
  46. 【請求項４６】 請求項１２〜４５のいずれかの請求項
    に記載の製造方法で製造された半導体部材。
  47. 【請求項４７】 多孔質半導体層と、非多孔質半導体層
    と、を有して構成される第１の基板上にフィルムを貼り
    付ける工程、前記フィルムを前記第１の基板から剥がす
    方向の力を前記フィルムに加えることにより前記非多孔
    質半導体層を前記多孔質層において前記第１の基板より
    分離する工程、及び分離された前記非多孔質半導体層を
    第２の基板に貼り合わせる工程、を有することを特徴と
    する半導体部材の製造方法。
  48. 【請求項４８】 前記フィルムは、樹脂性フィルムで構
    成される請求項４７に記載の半導体部材の製造方法。
  49. 【請求項４９】 前記フィルムは、導電性フィルムで構
    成される請求項４７に記載の半導体部材の製造方法。
  50. 【請求項５０】 前記フィルムは、粘着性のものである
    請求項４７に記載の半導体部材の製造方法。
  51. 【請求項５１】 前記フィルムを接着剤を介して前記基
    板に貼り付ける請求項４７に記載の半導体部材の製造方
    法。
  52. 【請求項５２】 前記フィルムの厚さは、５ミクロン〜
    ３ｃｍの範囲にある請求項４７に記載の半導体部材の製
    造方法。
  53. 【請求項５３】 前記フィルムの厚さは、１０ミクロン
    〜１ｃｍの範囲にある請求項５２に記載の半導体部材の
    製造方法。
  54. 【請求項５４】 前記第１の基板をシリコン基板を用い
    て構成する請求項４７に記載の半導体部材の製造方法。
  55. 【請求項５５】 前記シリコン基板に単結晶シリコン基
    板を用いる請求項５４に記載の半導体部材の製造方法。
  56. 【請求項５６】 前記第１の基板を前記単結晶シリコン
    基板を部分的に多孔質化して前記多孔質半導体層を形成
    し、該多孔質半導体層上に前記非多孔質半導体層を形成
    して構成する請求項５５に記載の半導体部材の製造方
    法。
  57. 【請求項５７】 前記非多孔質半導体層を、シリコンで
    構成する請求項５６に記載の半導体部材の製造方法。
  58. 【請求項５８】 前記非多孔質半導体層を、化合物半導
    体で構成する請求項５６に記載の半導体部材の製造方
    法。
  59. 【請求項５９】 前記非多孔質半導体層を、エピタキシ
    ャル成長させる請求項５６に記載の半導体部材の製造方
    法。
  60. 【請求項６０】 前記非多孔質半導体層表面に絶縁層を
    形成し、前記フィルムを該絶縁層表面に貼り付ける請求
    項５６に記載の半導体部材の製造方法。
  61. 【請求項６１】 前記第１の基板を、前記単結晶シリコ
    ン基板にイオン注入を行い、イオン注入表面の非多孔質
    性を維持しながら内部に多孔質層を形成して構成する請
    求項５５に記載の半導体部材の製造方法。
  62. 【請求項６２】 前記イオンは、希ガス、水素、窒素か
    ら選択される請求項６１に記載の半導体部材の製造方
    法。
  63. 【請求項６３】 前記単結晶シリコン基板の表面に絶縁
    層を形成しておき、該絶縁層側から前記イオン注入を行
    う請求項６１に記載の半導体部材の製造方法。
  64. 【請求項６４】 前記絶縁層に前記フィルムを貼り付け
    る請求項６３に記載の半導体部材の製造方法。
  65. 【請求項６５】 前記第２の基板としてシリコン基板を
    使用する請求項４７に記載の半導体部材の製造方法。
  66. 【請求項６６】 前記第２の基板として表面に絶縁層を
    形成したシリコン基板を使用する請求項６５に記載の半
    導体部材の製造方法。
  67. 【請求項６７】 前記第２の基板として光透過性基板を
    使用する請求項４７に記載の半導体部材の製造方法。
  68. 【請求項６８】 前記分離工程の後、分離された前記フ
    ィルム上の前記非多孔質半導体層を別の支持部材に貼り
    付け、該貼り付けた状態で前記第２の基板との貼り合わ
    せ工程を行う請求項４７に記載の半導体部材の製造方
    法。
  69. 【請求項６９】 前記支持部材には、前記分離された前
    記フィルム上の前記非多孔質半導体層表面に残留する多
    孔質層を除去することで表出する前記非多孔質半導体層
    を貼り合わせる請求項６８に記載の半導体部材の製造方
    法。
  70. 【請求項７０】 前記支持部材には、前記分離された前
    記フィルム上の前記非多孔質半導体層表面に残留する多
    孔質層を貼り合わせる請求項６８に記載の半導体部材の
    製造方法。
  71. 【請求項７１】 前記非多孔質半導体層を前記第２の基
    板と貼り合わせた後、前記支持部材を除去する請求項６
    ８に記載の半導体部材の製造方法。
  72. 【請求項７２】 前記非多孔質半導体層を前記第２の基
    板に貼り合わせる工程の後、前記フィルムを除去する請
    求項４７に記載の半導体部材の製造方法。
  73. 【請求項７３】 前記多孔質化は、陽極化成によってな
    される請求項５６に記載の半導体部材の製造方法。
  74. 【請求項７４】 前記陽極化成時に電流密度を変化さ
    せ、前記多孔質層の多孔度を変化させて、多層構造の多
    孔質層を形成する請求項７３に記載の半導体部材の製造
    方法。
  75. 【請求項７５】 前記多孔質化の際に前記シリコン基板
    の表裏二面の多孔質化を行い、これに続く工程を該二面
    に行う請求項５６に記載の半導体部材の製造方法。
  76. 【請求項７６】 前記分離工程の後、前記第１の基板側
    に残留する多孔質半導体層を除去して得られる基板を、
    前記第１の基板の原材料として再利用する請求項４７に
    記載の半導体部材の製造方法。
  77. 【請求項７７】 前記分離工程の後、前記第１の基板側
    に残留する多孔質半導体層を除去して得られる基板を、
    前記第２の基板の原材料として再利用する請求項４７に
    記載の半導体部材の製造方法。
  78. 【請求項７８】 請求項４７〜７７のいずれかの請求項
    に記載の製造方法で製造された半導体部材。
JP34640897A 1996-12-18 1997-12-16 半導体部材の製造方法 Expired - Fee Related JP3962465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34640897A JP3962465B2 (ja) 1996-12-18 1997-12-16 半導体部材の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP35434296 1996-12-18
JP8-354342 1996-12-18
JP34640897A JP3962465B2 (ja) 1996-12-18 1997-12-16 半導体部材の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004314042A Division JP3927977B2 (ja) 1996-12-18 2004-10-28 半導体部材の製造方法

Publications (2)

Publication Number Publication Date
JPH10233352A true JPH10233352A (ja) 1998-09-02
JP3962465B2 JP3962465B2 (ja) 2007-08-22

Family

ID=26578269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34640897A Expired - Fee Related JP3962465B2 (ja) 1996-12-18 1997-12-16 半導体部材の製造方法

Country Status (1)

Country Link
JP (1) JP3962465B2 (ja)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326279B1 (en) 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
JP2002217390A (ja) * 2001-01-23 2002-08-02 Seiko Epson Corp 積層体の製造方法、半導体装置の製造方法及び半導体装置
US6468923B1 (en) 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
JP2003504845A (ja) * 1999-06-30 2003-02-04 コミツサリア タ レネルジー アトミーク 薄膜の製造方法、およびかくして得られた膜構造物
US6653205B2 (en) 1999-12-08 2003-11-25 Canon Kabushiki Kaisha Composite member separating method, thin film manufacturing method, and composite member separating apparatus
US6656271B2 (en) 1998-12-04 2003-12-02 Canon Kabushiki Kaisha Method of manufacturing semiconductor wafer method of using and utilizing the same
JP2004519093A (ja) * 2000-11-27 2004-06-24 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板
JP2004228374A (ja) * 2003-01-23 2004-08-12 Seiko Epson Corp デバイスの製造方法とデバイス、電気光学装置、及び電子機器
JP2004260170A (ja) * 2003-02-27 2004-09-16 Sharp Corp 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法
JP2005311307A (ja) * 2004-03-01 2005-11-04 Soi Tec Silicon On Insulator Technologies 基板上に半導体材料を備えた構造体の製造
WO2007105675A1 (ja) * 2006-03-13 2007-09-20 Shin-Etsu Chemical Co., Ltd. 光電変換素子用基板の製造方法
JP2008218863A (ja) * 2007-03-07 2008-09-18 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008277501A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 貼り合わせウエーハの製造方法
JP2009044136A (ja) * 2007-07-13 2009-02-26 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
JP2009081478A (ja) * 2000-11-06 2009-04-16 Commiss Energ Atom ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法
WO2009057667A1 (en) * 2007-10-29 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Formation method of single crystal semiconductor layer, formation method of crystalline semiconductor layer, formation method of polycrystalline layer, and method for manufacturing semiconductor device
WO2009131115A1 (ja) * 2008-04-25 2009-10-29 株式会社アルバック 太陽電池の製造方法，太陽電池の製造装置，及び太陽電池
JP2009260310A (ja) * 2008-03-28 2009-11-05 Semiconductor Energy Lab Co Ltd 光電変換装置の製造方法及び光電変換装置
JP2009283923A (ja) * 2008-04-25 2009-12-03 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP2010050356A (ja) * 2008-08-22 2010-03-04 Shin-Etsu Chemical Co Ltd ヘテロ接合太陽電池の製造方法及びヘテロ接合太陽電池
US7713369B2 (en) 2001-04-13 2010-05-11 Commissariat A L'energie Atomique Detachable substrate or detachable structure and method for the production thereof
JP2011154994A (ja) * 2010-01-27 2011-08-11 Samsung Mobile Display Co Ltd レーザ熱転写装置及びこれを利用した有機発光表示装置の製造方法
JP2011249775A (ja) * 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd 単結晶半導体膜の作製方法、電極の作製方法
CN102867736A (zh) * 2002-05-17 2013-01-09 株式会社半导体能源研究所 转移叠层的方法以及制造半导体器件的方法
JP2013009015A (ja) * 2012-10-10 2013-01-10 Sony Corp 集積型薄膜素子の製造方法
JP2013009016A (ja) * 2012-10-10 2013-01-10 Sony Corp 集積型薄膜素子の製造方法
WO2017136672A1 (en) * 2016-02-05 2017-08-10 Applied Materials, Inc. Porous silicon structures and laser machining methods for semiconductor wafer processing
CN107742606A (zh) * 2017-10-30 2018-02-27 桂林电子科技大学 一种键合晶圆的结构及其制备方法
JP2018078329A (ja) * 2011-04-29 2018-05-17 アンバーウェーブ， インコーポレイテッド 薄膜はんだ接合
JP2019201044A (ja) * 2018-05-14 2019-11-21 大日本印刷株式会社 配線基板および配線基板の製造方法
KR20210099781A (ko) * 2020-02-05 2021-08-13 재단법인 멀티스케일 에너지시스템 연구단 접지력이 우수한 구조물 및 이의 제조 방법
CN113681163A (zh) * 2020-05-18 2021-11-23 韩商未来股份有限公司 薄膜去除装置及薄膜去除方法

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656271B2 (en) 1998-12-04 2003-12-02 Canon Kabushiki Kaisha Method of manufacturing semiconductor wafer method of using and utilizing the same
US6468923B1 (en) 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
US6326279B1 (en) 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
JP4942890B2 (ja) * 1999-06-30 2012-05-30 エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ 薄膜の製造方法、およびかくして得られた膜構造物
JP2003504845A (ja) * 1999-06-30 2003-02-04 コミツサリア タ レネルジー アトミーク 薄膜の製造方法、およびかくして得られた膜構造物
US6653205B2 (en) 1999-12-08 2003-11-25 Canon Kabushiki Kaisha Composite member separating method, thin film manufacturing method, and composite member separating apparatus
JP2009081478A (ja) * 2000-11-06 2009-04-16 Commiss Energ Atom ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法
JP2004519093A (ja) * 2000-11-27 2004-06-24 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板
JP2002217390A (ja) * 2001-01-23 2002-08-02 Seiko Epson Corp 積層体の製造方法、半導体装置の製造方法及び半導体装置
US7713369B2 (en) 2001-04-13 2010-05-11 Commissariat A L'energie Atomique Detachable substrate or detachable structure and method for the production thereof
CN102867736A (zh) * 2002-05-17 2013-01-09 株式会社半导体能源研究所 转移叠层的方法以及制造半导体器件的方法
US8945331B2 (en) 2002-05-17 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of transferring a laminate and method of manufacturing a semiconductor device
JP2004228374A (ja) * 2003-01-23 2004-08-12 Seiko Epson Corp デバイスの製造方法とデバイス、電気光学装置、及び電子機器
JP2004260170A (ja) * 2003-02-27 2004-09-16 Sharp Corp 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法
JP2005311307A (ja) * 2004-03-01 2005-11-04 Soi Tec Silicon On Insulator Technologies 基板上に半導体材料を備えた構造体の製造
WO2007105675A1 (ja) * 2006-03-13 2007-09-20 Shin-Etsu Chemical Co., Ltd. 光電変換素子用基板の製造方法
JP2007250575A (ja) * 2006-03-13 2007-09-27 Shin Etsu Chem Co Ltd 光電変換素子用基板の製造方法
US7935611B2 (en) 2006-03-13 2011-05-03 Shin-Etsu Chemical Co., Ltd. Method for manufacturing substrate for photoelectric conversion element
JP2008218863A (ja) * 2007-03-07 2008-09-18 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008277501A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 貼り合わせウエーハの製造方法
JP2009044136A (ja) * 2007-07-13 2009-02-26 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
JP2009135455A (ja) * 2007-10-29 2009-06-18 Semiconductor Energy Lab Co Ltd 単結晶半導体層の形成方法、結晶性半導体層の形成方法、多結晶半導体層の形成方法、及び、半導体装置の作製方法
WO2009057667A1 (en) * 2007-10-29 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Formation method of single crystal semiconductor layer, formation method of crystalline semiconductor layer, formation method of polycrystalline layer, and method for manufacturing semiconductor device
US7888242B2 (en) 2007-10-29 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Formation method of single crystal semiconductor layer, formation method of crystalline semiconductor layer, formation method of polycrystalline layer, and method for manufacturing semiconductor device
JP2009260310A (ja) * 2008-03-28 2009-11-05 Semiconductor Energy Lab Co Ltd 光電変換装置の製造方法及び光電変換装置
US9029184B2 (en) 2008-03-28 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
JP2009283923A (ja) * 2008-04-25 2009-12-03 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
WO2009131115A1 (ja) * 2008-04-25 2009-10-29 株式会社アルバック 太陽電池の製造方法，太陽電池の製造装置，及び太陽電池
JP2010050356A (ja) * 2008-08-22 2010-03-04 Shin-Etsu Chemical Co Ltd ヘテロ接合太陽電池の製造方法及びヘテロ接合太陽電池
JP2011154994A (ja) * 2010-01-27 2011-08-11 Samsung Mobile Display Co Ltd レーザ熱転写装置及びこれを利用した有機発光表示装置の製造方法
US8784599B2 (en) 2010-01-27 2014-07-22 Samsung Display Co., Ltd. Laser induced thermal imaging apparatus and method of manufacturing organic light emitting display device using the same
JP2011249775A (ja) * 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd 単結晶半導体膜の作製方法、電極の作製方法
JP2018078329A (ja) * 2011-04-29 2018-05-17 アンバーウェーブ， インコーポレイテッド 薄膜はんだ接合
JP2013009015A (ja) * 2012-10-10 2013-01-10 Sony Corp 集積型薄膜素子の製造方法
JP2013009016A (ja) * 2012-10-10 2013-01-10 Sony Corp 集積型薄膜素子の製造方法
WO2017136672A1 (en) * 2016-02-05 2017-08-10 Applied Materials, Inc. Porous silicon structures and laser machining methods for semiconductor wafer processing
CN107742606A (zh) * 2017-10-30 2018-02-27 桂林电子科技大学 一种键合晶圆的结构及其制备方法
CN107742606B (zh) * 2017-10-30 2024-04-02 桂林电子科技大学 一种键合晶圆的结构及其制备方法
JP2019201044A (ja) * 2018-05-14 2019-11-21 大日本印刷株式会社 配線基板および配線基板の製造方法
KR20210099781A (ko) * 2020-02-05 2021-08-13 재단법인 멀티스케일 에너지시스템 연구단 접지력이 우수한 구조물 및 이의 제조 방법
CN113681163A (zh) * 2020-05-18 2021-11-23 韩商未来股份有限公司 薄膜去除装置及薄膜去除方法
JP2021181118A (ja) * 2020-05-18 2021-11-25 ミーレ カンパニー インコーポレイテッド 薄膜除去装置及び薄膜除去方法
CN113681163B (zh) * 2020-05-18 2023-09-29 韩商未来股份有限公司 薄膜去除装置及薄膜去除方法

Also Published As

Publication number Publication date
JP3962465B2 (ja) 2007-08-22

Similar Documents

Publication Publication Date Title
JP3962465B2 (ja) 半導体部材の製造方法
US6100166A (en) Process for producing semiconductor article
AU744654B2 (en) Substrate and production method thereof
US6818104B2 (en) Anodizing apparatus
EP0867923B1 (en) Process of separating a layer
US6656271B2 (en) Method of manufacturing semiconductor wafer method of using and utilizing the same
US6566235B2 (en) Process for producing semiconductor member, and process for producing solar cell
US6294478B1 (en) Fabrication process for a semiconductor substrate
JP3257624B2 (ja) 半導体部材の製造方法
US20030087503A1 (en) Process for production of semiconductor substrate
JPH09162090A (ja) 半導体基体とその製造方法
JPH10189924A (ja) 半導体基材の製造方法、および太陽電池の製造方法
JP3927977B2 (ja) 半導体部材の製造方法
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
JP3542521B2 (ja) 半導体基体及び太陽電池の製造方法と陽極化成装置
JPH10326884A (ja) 半導体基板及びその作製方法とその複合部材
JP3293767B2 (ja) 半導体部材の製造方法
JP2001089291A (ja) 液相成長法、半導体部材の製造方法、太陽電池の製造方法
JP2002118242A (ja) 半導体部材の製造方法
JP2000277403A (ja) 半導体基体の作製方法
JP2001291851A (ja) 半導体部材の製造方法
JPH10200078A (ja) 半導体部材の製造方法および半導体部材

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070521

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees