JP2004519093A - 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 - Google Patents

基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 Download PDF

Info

Publication number
JP2004519093A
JP2004519093A JP2002544770A JP2002544770A JP2004519093A JP 2004519093 A JP2004519093 A JP 2004519093A JP 2002544770 A JP2002544770 A JP 2002544770A JP 2002544770 A JP2002544770 A JP 2002544770A JP 2004519093 A JP2004519093 A JP 2004519093A
Authority
JP
Japan
Prior art keywords
thin film
film
thick film
substrate
intermediate support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002544770A
Other languages
English (en)
Other versions
JP5051962B2 (ja
Inventor
ギスラン，ブリュノ
ルテルトゥル，ファブリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2004519093A publication Critical patent/JP2004519093A/ja
Application granted granted Critical
Publication of JP5051962B2 publication Critical patent/JP5051962B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本発明は、機械的サポートを構成する膜上に支持された薄膜を含む基板、特に光学、電子工学または電子光学用基板の製造方法に関するものである。本発明によれば、製造方法は以下の工程を含むものである：−薄膜（２）を形成するために、ある材料からなる膜をソース基板（６）から分離させること、次いで−機械的サポートを構成する膜を形成するために、薄膜（２）上に材料を厚膜（４）として堆積させること。

Description

。
【０００１】
【発明の属する技術分野】
本発明は、基板、特に光学、電子工学または電子光学用基板の製造方法の分野、およびこうした製造方法により得られる基板の分野に関するものである。より正確には、本発明は、ミクロシステム、センサ、エレクトロルミネセンス用またはレーザー用ダイオード、等の実現を目指した基板に関するものである。
【０００２】
【従来の技術および発明が解決しようとする課題】
特に仏国特許発明第２６８１４７２号明細書により、ソース基板の材料からなる薄膜をサポート上に転位する基板の製造方法は既知である。この場合、薄膜とサポートの間の接着操作はしばしば分子付着により実現されているが、良好な界面を得るためには、接触させるに先立ち接着表面に特殊な準備作業が必要となる。ところで、この準備作業には、一般的に研磨、平坦化、物理・化学的処理、中間膜等を実現する操作が含まれるが、これは比較的時間がかかり、また複雑である。このことは特に、サポート基板が多結晶の場合にあてはまる。
【０００３】
本発明の目的の一つは、サポート上に薄膜を含む基板の、先行技術の方法と比べてかなり単純、かつ非常に経済的な製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
本発明によると、この目的は、機械的サポートを構成する膜によりもたらされる薄膜を含む基板、特に光学、電子工学または電子光学用基板の製造方法のおかげで達成され、その製造方法は以下の工程を含む。
−薄膜を形成するために、ある材料からなる膜をソース基板から分離させること、次いで
−機械的サポートを構成する膜を形成するために、薄膜上に材料を厚膜として堆積させること。
【０００５】
本発明による方法の実施は容易であり、かつ研磨、平坦化、中間膜の実現、等のような時間と費用がかかる準備作業を接触面に施す必要がなくなり、場合によっては、これら準備作業の全工程は、高温処理を伴うことが望ましい、厚膜の形成前に行う単純な研磨に置き換えることができる。
【０００６】
特に、厚いサポート上に薄膜の既知の転写技術では、単結晶、多結晶、アモルファス、等であってもモノブロックからなる薄膜を、組立て前に実現した、同じくモノブロックからなる厚いサポート上に転写し、本発明によると、直接薄膜上に厚いサポートが形成される。こうして、本発明による方法の実施は、時間と費用がかかる表面の準備工程を解消し、費用の節減をもたらす。
【０００７】
有利には、本発明によると、直接薄膜上にサポート構成材料を、たとえば、気相化学蒸着法（当業者には、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ という英語表現の頭文字《ＣＶＤ》と称されている）により堆積させる。この場合、薄膜とサポートの間に、先行技術による方法では一般的に実現不可能であった、特に電気および／または熱伝導率の点で優れた品質の界面が得られる。
【０００８】
こうして厚膜は、たとえば銅の電解析出のような金属の堆積に相当するものとなる。
【０００９】
しかし厚膜はまた、溶融材料および／または粘性材料または焼結材料からも形成することができる。
【００１０】
本発明による方法は、有利にはそれぞれ熱膨張率薄膜または近接しているか、または等しい結晶パラメータを有する材料により、薄膜および厚膜が構成される基板を実現するのに実施される。
【００１１】
また本発明による方法は、多結晶、アモルファス、セラミック、多層、等のサポート基板上の、たとえば半導体材料による単結晶薄膜を備える複合基板を実現する範囲で、特に注目しなくてはならない。実際、特に堆積および／または成長に関する幾つかの技術により、安価な費用で厚膜を形成することができる。たとえば、本発明の方法に従って、多結晶炭化シリコンまたはアモルファスからなる厚膜を単結晶炭化シリコンからなる薄膜上に形成することにより、これらの基板を全て良質の単結晶炭化シリコンとした場合に比べてはるかに安価に、炭化シリコンからなる基板を形成することができる。
【００１２】
他に、本発明による方法は、良質のサポート構成材料の成長を促進するという点で有利である。すなわち、安い費用で基板の実現を望む場合、先行技術により、多結晶材料またはアモルファスからなる安価なサポート上に薄膜を転位することができる。この考えを本発明による方法に移し替えると、安価な材料からなる厚膜が、付加価値が非常に高い材料からなる薄膜上に実現される。しかしこの薄膜が単結晶であると、厚膜と同一材料からなるモノブロックの膜を直接該薄膜上に転位する場合に比べて、厚膜はよりよい品質のものとなろう。実際、サポート、すなわち本発明による方法に従って形成する厚膜が多結晶の場合、そのサポート中に、様々な結晶粒子のよりよい付着および最適な結晶方位と同様に、相の成長が得られる。しかし逆に本発明による方法が、たとえばアモルファス状の絶縁物のような中間膜を薄膜とサポートの間に含む場合、この利点は弱められることがある。
【００１３】
本発明の方法によると、薄膜上での厚膜の幾つかの成長条件において、薄膜は、厚膜の準単結晶または単結晶の成長に対する成長核としての役割を果たす。これらの条件は、薄膜上での厚膜の準エピタキシャルまたはエピタキシャルな成長に相当する。
【００１４】
本発明による方法は、以下の特徴を個別にまたは組み合わせて備えることが有利である
が、それはまた任意でもある。
【００１５】
−有効層を該薄膜のある面および／または他の面上に堆積させる操作を含む；この有効層が、たとえば、窒化ガリウム、窒化アルミニウムのようなギャップの大きい材料、またはたとえばアルミニウム、インジウムおよびガリウムを含む表中に含まれる少なくとも二つの元素からなる化合物のその他の材料からなること；
【００１６】
−少なくとも一つの有効層が、厚膜の形成前に堆積されていること；
【００１７】
−少なくとも一つの有効層は、厚膜の形成後に堆積していること；
【００１８】
−有効層および厚膜が、互いに薄膜の異なる面上に堆積していること；
【００１９】
−薄膜が単結晶材料により構成されていること；
【００２０】
−厚膜が、単結晶材料、多結晶材料、アモルファス材料、多層を含む材料、および薄膜の構成材料より安価な材料からなる表中に含まれる材料の堆積により形成されること；
【００２１】
−薄膜上に結合層を形成する操作を備え、かつこの結合層は、アモルファス材料、多結晶材料、およびタングステンまたはタングステンシリコン化合物のような金属を含む表中に含まれる材料からなる；なおこれらの特性が組み合わせ可能である（たとえば、多結晶と金属のように）ことは了解されている；この結合層は、たとえば薄膜をソース基板から分離する前に形成することができる。
【００２２】
−薄膜上に厚膜を形成する前に、中間サポート上に薄膜を転位する工程を含むこと；
【００２３】
−中間サポートを除去する操作を含むこと；
【００２４】
−中間サポートの除去は、中間サポートから薄膜を離すことにより実現されるが、それは特に該中間サポートを再生利用するためである；
【００２５】
−薄膜の転位の前に、中間サポート上に結合層を形成する操作を備えるが、この結合層は、アモルファス材料、多結晶材料、およびタングステンまたはタングステンシリコン化合物のような金属材料を含む表中に含まれる材料により構成される；なおこれらの特性が組み合わせ可能である（たとえば、多結晶と金属のように）ことが了解されていること；
【００２６】
−薄膜は、シリコン、炭化シリコン、サファイア、ダイアモンド、窒化ガリウム、窒化アルミニウムを含む表中に含まれる材料、ならびにこれらの材料の内の少なくとも二つの組み合わせ、または重畳により構成されること；
【００２７】
−厚膜は、シリコン、炭化シリコン、ダイアモンド、サファイア、黒鉛、窒化ガリウム、窒化アルミニウム、窒化ホウ素を含む表中に含まれる材料、ならびにこれらの材料の内の少なくとも二つの組み合わせ、または重畳により形成されること；
【００２８】
−薄膜は、脆弱化領域においてソース基板から分離されること；
【００２９】
−脆弱化領域が、このソース基板の所定の深さの近傍に原子種を注入することにより実現されること；
【００３０】
−薄膜とソース基板の残部の間に挿入された領域をたとえば化学的攻撃により薄膜が除去することにより、ソース基板から分離されること；
【００３１】
−厚膜が、単結晶、多結晶、絶縁物および導体としての性質を含む表中に含まれる特殊な性質に対応するように厚膜の堆積条件を最適化し、単結晶および導体としての性質のように、これらの二つの性質が場合によっては結合し得ることが了解されるようにすること。
【００３２】
上記、およびこの明細書の以下の記述において、原子の注入とは、材料中の最高濃度を伴った原子種またはイオン種を導入する可能性のあるこれらのあらゆる衝撃を意味する。なおこの最高濃度は、衝撃を受けた表面の深さに伴って位置している。原子種またはイオン種は、最大値の周りに分布するエネルギーを伴って材料中に導入される。材料中への原子種の注入は、イオンビーム注入装置またはプラズマ浸せき装置、等により実現される。原子種またはイオン種とは、イオン形態、中性、または分子形態の原子、あるいはイオン形態または中性の分子、あるいはイオン形態または中性の様々な原子または分子の組み合わせを意味する。
【００３３】
【発明の実施の形態】
本発明のその他の様相、目的および利点は、以下の詳細な記述を読めば明らかになり、また本発明は同様に、添付図面をもとによりよく理解されるであろう。
−図１は、本発明にかなった方法の実施例の工程を概略的に示したものである；
−図２は、本発明にかなった方法の他の実施例の工程を概略的に示したものである；
−図３は、本発明にかなった方法のさらに他の実施例の工程を概略的に示したものである；
−図４は、本発明にかなった方法のさらに他の実施例の工程を概略的に示したものである；
−図５は、本発明にかなった方法のさらに他の実施例の工程を概略的に示したものである；
−図６は、本発明にかなった方法のさらに他の実施例の工程を概略的に示したものである；
−図７は、本発明による方法の変形形態として使用することができる、四つの薄膜を有する中間サポートを斜視図として概略的に示したものである；また
−図８ａおよび図８ｂは、本発明による方法の変形形態により得られる基板の例を断面図として概略的に示したものである。
【００３４】
特定のものではあるが、非制限的な五つの実施態様を用いて、本発明による実施方法を詳細に以下に記述する。
【００３５】
図１に示す第一の実施態様によれば、以下の工程を実施することにより、薄膜の機械的サポートを形成する厚膜４上に薄膜２を備える最終基板１４が実現される。
−アモルファス材料からなる膜の形成し、原子種注入を受けるソース基板６の表面に結合
膜１０を実現し、および中間サポート１２の表面にアモルファス材料からなる膜を形成し、もう一つの結合層１１を実現すること、
−脆弱化領域８を形成するためにソース基板６の定められた深さに原子種を注入する、
−結合層１０および１１の接触１００、
−脆弱化領域８の面におけるソース基板６から薄膜２の分離２００、
−脆弱化領域８に対応した、薄膜２の表面における厚膜４の堆積３００、および
−結合層１０および１１を除去４００し、中間サポート１２から薄膜２を離すこと。
【００３６】
結合層１０の形成および原子種注入のそれぞれの工程は上述において示された順序で実現することもできるし、またその他の方法で実現することもできる。
【００３７】
原子種の注入および薄膜２の、分離２００のそれぞれの工程については、たとえば仏国特許発明第２６８１４７２号明細書に記載されている。
【００３８】
結合層１０および１１の形成工程は、当業者には既知の方法の一つによる、アモルファス材料の膜形成に対応している。
【００３９】
厚膜４の堆積３００を行う前に、薄膜２が補足の技術工程を受けることがある点に注目しなくてはならず、全体としてまたは部分的に電子部品を形成することにあるか、またはエピタキシャルな性質の有無はあるが、追加のフィルムの均一な堆積の対象とするためである。
下記の表は、上述の第一の実施態様において使用可能な材料の例を一つにまとめたものである。
【００４０】
【表１】
Figure 2004519093
【００４１】
上の表では以下の表同様に、《モノ》は《単結晶》を、また《ポリ》は《多結晶》を表すために使用している。
【００４２】
使用例１：
第一の実施例は、表１の第一列目に対応している。
【００４３】
第一の実施態様は、多結晶炭化シリコンからなる厚膜４上に単結晶炭化シリコンからなる薄膜２を具備する基板の形成に特に有利である。
【００４４】
実際単結晶の形態では炭化シリコンは、単結晶シリコンに対して実際に得られたものより小径の基板であっても、自由に使用することはできない。このことは、特に、単結晶シリコンに対するよりも、単結晶炭化シリコンの方がはるかに複雑かつ費用のかかるインゴットの引き抜き技術に、さらには、より繊細でより長く、またより費用がかる基板の形成工程に起因するが、それは炭化シリコンの硬度と脆性の関係が有利でないことによる。
【００４５】
このように本発明による方法は、特に、炭化シリコンからなる薄膜２を有する基板の実現にとって有利である。というのは該方法によると、ソース基板６から薄膜２を多数回採取し、また安価な厚膜４上に採取した各薄膜２を転写することができるからである。
【００４６】
さらに炭化シリコンは大電力半導体装置の分野に主要な用途を見出している。こうした用途には極めて厳しい幾つかの仕様があり、そのため炭化シリコンからなる薄膜２の転位に対して、サポート基板の可能な選択肢が制限される。実際ある場合、これらの仕様のためサポートには良好な電気および熱の伝導性が要求される。多結晶炭化シリコンはこれらの厳しい要件に応える。こうした特性の面で、多結晶炭化シリコンは単結晶炭化シリコンに極めて近い：多結晶炭化シリコンは、熱膨張率がよく一致し、また１６００℃または１７００℃（炭化シリコンのエピタキシーの回復および原子種の注入後の焼き鈍しに必要とされる温度）になる可能性のある温度での処理にも適合する。
【００４７】
その他、多結晶炭化シリコンの使用は、単結晶炭化シリコンの通常の利用者の技術の修正を殆ど必要としない。
【００４８】
つまりは、多結晶炭化シリコンは、化学的攻撃に対して優れた抵抗力を呈する。
【００４９】
多結晶炭化シリコンからなる厚膜４上に単結晶炭化シリコンからなる薄膜２を実現する場合、有利には結合層１０および１１は酸化シリコンで形成される。
【００５０】
厚膜４は、気相化学蒸着法（この方法は、炭化シリコンにとって比較的低い蒸着温度、つまりは約１３５０℃で実施することができるという主要な利点を呈する）、気相エピタキシー法（当業者には、《Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ》という英語表現の頭文字ＶＰＥ、または《Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ》という英語表現の頭文字ＨＶＰＥとして知られているもの）、高温気相化学蒸着法（当業者には、《Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ》という英語表現の頭文字ＨＴＣＶＤとして知られているもの）、またはその他の等価な技術により実現することができる。また厚膜４を実現するため、一般的にインゴットの生成に用いる技術から生まれた技術を使用する。その例としては、昇華技術、または一般的に球の引き出し方法で使用する技術が挙げられる。こうした技術の使用は、堆積品質の点で常に最適ではない（低温、不均質な条件、速い成長速度、等）が、経済性の点では使用することができる。
【００５１】
厚膜４は、有利には直径が５０ｍｍの炭化シリコンからなる基板の場合、３００ミクロンである。炭化シリコンからなる厚膜４は、成長速度が時間当たりおよそ１００ミクロンの、気相化学蒸着法により実現される。
【００５２】
その上、厚膜４の堆積３００に対して薄膜２の単結晶材料に対応した表面を使用し、この堆積パラメータを最適化すると、単結晶サポート基板を生成することができる。この場合、薄膜２は単結晶厚膜４の生成に対する成長核の役割を果たす。この単結晶厚膜４の品質は、堆積パラメータの最適化の度合いおよび目指す用途に応じて、悪くもなりまた中程度にもなるが、それにもかかわらず、その結果得られる基板は比較的安価であるという利点を呈することがある。しかし、基板の用途にとって必要であれば、この単結晶厚膜４は、良質の、または極めて良質のものとなり得る。また用途によっては、数百ミクロンを大きく超えるような極めて厚い膜４を具備する基板を形成するような方法で厚膜４を成長させることができる。上述した実施態様例の変形形態によれば、厚膜４は、炭化シリコンの外に、多結晶窒化アルミニウム、ダイアモンド、またはその他の材料で実現することもできる。
【００５３】
中間サポート１２は、炭化シリコンからなる厚膜４の成長条件の支持と同時に、除去し得るものでなくてはならない。中間サポート１２の除去手段の選択により、サポートの構成材料の選択に条件が付けられることがある。実際、食刻、あるいは機械的または化学的除去により該中間サポートを犠牲にすることを望む場合は、食刻および除去の工程、ならびに中間サポート１２自体は安価なものでなくてはならない。この場合、有利には窒化アルミニウムを使用する。また同様に安価なシリコンも使用することができるが、厚膜４の炭化シリコンの堆積に適合させることはより困難となる。逆に、中間サポート１２を除去し、回収した場合、より高価な材料を使用することができる。この場合、多結晶炭化シリコンを、また場合によっては消費されることなく、再利用可能な単結晶炭化シリコンを選択することができる。
【００５４】
有利には酸化シリコンの結合層１１で覆われた多結晶炭化シリコンからなる中間サポート１２を使用する。
【００５５】
酸化シリコンの使用は、ソース基板６上での薄膜２の採取を容易にする。実際、酸化シリコンの平坦状態での堆積は、既知でありしかも容易に実施可能な技術を用いて、表面の不均一性を消し、さらに研磨、平坦化、清浄化、化学的加工、および酸化シリコン上への酸化シリコンの接着というそれぞれの工程を実現することができる。
【００５６】
結合層１０と１１の酸化シリコンはまた、他の材料、たとえば窒化シリコン（Ｓｉ３Ｎ４）に置き換えることができる。後者は、酸化シリコンよりも高温に耐えることができる。この利点が特に有利となるのは、良質の単結晶または多結晶の膜を形成するため薄膜４の堆積を最適化する範囲で使用する時か、あるいは堆積速度を早めることを望む場合である。
【００５７】
本発明による方法の実施態様のこの第一例は、以下を含む：
【００５８】
−単結晶炭化シリコンからなる薄膜２、酸化シリコンからなる二つの結合層１０および１１、ならびに多結晶または単結晶の炭化シリコンからなる中間サポート１２を積み重ねることにより構成される構造体を実現すること；この構造体は、当業者には既知の膜の転位法（たとえば、仏国特許発明第２６８１４７２号明細書に記されているようなＳｍａｒｔ−Ｃｕｔ（登録商標）法の応用を参照のこと）により実現することができる；
【００５９】
−たとえば、１３５０℃での気相化学蒸着法により、炭化シリコンによる厚膜サポート４を薄膜２の自由面上に堆積３００させること；
【００６０】
−フッ化水素酸浴での化学的食刻により結合層１０および１１を除去４００し、中間サポート１２を回収すること；単結晶または多結晶の形態での炭化シリコンはフッ化水素酸には不活性であるが、一方酸化シリコンはフッ化水素酸により極めて容易に食刻することができる；および
【００６１】
−多結晶炭化シリコンからなる厚膜サポート４の表面を粗仕上げ研磨すること；この面は最終基板１４のサポート後面に当たるため、粗仕上げで十分である；なお薄膜４の堆積がよく管理されている場合、この研磨工程を省くことができる。
【００６２】
必要があれば最終基板１４の幾何学形状を修正し、それによりたとえば、最終基板１４を所定の直径に戻し、端部の垂れ下がりの形状を戻し、また基板端部の小結節を除去すること等ができる。
【００６３】
また、有利には仕上げ作業中、特に最終基板１４の後面の選択的研磨の間、最終基板１４の単結晶炭化シリコンの前面、すなわち薄膜２の自由面を保護することができる。本発明による方法の第一工程では、薄膜２は当然ながら中間サポート１２によって保護されることが注目される。
【００６４】
上述の本発明による方法の実施態様により得られた最終基板１４は、薄膜２と厚膜４の間に、電気および熱に対して極めて伝導率の高い界面を呈する。その理由は、一方では本発明による方法のおかげで、薄膜２上に厚膜４の材料を直接堆積させることにより、先行技術を採用する時のように、接着時に形成される空隙を回避することができるためと；他方、先行技術の場合とは逆に、接着技術において一般的に使用されているような、酸化シリコンまたはその他からなる中間膜を使用することがなくなるからである。さらに本発明による方法は、硬度が高く、また化学的不活性度の大きい炭化シリコンの平坦化および研磨の工程を解消することを可能にする。このことは特に有利であり、何故なら、多結晶炭化シリコンを使用すると研磨の問題が悪化するためであり、この多結晶炭化シリコンに対する研磨時の攻撃速度が、結晶粒毎にあるいは結晶粒と結晶粒の継目の間で変動する上、結晶粒に固有の量単位の結晶の性質によっても変動するからである。
【００６５】
それにもかかわらず注目されることがあり、ある種の用途に対して本発明による方法を実施し、厚膜４を形成することができるが、本発明による方法を実施する際の材料または条件を選択し、たとえば薄膜２と厚膜４の間に絶縁材料からなる中間膜を実現することにより、電気的または熱的伝導率の低い界面を得ることができる点である。
【００６６】
上述の本発明による方法の実施態様の第一例は、多くの変形形態を備えることがある；特に上記の材料の代わりに、表１の第一列目にある他の材料を置き換えることができる。
【００６７】
同様に本発明による方法の実施態様のこの第一の実施例において、化学的食刻による結合層１０および１１の除去操作４００を、事前に原子種の（たとえば、中間サポート１２の中への）注入作業を備える中間サポート１２と薄膜２を離す操作、および／または機械的応力の印加に置き換えることができる。こうして、結合層１０および１１の中に通路を形成するような当業者には既知の技術により、結合層１０および１１の除去操作４００、および／または中間サポート１２と薄膜２を離すことを容易にすることができる。
【００６８】
同様に中間サポート１２を設けることなく、上述した本発明による方法を実施することも可能である。このことは特に、転位した薄膜２が十分に厚く、また十分に剛性のある材料で実現されている場合に当てはまる。たとえば、数十ミクロンの厚さの炭化シリコンからなる薄膜２は十分な機械的堅牢さを持ち得る。
【００６９】
同様に、ソース基板６上に採取した炭化シリコンからなる薄膜２の極性が、初期ソース基板６の極性によって選択され得る点が注目される。炭化シリコンからなる基板の極性は、Ｓｉ面またはＣ面に対応しているが、この概念は当業者には周知である。場合によっては、ソース基板６上での薄膜２の採取は、極性を二回変更することができる二重転位の対象となることがある。
【００７０】
厚膜４の堆積の前に、薄膜２上に、たとえば絶縁性の中間膜を構成する操作を想定することもできる。この中間膜は、たとえば薄い（５００Å）酸化物である。よって、こうしてたとえば、ＳｉＣからなる基板を、薄い酸化シリコンからなる中間膜上のＳｉＣの薄膜２により構成された絶縁物上で得られるが、これらの膜自体は、たとえば多結晶シリコンからなる厚膜４上に存在する。
【００７１】
本発明による方法の第一の実施態様の第二の実施例を以下に記述する。これは、たとえば特に電子光学用の窒化ガリウムからなる基板の実現に対応している。
【００７２】
実施例２：
表１の第二列目に対応するこの第二の実施例によると、図２に示す以下の工程が実現される。
【００７３】
−有機金属気相化学蒸着法（当業者には、《Ｍｅｔａｌ Ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ》という英語表現の頭文字《ＭＯＣＶＤ》として知られているもの）、または分子ジェットによるエピタキシー（当業者には、《Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ》という英語表現の頭文字《ＭＢＥ》として知られているもの）による単結晶炭化シリコンからなるソース基板６上に単結晶窒化ガリウムからなる薄膜２を堆積させること；
【００７４】
−薄膜２上に酸化シリコンからなる結合層１０を堆積させること；
【００７５】
−多結晶炭化シリコンからなる中間サポート１２上に酸化シリコンからなる結合層１１を堆積させること；
【００７６】
−二つの結合層１０および１１を互いに接触１００させ、それらの間で結合層１０および１１を接着さること；。
【００７７】
−窒化ガリウムからなる薄膜２のソース基板６からの分離２００を、薄膜２とソース基板６の界面（たとえば、機械的応力の印加による）か、または、たとえばソース基板６の単結晶炭化シリコンの中、または薄膜２の窒化ガリウムの中への原子種注入により実現した脆弱化領域にて行う；
【００７８】
−薄膜２の自由面に、気相化学蒸着法により多結晶炭化シリコンからなる厚膜４を堆積３００させること；および
【００７９】
−結合層１０および１１の除去により除去４００を実現し、それはたとえば、フッ化水素酸浴または材料の単純な除去（当業者には、《Ｅｔｃｈ−ｂａｃｋ》という英語の術語として知られている技術によって、中間サポート１２、ならびに結合層１０および１１を除去することによる）によるか、事前脆弱化領域、またはそれ以外の領域における結合層１０および１１の***によるか、または機械、熱、化学、静電等の応力作用により、予め定められた面において、基板から二つの部分を離すための、当業者には知られているまったく他の技術による。
【００８０】
この実施例２のその他の変形形態も考えられうる。このように、多結晶炭化シリコンの堆積３００を、厚膜４を形成するために、多結晶窒化アルミニウムまたは多結晶窒化ガリウムの気相化学蒸着、あるいはダイアモンドの薄膜形成に置き換える。
【００８１】
他の変形形態によると、高圧下での気相エピタキシー法により、厚膜４の多結晶窒化ガリウムが形成される。
【００８２】
また他の変形形態によると、中間サポート１２の多結晶炭化シリコンを、窒化アルミニウムまたはサファイアに置き換える；次いで結合層１０および１１の除去４００の前に、気相化学蒸着法により多結晶窒化アルミニウムからなる厚膜４の堆積３００を実現する。
【００８３】
また他の変形形態によると、実施例２の変形形態を実施するが、ここでは、窒化ガリウムの膜のみならず、下にあるソース基板６の炭化シリコンの膜をも含む薄膜２を採取する。このことは、たとえば原子種の注入により、ソース基板６のある深さの所に脆弱膜を形成することにより実現される。この場合、他の変形形態により、二重の転位を行ったとすれば、すなわち中間サポート１２の転写の前にもう一つの転位を行ったとすれば、結合層１０および１１以外に炭化シリコンからなる薄膜２の一部をも除去する。
【００８４】
また他の変形形態によると、薄膜２を構成する窒化ガリウムの膜は、窒化アルミニウムまたはその他の材料に、あるいはこれら様々な材料を積み重ねたものに置き換えられ、さらに場合によっては、中間にその他の化合物を伴うことがある。
【００８５】
本発明による方法の第一の実施態様の第三の実施例を以下に述べる。
【００８６】
実施例３：
この実施例は、大径の単結晶シリコンからなる基板の実現に対応している。これらの基板は、実現が困難なため高価である。単結晶炭化シリコンからなる基板の場合同様、たとえば、多結晶、アモルファスまたはその他の材料からなる、より品質の劣るサポート上に単結晶材料からなる薄膜を実現することが有利である。サポート上に直接薄膜の接着を実施すると、研磨、平坦化、接着界面の物理・化学、脱ガス、等の困難な問題に直面する。本発明による方法では、有利には薄膜２の面にサポートを形成する厚膜４を直接堆積させてサポートを実現するため、こうした困難な問題を回避し得る利点がある。
【００８７】
実際本発明による方法によると、つまりは上記にて説明したように、極めて良好な品質の界面を実現することを可能にする。
【００８８】
有利には厚膜４の堆積期間中に、場合によっては厚さに応じたドーピングを施し、この界面の電気および熱に関する透明度を促進する。
【００８９】
表１の第三列目に対応するこの第三の実施例によると、以下の工程を実施する。
−中間サポート１２上の絶縁物（結合層１０および１１）上に、単結晶シリコンからなる薄膜２を実現すること；
−薄膜２上において、多結晶シリコンからなる厚さが少なくとも７２５μｍの厚膜４を形成３００すること；
−中間サポート１２を離し、回収４００すること；
−シリコン／酸化シリコンの選択的食刻（たとえば、フッ化水素酸による）による物理・化学的処理、および／または機械的除去操作により、薄膜２のシリコンの表面領域の良好な品質を取り戻すこと；および
−得られた最終基板１４に対する、成形操作（研磨、すり合わせ加工、端部の成形加工、化学的処理）を、平坦度、厚さ、端部の垂れ下がり等に関する規格（たとえば、ＳＥＭＩまたはＪＥＩＤＡ）に合致するように施すこと。
【００９０】
シリコンからなる基板の絶縁物上での実現工程の実施は、前述のようにシリコンからなるソース基板６の脆弱化領域８に原子種を注入し、次いでソース基板６上にシリコンからなる結合層１０を形成し、併せて多結晶または単結晶シリコンからなる中間サポート１２上にシリコンからなる他の結合層１１を形成し、次いで結合層１０および１１の接触１００および接着を行いつつ、その後、ソース基板６から薄膜２を分離させる。
【００９１】
絶縁物上のシリコンからなる基板のこの実現工程は、たとえば、Ｓｍａｒｔ−Ｃｕｔ（登録商標）技術（たとえば、仏国特許発明第２９８１４７２号明細書を参照）によって行うことができる。
【００９２】
絶縁物上のシリコンからなるこの基板は、厚膜４の形成後に取り外さなくてはならない；この取り外しは、シリコンからなる薄膜２をソース基板６から分離させるための、既知のいかなる技術を用いても実施することができる。こうした技術は、当業者には英語の術語である《ｌｉｆｔ−ｏｆｆ》として知られている、埋め込まれた酸化シリコン（たとえば、結合層１０および１１）を除去する技術であってもよい。またこうした技術は、機械的応力の利用をもたらすことがある。前述のリフトオフ技術の代わりに、機械、熱、静電等の応力を利用して、接着界面、多孔質領域であるエピタキシー界面、事前脆弱化領域、等に位置している二つの部分を互いに分離させることができる。
【００９３】
中間サポート１２を離すことを実現する箇所は、接着の第一界面、または結合層１０および１１と中間サポート１２の間にある界面のいずれか、あるいは原子種（たとえば水素）の補完的注入を実施した場合は、結合層１０および１１の中、薄膜２の中、またはこの注入により脆弱化した領域にある中間サポート１２の中である。
【００９４】
前述した成形操作はまた、薄膜２を中間サポート１２から離す前に、部分的または全体的に実現することができる点が注目される。
【００９５】
さらにまた厚膜４の堆積３００に先立ち絶縁物（酸化物、窒化物、ダイアモンド、等）を薄膜２上に形成し、最終基板１４が、絶縁物上にあるシリコンからなる構造体となるようにする。
【００９６】
上記で紹介した実施例の変形形態によれば、薄膜２上にダイアモンドからなる厚膜４を形成する。その結果得られる最終基板１４は、薄膜２の面における発熱を効率よく放出させることが有用である場合、特に有利である。
【００９７】
図３に示す、本発明による方法の第二の実施例によれば、本発明による方法の実施態様の、第一の実施例の範囲で上記にて示された方法により、厚膜４上に薄膜２を実現し、次いで薄膜２の自由面に有効層１６を堆積させる。
下の表２は、電子工学、光学または電子光学の分野において利点を呈する基板を実現する範囲で、本発明による方法の実施態様の六つの第二の実施例を一つにまとめたものである。
【００９８】
【表２】
Figure 2004519093
【００９９】
実施例４：
この実施例（表２の第一列目）によると、多結晶炭化シリコンからなる中間サポート１２上に単結晶炭化シリコンからなる薄膜２を実現、両者の間に結合層１０および１１が存在する構造体が実現される。次いで、気相化学蒸着法により多結晶炭化シリコンからなる厚膜４を堆積させる。こうして得られた構造体は、次いで厚膜４上の薄膜２により構成された構造体を中間サポートから分離させるのに適した処理を受ける。この処理は、たとえば、機械的応力を伴う場合もあり、そうでない場合もあるが、フッ化水素酸中での結合層１０および１１の食刻、または中間サポート１２の材料の単純な除去、また場合によっては結合層１０および１１の単純な除去からなる。最後に、薄膜２の単結晶炭化シリコンの自由面に、ＭＯＣＶＤにより窒化ガリウムからなる有効層１６の堆積を実現する。窒化ガリウムからなる該有効層１６は、特に電子光学の用途に有利である。
【０１００】
実施例５：
この実施例（上記の表の第二列目）によると、前述の方法で、多結晶炭化シリコンからなる中間サポート１２上にシリコン｛１１１｝からなる薄膜２を備え、両者の間に酸化シリコンからなる膜が存在する構造体を実現する。シリコン｛１１１｝からなる薄膜２上に、気相化学蒸着法により多結晶炭化シリコンからなる厚膜４を堆積させる。こうして得られた構造体は、次いで、機械的応力を伴う場合もあり、そうでない場合もあるがフッ化水素酸浴中での処理を受けるか、または薄膜２および厚膜４を中間サポート１２から離すのに適したまったく他の処理を受ける。次いで、窒化ガリウムの良好なエピタキシーを可能にする既知の材料であるシリコン｛１１１｝の自由面に、ＭＯＣＶＤにより単結晶窒化ガリウムからなる堆積を実現する。シリコン｛１１１｝の厚さは１０００Å未満に制限することが望ましいが、それは、上述した様々な操作を行う時に発生する可能性のある熱膨張に、破壊することなく適応できるようにするためである。
【０１０１】
実施例６：
この実施例（上記の表の第三列目）によると、多結晶炭化シリコンからなる中間サポート１２上にサファイアからなる薄膜２を実現し、両者の間に酸化シリコンからなる結合層１０および１１を有するものであり、次いで、薄膜２上に炭化シリコンからなる厚膜４の堆積３００を実現する。中間サポート１２を回収するため、結合層１０および１１は除去される。最後に、サファイア上に窒化ガリウムからなる有効層１６が堆積される。サファイアもまた、窒化ガリウムの良好なエピタキシーを可能にする既知の材料である。
【０１０２】
実施例７：
この第七の実施例（上記の表の第四列目）によると、前述の三つの実施例のいずれか一つに記載の構造体が実現されるが、その中で、多結晶炭化シリコンからなる厚膜４は多結晶窒化アルミニウムに置き換えられる。
【０１０３】
実施例８：
この実施例（上記の表の第五列目）によると、前記の実施例４から６のいずれか一つに記載の構造体が実現されるが、多結晶炭化シリコンからなる厚膜４はＨＶＰＥにより堆積させた多結晶窒化ガリウムに置き換えられる。
【０１０４】
実施例９：
この実施例（上記の表の第六列目）によると、前述の五つの実施例のいずれか一つに記載の構造体が実現されるが、中間サポート１２の多結晶炭化シリコンは多結晶窒化アルミニウムに置き換えられる。
【０１０５】
上述の六つの実施例において、単結晶炭化シリコン、シリコン｛１１１｝またはサファイアは、窒化ガリウムに対するエピタキシー基板としての役割を果たす。炭化シリコンは窒化ガリウムとほとんど変わらない熱膨張率を有するという利点がある。
【０１０６】
厚膜４の厚さに対する特性が重要になる場合がある点に注目すべきであり、それはたとえば、最終基板１４の後面に電気的接触を持たせたい場合、有効層１６上に実現された構成部品による発熱の発散が決定的である場合、または有効層１６上に実現されたダイオードまたはレーザーからの発光を引き出し、また抑制することを望む場合である。
【０１０７】
薄膜２の厚さと該薄膜２の構成材料の剛性が十分であれば、中間サポート１２を設けること無く、上述の構造体と同様の構造体が実現される点が注目される。
【０１０８】
本発明による方法のこの実施態様の第二の実施例には、まだ多数の変形形態が可能である。たとえば、多結晶ＳｉＣ、窒化アルミニウムまたは窒化ガリウムからなる厚膜４の形成工程は、ダイアモンドまたは窒化ホウ素からなる厚膜４の形成工程に置き換えることができる。
【０１０９】
他の変形形態によると、中間サポート１２の性質を変える。たとえば、多結晶炭化シリコンまたは多結晶窒化アルミニウムの代わりに、単結晶炭化シリコンを使用する（特に中間サポート１２を再生利用する場合）。
【０１１０】
同様に、上述したように窒化ガリウムからなる有効層１６の代わりに、本発明にかなうよう、窒化アルミニウム、アルミニウム・ガリウム合金、またはガリウム・インジウム合金、等からなる有効層１６を形成する場合、これらの実施例は移し替え可能である。窒化ガリウムからなる有効層１６はまた、窒化ガリウム、窒化アルミニウム、等からなる薄膜を積み重ねた多層構造体となり、また場合によっては、様々な性質のドーピング等を施したものとなることがある。
【０１１１】
図４に示す、本発明による方法の実施態様の第三の実施例によれば、構造体を実現する場合、本発明による方法の第二の実施態様に関連して記述したのとは逆に、厚膜４を有効層１６上に直接堆積させ、一方有効層１６自体は、薄膜２をソース基板６から離した後、薄膜２上に直接堆積させる。
【０１１２】
本発明による方法の第三の実施態様について、三つの実施例を用いて以下に記述する。
これらの三つの実施例に使用する材料を表３で一つにまとめる。
【０１１３】
【表３】
Figure 2004519093
【０１１４】
実施例１０：
この実施例（表３の第一列目）によると、本発明による方法の、実施態様の第一の実施例および第二の実施例に対して上述した方法により、多結晶炭化シリコンからなる中間サポート１２上に単結晶炭化シリコンからなる薄膜２があり、両者の間に酸化シリコンからなる結合層１０および１１が存在する構造体が実現される。次いで、炭化シリコンからなる薄膜２の自由面に、ＭＯＣＶＤによる単結晶窒化ガリウムからなる有効層１６が実現される。こうして有効層１６上に、気相化学蒸着法により多結晶炭化シリコンからなる厚膜４が堆積する。こうして得られた構造体は、次いで、薄膜２、有効層１６、および厚膜４から構成される構造体を中間サポート１２から離すのに適した処理７００を受ける。この処理は、たとえば、機械的応力を伴う場合もあり、そうでない場合もあるがフッ化水素酸中における食刻、または単純な材料の除去からなる。こうして一方では、窒化ガリウムからなる有効層１６のサポートとして役立つ厚膜４の連続的積み重ねにより構成される構造体が得られるが、そこで厚膜４自体は単結晶炭化シリコンからなる薄膜２に覆われており、また他方では、中間サポート１２は再生利用できる状態になる。
【０１１５】
ここでは、上記で開示した本発明による方法の第二の実施例とは逆に、厚膜４の形成前に単結晶窒化ガリウムを堆積させる。
【０１１６】
実施例１１：
本発明による方法の第三の実施例の他の実施例によると、実施例１０の構造体を実現するが、次いで、たとえば、プラズマ中での食刻８００（表３の第二列目）により単結晶炭化シリコンからなる薄膜２を取り出す。
【０１１７】
実施例１２：
本発明による方法の、第三の実施例のさらに他の実施例によると（表３の第三列目）、実施例１１におけるような構造体を実現するが、ここでは単結晶炭化シリコンからなる薄膜２のみならず、窒化ガリウムからなる有効層の一部をも取り出す点が異なる。
【０１１８】
厚膜４の堆積を行う前に、単結晶炭化シリコンからなる薄膜２、または単結晶窒化ガリウムからなる有効層１６が幾つかの補足の技術工程を受けることがある点が注目され、この工程の目的は、全体としてまたは部分的に電子部品を実現することにあるか、またはエピタキシャルな性質の有無はあるが、追加のフィルムの均一な堆積の対象とするためである。
【０１１９】
また、単結晶炭化シリコンからなる薄膜２の極性、および窒化ガリウムからなる有効層１６の極性が、初期ソース基板６の極性の選択によって決められる点に注目しなくてはならない。場合によっては、本発明による方法が、極性を二回変更することができる二重転位を少なくとも一回含むことがある。
【０１２０】
同様に、上述したように窒化ガリウムからなる有効層１６の代わりに、本発明に従って、窒化アルミニウム、アルミニウム・ガリウム合金、またはガリウム・インジウム合金、等からなる有効層１６を形成する場合、これらの実施例は移し替え可能である。窒化ガリウムからなる有効層１６はまた、窒化ガリウム、窒化アルミニウム、等からなる薄膜を積み重ねた多層構造体となり、また場合によっては、様々な性質のドーピングを施したものとなることがある。
【０１２１】
他の変形形態によると、中間サポート１２の性質が変わる。つまりは、多結晶炭化シリコンまたは窒化アルミニウムの代わりに、単結晶炭化シリコン（特にこれを再生利用する場合）、ダイアモンドまたはその他の材料を使用する。
【０１２２】
図５に示す、本発明による方法の第四の実施態様によれば、薄膜２上に有効層１６の堆積が実現され、一方薄膜２自体は、それ自体および有効層１６により構成される構造体が中間サポート１２から離され、さらに薄膜２または有効層１６上、すなわち、薄膜２および有効層１６により構成される構造体のある面または他の面に厚膜４の堆積を実施するまで、中間サポート１２上に留まる。
【０１２３】
本発明による方法のこの第四の実施態様について、二つの実施例を用いて説明する。
【０１２４】
実施例１３：
この実施例によると、以下のそれぞれの工程が実現される。
−たとえば、本発明による方法の第一の実施態様において、たとえば上述した方法にかなうよう、一方では、脆弱化領域８を伴うソース基板６上に、単結晶炭化シリコンからなる薄膜２により構成される構造体を形成し、他方では中間サポート１２を形成し、薄膜２と中間サポート１２の間に結合層１０および１１を配置すること；
−脆弱化領域８（たとえば、中間サポート１２との接触に先立ちソース基板６の中に注入することにより得られる）において、薄膜２およびソース基板６を分離させること；
−炭化シリコンからなる薄膜２の自由面に単結晶窒化ガリウムからなる有効層１６を堆積させること；
−中間サポート１２から（たとえば、フッ化水素酸浴中における処理により）薄膜２および有効層１６により構成される組立体を分離させること；および
−有効層１６の自由面に多結晶炭化シリコンからなる厚膜４を堆積させること。
【０１２５】
実施例１４：
この実施例では、前述の例と同様に作業を進めるが、有効層１６上の厚膜４の堆積は、薄膜２上の厚膜４の堆積に置き換えられる。
【０１２６】
前述したように、薄膜２および有効層１６の厚さおよび剛性が許せば、いかなる方法の時にも、また厚膜４の堆積に対しても、中間サポート１２を使用することなく、上述した実施態様を採用することが考えられる。しかしこの場合、薄膜２をソース基板６から離す工程で補剛材の役割を果たす一時的なサポートが必要となる。なおこの一時的サポートは厚膜４の堆積の前には取り除かれる。
【０１２７】
本発明による方法の第五の実施態様は、本発明による方法のある場合に対応するが、ここでは、上述した意味での中間サポート１２も一時的サポートも使用しない。
【０１２８】
本発明による方法の、中間サポート１２を使用しない実施態様の幾つかの実施例を、図６をもとに説明する。
【０１２９】
脆弱化領域８が（たとえば、原子種の注入により）その中に設けられているソース基板６から薄膜２を直接離すか、または脆弱化領域８においてソース基板６から薄膜２を離す前に、有効層１６を堆積させることができる。
【０１３０】
第一の場合は、薄膜２上における厚膜４の堆積へと進む（このときたとえば、実施例１の最終基板１４が認められる）。場合によっては、厚膜４を受け入れた面とは反対側にある薄膜２の面での有効層１６の堆積による方法を継続することができる（このときたとえば、実施例４の最終基板１４が認められる）。
【０１３１】
第二の場合は、薄膜２の側における厚膜４の堆積へと進む（このときたとえば、実施例４の最終基板１４が認められる）か、または有効層１６の側における厚膜４の堆積へと進む（そのときたとえば、実施例１０の最終基板１４が認められる）。ここで任意ではあるが、図４との関連で記述したように（工程８００を参照）、薄膜２の引き出しへと進むことができる（このときたとえば、実施例１１の最終基板が認められる）。
【０１３２】
上述の実施態様には、本発明の枠から逸脱することなく、多くの変形形態を考えることができる。
【０１３３】
たとえば、本発明による方法の実施態様の様々な例の中で記述した操作の全体を組み合わせることができる。
【０１３４】
たとえば図７に示すように、ある変形形態では、厚膜４の堆積の前に、得られた薄膜２をバッチで処理する。この場合、これらの薄膜２は、ただ一つの大型の中間サポート１２上に固定される。
【０１３５】
このただ一つの中間サポート１２の形態は、どのようなもの（円形、長方形等）であっても構わない。
【０１３６】
この場合、それぞれの薄膜２は同一であっても、異なっていても構わない。これらの薄膜２のそれぞれは、中間サポート１２から薄膜２を分離する操作の対象となることがある。ただ一つの中間サポート１２は、たとえば、酸化シリコンに覆われた多結晶炭化シリコンからなる一枚の板である。
【０１３７】
厚膜４の堆積後、ただ一つの中間サポート１２および薄膜２／厚膜４の組立体は、フッ化水素酸浴中でのリフトオフを受ける。ただ一つの中間サポート１２のそれぞれは再生利用される。
【０１３８】
上述した実施態様のさらに他の変形形態によると、薄膜２の主要面に対応した面より広い面に厚膜４を堆積させる。この変形形態については図８により説明する。
【０１３９】
この変形形態によると、上記により開示した第一の実施態様に従って実現されたように、中間サポート１２上に薄膜２があり、両者の間に結合層１０および１１が存在する構造体が形成される。次いでこの構造体は、薄膜２の自由面が標本扉２０の表面に露出するように標本扉２０の中に載置される（図８ａを参照のこと）。厚膜４はこうして、標本扉２０からはみ出しながらこの自由面上に形成される。
【０１４０】
同様に形成された基板は、場合によっては、薄膜２からはみ出した端部を除去するのに適した処理を受けることがある。実際、堆積した膜の端部は、一般的には不均一性、欠陥、輪縁、等を呈する。本発明はこれらの端部を除去することができる。
【０１４１】
この変形形態はまた、薄膜２の直径より大きい直径を有し、かつ所定の直径を有する基板の処理ラインに適した基板の形成に有利である。一方薄膜２については、この直径のものを直接形成することはできない。
【０１４２】
この変形形態はまた、幾つかの薄膜２上にただ一つの厚膜４を形成しながら、幾つかの薄膜２および／または有効層１６に対するただ一つのサポートを実現する場合に有利である（図８ｂを参照のこと）。この変形形態はまた、中間サポート１２および薄膜２により構成され、かつ平坦な標本扉上に載置されて各構造体上に厚膜４を形成する際に実施することができる。そこで厚膜４は再度薄膜２の端部上に載置される。
【０１４３】
厚膜４の堆積パラメータを最適化し、単結晶の厚膜４を実現するための、本発明による方法の変形形態について前述した。
【０１４４】
たとえこうした単結晶の厚膜４の品質が最適化されたものでなくても、表面の膜２または１６にしか良質の結晶が要求されないような多くの用途に対しては、その品質で十分であることが判明している。
【０１４５】
本発明による方法のこのような変形形態は、インゴットの成長というものが存在しない場合（窒化ガリウムの場合）、または存在しても費用がかかる場合（単結晶炭化シリコンの場合）に特に有利である。
【０１４６】
炭化シリコンからなる厚膜４は、非常に早い成長速度（毎時数十または百ミクロン）を有する、厚膜４に対する成長核としての役割を果たす表面の膜２または１６上に、気相化学蒸着法により堆積させることができる。
【０１４７】
先行技術においては、エピタキシーによりサポート上に薄膜２を成長させることが多いことが注目される。この場合、基板は極めて高品質のものでなくてはならない。それは、エピタキシーにより基板上に形成される薄膜が同様に高品質のものとなるため、すなわち、欠陥が転位されないようにするためである。
【０１４８】
本発明による方法では、サポートすなわち厚膜４は、より安価に実現することができる。その理由は、サポートの品質が必ずしもエピタキシーの成長にとって必要ではないため、その品質があまり重要ではなくなるからである。
【０１４９】
他の変形形態によると、上述した内容は、リン化インジウムおよびヒ素化ガリウムのようなその他の半導体、またはニオブ酸リチウムのようなその他の材料に入れ替えることができる。
【０１５０】
さらに他の変形形態によると、たとえば絶縁物からなる中間膜が、薄膜２および／または有効層１６と厚膜４の間に、あるいは薄膜２と有効層１６の間に実現される。この中間膜は、たとえば、ダイアモンドまたは薄い酸化物（５００Å）である。
【図面の簡単な説明】
【図１】本発明による製造方法の一実施例のそれぞれの工程を概略的に示した図。
【図２】本発明にによる製造方法の他の実施例のそれぞれの工程を概略的に示した図。
【図３】本発明による製造方法のさらに他の実施例のそれぞれの工程を概略的に示した図。
【図４】本発明による製造方法のさらに他の実施例のそれぞれの工程を概略的に示した図。
【図５】本発明による製造方法のさらに他の実施例のそれぞれの工程を概略的に示した図。
【図６】本発明による製造方法のさらに他の実施例のそれぞれの工程を概略的に示した図。
【図７】本発明による方法の変形形態として使用することができる、四つの薄膜を有する中間サポートを斜視図として概略的に示した図。
【図８】本発明による方法の変形形態により得られる基板の例を断面図として概略的に示した図。
【符号の説明】
２ 薄膜
４ 厚膜
６ ソース基板
８ 事前脆弱化領域
１０ 結合層
１１ 結合層
１２ 中間サポート
１４ 最終基板
１６ 有効層
１００ 接触の工程
２００ 分離の工程
３００ 堆積の工程
４００ 削除の工程

Claims (25)

  1. 機械的サポートを構成する膜上に支持された薄膜を含む基板、特に光学、電子工学または電子光学用基板の製造方法であって、以下のそれぞれの工程を含む製造方法：
    −薄膜（２）を形成するために、ある材料からなる膜をソース基板（６）から分離させること、次いで
    −機械的サポートを構成する膜を形成するために、薄膜（２）上に材料を厚膜（４）として堆積させること。
  2. 気相化学蒸着法、液相蒸着法、分子ジェット蒸着法を含む表中に含まれる技術により、薄膜上に厚膜（４）を徐々に堆積させることを特徴とする、請求項１に記載の製造方法。
  3. 薄膜（２）の一つの面に有効層（１６）を堆積させる操作を含むことを特徴とする、請求項１および請求項２のいずれか一つに記載の製造方法。
  4. 薄膜（２）の他の面に有効層（１６）を堆積させることを構成する操作を含むことを特徴とする、請求項３に記載の製造方法。
  5. 少なくとも一つの有効層（１６）が厚膜（４）の形成前に堆積されることを特徴とする、請求項３および請求項４のいずれか一つに記載の製造方法。
  6. 少なくとも一つの有効層（１６）が厚膜（４）の形成後に堆積されることを特徴とする、請求項３から請求項５のいずれか一つに記載の製造方法。
  7. 有効層が、ギャップの大きい材料であって、窒化ガリウム、窒化アルミニウムを含む表中に含まれるもの、およびアルミニウム、インジウムおよびガリウムを含む表中にある少なくとも二つの元素からなる化合物により構成されることを特徴とする、請求項３から請求項６のいずれか一つに記載の製造方法。
  8. 有効層（１６）および厚膜（４）が、互いに薄膜（２）の異なる面にそれぞれ堆積されていることを特徴とする、請求項３から請求項７のいずれか一つに記載の製造方法。
  9. 薄膜（２）が単結晶材料で構成されることを特徴とする、請求項１から請求項８のいずれか一つに記載の製造方法。
  10. 厚膜（４）が、単結晶材料、多結晶材料、アモルファス材料、多層を含む材料、および薄膜の構成材料より安価な材料からなる表中に含まれる材料の堆積により形成されることを特徴とする、請求項１から請求項９のいずれか一つに記載の製造方法。
  11. 薄膜（２）上に厚膜（４）を形成する前に、中間サポート（１２）上に薄膜（２）を転位する工程を含むことを特徴とする、請求項１から請求項１０のいずれか一つに記載の製造方法。
  12. 中間サポート（１２）が幾つかの薄膜（２）を支持することを特徴とする、請求項１１に記載の製造方法。
  13. 中間サポート（１２）の除去操作を含むことを特徴とする、請求項１１および請求項１２のいずれか一つに記載の製造方法。
  14. 中間サポート（１２）の除去が、薄膜（２）を中間サポート（１２）から離し、特に中間サポートを再生利用できるようにすることを特徴とする、請求項１３に記載の製造方法。
  15. 薄膜（２）をソース基板（６）から分離させる前に、薄膜上に結合層（１０）を形成する操作を含むことを特徴とする、請求項１から請求項１４のいずれか一つに記載の製造方法。
  16. 薄膜（２）を中間サポート（１２）上に転位する前に、中間サポート上に結合層（１１）を形成する操作を含むことを特徴とする、請求項１１から請求項１４のいずれか一つに記載の製造方法。
  17. 結合層（１０、１１）が、アモルファス材料、多結晶材料および金属材料を含む表中に含まれる材料により構成されることを特徴とする、請求項１５および請求項１６のいずれか一つに記載の製造方法。
  18. 薄膜（２）が、シリコン、炭化シリコン、サファイア、ダイアモンド、窒化ガリウム、窒化アルミニウムを含む表中に含まれる材料、ならびにこれらの材料の内の少なくとも二つの組み合わせ、または重ね合わせにより構成されることを特徴とする、請求項１から請求項１７のいずれか一つに記載の製造方法。
  19. 厚膜（４）が、シリコン、炭化シリコン、サファイア、ダイアモンド、黒鉛、窒化ガリウム、窒化アルミニウムを含む表中に含まれる材料、ならびにこれらの材料の内の少なくとも二つの組み合わせ、または重畳により構成されることを特徴とする、請求項１から請求項１８のいずれか一つに記載の製造方法。
  20. 薄膜（２）が、脆弱化領域（８）においてソース基板（６）から分離されることを特徴とする、請求項１から請求項１９のいずれか一つに記載の製造方法。
  21. 脆弱化領域（８）が、このソース基板（６）の中の特定の深さの近傍に原子種を注入することにより実現されることを特徴とする、請求項２０に記載の製造方法。
  22. 薄膜（２）とソース基板（６）のその他の部分の間に挿入された領域をたとえば化学的攻撃により薄膜（２）が除去されることによりソース基板（６）から分離されることを特徴とする、請求項１から請求項１９のいずれか一つに記載の製造方法。
  23. 厚膜（４）が単結晶の性質に相当したものになるように、厚膜の堆積条件を最適化することを特徴とする、請求項１から請求項２２のいずれか一つに記載の製造方法。
  24. 厚膜（４）が、単結晶、多結晶、絶縁物および導体の性質を含む表中に含まれる特質に相当したものになるように、厚膜の堆積条件を最適化することを特徴とする、請求項１から請求項２３のいずれか一つに記載の製造方法。
  25. 厚膜（４）の形成のためのシード膜として薄膜（２）を使用することにより、この厚膜（４）を形成することを特徴とする、請求項１から請求項２４のいずれか一つに記載の製造方法。
JP2002544770A 2000-11-27 2001-11-26 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 Expired - Lifetime JP5051962B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0015280A FR2817395B1 (fr) 2000-11-27 2000-11-27 Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR00/15280 2000-11-27
PCT/FR2001/003715 WO2002043124A2 (fr) 2000-11-27 2001-11-26 Procede de fabrication d'un substrat contenant une couche mince sur un support et substrat obtenu par ce procede

Publications (2)

Publication Number Publication Date
JP2004519093A true JP2004519093A (ja) 2004-06-24
JP5051962B2 JP5051962B2 (ja) 2012-10-17

Family

ID=8856907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002544770A Expired - Lifetime JP5051962B2 (ja) 2000-11-27 2001-11-26 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板

Country Status (10)

Country Link
US (7) US6867067B2 (ja)
EP (1) EP1338030B1 (ja)
JP (1) JP5051962B2 (ja)
KR (1) KR100807447B1 (ja)
CN (1) CN100442439C (ja)
AT (1) ATE514180T1 (ja)
AU (1) AU2002222037A1 (ja)
FR (1) FR2817395B1 (ja)
TW (1) TW554452B (ja)
WO (1) WO2002043124A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008533312A (ja) * 2005-03-21 2008-08-21 エレメント シックス リミテッド 電子デバイス用のダイヤモンドベースの基板
JP2013008968A (ja) * 2011-06-23 2013-01-10 Soytec 一時的接着を利用して半導体構造を製造するためのプロセス
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US8916483B2 (en) 2012-03-09 2014-12-23 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
JP2019169725A (ja) * 2019-05-09 2019-10-03 信越化学工業株式会社 ＳｉＣ複合基板
US10711373B2 (en) 2015-09-14 2020-07-14 Shin-Etsu Chemical Co., Ltd. SiC composite substrate and method for manufacturing same

Families Citing this family (325)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8412377B2 (en) * 2000-01-24 2013-04-02 Irobot Corporation Obstacle following sensor scheme for a mobile robot
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US7407869B2 (en) * 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
FR2840730B1 (fr) * 2002-06-11 2005-05-27 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2894990B1 (fr) 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
EP1482549B1 (en) * 2003-05-27 2011-03-30 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of fabrication of a heteroepitaxial microstructure
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
FR2844095B1 (fr) * 2002-09-03 2005-01-28 Commissariat Energie Atomique Procede de fabrication d'un substrat composite du type sicoi comprenant une etape d'epitaxie
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
FR2855650B1 (fr) 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2857503B1 (fr) * 2003-07-10 2005-11-11 Soitec Silicon On Insulator Procede d'implantation au travers d'une surface irreguliere
US20050233548A1 (en) * 2003-07-23 2005-10-20 Kazuhisa Arai Method for fabricating semiconductor wafer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US20050070048A1 (en) * 2003-09-25 2005-03-31 Tolchinsky Peter G. Devices and methods employing high thermal conductivity heat dissipation substrates
US7407863B2 (en) * 2003-10-07 2008-08-05 Board Of Trustees Of The University Of Illinois Adhesive bonding with low temperature grown amorphous or polycrystalline compound semiconductors
WO2005041249A2 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
KR20110091797A (ko) 2003-11-28 2011-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US7084045B2 (en) * 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
EP1571705A3 (fr) * 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
US7231180B2 (en) * 2004-03-24 2007-06-12 Honeywell International, Inc. Aircraft engine sensor network using wireless sensor communication modules
FR2868204B1 (fr) * 2004-03-25 2006-06-16 Commissariat Energie Atomique Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
EP1605502A1 (en) * 2004-06-08 2005-12-14 Interuniversitair Microelektronica Centrum Vzw Transfer method for the manufacturing of electronic devices
US20060021565A1 (en) * 2004-07-30 2006-02-02 Aonex Technologies, Inc. GaInP / GaAs / Si triple junction solar cell enabled by wafer bonding and layer transfer
US7294324B2 (en) * 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
EP1667223B1 (en) 2004-11-09 2009-01-07 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing compound material wafers
FR2880189B1 (fr) * 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
KR20070107180A (ko) * 2005-02-28 2007-11-06 실리콘 제너시스 코포레이션 기판 강화 방법 및 그 결과물인 디바이스
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
US8674405B1 (en) * 2005-04-13 2014-03-18 Element Six Technologies Us Corporation Gallium—nitride-on-diamond wafers and devices, and methods of manufacture
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7569823B2 (en) * 2006-11-10 2009-08-04 The George Washington University Compact near-IR and mid-IR cavity ring down spectroscopy device
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8222116B2 (en) * 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100714629B1 (ko) * 2006-03-17 2007-05-07 삼성전기주식회사 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
EP1863100A1 (en) * 2006-05-30 2007-12-05 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for the production of thin substrates
EP1852896A1 (en) * 2006-05-05 2007-11-07 Kinik Company Diamond substrate and method for fabricating the same
EP2038456B1 (en) * 2006-06-09 2014-03-05 Soitec System and process for high volume deposition of gallium nitride
US9481943B2 (en) 2006-11-22 2016-11-01 Soitec Gallium trichloride injection scheme
ATE546570T1 (de) * 2006-11-22 2012-03-15 Soitec Silicon On Insulator Verfahren zur epitaktischen abscheidung von einkristallinen iii-v halbleitermaterial
JP5575483B2 (ja) 2006-11-22 2014-08-20 ソイテック Ｉｉｉ−ｖ族半導体材料の大量製造装置
KR101330156B1 (ko) 2006-11-22 2013-12-20 소이텍 삼염화 갈륨 주입 구조
US8382898B2 (en) * 2006-11-22 2013-02-26 Soitec Methods for high volume manufacture of group III-V semiconductor materials
US9481944B2 (en) 2006-11-22 2016-11-01 Soitec Gas injectors including a funnel- or wedge-shaped channel for chemical vapor deposition (CVD) systems and CVD systems with the same
US8545628B2 (en) * 2006-11-22 2013-10-01 Soitec Temperature-controlled purge gate valve for chemical vapor deposition chamber
US20090223441A1 (en) * 2006-11-22 2009-09-10 Chantal Arena High volume delivery system for gallium trichloride
FR2914494A1 (fr) * 2007-03-28 2008-10-03 Soitec Silicon On Insulator Procede de report d'une couche mince de materiau
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
CN101663733B (zh) * 2007-04-20 2013-02-27 株式会社半导体能源研究所 制造绝缘体上硅衬底和半导体器件的方法
US7678668B2 (en) * 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2009088500A (ja) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
FR2921749B1 (fr) * 2007-09-27 2014-08-29 Soitec Silicon On Insulator Procede de fabrication d'une structure comprenant un substrat et une couche deposee sur l'une de ses faces.
KR100889978B1 (ko) * 2007-10-12 2009-03-25 전남대학교산학협력단 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법
JP2009141093A (ja) 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
US20100180913A1 (en) * 2007-12-20 2010-07-22 Chantal Arena Methods for in-situ chamber cleaning process for high volume manufacture of semiconductor materials
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
FR2926672B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie
FR2938202B1 (fr) * 2008-11-07 2010-12-31 Soitec Silicon On Insulator Traitement de surface pour adhesion moleculaire
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
US7867876B2 (en) * 2008-12-23 2011-01-11 International Business Machines Corporation Method of thinning a semiconductor substrate
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US20110199116A1 (en) * 2010-02-16 2011-08-18 NuPGA Corporation Method for fabrication of a semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8513090B2 (en) * 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
US8580593B2 (en) * 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8536023B2 (en) * 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
JP5644096B2 (ja) * 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
EP2330697A1 (en) * 2009-12-07 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Semiconductor device having an InGaN layer
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US8748288B2 (en) 2010-02-05 2014-06-10 International Business Machines Corporation Bonded structure with enhanced adhesion strength
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
EP2372755B1 (de) * 2010-03-31 2013-03-20 EV Group E. Thallner GmbH Verfahren zum permanenten Verbinden zweier Metalloberflächen
US9190560B2 (en) 2010-05-18 2015-11-17 Agency For Science Technology And Research Method of forming a light emitting diode structure and a light diode structure
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US7998836B1 (en) * 2010-10-27 2011-08-16 Sumitomo Electric Industries, Ltd. Method for fabricating gallium nitride based semiconductor electronic device
JP2012124473A (ja) * 2010-11-15 2012-06-28 Ngk Insulators Ltd 複合基板及び複合基板の製造方法
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
FR2972292B1 (fr) * 2011-03-01 2013-03-01 Soitec Silicon On Insulator Support métallique pour le transfert de couche et procédés pour former ce support
JP2012178548A (ja) * 2011-02-03 2012-09-13 Soytec 層移転用金属キャリア及びその形成方法
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
JP5696543B2 (ja) * 2011-03-17 2015-04-08 セイコーエプソン株式会社 半導体基板の製造方法
JP2014512699A (ja) * 2011-04-29 2014-05-22 アンバーウェーブ， インコーポレイテッド 薄膜はんだ接合
US20130154049A1 (en) * 2011-06-22 2013-06-20 George IMTHURN Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
WO2013093590A1 (en) 2011-12-23 2013-06-27 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
FR2985601B1 (fr) 2012-01-06 2016-06-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat et structure semiconducteur
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
TWI480928B (zh) * 2012-05-22 2015-04-11 Nat Univ Chung Hsing The manufacturing method of the semiconductor element and the epitaxial substrate used in the manufacturing method and the semi-finished product of the semiconductor device
WO2014034338A1 (ja) * 2012-08-30 2014-03-06 日本碍子株式会社 複合基板、その製造方法、１３族元素窒化物からなる機能層の製造方法および機能素子
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9082692B2 (en) 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
DE102013103495A1 (de) * 2013-04-08 2014-10-09 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen eines Siliziumsubstrates für die Solarzellenfertigung
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
US9219049B2 (en) 2013-12-13 2015-12-22 Infineon Technologies Ag Compound structure and method for forming a compound structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
JP6572694B2 (ja) * 2015-09-11 2019-09-11 信越化学工業株式会社 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
JP6515757B2 (ja) * 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP6582779B2 (ja) * 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
FR3041364B1 (fr) * 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
CN107346726A (zh) * 2016-05-05 2017-11-14 上海新昇半导体科技有限公司 减少外延衬底缺陷的形成方法
US9966301B2 (en) * 2016-06-27 2018-05-08 New Fab, LLC Reduced substrate effects in monolithically integrated RF circuits
KR102554183B1 (ko) 2016-07-29 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
JP6981812B2 (ja) 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2018042284A1 (en) 2016-08-31 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US10181358B2 (en) 2016-10-26 2019-01-15 Mediatek Inc. Sense amplifier
CN106783998A (zh) * 2016-12-16 2017-05-31 中国电子科技集团公司第五十五研究所 一种基于金刚石衬底的氮化镓高电子迁移率晶体管及其制备方法
KR102615398B1 (ko) * 2017-02-21 2023-12-18 에베 그룹 에. 탈너 게엠베하 기질들을 결합하기 위한 방법 및 장치
US10600635B2 (en) 2017-04-20 2020-03-24 Elyakim Kassel Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
FR3079531B1 (fr) * 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau pzt et substrat pour croissance par epitaxie d'une couche monocristalline de materiau pzt
FR3079533B1 (fr) * 2018-03-28 2021-04-09 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau lno et substrat pour croissance par epitaxie d'une couche monocristalline de materiau lno
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
KR102273305B1 (ko) * 2020-04-23 2021-07-06 알에프에이치아이씨 주식회사 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정
CN112968107B (zh) * 2020-08-26 2022-07-26 重庆康佳光电技术研究院有限公司 弱化结构的制作方法、微器件的转移方法

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61294846A (ja) * 1985-06-20 1986-12-25 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ 半導体デバイスの製造方法
JPH04262576A (ja) * 1991-02-16 1992-09-17 Seiko Instr Inc 半導体装置とその製造方法
JPH0536951A (ja) * 1991-07-31 1993-02-12 Canon Inc 半導体基材の作製方法
JPH05101998A (ja) * 1991-10-11 1993-04-23 Canon Inc 半導体基材の作製方法
JPH07302889A (ja) * 1994-03-10 1995-11-14 Canon Inc 半導体基板の作製方法
JPH08213645A (ja) * 1995-02-02 1996-08-20 Sony Corp 基体から素子形成層を分離する方法
JPH09115832A (ja) * 1995-10-16 1997-05-02 Nippon Telegr & Teleph Corp <Ntt> Ｉｉｉ族窒化物半導体基板とその製造方法
JPH10200080A (ja) * 1996-11-15 1998-07-31 Canon Inc 半導体部材の製造方法
JPH10233352A (ja) * 1996-12-18 1998-09-02 Canon Inc 半導体部材の製造方法および半導体部材
WO1998052216A1 (en) * 1997-05-12 1998-11-19 Silicon Genesis Corporation A controlled cleavage process
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JPH11135882A (ja) * 1997-10-28 1999-05-21 Sharp Corp 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子
JPH11195775A (ja) * 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
WO1999039371A2 (fr) * 1998-01-28 1999-08-05 Commissariat A L'energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
WO1999041776A1 (fr) * 1998-02-13 1999-08-19 Picogiga, Societe Anonyme Structures epitaxiales de materiau semiconducteur formees sur des substrats en film mince
JPH11312811A (ja) * 1998-02-25 1999-11-09 Seiko Epson Corp 薄膜デバイスの剥離方法、薄膜デバイスの転写方法、薄膜デバイス、アクティブマトリクス基板および液晶表示装置
FR2787919A1 (fr) * 1998-12-23 2000-06-30 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure
US6114188A (en) * 1996-04-12 2000-09-05 Northeastern University Method of fabricating an integrated complex-transition metal oxide device

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4020525A (en) * 1975-08-13 1977-05-03 The Singer Company Vacuum cleaner filter bag condition indicator
US4124916A (en) * 1977-08-04 1978-11-14 The Singer Company Vacuum cleaner condition indicator and safety device
SE407738B (sv) * 1977-09-15 1979-04-23 Electrolux Ab Indikatoranordning for dammsugare
SE409647B (sv) * 1978-01-11 1979-09-03 Electrolux Ab Indikatoranordning
DE2922857A1 (de) * 1979-06-06 1980-12-18 Vorwerk Co Interholding Staubsauger mit einer die fuellung des auswechselbaren staubbeutels anzeigenden anzeigevorrichtung
US4294595A (en) * 1980-07-18 1981-10-13 Electrolux Corporation Vacuum cleaner including automatic shutoff device
DE3041005A1 (de) * 1980-10-31 1982-06-09 Vorwerk & Co Interholding Gmbh, 5600 Wuppertal Fuellstandsanzeige
US4416033A (en) * 1981-10-08 1983-11-22 The Hoover Company Full bag indicator
US4654924A (en) * 1985-12-31 1987-04-07 Whirlpool Corporation Microcomputer control system for a canister vacuum cleaner
US4733431A (en) * 1986-12-09 1988-03-29 Whirlpool Corporation Vacuum cleaner with performance monitoring system
US4955103A (en) * 1988-12-09 1990-09-11 The Scott Fetzer Company Vacuum cleaner with suction indicator
US4984251A (en) * 1989-08-16 1991-01-08 National Semiconductor Corporation Method and apparatus for the synchronization of a cascaded multi-channel data transmission
KR920007443Y1 (ko) * 1990-07-28 1992-10-15 삼성전자 주식회사 진공청소기의 모터제어장치
DE69107779T2 (de) * 1990-10-31 1995-09-21 Ibm Transistor mit selbstjustierender epitaxialer Basis und dessen Herstellungsverfahren.
US5347154A (en) 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
TW211621B (ja) * 1991-07-31 1993-08-21 Canon Kk
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5546631A (en) * 1994-10-31 1996-08-20 Chambon; Michael D. Waterless container cleaner monitoring system
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
KR100304161B1 (ko) * 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
WO1999001893A2 (de) * 1997-06-30 1999-01-14 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur herstellung von schichtartigen gebilden auf einem substrat, substrat sowie mittels des verfahrens hergestellte halbleiterbauelemente
JPH1176120A (ja) * 1997-09-03 1999-03-23 Yashima Denki Co Ltd 電気掃除機
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
US6026539A (en) * 1998-03-04 2000-02-22 Bissell Homecare, Inc. Upright vacuum cleaner with full bag and clogged filter indicators thereon
US5996620A (en) * 1998-04-07 1999-12-07 Mallinckrodt Inc. Liquid dispenser and control system
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6593211B2 (en) * 1998-09-04 2003-07-15 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same
EP1021980B1 (en) * 1998-09-30 2005-08-10 STMicroelectronics S.r.l. Method and device to recognise and indicate a discharge vessel filling level in a vacuum system
US6346459B1 (en) * 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6123779A (en) * 1999-06-01 2000-09-26 Fantom Technologies Inc. Pressure based sensing means for adjusting the height of an agitator in a vacuum cleaner head
JP2000353797A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体ウエハおよびその製造方法
US6836930B2 (en) * 2000-06-07 2005-01-04 Royal Appliance Mfg. Co. Airflow indicator
US6467123B1 (en) * 2000-06-07 2002-10-22 Royal Appliance Mfg. Co. Airflow indicator
US6571422B1 (en) * 2000-08-01 2003-06-03 The Hoover Company Vacuum cleaner with a microprocessor-based dirt detection circuit
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6886215B2 (en) * 2002-04-29 2005-05-03 The Scott Fetzer Company Vacuum cleaner fill tube with valve
US7303613B2 (en) * 2003-12-11 2007-12-04 Euro-Pro Operating, Llc Filter sensor and indicator for vacuum cleaners
US7293326B2 (en) * 2004-07-29 2007-11-13 Electrolux Home Care Products, Inc. Vacuum cleaner alignment bracket

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61294846A (ja) * 1985-06-20 1986-12-25 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ 半導体デバイスの製造方法
JPH04262576A (ja) * 1991-02-16 1992-09-17 Seiko Instr Inc 半導体装置とその製造方法
JPH0536951A (ja) * 1991-07-31 1993-02-12 Canon Inc 半導体基材の作製方法
JPH05101998A (ja) * 1991-10-11 1993-04-23 Canon Inc 半導体基材の作製方法
JPH07302889A (ja) * 1994-03-10 1995-11-14 Canon Inc 半導体基板の作製方法
JPH08213645A (ja) * 1995-02-02 1996-08-20 Sony Corp 基体から素子形成層を分離する方法
JPH09115832A (ja) * 1995-10-16 1997-05-02 Nippon Telegr & Teleph Corp <Ntt> Ｉｉｉ族窒化物半導体基板とその製造方法
US6114188A (en) * 1996-04-12 2000-09-05 Northeastern University Method of fabricating an integrated complex-transition metal oxide device
JPH10200080A (ja) * 1996-11-15 1998-07-31 Canon Inc 半導体部材の製造方法
JPH10233352A (ja) * 1996-12-18 1998-09-02 Canon Inc 半導体部材の製造方法および半導体部材
WO1998052216A1 (en) * 1997-05-12 1998-11-19 Silicon Genesis Corporation A controlled cleavage process
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JPH11135882A (ja) * 1997-10-28 1999-05-21 Sharp Corp 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子
JPH11195775A (ja) * 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
WO1999039371A2 (fr) * 1998-01-28 1999-08-05 Commissariat A L'energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
WO1999041776A1 (fr) * 1998-02-13 1999-08-19 Picogiga, Societe Anonyme Structures epitaxiales de materiau semiconducteur formees sur des substrats en film mince
JPH11312811A (ja) * 1998-02-25 1999-11-09 Seiko Epson Corp 薄膜デバイスの剥離方法、薄膜デバイスの転写方法、薄膜デバイス、アクティブマトリクス基板および液晶表示装置
FR2787919A1 (fr) * 1998-12-23 2000-06-30 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008533312A (ja) * 2005-03-21 2008-08-21 エレメント シックス リミテッド 電子デバイス用のダイヤモンドベースの基板
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US9202741B2 (en) 2011-02-03 2015-12-01 Soitec Metallic carrier for layer transfer and methods for forming the same
JP2013008968A (ja) * 2011-06-23 2013-01-10 Soytec 一時的接着を利用して半導体構造を製造するためのプロセス
US8951887B2 (en) 2011-06-23 2015-02-10 Soitec Process for fabricating a semiconductor structure employing a temporary bond
US8916483B2 (en) 2012-03-09 2014-12-23 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum
US9716148B2 (en) 2012-03-09 2017-07-25 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum, and structures formed by such methods
US10711373B2 (en) 2015-09-14 2020-07-14 Shin-Etsu Chemical Co., Ltd. SiC composite substrate and method for manufacturing same
US11208719B2 (en) 2015-09-14 2021-12-28 Shin-Etsu Chemical Co., Ltd. SiC composite substrate and method for manufacturing same
JP2019169725A (ja) * 2019-05-09 2019-10-03 信越化学工業株式会社 ＳｉＣ複合基板

Also Published As

Publication number Publication date
US20050101105A1 (en) 2005-05-12
JP5051962B2 (ja) 2012-10-17
EP1338030B1 (fr) 2011-06-22
US6867067B2 (en) 2005-03-15
CN100442439C (zh) 2008-12-10
US7071029B2 (en) 2006-07-04
US7655537B2 (en) 2010-02-02
US7422957B2 (en) 2008-09-09
US7465991B2 (en) 2008-12-16
WO2002043124A3 (fr) 2002-08-22
US20060189095A1 (en) 2006-08-24
US20080248251A1 (en) 2008-10-09
US20060186397A1 (en) 2006-08-24
FR2817395B1 (fr) 2003-10-31
TW554452B (en) 2003-09-21
AU2002222037A1 (en) 2002-06-03
ATE514180T1 (de) 2011-07-15
FR2817395A1 (fr) 2002-05-31
KR100807447B1 (ko) 2008-02-25
WO2002043124A2 (fr) 2002-05-30
US7622330B2 (en) 2009-11-24
US20080293217A1 (en) 2008-11-27
EP1338030A2 (fr) 2003-08-27
US7741678B2 (en) 2010-06-22
US20080293185A1 (en) 2008-11-27
US20030219959A1 (en) 2003-11-27
KR20030059281A (ko) 2003-07-07
CN1541405A (zh) 2004-10-27

Similar Documents

Publication Publication Date Title
JP5051962B2 (ja) 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
US6936482B2 (en) Method of fabricating substrates and substrates obtained by this method
JP2003224042A (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
CN104718599A (zh) 具有改善的单晶材料使用效率的伪衬底
CN115023802A (zh) 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法
KR20220159960A (ko) SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
US20220270875A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
CN117999635A (zh) 使用多晶sic中间层将单晶sic层转移到多晶sic载体上的方法
CN114730699A (zh) 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
KR20240073106A (ko) 다결정 sic의 중간층을 사용하여 단결정 sic의 층을 다결정 sic 캐리어로 전달하는 방법
TW202331792A (zh) 用於製作在多晶碳化矽載體底材上包含單晶碳化矽薄層之複合結構之方法
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080630

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090602

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090609

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090702

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090709

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090803

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101026

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120724

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5051962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term