JP4942890B2 - 薄膜の製造方法、およびかくして得られた膜構造物 - Google Patents

薄膜の製造方法、およびかくして得られた膜構造物 Download PDF

Info

Publication number
JP4942890B2
JP4942890B2 JP2001508488A JP2001508488A JP4942890B2 JP 4942890 B2 JP4942890 B2 JP 4942890B2 JP 2001508488 A JP2001508488 A JP 2001508488A JP 2001508488 A JP2001508488 A JP 2001508488A JP 4942890 B2 JP4942890 B2 JP 4942890B2
Authority
JP
Japan
Prior art keywords
substrate
thin
layer
separation
embedding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001508488A
Other languages
English (en)
Other versions
JP2003504845A (ja
Inventor
ベルナール・アスパル
ミシェル・ブリュル
クロード・ジョソ
クリステル・ラガエ
Original Assignee
エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ filed Critical エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ
Publication of JP2003504845A publication Critical patent/JP2003504845A/ja
Application granted granted Critical
Publication of JP4942890B2 publication Critical patent/JP4942890B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜の製造方法、およびかくして得られた膜構造物に関する。この膜は、特に単一結晶材料である一つ以上の材料より形成されてもよい。それは自己支持体化し、若しくは支持体基板に固定されてもよく、かくして得られた構造物を固体できる。
【0002】
このタイプの膜は、多くの利点を提供する。例として、本発明の膜を使用して柔軟な基板を形成でき、薄いフィルムが必要とされるいずれかの他の応用が可能とされる(ガラス若しくはプラスチック基板上のケイ素フィルム)。柔軟な基板なる用語は、それに接着している構造物によって導かれるストレスを感受できる構造物を意味し、それは例えばヘテロエピタキシー(heteroepitaxy)によって、この基板の表面に沈着した層であり得る。
【0003】
【従来の技術】
FR-A-2 681 472は、半導体材料に薄いフィルムを製作するための方法を記載する。この文献は、半導体材料中の基板に希ガス若しくは水素ガスを埋め込むことにより、埋め込まれたイオンの平均浸透深度に近い深度で「プレートレット」("platelets")と称される微小空洞若しくは微小泡が形成できることを開示する。もしこの基板が、その埋め込まれた表面を介して補強剤と緊密に接触されたならば、並びにもし加熱温度が十分な温度で適用されたならば、二つの部分で半導体基板の分離を導く微小空洞若しくはプレートレットの間の相互作用が生ずる:第一に補強剤と接着した薄い半導体フィルム、第二に半導体基板の残りの部分。分離は、微小空洞若しくはプレートレットが存在する部位で生ずる。加熱処理は、埋め込みによって形成された微小空洞若しくはプレートレットの間の相互作用が、基板の残りの部分からの薄いフィルムの分離を生ずるように実施される。かくして、この薄いフィルムについての支持体として機能する補強剤に対する初期基板からの薄いフィルムの移転が生ずる。
【0004】
この方法はまた、結晶性であれそうでなかれ、半導体材料以外の固体材料(導体若しくは誘導体材料)における薄いフィルムの製作に適用できる。
【0005】
すでに引用されたFR-A-2 681 472(米国特許第5 374 564号に対応)およびFR-A-2 767 416に記載された方法について、同種の材料における薄いフィルム、または同種若しくは異種複数層より成る薄いフィルムを、補強剤とも称される機械的支持体に移転することが可能である。この移転は、有利には加熱処理を使用して実施される。しかしながらこの加熱処理は、例えば別個の若しくは組み合わせた態様で適用される、張力および/または剪断力および/または湾曲力を使用することによって、機械的分離と関連する若しくはそれと完全に置換することができる。上記方法は、FR-A-2 748 851に記載される。
【0006】
もし埋め込まれたイオンが、埋め込まれた表面に気泡の形成を有さずに完全に基板に裂け目を生ずるのに十分な深度で位置するのであれば、この方法は補強剤なしで使用できることもまた示されている。これについての参考文献は、FR-A-2 738 671であり得る(米国特許第5 714 395号に対応)。この場合、裂け目を得るために、微小空洞領域は、薄いフィルムが十分に粘性であるように、埋め込み表面に対して最小の深度で存在する必要がある。この粘度はまた、裂け目を有する薄い層に沈着した一つ以上の層の使用を通じて得られてもよい。
【0007】
上記引用した文献は、材料の薄い層を得ることが可能な方法を記載する。この層は均質であり、微小電気若しくは光学電気的構成成分の全て若しくは一部を含み、または異種的な構成成分をも含む。異種的なる用語は、互いの上部に重ねられたいくつかの要素より成ってもよいものを意味する。これらの層のスタックは一般的に、エピタキシャルグロースによって得られる。エピタキシャルグロースに関しては、異なる層の間での適合可能性の問題が生ずる。これらの適合可能性の問題は、例えば少なくとも一つの層での移転を導く広範に変化するメッシュパラメーターに関するものであり得る。この説明に関して、いくつかの構造物は、得ることが不可能なようである。
【0008】
【発明が解決しようとする課題】
さらに、すでに引用された文献FR-A-2 738 671は、イオン浸透深度がフィルムを粘性にする最小の深度に少なくとも等しいようなエネルギーで、埋め込みが実施されなければならないことを示す。それは、ケイ素について、最小の浸透深度は5μm、さらには4μmのオーダーであることを示す。これは、約500keVの埋め込みエネルギーに対応する。ケイ素よりずっと粘性の材料であるケイ素炭化物について、薄いフィルムの最小の考え得る厚さは、1μmのオーダーである。それ故この方法に関して、ある程度の粘性を有する薄い層を提供するために必要とされる最小の厚さより大きい厚さを有する、薄いフィルム若しくは層を得ることが可能である。粘性の薄い層は、膨潤の開始、板状化若しくは板状の破裂を避けるために、第二の工程(加熱および/または機械的処理に対応する)の間で機械的特性が十分であり、それ故表面分離を達成するための第二の工程の適用が十分である層であることが示される。しかしながらこの方法に関して、必要とされるフィルムの機械的性質に依存して、標準的な商業的に利用可能な埋め込み機、即ち200keVの最大の埋め込みエネルギーを有する埋め込み機を使用して、自己支持的な薄いフィルムを得ることは不可能である。例えば、上記エネルギーで4μmの厚さを有するケイ素フィルムを得ることは不可能である。
【0009】
もし、一般的な支持体、つまり補強効果を得るのに十分な粘度を有さない支持体上に薄いフィルムを移転するために、標準的な埋め込み機(200keV未満のエネルギー)を使用することを所望するのであれば、別の問題が生ずる。例えば、FR-A-2 725 074に開示されたようなハンドルタイプの中間支持体を使用せずに、プラスチック支持体のような可塑性の支持体上に単一結晶ケイ素フィルムを移転することは不可能である。しかしながら、このハンドルタイプの支持体に対する必要性を解消ずることが可能であり、その最終支持体上に薄いフィルムの直接的な移転を可能にする方法を利用可能にすることは有利であろう。
【0010】
【課題を解決するための手段】
本発明は、上記記載の問題に対する回答を提供する。該回答は、埋め込み表面を介して二つの基板を互いに固定することにより与えられ、埋め込みは、基板切断現象が埋め込み領域で生ずるように実施される。そこで、二つの薄い層の結合によって形成された膜を得ることが可能である。この膜は、膜と支持体の間の接着力(強い若しくは弱い)に関する条件に関わらず、如何なるタイプの支持体(半導体、金属、プラスチック、セラミド)上にも移転することが可能である。
【0011】
従って本発明の主題は、以下の工程を含むことを特徴とする、薄膜の製造方法である:
− 第一の基板の一方の表面、及び第二の基板の一方の表面を通じて気体種を埋め込み、上記基板に微小空洞を形成し、これらの微小空洞と埋め込み表面との間に薄い層を各基板に定め、微小空洞が、その埋め込みの後に、基板から薄い層の分離を引き起こす工程;
− 埋め込まれた表面が互いに向き合うように、第二の基板の上に第一の基板を組み立てる工程;
− 薄い層が互いに組み立てられたままで、基板から各薄い層を分離し、薄膜を提供する工程。
【0012】
気体種なる用語は、例えば水素若しくは希ガスといった元素を意味し、原子形態(例えばH)、分子形態(例えばH2)、イオン形態(例えばH+、H+ 2・・・)、同位体形態(例えば重水素)、若しくは同位体且つイオン形態であり得る。
【0013】
さらに、埋め込みなる用語は、上述の種を単独若しくは組み合わせて挿入するいずれかの手段で、イオンボンバードメント、拡散等のような手段を意味する。
【0014】
実施態様の一つの変形例に従って、該工程は、以下の順序で実施される:
− 第一の基板及び第二の基板の埋め込み工程;
− 埋め込まれた表面を介して第二の基板の上に第一の基板を組み立てる工程;
− 同時的な若しくは連続的な態様のいずれかで、各薄い層を分離する工程。
【0015】
実施態様の第二の変形例に従って、該工程は、以下の順序で実施される:
− 第一の基板の埋め込み工程;
− 後に埋め込まれることを企図された第二の基板の一方の表面上に、第一の基板の埋め込まれた表面を組み立てる工程;
− 第二の基板に層が組み立てられたままで、第一の基板から薄い層を分離する工程;
− 第一の基板から分離された薄い層を通じた、第二の基板の埋め込み工程;
− 第一の基板の薄い層に層が組み立てられたままで、第二の基板から薄い層を分離し、上記薄膜を提供する工程。
【0016】
両者の基板において、埋め込みおよび二つの基板の組立の前に、基板に形成される薄い層に対して必要とされる厚さに対応する深度で、埋め込まれる基板中に含有物の層を形成することより成る予備工程を適用してもよく、該含有物は、例えばイオン埋め込み若しくは拡散によって、埋め込まれる気体種に対するトラップを形成する。含有物の層は、フィルム沈着法を使用して形成されてもよい。それは、ラインを生産すること、若しくは粒子結合を生産することより成ってもよい。
【0017】
単一結晶材料における基板への、気体種の平均的埋め込み深度は、埋め込みの方向に対する単一結晶材料の結晶学的ネットワークの整列に関して決定され得る。所定のエネルギーに対して、気体種の浸透の最大の平均深度は、もしイオン若しくは埋め込み種のチャンネリングが使用されたならば達成できる。この目的のために、それは結晶学的方向若しくは平面(単一結晶材料のみに関して)に平行に埋め込みを実施することで十分である。対照的な態様で、好ましい埋め込みを実施することによって所定のエネルギーで埋め込み深度を減少することが可能である。この場合、材料の結晶学的軸は、材料中のイオン浸透の優先的な方向が存在しないように配向する。
【0018】
任意に、埋め込みは、第一の基板および/または第二の基板の表面を通じて実施され、該表面から、少なくとも一つの電気的および/または光学電気的および/または光学的構成成分、並びに/または微小システムの全て若しくは一部が形成される。埋め込みは、マスクされた領域についてでさえ有効であり得る。
【0019】
別の実施態様に従って、もし各薄い層が連続的な態様で形成されたならば、第一の薄い層の分離がなされた後に、少なくとも一つの電気的および/または光学電気的および/または光学的構成成分、並びに/または微小システムの全て若しくは一部が、この第一の分離によって露呈された薄い層上に形成される。例として、一つの薄い層で形成された構成成分は、DRAMメモリーである。もし表面の位相が存在するのであれば、この表面は接触の前に平坦化されてもよい。
【0020】
第二の基板上への第一の基板の組立は、分子接着による結合、接着性物質による結合、および中間化合物の使用から選択される方法を使用して実施されてもよい。
【0021】
第二の基板上への第一の基板のこの組立はまた、中間層を挿入することによって実施されてもよい。中間層の存在は、膜の見かけの粘性を改変し、且つ移転条件を改変することができる。特に、アニリング条件及び/または機械的に避ける条件を改変できる。
【0022】
有利には、上記薄い層の分離は、加熱処理を適用することによって、及び/または機械的力を適用することによって実施される。全ての場合において、移転条件は、埋め込み条件(量、エネルギー、ウェハーに適用される加熱スケジュール)、並びに埋め込み領域上の構造物によって配置されるストレスに、明白に依存する。機械的力は、張力及び/または剪断力及び/または湾曲力を含むであろう。機械的力は、層の平面に垂直に、及び/またはそれに平行に適用され得る。それらは、一つの点若しくは一つの領域に制限され、または対照的若しくは非対称的な態様で、異なる部位に適用され得る。適用される加熱エネルギーは例えば、レーザービームを使用して供給されてもよい。適用される機械的エネルギーは、超音波を使用して適用されてもよい。
【0023】
もし薄い層の分離が、加熱処理の適用を含むのであれば、後者は制御された圧力(例えば気体若しくは機械的圧力)の下で適用されてもよい。加熱処理時間若しくは分離の時間での圧力の低下は、分離を容易にするであろう。この方法において、より低い量の埋め込み気体及び/またはより低い加熱処理で分離を得ることが可能である。用語、より低い加熱処理は、より低い温度及び/またはより短い時間で実施されるアニリングを意味する。もし圧力が上昇したならば、分離が生ずる時間での裂け目形成条件が改変され、分離を遅延できる。この遅延は、裂け目形成後により少ない表面の粗さを誘導できるという利点を有するが、板状物の形成が環境圧でアニリングして達成される条件の下で、裂け目を得ることができる。
【0024】
適用に関して、少なくとも一つの基板からの分離の後、薄膜は、最終的若しくは一時的な支持体に固定されてもよい。
【0025】
本発明のさらなる目的は、上述の方法を使用して得られる薄膜構造物である。この構造物は、この膜を有する支持体を含むことができ、この支持体は、半導体材料、プラスチック材料、セラミック材料、及び透明な材料から選択される材料であってもよい。
【0026】
薄い層の一つはケイ素であり得、他のものは例えばIII−V半導体材料、GaAsであり得る。
【0027】
該膜はまた、二つの薄い層の間で挿入される中間層を含んでもよい。例えば二つの薄い層はSiであり、中間層はSiO2、Si34若しくはいくつかの材料及び/または複数層の組み合わせである。別の例に従って、二つの薄い層は半導体材料であり、中間層はパラジウムのような導体材料である。
【0028】
実施態様の別の変形例に従って、層の一つはSiであり、他の層はGeであり、薄い層は構造物が光発電セルを形成するようにドープ処理される。
【0029】
本発明は、以下の記載を読むことでよりよく理解され、他の利点及び特定の態様も明らかとなるであろう。以下の記載は、添付された図面を参考にして、説明的で非制限的な実施例として与えられる。
【0030】
【発明の実施の形態】
薄い層を形成するために使用される基板は固くてもよく、または例えばすでにエピタキシーによって沈着した一つ以上の薄い層を含んでもよい。
【0031】
気体種の埋め込みは、異なるエネルギー及び量で、各基板に対して実施されてもよい。
【0032】
互いの上への基板の固定は、任意に異なる機能を有する中間層の存在の下で、分子接着を通じた結合によってなされてもよい。それは、電気的及び/または光学的及び/または機械的及び/または熱的特性の理由で選択されてもよい。それは、絶縁体でも導体でもよい。その機械的特性は、構造物を粘性にし、必要とされる厚さを減少することができるように選択されてもよい。
【0033】
基板を使用する薄い層の分離は、同時的若しくは連続的な態様で実施されてもよい。分離は、加熱処理を使用して及び/または任意の加熱処理と同時に若しくはその後に適用される機械的力によって実施されてもよい。もし加熱処理の目的が分離を得ることであれば、これはこのアニリングに先行する他の全ての加熱処理(埋め込み、結合・・・)と関連する加熱スケジュールで実施されねばならない。もし分離が機械的力を使用するのであれば、ウェハーが埋め込み工程の間で十分に弱いなら加熱処理は低い若しくは存在しなくてもよい。機械的分離は、分離した態様若しくは互いに連結して適用される、例えば張力、剪断力若しくは湾曲力によって実施される。
【0034】
該方法の一つの変形例は、完全な分離(つまり二つの基板の分離)若しくは部分的分離(つまり一つの基板の分離)の後に、膜を有するであろう支持体と接触して薄い層の一つを配置することより成る。この支持体は、構成成分の組立工程の実施が可能である中間支持体であってもよく、それは最終支持体であってもよい。中間支持体の使用は、これらの工程が実施されるであろう表面を選択することが可能であることを意味する。
【0035】
本発明は、以下に要約される多くの利点を提供する。
【0036】
本発明は、200keVのオーダーでの埋め込みエネルギーで操作する従来の埋め込み機を使用したイオン埋め込みによって、自己支持膜を得る機会を提供する。
【0037】
所定の膜の厚さについて、二つの基板が固定の前に埋め込まれる場合、二つの埋め込まれた基板の使用は、半分まで埋め込みの深度を減少でき、それ故この埋め込みのために必要とされるエネルギーを減少できる。このエネルギーの減少は、薄い層の移転に必要とされる最小の量を改変する。上記移転が可能な最小の量は、埋め込みエネルギーの増大に伴って増大することが見出されている。例として、水素イオンの場合で90keVのエネルギーについて、移転に必要とされる量は3.5・1016+/cm2のオーダーであり、一方でこの量は400keVで4.5・1016+/cm2のオーダーである(一つの同じ埋め込み機についての指標によって与えられる量、つまり埋め込み電流、熱的接触、任意に冷却の固定された条件の下での量)。略記すると、二つの埋め込みは、二重の量を必ずしも導くものではない。
【0038】
異なる材料で少なくとも二つの層より形成された薄膜を得ることが可能である。必要とされるものは全て、二つのタイプの埋め込み材料を接触して配置することで、接触は異なる手段によって実施できる(分子接着による結合、中間化合物の使用、若しくは接着剤の使用)。上記中間化合物の中では、金属化合物が例として引用でき、若しくは絶縁化合物及び/または異なる材料の層の会合に引き続いて構造物で生じるストレスに対する制御を与える化合物が挙げられる。それ故この方法に関して、絶縁若しくは伝導フィルムの各側に任意には位置された少なくとも二つの単一結晶層を有する異なる構造物を製造することが可能である。
【0039】
それぞれの場合において異なっている埋め込み深度の選択を通じて、選択された構造物を製造することが可能である。この可能性に関して、非対称膜を得ることができる。分離のために必要とされる最小の量は、埋め込みエネルギー及び材料と関連することは注意すべきである。
【0040】
裂け目によって基板の分離を導く微小空洞を有する二つの領域(各基板に一つ)が存在するため、一方に対して他方の裂け目の領域を制御することが可能である。もし基板の埋め込みが各基板について異なる条件の下で実施されるのであれば、一方の基板から一つの層の分離を最初に得て、一方で他方の層はその基板に完全性を維持したままであることが可能である。この方法において、基板の一方で未だ完全である二つの薄い層より形成された膜を得る。次いで、分離によって露呈された表面に一つ以上の構成成分の全て若しくは一部を組み立てることが可能である。特に、加熱処理を含む工程が実施できる。後にこの露呈された表面は支持体に結合でき、その基板からの他の薄い層の分離は、機械的力及び/または加熱処理を使用して達成できる。
【0041】
非常に薄い膜を得ることの利点は、膜と支持体の間に存在する強力な接着の必要なく何れな支持体上にも膜を沈着できることである。かくして、特に使いやすい基板の応用のため、熱的膨張係数において強力な変数を有する基板への移転のため、興味深い自己支持膜を得ることが可能である。
【0042】
気体種は、異なる方法によって裂け目について選択された領域で挿入され、若しくは配置されてもよい。例えばボンバードメントによるイオン埋め込みが引用でき(プラズマ浸透に等しい)、または拡散及び包含物によるトラッピングに基づく方法が引用できる。
【0043】
【実施例】
図1から4は、同じ態様で埋め込まれた二つのケイ素基板を使用した、本発明の方法で自己支持膜を得るための方法を説明する断面図である。
【0044】
埋め込みは例えば、200keVのエネルギーについて7・1016+cm2の量で水素イオンを使用して実施される。得られた結果が、図1及び2に説明される。図1は、薄い層13によって埋め込み表面から分離された微小空洞11の連続的な堆積した領域を有する第一の基板10を示す。図2は、薄い層23によって埋め込み表面22から分離された微小空洞20の連続した堆積した領域を有する第二の基板20を示す。
【0045】
次いで基板10および20を分子結合法を使用して、埋め込み表面12及び22を介して互いに結合する。図3に示される構造物が得られる。
【0046】
約500℃の温度で30分、若しくは400℃で1時間でのこの構造物のアニリングにより、微小空洞中に基板の裂け目が生ずる。この加熱スケジュールは、もし埋め込み条件が改変されるのであれば、例えばもし量が改変されるのであれば低下できる。基板の裂け目形成の後、膜は二つの薄い層の会合より形成された約3.5μmの厚さのものとなる。
【0047】
二つの基板の少なくとも一方の除去の後、膜は準備ができており、手動で(つまり自己支持的である)若しくは膜は支持体に接着させることによって(例えば半導体ウェハー)若しくは柔軟なプラスチックフィルムに結合することによってのいずれかで回収されてもよい。
【0048】
図4は、二つの薄い層13及び23より形成された自己支持膜1を示す。
【0049】
図5は、膜1が結合している例えばガラス中の支持体2を含む構造物を示す。支持体2は、膜のものと異なる熱的膨張係数を有していてもよい。それは例えば精製シリカであってもよい。
【0050】
いくつかの応用について、膜の内部に酸化物層を有することが有利である。この目的のため、基板の一方(若しくは両方)は、酸化物層で覆われる。この方法において、ケイ素の薄い層にそれ自体存在する酸化物層上のさらなるケイ素の薄い膜より形成された膜が得られる。この膜は、いずれかの支持体に移転されてもよい。これは、膜40が結合した例えばガラスである支持体3を含む構造物を説明する図6に示される。この膜40は、支持体3上に存在する第一のケイ素層41、酸化物層42、及び第二のケイ素層43を含む。
【0051】
他の応用について、もし電気的接触が膜の二つの層の間で所望されるのであれば、パラジウムといった中間金属層を使用してもよい。
【0052】
本発明の方法は、GaAsの層と、対応する基板と使用するケイ素の層とを含む膜を得ることを導く。例として、GaAs基板を、200keVで8・1016+/cm2の量で埋め込み、ケイ素基板を、200keVで1017+/cm2の量で埋め込む。二つの基板を洗浄の後、分子接着により埋め込み表面を介して結合する。得られた構造物を、250℃で30分オーブンでアニールする。この加熱処理は、GaAs基板の埋め込み領域の長さで裂け目を誘導する。この工程で、埋め込まれたケイ素基板上にGaAsの層の移転が得られる。得られた構造物の350℃で1時間のアニールにより、ケイ素基板に埋め込まれた領域の長さに亘る裂け目が生ずる。かくして新規な材料の層を形成する発展的な基板として使用できる、ケイ素の薄い層とGaAsの薄い層より形成された薄膜が得られる。
【0053】
この方法に関して、GaAsより成る二つの基板を使用して、GaAs単独の膜を得ることも可能である。本発明の方法を通じて、支持体の表面条件が分子接着による結合に不適合な場合でさえ、若しくは構造物の異なる材料の間の熱的膨張係数が、もしかくして形成された構造物がアニールされると強力な熱的ストレスが生ずるような場合でさえ、 この膜を如何なるタイプの支持体にも移転することができる。この方法に関して、単純な接着を使用して、またははんだ付け若しくは真鍮をかぶせることによって、支持体に膜を固定することも可能である。
【0054】
本発明の方法を使用して、薄い層で日光のスペクトルの大部分を吸収するために、補足的な吸収スペクトルを有する二つの材料(Si及びGe)を含む光発電セルを製造することが可能である。この目的のため、1.8μmの厚さの薄い層を得ることを目的として、ケイ素基板を200keVのエネルギーで7・1016+/cm2の量で埋め込む。1.6μmの厚さの薄い層を得ることを目的として、ゲルマニウム基板を200keVのエネルギーで7・1016+/cm2の量で埋め込む。必要であれば、Si及びGe基板を、将来の膜におけるトンネル結合を形成するために、表面を強力に事前にドープ処理する。かくして基板を、埋め込まれた表面を介して分子接着により互いに結合する。この結合は、例えば10nmの厚さのPd若しくはAlTiフィルムといった、導体及び/または透明層の仲介を通じて実施されてもよい。
【0055】
500℃で30分のアニリングによって、ケイ素基板中に裂け目が形成され、対応する薄い層が得られる。ケイ素基板の残りの部分を除去する。ケイ素による光子吸収を改良するために、ケイ素に対して任意にエピタキシーを実施してもよい。このエピタキシーは、液相若しくは気相で実施してもよい。
【0056】
かくしてケイ素側のセル部分を937℃未満の温度で組み立て、構造物をケイ素側でガラス支持体に結合する。
【0057】
次いで、機械的力、例えば張力を使用して、ゲルマニウムの薄い層を基板から分離し、膜を得る。次いで金属フィルムをゲルマニウムの薄い層に沈着し、包み込まれたセルの背後表面電極を形成する。
【0058】
より高いエネルギー(例えば400keV)での水素の埋め込みを実施することによって、より厚い、それ故より大きな光子吸収を提供するケイ素及びゲルマニウム層を得てもよい。
【0059】
この実施例において、より大きな厚さを有し、200keVの埋め込みエネルギーで得られた厚さより大きな全ての現象を有する、二つの材料より形成された膜を製造することの利点が示される。
【図面の簡単な説明】
【図1】 図1は、自己支持膜を得るための本発明の方法の工程を説明する図である。
【図2】 図2は、自己支持膜を得るための本発明の方法の工程を説明する図である。
【図3】 図3は、自己支持膜を得るための本発明の方法の工程を説明する図である。
【図4】 図4は、自己支持膜を得るための本発明の方法の工程を説明する図である。
【図5】 図5は、本発明の薄膜を有する支持体を含む第一の構造物を表す図である。
【図6】 図6は、本発明の薄膜を有する支持体を含む第二の構造物を表す図である。
【符号の説明】
1 薄膜
2 支持体
3 支持体
10 第一の基板
11 微小空洞
12 埋め込み表面
13 薄い層
20 第二の基板
21 微小空洞
22 埋め込み表面
23 薄い層
40 中間層を含む薄膜
41 第一のケイ素層
42 酸化物層
43 第二のケイ素層

Claims (23)

  1. − 第一の基板(10)の一方の表面(12)、及び第二の基板(20)の一方の表面(22)を通じて気体種を埋め込む工程であって、上記第一の基板及び上記第二の基板に微小空洞(11,21)を形成し、これらの微小空洞と埋め込み表面との間に薄い層(13,23)を各基板に定め、微小空洞は、その埋め込みの後に、基板から薄い層の分離を引き起こすことができるものである工程;
    − 埋め込まれた表面(12,22)が互いに向き合うように、第二の基板(20)の上に第一の基板(10)を組み立てる工程;
    − 薄い層(13,23)が互いに組み立てられたままで、基板から各薄い層を分離し、薄膜(1,40)を提供する工程;
    を含むことを特徴とする、薄膜(1,40)の製造方法。
  2. 請求項1に記載された全ての工程が、
    − 第一の基板(10)及び第二の基板(20)の埋め込み工程;
    − 埋め込まれた表面(12,22)を介して第二の基板(20)の上に第一の基板(10)を組み立てる工程;
    − 同時的な若しくは連続的な態様のいずれかで、各薄い層(13,23)を分離し、薄膜(1,40)を提供する工程;
    の順序で実施されることを特徴とする、請求項1記載の方法。
  3. 基板に形成される薄い層の必要とされる厚さに対応する深度で、埋め込まれる基板に包含物の層を形成することより成る予備的工程を埋め込む工程の前に設け、包含物が後に埋め込まれる気体種に対するトラップを形成することを特徴とする、請求項1または2記載の方法。
  4. 単一結晶の材料の基板における、気体種の平均的埋め込み深度が、埋め込みの方向に対して単一結晶材料の結晶学的ネットワークの整列に関連して決定されることを特徴とする、請求項1から3のいずれか一項記載の方法。
  5. 埋め込みが、第一の基板及び/または第二の基板の一方の表面を通じて実施され、該表面から、少なくとも一つの電気的及び/または光学電気的及び/または光学的構成成分、並びに/または微小システムの全て若しくは一部が形成されることを特徴とする、請求項1から4のいずれか一項記載の方法。
  6. 各薄い層の分離が連続して実施され、薄い層の第一の分離が実施された後、少なくとも一つの電気的及び/または光学電気的及び/または光学的構成成分、並びに/または微小システムの全て若しくは一部が、この第一の分離によって露呈された薄い層に形成されることを特徴とする、請求項1から4のいずれか一項記載の方法。
  7. 第二の基板(20)の上への第一の基板(10)の組立が、分子接着による結合、接着性物質による結合、若しくは中間化合物の使用から選択される方法を使用して実施されることを特徴とする、請求項1から6のいずれか一項記載の方法。
  8. 第二の基板の上への第一の基板の組立が、中間層(42)の挿入によって実施されることを特徴とする、請求項1から7のいずれか一項記載の方法。
  9. 上記薄い層(13,23)の分離が、加熱処理を適用することによって、及び/または力学的な力を適用することによって実施されることを特徴とする、請求項1から8のいずれか一項記載の方法。
  10. 上記力学的な力が、張力及び/または剪断力及び/または湾曲力を含むことを特徴とする、請求項9記載の方法。
  11. 分離工程が、微小空間に熱的エネルギーを適用するように、レーザービームの使用を含むことを特徴とする、請求項9または10記載の方法。
  12. 分離工程が、微小空間に機械的エネルギーを適用するように、超音波の使用を含むことを特徴とする、請求項9または10記載の方法。
  13. 分離が加熱処理の適用を含み、加熱処理が制御された圧力で実施されることを特徴とする、請求項9記載の方法。
  14. 少なくとも一つの基板からの分離の後、薄膜が最終若しくは一時的な支持体に固定されることを特徴とする、請求項1から13のいずれか一項記載の方法。
  15. 請求項1から14のいずれか一項記載の方法によって得られる、薄膜構造物(1,40)。
  16. 上記膜(1,40)を有する支持体(2,3)を含むことを特徴とする、請求項15記載の構造物。
  17. 支持体が、半導体材料、プラスチック材料、セラミック材料、及び透明な材料から選択される材料であることを特徴とする、請求項16記載の構造物。
  18. 薄い層の一方がケイ素であり、他方がIII−V半導体材料であることを特徴とする、請求項15から17のいずれか一項記載の構造物。
  19. 膜(40)がさらに、二つの薄い層(41,43)の間に位置する中間層(42)を含むことを特徴とする、請求項15から17のいずれか一項記載の構造物。
  20. 二つの薄い層がケイ素であり、中間層がSiO2、Si34若しくはこれらの材料及びまたは複数層の組み合わせであることを特徴とする、請求項19記載の構造物。
  21. 二つの薄い層が半導体材料であり、中間層が導体材料であることを特徴とする、請求項19記載の構造物。
  22. 中間層がパラジウムであることを特徴とする、請求項21記載の構造物。
  23. 薄いの一方がSiであり、他方のがGeであり、構造物が光発電セルを形成するように薄いがドープ処理されることを特徴とする、請求項16記載の構造物。
JP2001508488A 1999-06-30 2000-06-29 薄膜の製造方法、およびかくして得られた膜構造物 Expired - Lifetime JP4942890B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR99/08380 1999-06-30
FR9908380A FR2795866B1 (fr) 1999-06-30 1999-06-30 Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
PCT/FR2000/001898 WO2001003172A1 (fr) 1999-06-30 2000-06-29 Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue

Publications (2)

Publication Number Publication Date
JP2003504845A JP2003504845A (ja) 2003-02-04
JP4942890B2 true JP4942890B2 (ja) 2012-05-30

Family

ID=9547501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001508488A Expired - Lifetime JP4942890B2 (ja) 1999-06-30 2000-06-29 薄膜の製造方法、およびかくして得られた膜構造物

Country Status (10)

Country Link
US (1) US6465327B1 (ja)
EP (1) EP1114446B1 (ja)
JP (1) JP4942890B2 (ja)
KR (1) KR100718783B1 (ja)
CN (1) CN1188900C (ja)
DE (1) DE60044178D1 (ja)
FR (1) FR2795866B1 (ja)
MY (1) MY120479A (ja)
TW (1) TW478040B (ja)
WO (1) WO2001003172A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
EP1386349A1 (en) * 2001-04-17 2004-02-04 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
DE10127217B4 (de) * 2001-06-05 2005-09-15 Infineon Technologies Ag Verfahren zur Herstellung lagegenauer großflächiger Membranmasken
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US7771838B1 (en) 2004-10-12 2010-08-10 Boston Scientific Neuromodulation Corporation Hermetically bonding ceramic and titanium with a Ti-Pd braze interface
US8329314B1 (en) * 2004-10-12 2012-12-11 Boston Scientific Neuromodulation Corporation Hermetically bonding ceramic and titanium with a palladium braze
US7846759B2 (en) 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
FR2880189B1 (fr) * 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
US10374120B2 (en) 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
TW200707799A (en) 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
WO2007019277A2 (en) * 2005-08-03 2007-02-15 California Institute Of Technology Method of forming semiconductor layers on handle substrates
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
KR100916199B1 (ko) * 2007-08-16 2009-09-08 삼성전기주식회사 단결정 기판 및 이를 이용한 태양전지 형성방법
CN102099894B (zh) * 2008-08-27 2014-04-16 S.O.I.Tec绝缘体上硅技术公司 制造半导体结构或使用具有选择或受控晶格参数的半导体材料层的器件的方法
JP4743258B2 (ja) * 2008-10-31 2011-08-10 株式会社村田製作所 圧電デバイスの製造方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
WO2011061580A1 (en) 2009-11-18 2011-05-26 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
JP5704602B2 (ja) * 2011-03-17 2015-04-22 リンテック株式会社 薄型半導体装置の製造方法および脆質部材用支持体
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
US9199840B2 (en) 2013-11-01 2015-12-01 Freescale Semiconductor, Inc. Sensor protective coating
CN108010834A (zh) * 2017-11-22 2018-05-08 电子科技大学 一种柔性单晶薄膜及其制备与转移方法
CN109166792B (zh) * 2018-08-17 2021-05-11 中国科学院上海微***与信息技术研究所 基于应力补偿制备柔性单晶薄膜的方法及柔性单晶薄膜

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254690A (ja) * 1994-01-26 1995-10-03 Commiss Energ Atom 半導体板形成方法
JPH09181011A (ja) * 1995-09-13 1997-07-11 Commiss Energ Atom 半導体材料薄膜の製造方法
JPH10233352A (ja) * 1996-12-18 1998-09-02 Canon Inc 半導体部材の製造方法および半導体部材
JPH10326884A (ja) * 1997-03-26 1998-12-08 Canon Inc 半導体基板及びその作製方法とその複合部材

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR738671A (fr) 1932-06-15 1932-12-28 Toitures et revêtements en fibro-ciment et en verre sur chevrons en ciment armé
US4098905A (en) 1976-08-17 1978-07-04 Halocarbon Products Corporation Trifluoroethanol as a male contraceptive
US5310446A (en) * 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
US5110748A (en) * 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5262347A (en) * 1991-08-14 1993-11-16 Bell Communications Research, Inc. Palladium welding of a semiconductor body
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JPH09308493A (ja) * 1996-05-22 1997-12-02 Amano Pharmaceut Co Ltd キシロシル又はキシロビオシル多価フェノール類の製造法
JPH1031037A (ja) * 1996-07-17 1998-02-03 Meidensha Corp コンデンサ分圧器
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
ATE261612T1 (de) * 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせsoi基板の製造方法
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
US6365488B1 (en) * 1998-03-05 2002-04-02 Industrial Technology Research Institute Method of manufacturing SOI wafer with buried layer
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6346459B1 (en) * 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
US6350653B1 (en) * 2000-10-12 2002-02-26 International Business Machines Corporation Embedded DRAM on silicon-on-insulator substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254690A (ja) * 1994-01-26 1995-10-03 Commiss Energ Atom 半導体板形成方法
JPH09181011A (ja) * 1995-09-13 1997-07-11 Commiss Energ Atom 半導体材料薄膜の製造方法
JPH10233352A (ja) * 1996-12-18 1998-09-02 Canon Inc 半導体部材の製造方法および半導体部材
JPH10326884A (ja) * 1997-03-26 1998-12-08 Canon Inc 半導体基板及びその作製方法とその複合部材

Also Published As

Publication number Publication date
CN1316098A (zh) 2001-10-03
EP1114446A1 (fr) 2001-07-11
JP2003504845A (ja) 2003-02-04
MY120479A (en) 2005-10-31
KR20010074878A (ko) 2001-08-09
TW478040B (en) 2002-03-01
US6465327B1 (en) 2002-10-15
CN1188900C (zh) 2005-02-09
DE60044178D1 (de) 2010-05-27
KR100718783B1 (ko) 2007-05-16
EP1114446B1 (fr) 2010-04-14
FR2795866A1 (fr) 2001-01-05
FR2795866B1 (fr) 2001-08-17
WO2001003172A1 (fr) 2001-01-11

Similar Documents

Publication Publication Date Title
JP4942890B2 (ja) 薄膜の製造方法、およびかくして得られた膜構造物
JP5111713B2 (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
US6429094B1 (en) Treatment process for molecular bonding and unbonding of two structures
EP1354346B1 (fr) Procede de realisation d'une couche mince impliquant l'implantation d'especes gazeuses
JP4369040B2 (ja) 固体材料からなる薄膜の作製方法
JP3257580B2 (ja) 半導体基板の作製方法
US6809044B1 (en) Method for making a thin film using pressurization
US5054683A (en) Method of bonding together two bodies with silicon oxide and practically pure boron
US6352909B1 (en) Process for lift-off of a layer from a substrate
US8975156B2 (en) Method of sealing two plates with the formation of an ohmic contact therebetween
JP5258564B2 (ja) 支持体上に薄膜を転写する方法
JPH10189474A (ja) お互いに接触している1つの構造体を構成する少なくとも2つの構成材料をイオン注入により分離するためのプロセス
JP3900741B2 (ja) Soiウェーハの製造方法
JP5588448B2 (ja) 埋め込み電気絶縁連続層を備えたハイブリッド基板を製造する方法
US20080064182A1 (en) Process for high temperature layer transfer
JPH0312775B2 (ja)
KR101302071B1 (ko) 제공 기판의 인장 응력 조건을 감소시키기 위한 이종 구조체의 제조 방법
JP2000030993A (ja) Soiウェーハの製造方法およびsoiウェーハ
JPH1131828A (ja) 半導体基板の製造方法
JPH04148525A (ja) Soi基板およびその製造方法
JPH10335617A (ja) 半導体基板の製造方法
JPH11297816A (ja) 半導体装置の製造方法
JPH04356961A (ja) 半導体基板及びその製造方法
JPH01106441A (ja) 半導体装置の製造方法
JPH11135762A (ja) 半導体基板の作製方法及び基板から半導体層を分離する方法及び半導体基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070509

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120111

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120229

R150 Certificate of patent or registration of utility model

Ref document number: 4942890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term