JPH1022434A - 集積回路用リードフレーム及びその製造方法 - Google Patents

集積回路用リードフレーム及びその製造方法

Info

Publication number
JPH1022434A
JPH1022434A JP9066227A JP6622797A JPH1022434A JP H1022434 A JPH1022434 A JP H1022434A JP 9066227 A JP9066227 A JP 9066227A JP 6622797 A JP6622797 A JP 6622797A JP H1022434 A JPH1022434 A JP H1022434A
Authority
JP
Japan
Prior art keywords
palladium
lead frame
alloy
layer
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9066227A
Other languages
English (en)
Inventor
Judo Kin
重道 金
Reiko Haku
鈴昊 白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Aerospace Co Ltd
Original Assignee
Samsung Aerospace Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Aerospace Industries Ltd filed Critical Samsung Aerospace Industries Ltd
Publication of JPH1022434A publication Critical patent/JPH1022434A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9265—Special properties
    • Y10S428/929—Electrical contact feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12875—Platinum group metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

(57)【要約】 【課題】 リードフレーム及びその製造方法を提供す
る。 【解決手段】 本発明のリードフレームの金属基板に
は、その金属基板からの金属原子の拡散を防ぐためパラ
ジウム合金層が設けられている。このリードフレームに
はニッケル中間層が設けられていないので、はんだ付性
に悪影響を与えるニッケル原子の拡散がなく生産性が向
上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はリードフレーム及び
その製造方法に係り、特に金属拡散の原因となって亀裂
の発生をもたらす中間層が具備されていないリードフレ
ーム及びその製造方法に関する。
【０００２】
【従来の技術】リードフレームの形には、その上に装着
される半導体チップ及びチップ実装方法により多様な形
が存在し得るが、一般的な形は図１に示されたようなも
のである。
【０００３】図面を参照すれば、リードフレーム１０は
圧印加工（coined）部１１とチップ搭載部のパッド部１
２に選択的に銀めっきされ、半導体パッケージ工程中樹
脂モールディング作業の後、はんだ付性向上のためリー
ドフレーム１０のアウタリード（outer lead）１３は、
Ｓｎ−Ｐｂではんだめっきされる。
【０００４】ところが、前記はんだめっきを行うため樹
脂モールディングされた製品を湿式処理するが、これは
製品の信頼性を著しく落とす原因となる。このような問
題点を解決するため半導体パッケージ工程の前にはんだ
の濡れ性の良好なめっき層を予め塗布する予備めっきリ
ードフレーム法が開発されたが、図２に基づきこれを説
明する。
【０００５】図２に示されたように、銅基板２１にはニ
ッケル層２２が塗布され、前記ニッケル層２２上にはパ
ラジウム−ニッケル（Ｐｂ−Ｎｉ）合金層２３が塗布さ
れ、その上に最外郭層のパラジウム層２４が塗布されて
いる。
【０００６】ここで、前記ニッケル層２２は、銅基板２
１から銅原子がリードフレーム２０の最外郭の表面まで
拡散され硫化物のような銅化合物の生成を防ぐため銅拡
散に対する障壁層の役割を果たす。ところが、前記ニッ
ケル層２２の厚さが４００マイクロインチより小さい場
合にはニッケル層２２内に多量の気孔（porosity）が存
在し、その気孔を通して銅原子の拡散が起こり、それ以
上の厚さではリードフレーム２０を折る時ニッケル層２
２の亀裂の発生が著しくなる。
【０００７】従って、気孔を通した銅原子の拡散を防ぐ
ため図３に示されたリードフレームが開発されており、
ここで図２と同一な符号は同一の構成要素を示す。図面
を参照すれば、銅基板２１は約５マイクロインチの厚さ
のニッケルストライク層（Nistrike layer）２５で塗布
され、そのニッケルストライク層２５は約３マイクロイ
ンチの厚さのパラジウムーニッケル合金層２３で塗布さ
れている。しかし、このような構造のリードフレーム３
０においても、酸化物または硫化物のような銅化合物が
リードフレーム３０の最外郭の表面上に依然として生成
されるので、これを原因とする表面変色とはんだ付性の
低下は防げない。
【０００８】さらに改良された従来のリードフレーム構
造が図４に示されており、ここで前記図面等と同一な符
号は同一の構成要素を示す。図面を参照すれば、ニッケ
ル層２２とパラジウムーニッケル合金層２３との間にそ
の２枚の層を接着させる接着層（adhesive layer）の役
割を果たす金ストライク層２６が挟まれ、パラジウム−
ニッケル合金層２３上にはその層からのニッケル原子の
拡散を防止しうるパラジウム層２４が塗布される。ま
た、前記パラジウム層上には気孔度を減少させ、はんだ
付性とワイヤボンディング性を向上させるため金層２７
が塗布される。
【０００９】前述した従来の技術は、中間層としてニッ
ケルまたはパラジウム−ニッケル合金層を形成させるこ
とにより銅原子の基板からの外部拡散を防止するもので
ある。ところが、銅原子の拡散と共に中間層からニッケ
ル原子の拡散も共に発生するが、このようなニッケルの
拡散により生成されるリードフレーム最外郭の表面のニ
ッケルまたは酸化ニッケルのようなニッケル化合物の存
在は銅または銅化合物よりはんだ付性にさらに悪い影響
を与える。例えば、リードフレームの最外郭の表面に５
％ほどのニッケルが存在すれば決定的にはんだ付性が低
下する。しかも、ニッケル酸化物は表面洗浄によっても
除去しにくいという問題がある。
【００１０】従って、可能な限りニッケル無しにパラジ
ウムのみをリードフレームの表面にめっきすることが最
も望ましいが、これはコストが高く、密着性が劣る問題
がある。
【００１１】一方、リードフレームの表面を熱処理して
パラジウムの界面に拡散二重層を形成させることによ
り、密着性を向上させたパラジウムめっき方法が日立金
属による特開平６−１１２３８９明細書に開示されてい
る。しかし、前記めっき方法はリードフレームの熱処理
工程を追加する必要があるので生産性が低く、リードフ
レームの表面酸化を誘発させることによりはんだ付性及
びワイヤボンディング性の低下するという問題がある。
【００１２】また、前記めっき層の総厚さは約１００〜
１０００マイクロインチの範囲を有するが、このような
厚さは半導体パッケージ工程において問題となる。つま
り、アウタリードをトリミング（trimming）及びフォー
ミング（forming）する時、リードが曲がることにより
中間層の亀裂及び各層間の分離のような構造的な欠陥が
発生するのである。このような亀裂はめっき層の厚さに
比例して増加するのでめっき層の厚さを増加させるには
制約が伴う。
【００１３】また、一般的にリードフレームのパッドか
らアウタリード部に行くほどめっき層の厚さは増加する
傾向を示すが、めっき層の厚さが増加するほどリードフ
レームの各部位別の厚さの偏差は増加して所望のめっき
厚調節が難しい。
【００１４】めっき層が多層構造となると、前述した問
題点等はさらに顕著となり、生産性が著しく劣り、製造
コストは増加する。
【００１５】
【発明が解決しょうとする課題】本発明は上述の問題点
を解決するため創出されたものであって、金属拡散の原
因となり亀裂の発生をもたらす中間層が具備されないリ
ードフレームとその製造方法を提供することに目的があ
る。
【００１６】
【課題を解決するための手段】前記目的を達成するため
本発明によるリードフレームは、 金属基板と、前記金
属基板に所定の厚さに塗布されたパラジウム合金層とを
含むことを特徴とする。
【００１７】また、本発明によるリードフレームの製造
方法は、金属基板の表面を脱脂及び活性化させる過程
と、前記金属基板に所定の厚さにパラジウム合金層を塗
布する過程を有することを特徴とする。
【００１８】
【発明の実施の形態】図５を参照すれば、本発明による
リードフレーム５０は 金属基板５１と、前記金属基板
５１上に塗布されたパラジウム合金層５２とを含む。前
記金属基板５１は銅板、銅合金板、ニッケル合金板の中
の何れか１つであることが望ましく、その厚さは０．１
〜３ｍｍであることが望ましい。前記金属基板５１は、
脱脂及び活性化処理された後にパラジウム合金層５２が
塗布される。
【００１９】前記パラジウム合金層５２は純粋パラジウ
ム層（図２の２４）に比べて耐蝕性が優れているが、こ
れはめっき層の形成時、パラジウム合金層５２内に拡散
される水素の量がパラジウム層２４に拡散される水素の
量に比べて非常に少ないからである。前記パラジウム合
金層５２はパラジウム−金合金、パラジウム−コバルト
合金、パラジウム−タングステン合金、パラジウム−銀
合金、パラジウム−チタン合金、パラジウム−モリブデ
ン合金、パラジウム−錫合金の中から選択された何れか
１つよりなり、合金の中パラジウムの組成は５０重量％
以上であることが望ましい。
【００２０】パラジウム合金層５２の厚さは０．１〜２
μｍ程度であり、望ましくは０．５〜１．０μｍであ
る。この厚さは添加される金属に応じて変わるが、例え
ばパラジウム−金合金の場合には添加される金の量が相
対的に多くなるほど適正厚さは減少する。
【００２１】本発明によれば、ニッケル成分を含んだ中
間層（図２の２２、２３）が除去されることによりはん
だ付性に最も大きな悪影響を与えるニッケル原子の拡散
を防止しうる。また、中間層の形成のためのめっき工程
が略されるので生産性が向上する。さらに、金属基板が
パラジウム−金合金層により塗布された場合、リードフ
レームの最外郭層に金成分が存在するのでワイヤボンデ
ィング性が著しく向上する。
【００２２】
【実施例】リードフレームの金属基板の表面を一般的な
脱脂及び活性化処理した後、アウタリード部位のめっき
層の厚さが約０．５μｍになるようにパラジウム−金合
金層を塗布した。ここでパラジウム−金のめっき溶液内
の金の組成は２５重量％であり、１．０Ａの電流を加え
てめっき層を形成した。このように製造された本製品に
対して米国軍仕様書（ＭＩＬ−Ｓｐｅｃ．）に基づきは
んだ付性実験、塩水噴霧実験、ワイヤボンディング実験
を行った。そしてデータの比較分析のためニッケルスル
ファメート（nickel sulfamate）溶液を使用して１．０
Ａの電流を加えて金属基板上にニッケル中間層を形成し
た後、その上にパラジウムをめっきした製品（比較品
１）とパラジウム−金合金をめっきした製品（比較品
２）のそれぞれに対して同一な実験を行った。
【００２３】まず、はんだ付性については、軍用規格仕
様書８８３Ｄに基づき２００３．７の方法により溶剤の
種類を変えながら測定した。リードフレームパッケージ
は２０ピンを有するＳＯＪタイプを使用した。一定のリ
ードの面積に対して塗布されるはんだの面積を百分率で
示すと、その結果は次の表１のようになった。
【００２４】
【表１】
【００２５】ワイヤボンディング実験において、実験装
備にはＵＴＣ−２００を使用し、キャピラリは通常型の
Ｇｅｉｓｅｒ１５７１−１７−４３ＧＭ−２０Ｄを使用
した。実験に使用されるワイヤはその直径が１．２mmで
あり、ワイヤの加熱温度は２３０℃である。ここで、ボ
ンディングされたワイヤの結合度を平均引張力（ｇｆ）
で示すと、その結果は次の表２のようになった。
【００２６】
【表２】
【００２７】耐蝕性実験においては、軍用規格仕様書８
８３Ｄに基づき１００９．８の方法により塩水噴霧実験
を行い、その結果を腐蝕されない領域の百分率で示す
と、次の表３のようになった。
【００２８】
【表３】
【００２９】
【発明の効果】本発明により、上述の実験結果のよう
に、従来のものに比べてはんだ付性、耐蝕性及びワイヤ
ボンディング性が優れたリードフレームが提供される。
【図面の簡単な説明】
【図１】一般的なリードフレームの構造を示す斜視図で
ある。
【図２】従来のリードフレームの構造を示す断面図であ
る。
【図３】従来のリードフレームの構造を示す断面図であ
る。
【図４】従来のリードフレームの構造を示す断面図であ
る。
【図５】本発明によるリードフレームの構造を示す断面
図である。
【符号の説明】 １０ リードフレーム １１ 圧印加工部 １２ パッド部 １３ アウタリード ２０ リードフレーム ２１ 銅基板 ２２ ニッケル層 ２３ パラジウム−ニッケル合金層 ２４ パラジウム層 ２５ ニッケルストライク層 ２６ 金ストライク層 ２７ 金層 ３０ リードフレーム ５０ リードフレーム ５１ 金属基板 ５２ パラジウム合金層

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 金属基板と、 前記金属基板上に所定の厚さで塗布されたパラジウム合
    金層とを含むことを特徴とするリードフレーム。
  2. 【請求項２】 前記パラジウム合金層の厚さが、０．
    １〜２μｍの範囲であることを特徴とする請求項１に記
    載のリードフレーム。
  3. 【請求項３】 前記パラジウム合金層が、パラジウム
    −金合金、パラジウム−コバルト合金、パラジウム−タ
    ングステン合金、パラジウム−銀合金、パラジウム−チ
    タン合金、パラジウム−モリブデン合金、及びパラジウ
    ム−錫合金の中から選択された何れか１つよりなること
    を特徴とする請求項１に記載のリードフレーム。
  4. 【請求項４】 前記パラジウム合金層のパラジウム成
    分の組成が、５０重量％以上であることを特徴とする請
    求項３に記載のリードフレーム。
  5. 【請求項５】 前記金属基板が、銅板、銅合金板、及
    びニッケル合金板の中の何れか１つであることを特徴と
    する請求項１に記載のリードフレーム。
  6. 【請求項６】 前記金属基板の厚さが、０．１〜３ｍ
    ｍの範囲であることを特徴とする請求項５に記載のリー
    ドフレーム。
  7. 【請求項７】 金属基板の表面を脱脂及び活性化させ
    る過程と、 前記金属基板に所定の厚さにパラジウム合金層を塗布す
    る過程とを有することを特徴とするリードフレームの製
    造方法。
  8. 【請求項８】 前記パラジウム合金層の厚さが、０．
    １〜２μｍの範囲であることを特徴とする請求項７に記
    載のリードフレームの製造方法。
  9. 【請求項９】 前記パラジウム合金層が、パラジウム
    −金合金、パラジウム−コバルト合金、パラジウム−タ
    ングステン合金、パラジウム−銀合金、パラジウム−チ
    タン合金、パラジウム−モリブデン合金、パラジウム−
    錫合金の中から選択された何れか１つよりなることを特
    徴とする請求項７に記載のリードフレームの製造方法。
  10. 【請求項１０】 前記パラジウム合金層のパラジウム
    成分の組成が、５０重量％以上であることを特徴とする
    請求項９に記載のリードフレームの製造方法。
  11. 【請求項１１】 前記金属基板が、銅板、銅合金板、
    ニッケル合金板の中の何れか１つであることを特徴とす
    る請求項７に記載のリードフレームの製造方法。
  12. 【請求項１２】 前記金属基板の厚さが、０．１〜３
    ｍｍの範囲であることを特徴とする請求項１１に記載の
    リードフレームの製造方法。
JP9066227A 1996-03-26 1997-03-19 集積回路用リードフレーム及びその製造方法 Pending JPH1022434A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960008362A KR970067816A (ko) 1996-03-26 1996-03-26 집적회로용 리드프레임 및 그 제조방법
KR1996-8362 1996-03-26

Publications (1)

Publication Number Publication Date
JPH1022434A true JPH1022434A (ja) 1998-01-23

Family

ID=19453976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9066227A Pending JPH1022434A (ja) 1996-03-26 1997-03-19 集積回路用リードフレーム及びその製造方法

Country Status (4)

Country Link
US (1) US5958607A (ja)
JP (1) JPH1022434A (ja)
KR (1) KR970067816A (ja)
TW (1) TW338186B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140703A (en) * 1996-08-05 2000-10-31 Motorola, Inc. Semiconductor metallization structure
US6255723B1 (en) * 1997-10-27 2001-07-03 Tessera, Inc. Layered lead structures
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
US6469386B1 (en) * 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same
KR101038491B1 (ko) * 2004-04-16 2011-06-01 삼성테크윈 주식회사 리드프레임 및 그 제조 방법
CN1957113A (zh) * 2004-05-25 2007-05-02 新光电气工业株式会社 半导体元件的外部钯镀敷结构以及半导体器件制造方法
JP4406329B2 (ja) * 2004-07-14 2010-01-27 株式会社東芝 半導体装置及びその製造方法
US7507605B2 (en) * 2004-12-30 2009-03-24 Texas Instruments Incorporated Low cost lead-free preplated leadframe having improved adhesion and solderability
KR100819800B1 (ko) * 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
US9029991B2 (en) 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
US10191128B2 (en) 2014-02-12 2019-01-29 Life Services, LLC Device and method for loops-over-loops MRI coils

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60248892A (ja) * 1984-05-24 1985-12-09 Electroplating Eng Of Japan Co 高純度パラジウム・ニッケル合金メッキ液及び方法
US4985310A (en) * 1988-04-08 1991-01-15 International Business Machines Corp. Multilayered metallurgical structure for an electronic component
JPH06112389A (ja) * 1992-09-24 1994-04-22 Hitachi Metals Ltd リードフレームおよびその製造方法
JPH0714962A (ja) * 1993-04-28 1995-01-17 Mitsubishi Shindoh Co Ltd リードフレーム材およびリードフレーム
KR960039315A (ko) * 1995-04-06 1996-11-25 이대원 리드프레임 제조방법
TW340139B (en) * 1995-09-16 1998-09-11 Moon Sung-Soo Process for plating palladium or palladium alloy onto iron-nickel alloy substrate
KR0183645B1 (ko) * 1996-03-26 1999-03-20 이대원 다층 구조의 도금층을 구비한 반도체 리드 프레임
JPH09275182A (ja) * 1996-04-02 1997-10-21 Seiichi Serizawa 半導体装置用リ−ドフレ−ム

Also Published As

Publication number Publication date
US5958607A (en) 1999-09-28
KR970067816A (ko) 1997-10-13
TW338186B (en) 1998-08-11

Similar Documents

Publication Publication Date Title
US5360991A (en) Integrated circuit devices with solderable lead frame
KR0183645B1 (ko) 다층 구조의 도금층을 구비한 반도체 리드 프레임
JP4489193B2 (ja) 多層メッキリードフレーム
US5675177A (en) Ultra-thin noble metal coatings for electronic packaging
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
KR100318818B1 (ko) 리드프레임에대한보호피막결합
TWI323031B (en) Leadframe comprising tin plating or an intermetallic layer formed therefrom
CA2118758C (en) Lead frame for integrated circuits
JP2006303492A (ja) 半導体パッケージ用のリードフレーム
JPH09232493A (ja) リードフレーム
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
JP2000269398A (ja) 半導体デバイスのアルミニウム製リードフレームおよび製造方法
JP2000077593A (ja) 半導体用リードフレーム
JPH05117898A (ja) 半導体チツプ実装用リードフレームとその製造方法
JP2019207905A (ja) リードフレーム材およびその製造方法ならびに半導体パッケージ
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
KR100203333B1 (ko) 다층 도금 리드프레임
JP3757539B2 (ja) 半導体装置用ステム
JPH10284666A (ja) 電子部品機器
KR100209264B1 (ko) 반도체 리드 프레임
KR100203334B1 (ko) 다층도금 리드프레임
KR100294911B1 (ko) 반도체리드프레임
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法