KR100203334B1 - 다층도금 리드프레임 - Google Patents

다층도금 리드프레임 Download PDF

Info

Publication number
KR100203334B1
KR100203334B1 KR1019960080061A KR19960080061A KR100203334B1 KR 100203334 B1 KR100203334 B1 KR 100203334B1 KR 1019960080061 A KR1019960080061 A KR 1019960080061A KR 19960080061 A KR19960080061 A KR 19960080061A KR 100203334 B1 KR100203334 B1 KR 100203334B1
Authority
KR
South Korea
Prior art keywords
lead frame
plating layer
alloy
plating
layer
Prior art date
Application number
KR1019960080061A
Other languages
English (en)
Other versions
KR19980060698A (ko
Inventor
김중도
Original Assignee
이해규
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이해규, 삼성항공산업주식회사 filed Critical 이해규
Priority to KR1019960080061A priority Critical patent/KR100203334B1/ko
Publication of KR19980060698A publication Critical patent/KR19980060698A/ko
Application granted granted Critical
Publication of KR100203334B1 publication Critical patent/KR100203334B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 다층도금 리드 프레임에 관한 것이다. 얼로이42(alloy 42) 소재의 다층도금 리드 프레임에 있어서, Ni-Sn 합금 도금층이 최외곽 도금층으로 형성되어 있는 것을 특징으로 하는 본 발명의 다층도금 리드 프레임은 내부식성이 뛰어나고 납땜성 및 와이어 본딩성이 우수하다.

Description

다층도금 리드프레임
본 발명은 다층도금 리드 프레임에 관한 것으로서, 특히 도금층의 재질이 개선되어 물성이 뛰어난 다층도금 리드 프레임에 관한 것이다.
반도체 리드 프레임은 반도체 칩(chip)과 함께 반도체 패키지(package)를 이루는 핵심 구성요소의 하나로서, 반도체 패키지의 내부와 외부를 연결해주는 도선(lead)의 역할과 반도체 칩을 지지해주는 지지체(frame)의 역할을 한다. 이러한 반도체 리드 프레임은 통상적으로 스탬핑(stamping) 방식 또는 에칭(etching) 방식에 의해 의해 제조된다.
스탬핑 방식은 순차적으로 이송되는 프레스 금형장치를 이용하여 박판의 소재를 소정 형상으로 타발하여 제조하는 방법으로서, 이는 리드 프레임을 대량생산하는 경우에 주로 적용된다.
에칭 방식은 화학약품을 이용하여 소재의 국소 부위를 부식시킴으로써 제품을 형성해 나가는 화학적 식각방법으로서, 이는 리드 프레임을 소량생산하는 경우에 주로 적용되는 제조방법이다.
상기한 두가지 제조방법 중 어느 하나의 방법에 의해 제조되는 반도체 리드 프레임은 기판에 실장되는 형태 등에 따라 다양한 구조를 가지나, 통상적인 구조는 도 1에 도시된 바와 같다.
도 1은 통상적인 반도체 리드 프레임의 구조를 나타내는 도면이다. 구체적으로, 기억소자인 칩을 탑재하여 정적인 상태로 유지하여 주는 패드(11, pad)와, 와이어 본딩(wire bonding)에 의해 칩과 연결되는 이너 리드(12, inner lead) 및 외부회로와의 연결을 위한 아우터 리드(13, outer lead)를 포함하는 구조로 이루어져 있다.
이와 같은 구조를 가지는 반도체 리드 프레임은 반도체의 다른 부품, 예를 들면 기억소자인 칩등과의 조립공정(assembly process)을 거쳐 반도체 패키지를 이루게 된다.
상기 반도체의 조립공정중 반도체 칩과 리드 프레임의 이너 리드와의 와이어 본딩성을 좋도록 하기 위하여, 패드(11)와 이너 리드(12)에 소정 특성을 갖는 금속 소재를 도금하는 경우가 많으며, 또한 몰딩 후 기판 실장을 위한 납땜성 향상을 위해 아우터 리드(13)의 일정 부위에 솔더(Sn-Pb) 도금을 행한다. 그러나, 상기 솔더 도금 과정에 있어서 도금액이 이너 리드(12)까지 침투하게 되는 경우가 빈번히 발생하므로, 이를 제거하기 위한 추가 공정을 필요로 하는 문제점이 있었다.
이러한 문제점을 해결하기 위하여 제안된 것이 선도금 리드 프레임(pre-plated frame) 방법이다. 이 방법은 반도체 패키지 공정전에 납젖음성(solder wettability)이 양호한 소재를 미리 도포하여 도금층을 형성하는 것이다.
도 2는 상기 선도금 방식에 의한 도금층 구조를 나타내는 단면도이다. 구체적으로, Cu 기판(21)위에 중간 도금층으로서 Ni층(22)과 Pd/Ni 합금층(23)이 순차적으로 적층되어 있고, 상기 Pd/Ni 합금층(23)의 상층에 Pd층(24)이 최외곽 도금층으로 형성되어 있다.
그러나, 상기 선도금 방법은 기판의 소재가 Cu 또는 Cu 합금일 경우에만 적용될 뿐 얼로이42(alloy42) 소재에는 적용하지 못하였다. 상기 얼로이42는 Ni 42%, Fe 58% 및 소량의 다른 원소로 구성되어 리드 프레임 소재로 널리 쓰이는데, 선도금을 행할 경우 부식이 심하게 일어나는 문제점이 있었다. 이는 얼로이42 소재의 Fe 성분과 도금층 성분인 Pd의 유전상 계열의 차이가 커서 갈바니 결합(Galvanic coupling)이 일어나기 때문이다.
상기 문제점을 해결하기 위하여 얼로이42 소재에 Cu 또는 Cu 합금을 도금한 후 그 위에 Ni, Co 또는 Ni-Co 합금을 도금하고 그위에 귀금속(Pd, Au, Ag)등을 도금하는 방법이 제안되었다. 그러나, 이는 다음과 같은 이유로 인하여 실용화를 할 수 없었다. 첫째, Cu 도금욕으로서 CN-을 가장 많이 사용하게 되는데, 도금공정중 흡착된 CN-이온이 이후 도금되는 Pd 도금층의 밀착성과 내부식성을 크게 저하시킨다. 둘째, Cu와 Ni의 중간 도금층의 두께가 너무 두꺼워 리드 성형단계(forming)시 균열이 발생하므로 납땜성, 금선과의 와이어 본딩성 등 반도체에서 요구되는 품질을 충족시키기가 어렵다.
상술한 바와 같이 종래의 선도금 방식을 얼로이42 소재 기판에 적용할 수 없는 이유는 얼로이42의 합금 성분인 Fe와 도금층의 Pd가 유전계열상 차이가 크기 때문이다. 만일 Pd 대신에 Fe와 유전계열상 차이가 별로 없는 다른 소재로 도금층을 형성한다면 상기 문제는 해결될 것이고, 본 발명은 이에 착안한 것이다.
본 발명이 이루고자 하는 기술적 과제는 상기 문제점을 해결하여 도금층의 구조를 개선함으로써 물성이 뛰어난 다층도금 리드 프레임을 제공하는 것이다.
도 1은 통상적인 리드 프레임의 구조를 나타내는 개략적인 평면도이다.
도 2는 종래 리드 프레임의 도금층 구조를 나타내는 개략적인 단면도이다.
도 3은 본 발명에 따른 다층도금 리드 프레임의 도금층 구조를 나타내는 개략적인 단면도이다.
도면의 주요부분에 대한 부호의 설명
11. 패드 12. 이너 리드
13. 아우터 리드21. Cu 기판
22. Ni 도금층23. Pd/Ni 합금 도금층
23. Pd 도금층31. 얼로이42 기판
32. 중간 도금층33. Sn-Ni 합금 도금층
상기 과제를 이루기 위하여 본 발명에서는, 얼로이42(alloy 42) 소재의 다층도금 리드 프레임에 있어서, Ni-Sn 합금 도금층이 최외곽 도금층으로 형성되어 있는 것을 특징으로 하는 다층도금 리드 프레임이 제공된다.
본 발명에 있어서, 상기 Ni-Sn 합금 도금층의 Ni는 Ni-Sn 전체에 대하여 0.1 내지 45중량% 포함되어 있는 것이 바람직하다.
본 발명에 있어서, 상기 Ni-Sn 합금 도금층의 두께는 0.1 내지 5㎛인 것이 바람직하다.
본 발명에 있어서, 상기 반도체 리드 프레임과 Ni-Sn 합금 도금층 사이에 Ni, Cu 및 Co로 이루어진 군에서 선택되는 하나로 이루어진 중간 도금층을 더 포함하는 것이 바람직하다.
본 발명에 있어서, 상기 중간 도금층의 두꼐는 0.05 내지 5㎛인 것이 바람직하다.
이하, 첨부된 도면을 중심으로 본 발명에 대하여 설명하고자 한다.
도 3은 본 발명에 따른 도금층 구조를 나타내는 개략적인 단면도이다. 구체적으로, 얼로이42 소재의 기판(31) 위에 Ni-Sn 합금 도금층(33)이 형성되어 있다. 기판과 상기 합금 도금층 사이에 Cu, Ni 또는 Co 등의 금속을 중간층으로 도금할 수도 있다.
본 발명의 Ni-Sn 도금층에서 Ni는 Fe와 화학 포텐셜(Chemical potential)이 비슷하여 갈바니 결합으로 인한 표면 부식이 일어나지 않기 때문에 도금층의 재료로 사용된 것이다. 그러나, Ni는 반도체 리드 프레임의 도금층이 갖추어야 할 납땜성 및 와이어 본딩성 면에서 좋지 않으므로, 납땜성과 와이어본딩성이 우수한 Sn을 첨가한다.
본 발명의 Ni-Sn 도금층에서 Ni의 함량은 Ni-Sn 합금에 대하여 0.1 내지 45중량%가 바람직하다. 이는 0.1 중량% 미만일 경우에는 리드 프레임의 표면의 부식이 심해지고, 45 중량%를 초과할 경우에는 납땜성 및 와이어본딩성이 나빠지기 때문이다.
본 발명에 있어서, 상기 기판과 Ni-Sn 합금 도금층 사이에 Ni, Cu 또는 Co로 이루어진 중간 도금층을 형성할 수도 있다. 상기 중간 도금층의 역할은 기판의 금속 원자가 표면에 확산되는 것을 막는 것이다. 상기 중간 도금층의 두께는 0.05 내지 5㎛인 것이 바람직한데, 이는 두께 증가에 의한 확산 방지 효과와 균열 생성 증가 효과를 같이 고려해야 하기 때문이다.
이상에서 살펴본 바와 같이, 본 발명에 따른 도금층 구조를 갖는 다층도금 리드 프레임은 내부식성이 뛰어나면서도 납땜성 및 와이어 본딩성 등의 물성이 우수하다.

Claims (5)

  1. 얼로이42(alloy 42) 소재의 다층도금 리드 프레임에 있어서, Ni-Sn 합금 도금층이 최외곽 도금층으로 형성되어 있는 것을 특징으로 하는 다층도금 리드 프레임.
  2. 제1항에 있어서, 상기 Ni-Sn 도금층의 Ni는 Ni-Sn 합금에 대하여 0.1 내지 45중량% 함유되어 있는 것을 특징으로 하는 다층도금 리드 프레임.
  3. 제1항에 있어서, 상기 Ni-Sn 합금 도금층의 두께가 0.05 내지 5㎛인 것을 특징으로 하는 다층도금 리드 프레임.
  4. 제1항에 있어서, 상기 기판과 Ni-Sn 합금 도금층 사이에 Ni, Cu 및 Co로 이루어진 군에서 선택되는 하나로 이루어진 도금층을 더 포함하는 것을 특징으로 하는 다층도금 리드 프레임.
  5. 제4항에 있어서, 상기 도금층의 두께가 0.05 내지 5㎛인 것을 특징으로 하는 다층도금 리드 프레임.
KR1019960080061A 1996-12-31 1996-12-31 다층도금 리드프레임 KR100203334B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960080061A KR100203334B1 (ko) 1996-12-31 1996-12-31 다층도금 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080061A KR100203334B1 (ko) 1996-12-31 1996-12-31 다층도금 리드프레임

Publications (2)

Publication Number Publication Date
KR19980060698A KR19980060698A (ko) 1998-10-07
KR100203334B1 true KR100203334B1 (ko) 1999-06-15

Family

ID=19493403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960080061A KR100203334B1 (ko) 1996-12-31 1996-12-31 다층도금 리드프레임

Country Status (1)

Country Link
KR (1) KR100203334B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460075B1 (ko) * 1998-12-29 2005-01-15 주식회사 하이닉스반도체 반도체 패키지의 확산 방지층 형성방법
KR100541737B1 (ko) 2003-10-09 2006-01-11 삼성전자주식회사 휴대용 컴퓨터

Also Published As

Publication number Publication date
KR19980060698A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
KR100231828B1 (ko) 다층 도금 리드프레임
KR0183645B1 (ko) 다층 구조의 도금층을 구비한 반도체 리드 프레임
KR100381302B1 (ko) 반도체 장치 및 그 제조방법
US5486721A (en) Lead frame for integrated circuits
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JP2009526381A (ja) 半導体qfn/sonデバイス用のアルミニウム・リードフレーム
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
KR100203334B1 (ko) 다층도금 리드프레임
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100209264B1 (ko) 반도체 리드 프레임
KR100203333B1 (ko) 다층 도금 리드프레임
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100189819B1 (ko) 팔라듐이 도금된 반도체 리드프레임
KR100254268B1 (ko) 다층 구조의 도금층을 갖는 반도체용 리드프레임
KR100225778B1 (ko) 리드 프레임을 이용한 반도체 팩키지
JP3757539B2 (ja) 半導体装置用ステム
KR100189818B1 (ko) 반도체 리드 프레임
KR100254271B1 (ko) 다층 도금 리이드 프레임
KR0183652B1 (ko) 반도체 리드프레임
KR102623540B1 (ko) 반도체 패키지 기판, 이를 포함하는 반도체 패키지, 및 반도체 패키지 기판의 제조방법
KR100294911B1 (ko) 반도체리드프레임
KR100205331B1 (ko) 리드 프레임 및 그 도금 방법
KR100708299B1 (ko) 전자장치 제조용 다층금속 기판
KR100548011B1 (ko) 반도체 리드 프레임
KR0184119B1 (ko) 리드 프레임의 바깥리드부 도금방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110223

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee