KR100203333B1 - 다층 도금 리드프레임 - Google Patents

Abstract

본 발명은 다층도금 리드 프레임에 관한 것이다. 반도체 리드 프레임을 이루고 있는 얼로이42(alloy42) 소재의 기판 상에 Cu 스트라이크 도금층, 제1 스트라이크 도금층, Ni 도금층 및 Pd 합금 도금층이 차례로 적층되어 있는 것을 특징으로 하는 본 발명의 다층도금 리드 프레임은 내부식성, 납땜성 및 와이어 본딩성이 뛰어나다.

Description

다층도금 리드프레임

본 발명은 다층도금 리드 프레임(lead frame)에 관한 것으로서, 특히 도금층의 적층 구조가 개선되어 물성이 뛰어난 반도체 리드 프레임에 관한 것이다.

반도체 리드 프레임은 반도체 칩(chip)과 함께 반도체 패키지(package)를 이루는 핵심 구성요소의 하나로서, 반도체 패키지의 내부와 외부를 연결해주는 도선(lead)의 역할과 반도체 칩을 지지해주는 지지체(frame)의 역할을 한다. 이러한 반도체 리드 프레임은 통상적으로 스탬핑(stamping) 방식 또는 에칭(etching) 방식에 의해 의해 제조된다.

스탬핑 방식은 순차적으로 이송되는 프레스 금형장치를 이용하여 박판의 소재를 소정 형상으로 타발하여 제조하는 방법으로서, 이는 리드 프레임을 대량생산하는 경우에 주로 적용된다.

에칭 방식은 화학약품을 이용하여 소재의 국소 부위를 부식시킴으로써 제품을 형성하는 화학적 식각방법으로서, 이는 리드 프레임을 소량생산하는 경우에 주로 적용되는 제조방법이다.

상기한 두가지 제조방법 중 어느 하나의 방법에 의해 제조되는 반도체 리드 프레임은 기판에 실장되는 형태 등에 따라 다양한 구조를 가지나, 통상적인 구조는 도 1에 도시된 바와 같다.

도 1은 통상적인 리드 프레임의 구조를 나타내는 도면이다. 구체적으로, 기억소자인 칩을 탑재하여 정적인 상태로 유지하여 주는 패드(11, pad)와, 와이어 본딩(wire bonding)에 의해 칩과 연결되는 이너 리드(12, inner lead) 및 외부회로와의 연결을 위한 아우터 리드(13, outer lead)를 포함하는 구조로 이루어져 있다.

이와 같은 구조를 가지는 반도체 리드 프레임은 반도체의 다른 부품, 예를 들면 기억소자인 칩등과의 조립과정(assembly process)을 거쳐 반도체 패키지를 이루게 된다.

반도체 제조과정은 크게 세가지로 구분될 수 있는데, 웨이퍼(Wafer) 제조공정(fabrication process), 조립공정(assembly process), 그리고 검사공정(test process)이 그것이다. 이중 조립공정은 일반적으로 다이부착(die attach), 와이어 본딩(wire bonding), 몰딩(molding), 마킹(marking) 및 분리(trim/form) 공정으로 나눌 수 있다.

다이 부착공정은 웨이퍼 상의 각 다이를 소정의 리드 프레임에 부착시키는 공정이다. 여기서, 다이는 한 칩을 형성하는 집적회로(IC)를 말한다. 와이어 본딩공정은 리드 프레임에 부착된 다이와 리드의 각 핀을 연결시키는 공정이다. 실제 다이 내부에는 각 핀 번호(pin number)에 따른 결합부(bonding pad)가 존재하여, 와이어로서 각 핀에 맞는 리드에 연결된다. 몰딩공정은 플라스틱 등의 패키지 재료로서 각 다이의 몸체(body)를 형성시키는 공정이다. 마킹공정은 상기 몸체의 외부에 집적회로의 명칭 및 제조회사의 기호를 찍는 공정이다. 끝으로 분리공정은 리드 프레임에 부착된 일련의 집적회로들을 개별적으로 분리시키는 공정으로서, 리드 프레임을 절단하는 공정(trim)과 절단된 리드를 소정의 형상대로 굽히는 공정(form)으로 나눌 수 있다.

상기 반도체의 조립공정중 반도체 칩과 리드 프레임의 이너 리드와의 와이어 본딩성과 다이 패드부의 다이 특성을 개선하기 위하여, 다이 패드(11)와 이너 리드(12)에 소정 특성을 갖는 금속 소재를 도금하는 경우가 많으며, 또한 몰딩 후 기판 실장을 위한 납땜성 향상을 위해 아우터 리드(13)의 일정 부위에 솔더(Sn-Pb) 도금을 행한다. 그러나, 상기 솔더 도금 과정에 있어서 도금액이 이너 리드(12)까지 침투하게 되는 경우가 빈번히 발생하므로, 이를 제거하기 위한 추가 공정을 필요로 하는 문제점이 있었다.

이러한 문제점을 해결하기 위하여 제안된 것이 선도금 리드 프레임(pre-plated frame) 방법이다. 이 방법에 의하면 반도체 패키지 공정전에 납 젖음성(solder wettability)이 양호한 소재를 반도체 기판에 미리 도포하여 도금층을 형성하는 것으로서, 도 2에 도금층의 구조를 개략적으로 예시하였다.

도 2는 선도금한 리드 프레임의 구조를 나타내는 도면이다. 구체적으로, Cu 기판(21)위에 중간 도금층으로서 Ni층(22)과 Pd/Ni 합금층(23)이 순차적으로 적층되어 있고, 상기 Pd/Ni 합금층(23) 상에 Pd층(24)이 최외곽 도금층으로 형성되어 있는 다층 구조의 도금층을 이루고 있다. 상기 다층의 도금층에 있어서, Ni층(22)은 기판(21)의 Cu 원자가 최외곽 표면까지 확산되어 산화물이나 황화물과 같은 Cu 화합물이 생성되는 것을 방지하기 위한 것으로서, 결국 Cu 확산에 대한 저지층의 역할을 하도록 형성된 것이다.

그러나, 상기 선도금 방법은 기판의 소재가 Cu 또는 Cu 합금일 경우에만 적용될 뿐 얼로이42(alloy42) 소재에는 적용하지 못하였다. 상기 얼로이42는 Ni 42%, Fe 58% 및 소량의 다른 원소로 구성되어 리드 프레임 소재로 널리 쓰이는데, 선도금을 행할 경우 부식이 심하게 일어나는 문제점이 있었다. 이는 얼로이42 소재의 Fe 성분과 도금층 성분인 Pd의 유전상 계열의 차이가 커서 갈바니 결합(Galvanic coupling)을 일으키기 때문이다.

상기 문제점을 해결하기 위하여 Shinko 전기는 얼로이42 소재에 Cu 또는 Cu 합금을 도금한 후 그 위에 Ni, Co 또는 Ni-Co 합금을 도금하고 그위에 귀금속(Pd, Au, Ag)등을 도금하는 방법이 제안되어 있다. 그러나, 이는 다음과 같은 이유로 인하여 실용화를 할 수 없었다. 첫째, Cu 도금욕으로써 CN^-을 가장 많이 사용하게 되는데, 도금공정중 흡착된 CN^-이온이 이후 도금되는 Pd 도금층의 밀착성과 내부식성을 크게 저하시킨다. 둘째, Cu와 Ni의 중간 도금층의 두꼐가 너무 두꺼워 리드 성형단계(forming)tl 균열이 발생하므로 납땜성, 금선과의 와이어 본딩성 등 반도체에서 요구되는 품질이 떨어진다.

본 발명이 이루고자 하는 기술적 과제는 상기 문제점을 해결하여 도금층의 적층 구조를 개선함으로써 납땜성과 와이어 본딩성등이 우수한 반도체 리드 프레임을 제공하는 것이다.

도 1은 통상적인 리드 프레임의 구조를 나타내는 개략적인 평면도이다.

도 2는 종래 리드 프레임의 도금층 구조를 나타내는 개략적인 단면도이다.

도 3은 본 발명에 따른 다층도금 리드 프레임의 도금층 구조를 나타내는 개략적인 단면도이다.

도면의 주요부분에 대한 부호의 설명

11. 패드12. 이너리드

13. 아우터리드21. Cu 기판

22. Ni 도금층23. Pd/Ni 합금 도금층

24. Pd 도금층 31. 얼로이42 기판

32. Cu 스트라이크 도금층33. 제1 합금 도금층

34. 제1 합금 스트라이크 도금층 35. Ni 도금층

36. Pd 합금 도금층

상기 과제를 이루기 위하여 본 발명에서는, 반도체 리드 프레임을 이루고 있는 얼로이42(alloy42) 소재의 기판상에 Cu 스트라이크 도금층, 제1 스트라이크 도금층, Ni 도금층 및 Pd 합금 도금층이 차례로 적층되어 있는 것을 특징으로 하는 다층도금 리드 프레임이 제공된다.

본 발명에 있어서, 상기 Cu 스트라이크 도금층과 제1 스트라이크 도금층 사이에 제1 합금 도금층을 더 포함하는 것이 바람직하다. 상기 제1 합금 도금층은 Ni, Co, W 및 Ag로 이루어진 군에서 선택된 어느 하나의 금속 또는 그 합금으로 이루어진 것으로서 그 두께가 0.1 내지 5㎛인 것이 바람직하다.

본 발명에 있어서, 상기 Ni 도금층과 Pd 합금 도금층 사이에 Pd 스트라이크 도금층을 더 포함하는 것이 바람직하다. 상기 Pd 스트라이크 도금층의 두께는 0.01 내지 2㎛인 것이 바람직하다.

본 발명에 있어서, 상기 제1 스트라이크 도금층은 Pd, Pt 및 Au로 이루어진 군에서 선택된 어느 하나의 금속 또는 그 합금으로 이루어진 것으로서 그 두께가 0.01 내지 5㎛인 것이 바람직하다.

본 발명에 있어서, 상기 Cu 스트라이크 도금층은 그 두께가 0.01 내지 5㎛인 것이 바람직하고, 상기 Ni 도금층은 그 두께가 20 내지 80㎛인 것이 바람직하다.

본 발명에 있어서, 상기 Pd 합금 도금층은 Pd를 주성분으로 하고 Au, Co, W, Ag, Ti, Mo, Sn 중 어느 하나의 원소가 첨가되는 것으로서, 상기 Pd 또는 Pd 합금 도금층의 두께는 0.05 내지 20㎛인 것이 바람직하다.

이하, 첨부된 도면을 중심으로 본 발명의 특징을 상세히 설명하기로 한다.

도 3은 본 발명에 따른 반도체 리드 프레임의 도금층 구조를 나타낸 개략적인 단면도이다. 구체적으로, 반도체 리드 프레임을 이루고 있는 얼로이42 소재의 기판(31) 위에 Cu 스트라이크 도금층(32), Pd, Pt, Au 또는 이들의 합금 스트라이크 도금층(34), Ni 도금층(35) 및 Pd 합금층(36)이 순차적으로 형성되어 있다. 여기서, 상기 Cu 스트라이크 도금층(32)과 Pd, Pt, Au 또는 이들의 합금 스트라이크 도금층(34) 사이에 Ni, Co, W, Ag 또는 이들의 합금 도금층(33)을 더 형성할 수도 있다. 또한, 상기 Ni 도금층(35)과 Pd 합금층(36) 사이에 Pd 스트라이크 도금층(도시되지 않음)을 더 형성할 수도 있다.

상기 구조에 있어서, Cu 스트라이크 도금층(32)은 얼로이42의 표면전위를 높여 최외곽층간의 전위차이를 크게 줄이는 역할을 한다.

또한, Ni, Co, W, Ag 또는 이들의 합금 도금층(33)은 기판의 부식속도를 낮추는 역할을 하고, 상기 Pd, Pt, Au 또는 이들의 합금 스트라이크 도금층(34)은 수소와 염소이온등 부식에 큰 영향을 주는 이온들의 확산을 현저히 막는 장벽 역할을 한다.

본 발명의 Ni층(35)은 Cu 원자가 최외곽 표면까지 확산되어 산화물이나 황화물과 같은 Cu 화합물(reactive copper products)을 생성하는 것을 방지하기 위한 것으로서, 결국 Cu 확산에 대한 방해층의 역할을 하도록 형성한 것이다.

한편, Ni 도금 이후에 형성하는 Pd 스트라이크 도금층(도시되지 않음)은 중간층인 Ni 도금층(35) 표면의 기공을 은폐시키고 표면조도를 균일화할 수 있게 하므로, 이어서 전착될 최외각 도금층(36)의 두께를 균일하게 유지할 수 있다. 이렇게 하면, 염수 분위기(salty atmosphere) 하에서의 전형적인 부식 현상인 국부 부식을 현저히 줄일 수 있는 효과가 있다. 상기 Pd 스트라이크 도금층의 또다른 역할은 Ni 도금층(35)과 최외곽층인 Pd 합금 도금층(36)의 결합력을 증대시키는 매체로서의 역할을 하는 것이다. 이러한 접착력 강화를 통하여 리드 프레임의 패드 상에 반도체 칩을 실장한 후에 이어지는 트리밍(triming) 및 포밍(forming) 과정에서 발생되는 균열의 생성 및 진행을 최소화시킬 수 있다. 따라서, 내식성의 증가는 물론 중간층의 Ni 확산도 방지하는 역할을 하게 됨으로써 결국 납땜성을 증가시킨다.

상기 Pd 합금 도금층(36)은 Pd를 주성분으로 하고, Au,Co, W, Ag. Ti, Mo, Sn 중 어느 하나의 원소가 첨가된 합금을 사용하는 것이 바람직하다. 그리고, 상기 Pd 합금 도금층(36)의 두께는 0.05 내지 20㎛가 적당한데, Pd에 첨가되는 합금 원소의 양에 따라 적정 두께의 범위가 결정된다. 예를 들면, 합금 원소의 양이 증가함에 따라 도금층의 두께는 얇아진다. 이중 Pd-Au 합금은, 최외곽층에 존재하는 Au로 인해 와이어 본딩시에 Au 와이어와의 본딩성을 높이기 위한 것이며, 또한 순수 Pd에 비하여 Pd-Au 합금이 더 우수한 내식성을 갖기 때문에 내식성을 높일 수 있다. 이러한 근거는 Pd 도금층의 부식성을 결정하는 요인중의 하나로서 도금층 형성시 도금층내로 확산되는 수소의 양(수소흡장량)이 있는데, 이 수소흡장량은 순수한 Pd에 비하여 Pd-Au 합금의 경우 매우 적기 때문이다.

이상에서 살펴본 바와 같이, 본 발명에 따른 다층도금 리드 프레임은 와이어 본딩성 및 납땜성 등 리드 프레임의 제반 특성이 향상되어, 반도체 패키지 공정에 있어서의 높은 수율을 기대할 수 있어 생산성 향상을 도모할 수 있다.

Claims (12)

1. 반도체 리드 프레임을 이루고 있는 얼로이42(alloy42) 소재의 기판 상에 Cu 스트라이크 도금층, 제1 스트라이크 도금층. Ni 도금층 및 Pd 합금 도금층이 차례로 적층되어 있는 것을 특징으로 하는 다층도금 리드 프레임.
2. 제1항에 있어서, 상기 Cu 스트라이크 도금층과 제1 스트라이크 도금층 사이에 제1 랍금 도금층을 더 포함하는 것을 특징으로 하는 다층도금 리드 프레임.
3. 제1항에 있어서, 상기 제1 합금 도금층은 Ni, Co, W 및 Ag로 이루어진 군에서 선택된 어느 하나의 금속 또는 그 합금으로 이루어진 것을 특징으로 하는 다층도금 리드 프레임.
4. 제1항에 있어서, 상기 제1 도금층은 그 두께가 0.1 내지 5㎛인 것을 특징으로 하는 다층도금 리드 프레임.
5. 제1항에 있어서, 상기 Ni 도금층과 pd 합금 도금층 사이에 Pd 스트라이크 도금층을 더 포함하고 있는 것을 특징으로 하는 다층도금 리드 프레임.
6. 제1항에 있어서, 상기 Pd 스트라이크 도금층의 두께는 0.01 내지 2㎛인 것을 특징으로 하는 다층도금 리드프레임.
7. 제1항에 있어서, 상기 제1 스트라이크 도금층은 Pd, Pt 및 Au로 이루어진 군에서 선택된 어느 하나의 금속 또는 그 합금으로 이루어진 것을 특징으로 하는 다층도금 리드 프레임.
8. 제1항에 있어서, 상기 제1 스트라이크 도금층은 그 두께가 0.01 내지 5㎛인 것을 특징으로 하는 다층도금 리드 프레임.
9. 제1항에 있어서, 상기 Cu 스트라이크 도금층은 그 두께가 0.01 내지 5㎛인 것을 특징으로 하는 다층도금 리드 프레임.
10. 제1항에 있어서, 상기 Ni 도금층은 그 두께가 20 내지 80㎛인 것을 특징으로 하는 다층도금 리드 프레임.
11. 제1항에 있어서, 상기 Pd 또는 Pd 합금 도금층은 Pd를 주성분으로 하고 Au, Co, W, Ag, Ti, Mo, Sn 중 어느 하나의 원소가 첨가되는 것을 특징으로 하는 다층도금 리드 프레임.
12. 제1항에 있어서, 상기 Pd 또는 Pd 합금 도금층은 그 두께가 0.05 내지 20㎛인 것을 특징으로 하는 다층도금 리드 프레임.