CN1957113A - 半导体元件的外部钯镀敷结构以及半导体器件制造方法 - Google Patents

半导体元件的外部钯镀敷结构以及半导体器件制造方法 Download PDF

Info

Publication number
CN1957113A
CN1957113A CNA2005800168410A CN200580016841A CN1957113A CN 1957113 A CN1957113 A CN 1957113A CN A2005800168410 A CNA2005800168410 A CN A2005800168410A CN 200580016841 A CN200580016841 A CN 200580016841A CN 1957113 A CN1957113 A CN 1957113A
Authority
CN
China
Prior art keywords
plating
alloy
layer
lead
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800168410A
Other languages
English (en)
Inventor
关和光
吉江崇
吴宗昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1957113A publication Critical patent/CN1957113A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16—Electroplating with layers of varying thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

在半导体封装的外部镀敷结构中，采用Pd或Pd合金膜作为材料代替作为焊接金属的常规焊料镀敷。提供了高度可靠的半导体元件外部镀敷结构，而不引起例如由须等导致的端子之间的短路的问题。在该外部镀敷结构中，在使用铜或铜合金材料的所述半导体元件的所述外部连接端子(10，12)的表面上，使用Pd或Pd合金(26)，代替作为焊接金属的常规焊料镀敷。在形成具有小于等于0.3μm厚度的镀敷膜的情况下，在所述材料与所述镀敷的Pd或Pd合金层之间进行镀敷，而在它们之间不具有基层或中间金属层。在所述镀敷膜上，根据情况，进一步形成具有小于等于0.1μm厚度的Au或Au合金镀敷(28)。

Description

半导体元件的外部钯镀敷结构以及半导体器件制造方法
技术领域
本发明涉及钯镀敷的引线终饰(finishing)结构，以及制造半导体器件的方法，其中构成半导体部件例如引线框架或半导体封装的外部连接端子的材料的表面镀敷有钯或钯合金。
背景技术
在通过焊接、钎焊等在基底上安装半导体部件例如集成电路(IC)封装时，从保护环境的观点，在不包含铅的状态下接合它们已成为普遍接受的实施方式。因此，IC封装的端子部分已镀敷有代替Sn/Pb(锡/铅)焊料的Sn/Ag(锡/银)、Sn/Bi(锡/铋)或Sn/Cu(锡/铜)的引线终饰焊料。
然而，当试图通过不包含铅的焊料镀敷来进行接合时，经常产生严重的问题，因为在形成外部端子时由结节(块的形成)或反常沉积引起的毛刺变为镀敷渣，从而引起端子之间的短路，或者在安装后，由焊料镀敷部分引起的须(whisker)导致端子之间的短路。此外，很难控制不包含铅成分的焊料镀敷浴(bath)，并且迄今不可能稳定地沉积镀敫膜。
已知提前镀敷有钯(Pd)或钯合金膜的被称为Pd-PPF(Pd预镀敷的引线框架)的引线框架作为不包含铅的引线终饰焊料镀敷(参见JP4-115558 A)。然而，在常规Pd-PPF中，必须使用镍(Ni)作为下伏金属，以便在装配IC封装等的步骤中，具体地说，在通过回流安装半导体元件的步骤中，引线框架的铜基底可以经受热经历。也就是，如果在回流步骤中相对高温度的热经历对其作用，则必须防止形成引线框架基底的铜或铜合金扩散到钯(Pd)膜、钯合金膜中或扩散到其上侧的层中。
当如上所述从保护环境的观点在常规半导体封装的引线终饰镀敷结构中不使用铅时，则产生由须的形成引起的在端子之间的短路问题。此外，当将要在由铜或铜合金制成的基底上镀敷钯(Pd)膜或Pd合金膜时，必须形成镍层作为Pd或Pd合金膜的下伏层，以防止铜扩散到Pd层中或在其上的层中(参见JP 4-115558 A)。
发明内容
因此，本发明的一个目的是提供一种半导体部件的镀敷引线终饰结构，通过使用Pd膜或Pd合金膜来代替使用作为钎焊金属的常规焊料镀敷材料，其能够提供高度可靠的半导体封装，而不引起如在由镀敫有Ni、Pd和Au的三个镀敷层的引线框架代表的常规Pd-PPF(Pd预镀敷的引线框架)中的由须引起的端子之间的短路等问题，并且其还能够在已装配半导体封装之后稳定引线终饰的步骤。
为了实现以上目的，根据本发明，提供了一种钯镀敷的引线终饰结构，其特征在于，在使用铜或基于铜合金的材料的半导体封装的外部连接端子的表面上，镀敷Pd或Pd合金至不大于0.3μm的厚度，而不在所述材料与所述Pd或Pd合金镀敷层之间夹入任何下伏层或任何中间金属层。
在这种情况下，本发明的特征在于，在所述Pd或Pd合金层的上表面上镀敷Au或Au合金至不大于0.1μm的厚度，以改善相对于其上将安装所述封装的基底上的焊料的润湿性。
根据本发明，还提供了一种钯镀敷的引线终饰结构，其特征在于，在使用铁或基于铁-镍的材料的半导体封装的外部连接端子的表面上，镀敷Pd或Pd合金至不大于0.3μm的厚度，而不在所述材料与所述Pd或Pd合金镀敷层之间夹入任何下伏层或任何中间金属层。
此外，本发明的所述钯镀敷的引线终饰结构的特征在于，在所述Pd或Pd合金层的上表面上镀敷Au或Au合金至不大于0.1μm的厚度，以改善相对于其上将安装所述封装的基底上的焊料的润湿性。
根据本发明，还提供了一种制造半导体封装的方法，其特征在于，至少在通过管芯附着、金属线接合和树脂模塑来安装半导体芯片的步骤之后，在使用铜或基于铜合金的材料的半导体封装的外部连接端子的表面上，镀敷Pd或Pd合金至不大于0.3μm的厚度，而不在所述外部连接端子的所述材料的表面与所述Pd或Pd合金镀敷层之间夹入任何下伏层或任何中间金属层。
此外，根据本发明，提供了一种制造半导体封装的方法，其特征在于，至少在通过管芯附着、金属线接合和树脂模塑来安装半导体芯片的步骤之后，在使用铁或基于铁-镍的材料的半导体封装的外部连接端子的表面上，镀敷Pd或Pd合金至不大于0.3μm的厚度，而不在所述外部连接端子的所述材料的表面与所述Pd或Pd合金镀敷层之间夹入任何下伏层或任何中间金属层。
现在将参考附图详细说明本发明的实施例。
附图说明
图1是可将本发明的钯镀敷引线终饰结构用于其的半导体部件，具体地说，引线框架的平面图；
图2a和2b是示例了常规钯镀敷的引线终饰结构的两个实例的截面图；
图3是根据本发明第一实施例的钯镀敷的引线终饰结构的截面图；
图4是根据本发明第二实施例的钯镀敷的引线终饰结构的截面图；以及
图5是采用本发明的钯镀敷的引线终饰结构的半导体器件的外观视图。
具体实施方式
图1是可将本发明的半导体封装的钯镀敷引线终饰结构用于其上的引线框架的平面图。
在图1所示的引线框架10中，参考标号12表示外引线，14表示内引线，16表示芯片安装部分，在其上将安装半导体芯片(未示出)，且其通过支撑条18连接到导轨(rail)20和20。参考标号22表示坝栏(dambar)。
在引线框架10上，在芯片安装部分16处安装半导体芯片。半导体芯片通过金属线连接到内引线14。用树脂模塑半导体芯片、金属线和内引线14，以完成半导体器件。在半导体器件的外引线12上提前形成焊料膜，或者在基底上安装半导体器件时在其上形成焊料膜。从而，将器件焊接至基底的预定位置上。
在本发明的实施例中，在已用树脂模塑后，在外引线12上形成Pd膜或Pd合金膜，而不夹入下伏层或中间层例如Ni层。在一些情况下，在其上进一步镀敷薄Au膜。
对引线框架的材料没有特别的限制，可以使用通常使用的任何材料，例如Cu、Cu合金或Fe-Ni合金。
图2a和2b是示意性示例了引线框架的半导体封装的常规焊料镀敷的引线终饰结构的截面图，图3是根据本发明的半导体封装的焊料镀敷的引线终饰结构的第一实施例的示意性截面图，图4时第二实施例的示意性截面图，以及图5是用树脂模塑的半导体器件的外观视图。
在图2a的现有技术中，在形成引线框架的端子的基于Fe-Ni的合金基底上形成厚度约为10μm的焊料镀敷层24。然而，在如上所述的和如图3所示的本发明中，在基于Cu的基底或基于Fe-Ni的合金基底上直接镀敷Pd层或Pd合金层，而不使用铅。并且，根据本发明，Pd层或Pd合金层直接形成在引线框架基底(外引线)10(12)上，而没有夹入的Ni层，这与图2b所示的在JP 4-115558A中公开的结构不同，根据所述专利文献公开，在引线框架基底(外引线)10(12)上形成Pd镀敷层26，在其间夹有Ni层32，并且进一步在其上形成Au层28。
也就是，在图3所示的本发明第一实施例中，在形成半导体器件的引线框架的外引线端子的Cu基底或基于Fe-Ni的合金基底10(12)上镀敷钯(Pd)层或Pd合金层26至不大于0.3μm的厚度。实际上，如果其具有约0.05μm的厚度，则该Pd或Pd合金镀敷层26发挥其作用。
此外，在图4所示的本发明第二实施例中，在形成半导体器件的引线框架的外引线端子的Cu基底或基于Fe-Ni的合金基底10(12)上镀敷钯(Pd)层或Pd合金层26至不大于0.3μm的厚度，这与第一实施例相同，然后在其顶部上，进一步镀敷Au层28至不大于0.1μm的厚度。实际上，Au镀敷层28具有0.001μm至0.1μm的厚度，并且在最薄的情况下，具有与单个Au原子对应的厚度。并且在第二实施例中，Pd或Pd合金层26具有约0.05μm的厚度已足够。
如图2b所示，在使用Pd膜或Pd合金膜替代使用焊料镀敷的引线框架中的常规三层Pd-PPF(Pd预镀敷的引线框架)结构在铜(Cu)基底10(12)上包括下伏的金属镍(Ni)层32、中间钯(Pd)层26和最上面的金(Au)层28。该三层Pd-PPF的优点在于，其提供了具有镀敷的引线框架，该镀敷允许外部端子在进入装配半导体封装的步骤之前通过回流与基底接合，并可以省略装配之后的镀敷工艺。
然而，装配步骤例如用于安装半导体芯片的管芯附着步骤、金属线接合步骤和用树脂模塑步骤包括热经历的循环。为了防止引线框架被热经历氧化并确保装配后的良好焊料润湿特性，提供Ni层作为防止Cu扩散的层，提供Pd层作为防止Ni扩散的层，以及提供Au层作为防止Pd扩散的层。
在本发明中，在装配半导体封装的步骤之后，如图3所示，在封装的端子10(12)上镀敷Pd 26，或者如图4所示，在封装的端子10(12)上镀敷Pd 26，并进一步在其上镀敷Au 28，从而不需要担忧对由装配步骤例如用于安装半导体芯片的管芯附着步骤、金属线接合步骤和用树脂模塑步骤中的热经历引起的引线框架的氧化。否则，即使使用装配步骤例如管芯附着步骤、金属线接合步骤和树脂模塑步骤，也可以将这些步骤的温度条件抑制为如此低，以致不需要关于引线框架的氧化的任何考虑。
因此，根据本发明，作为下伏金属的Ni可以省略，并且在一些情况下，还可以省略最上层的Au。
在贵金属例如镀敷层26的Pd或Pd合金与模塑树脂30(图5)之间的亲和性很差。因此，与Pd-PPF相比，现有技术的Ag镀敷的引线框架倾向于呈现与模塑树脂的优良附着性。然而，由于在高温下回流，现在变为标准的无铅焊料的使用使得在引线框架与模塑树脂之间很容易发生剥落。因此，在与模塑树脂30的附着性方面有利的常规Ag镀敷的引线框架可以是商业接受的。
然而，在无铅引线终饰焊料镀敷的情况下，很难控制镀敷浴，并且不能镀敷稳定的膜。还存在反常沉积和产生须的问题。因此，对于常规Ag镀敷的引线框架，引线终饰Pd焊料镀敷可以变得更有效。
Pd-PPF不仅用于将外部连接端子接合到基底，并且提供用于金属线接合的镀敷膜。因此，目前，在引线框架的整个表面上已镀敷Ni、Pd和Au。
然而，根据本发明，如图5所示，用树脂模塑，即用树脂30模塑常规Ag镀敷的引线框架，并且此后仅仅外引线12的连接端子用Pd 26镀敷，或者用Pd随后用Au 28镀敷，从而可以极大地降低所使用的Pd和Au贵金属的量，并且可以降低半导体封装的价格。
因此，与常规无铅引线终饰镀敷结构相比，如上所述的本发明的半导体封装的镀敷引线终饰结构提供了以下优点。
(1)安装之后由焊料镀敷产生的须引起的短路的可能性很小。比较而言，在常规无铅引线终饰焊料镀敷的情况下，控制焊料浴时和形成稳定镀敷膜时包括很大的困难，这导致发生例如反常沉积和由须等引起的端子之间的短路的问题。
(2)在Pd镀敷的情况下，镀敷浴稳定。因此，镀敷容易控制，并且镀敷膜稳定，这导致反常沉积或由须引起的端子之间的短路的可能性很低。
(3)在焊料镀敷的情况下，通常需要的厚度为约10μm且镀敷沉积时间为60至120秒。另一方面，在Pd镀敷的情况下，通常需要的厚度为约0.05μm且镀敷沉积时间为约5秒，即使当随后镀敷Au时，其厚度也非常小且镀敷沉积时间为约5秒，这使得沉积时间能够降低为现有技术的沉积时间的约十分之一，导致生产率的极大提高。
以上参考附图说明了本发明的实施例。然而，本发明不限于以上实施例，可以在本发明的精神和范围内，进行各种配置、变化、修改等。
工业适用性
根据如上所述的本发明，与无铅引线终饰焊料镀敷相比，很容易控制镀敷浴，所形成的膜稳定，并且引起反常沉积和和由须导致的端子之间的短路的可能性很小。此外，可以缩短镀敷所需的时间，极大地提高生产率。

Claims (6)

1.一种钯镀敷的引线终饰结构，其特征在于，在使用铜或基于铜合金的材料的半导体部件的外部连接端子的表面上，镀敷Pd或Pd合金至不大于0.3μm的厚度，而不在所述材料与所述Pd或Pd合金镀敷层之间夹入任何下伏层或任何中间金属层。
2.根据权利要求1的钯镀敷的引线终饰结构，其中在所述Pd或Pd合金层的顶部上镀敷Au或Au合金至不大于0.1μm的厚度。
3.一种钯镀敷的引线终饰结构，其特征在于，在使用铁或基于铁-镍的材料的半导体部件的外部连接端子的表面上，镀敷Pd或Pd合金至不大于0.3μm的厚度，而不在所述材料与所述Pd或Pd合金镀敷层之间夹入任何下伏层或任何中间金属层。
4.根据权利要求3的钯镀敷的引线终饰结构，其中在所述Pd或Pd合金层的顶部上镀敷Au或Au合金至不大于0.1μm的厚度。
5.一种制造半导体器件的方法，其特征在于，至少在通过管芯附着、金属线接合和树脂模塑来安装半导体芯片的步骤之后，在使用铜或基于铜合金的材料的半导体部件的外部连接端子的表面上，镀敷Pd或Pd合金至不大于0.3μm的厚度，而不在所述外部连接端子的所述材料的表面与所述Pd或Pd合金镀敷层之间夹入任何下伏层或任何中间金属层。
6.一种制造半导体器件的方法，其特征在于，至少在通过管芯附着、金属线接合和树脂模塑来安装半导体芯片的步骤之后，在使用铁或基于铁-镍的材料的半导体部件的外部连接端子的表面上，镀敷Pd或Pd合金至不大于0.3μm的厚度，而不在所述外部连接端子的所述材料的表面与所述Pd或Pd合金镀敷层之间夹入任何下伏层或任何中间金属层。
CNA2005800168410A 2004-05-25 2005-05-16 半导体元件的外部钯镀敷结构以及半导体器件制造方法 Pending CN1957113A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004154656 2004-05-25
JP154656/2004 2004-05-25

Publications (1)

Publication Number Publication Date
CN1957113A true CN1957113A (zh) 2007-05-02

Family

ID=35450917

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800168410A Pending CN1957113A (zh) 2004-05-25 2005-05-16 半导体元件的外部钯镀敷结构以及半导体器件制造方法

Country Status (6)

Country Link
US (1) US20070272441A1 (zh)
JP (1) JPWO2005116300A1 (zh)
KR (1) KR20070015164A (zh)
CN (1) CN1957113A (zh)
TW (1) TW200603311A (zh)
WO (1) WO2005116300A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4817043B2 (ja) * 2005-08-30 2011-11-16 日立金属株式会社 セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2543619B2 (ja) * 1990-09-05 1996-10-16 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
EP0537982A2 (en) * 1991-10-14 1993-04-21 Fujitsu Limited Semiconductor device having improved leads
KR970067816A (ko) * 1996-03-26 1997-10-13 이대원 집적회로용 리드프레임 및 그 제조방법
US6521358B1 (en) * 1997-03-04 2003-02-18 Matsushita Electric Industrial Co., Ltd. Lead frame for semiconductor device and method of producing same
JPH11204713A (ja) * 1998-01-09 1999-07-30 Sony Corp 半導体装置用リードフレーム及び半導体装置
JPH11317487A (ja) * 1998-05-01 1999-11-16 Nissan Motor Co Ltd 電子装置及び電子装置の実装方法
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7268415B2 (en) * 2004-11-09 2007-09-11 Texas Instruments Incorporated Semiconductor device having post-mold nickel/palladium/gold plated leads

Also Published As

Publication number Publication date
KR20070015164A (ko) 2007-02-01
WO2005116300A1 (ja) 2005-12-08
JPWO2005116300A1 (ja) 2008-04-03
US20070272441A1 (en) 2007-11-29
TW200603311A (en) 2006-01-16

Similar Documents

Publication Publication Date Title
US6713852B2 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
US6828660B2 (en) Semiconductor device with double nickel-plated leadframe
US7245006B2 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
US6583500B1 (en) Thin tin preplated semiconductor leadframes
JP2543619B2 (ja) 半導体装置用リ―ドフレ―ム
US7148085B2 (en) Gold spot plated leadframes for semiconductor devices and method of fabrication
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
WO2010052973A1 (ja) 半導体装置及びその製造方法
TWI323031B (en) Leadframe comprising tin plating or an intermetallic layer formed therefrom
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US7788800B2 (en) Method for fabricating a leadframe
EP0751564A2 (en) Ultra-thin noble metal coatings for electronic packaging
JP2009526381A (ja) 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム
JP2009517869A (ja) 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム
US6376901B1 (en) Palladium-spot leadframes for solder plated semiconductor devices and method of fabrication
US6706561B2 (en) Method for fabricating preplated nickel/palladium and tin leadframes
US6545344B2 (en) Semiconductor leadframes plated with lead-free solder and minimum palladium
JP2002076229A (ja) 銀めっきを含む半導体のリードフレームおよびその製造方法
CN1957113A (zh) 半导体元件的外部钯镀敷结构以及半导体器件制造方法
US20040183166A1 (en) Preplated leadframe without precious metal
US6545342B1 (en) Pre-finished leadframe for semiconductor devices and method of fabrication
US20030137032A1 (en) Pre-finished leadframe for semiconductor devices and method fo fabrication
KR20050100966A (ko) 리드프레임 및 그 제조 방법
JP2858197B2 (ja) 半導体装置用リードフレーム
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20070502