JPH10206504A - 回路機能検査装置 - Google Patents
回路機能検査装置Info
- Publication number
- JPH10206504A JPH10206504A JP9021020A JP2102097A JPH10206504A JP H10206504 A JPH10206504 A JP H10206504A JP 9021020 A JP9021020 A JP 9021020A JP 2102097 A JP2102097 A JP 2102097A JP H10206504 A JPH10206504 A JP H10206504A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- comparison
- defective
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ロジックデータにジッターやノイズが含まれ
ていても、ロジック動作開始タイミングが異なっていて
も正しい比較判定ができ、安価で簡単な構成で検査効率
の良い高信頼度の回路機能検査装置を提供することを目
的とする。 【解決手段】 良品基板103と被検査基板102と、
各基板をそれぞれ同一の条件で動作させる駆動信号発生
器101と、良品基板103と被検査基板102の各同
一基板のノード同士の信号比較をする比較回路107
と、前記比較回路107の出力をデータクロックでラッ
チするラッチ回路109と、前記ラッチ回路109の出
力を計数するNビットのカウンター回路111(Nは整
数とする)と、前記カウンター回路111が所定の値に
達した時点で状態が遷移するフリップフロップ113を
用いて不良判定をする判別回路とを備える。
ていても、ロジック動作開始タイミングが異なっていて
も正しい比較判定ができ、安価で簡単な構成で検査効率
の良い高信頼度の回路機能検査装置を提供することを目
的とする。 【解決手段】 良品基板103と被検査基板102と、
各基板をそれぞれ同一の条件で動作させる駆動信号発生
器101と、良品基板103と被検査基板102の各同
一基板のノード同士の信号比較をする比較回路107
と、前記比較回路107の出力をデータクロックでラッ
チするラッチ回路109と、前記ラッチ回路109の出
力を計数するNビットのカウンター回路111(Nは整
数とする)と、前記カウンター回路111が所定の値に
達した時点で状態が遷移するフリップフロップ113を
用いて不良判定をする判別回路とを備える。
Description
【0001】
【発明の属する技術分野】本発明は、異なるディジタル
回路であっても使用でき、半導体モジュール,LSI,
能動素子,プリント基板等に適用できる回路機能検査装
置に関する。
回路であっても使用でき、半導体モジュール,LSI,
能動素子,プリント基板等に適用できる回路機能検査装
置に関する。
【0002】
【従来の技術】従来の回路機能検査装置においては、予
め予想される良品回路動作時のデータと、被検査回路の
信号データを比較して回路検査を行う場合、コンピュー
タ等に予め予測されるデータを記憶させるので、異なる
回路毎にプログラムをする必要があり、かつ、コンピュ
ータの動作速度に検査速度が制限されていた。
め予想される良品回路動作時のデータと、被検査回路の
信号データを比較して回路検査を行う場合、コンピュー
タ等に予め予測されるデータを記憶させるので、異なる
回路毎にプログラムをする必要があり、かつ、コンピュ
ータの動作速度に検査速度が制限されていた。
【0003】以下、従来の回路機能検査装置について図
面を用いて説明する。図10は従来の回路機能検査装置
の構成を示すブロック図であり、1001は良品か不良
品か特定できていない基板(以下、被検査基板1002
という)に駆動信号を与える駆動信号発生器、1003
は被検査基板1002からの被検査基板出力1004が
入力されるコンピュータである。
面を用いて説明する。図10は従来の回路機能検査装置
の構成を示すブロック図であり、1001は良品か不良
品か特定できていない基板(以下、被検査基板1002
という)に駆動信号を与える駆動信号発生器、1003
は被検査基板1002からの被検査基板出力1004が
入力されるコンピュータである。
【0004】図11はコンピュータ1003のデータ取
り込み処理例を示す信号図であり、1005はデータ取
り込み用クロック、1006は被検査基板出力1004
の出力波形、1007はコンピュータ1003が被検査
基板1002より取り込んだ被検査基板出力データ、1
008は被検査基板1002が良品時の被検査基板出力
1004の出力波形、1009は予めコンピュータ10
03に記録された良品の出力データである。
り込み処理例を示す信号図であり、1005はデータ取
り込み用クロック、1006は被検査基板出力1004
の出力波形、1007はコンピュータ1003が被検査
基板1002より取り込んだ被検査基板出力データ、1
008は被検査基板1002が良品時の被検査基板出力
1004の出力波形、1009は予めコンピュータ10
03に記録された良品の出力データである。
【0005】以下、以上のように構成された従来の回路
機能検査装置の動作について説明する。
機能検査装置の動作について説明する。
【0006】駆動信号発生器1001は被検査基板10
02を駆動するための信号を発生し、コンピュータ10
03は出力波形1006の被検査基板出力1004を、
データ取り込み用クロック1005の立ち上がりエッジ
に同期して取り込み、被検査基板出力データ1007の
ように変換する。次に、予めコンピュータ1003に記
録された良品の出力データ1009と被検査基板出力デ
ータ1007とを比較し全てのデータが等しいか否かを
判定する。全てのデータが一致すれば良品であり、一致
しない箇所が存在すれば不良品と判定するすることがで
き、図11の例ではデータが一致しないために不良品と
判定される。
02を駆動するための信号を発生し、コンピュータ10
03は出力波形1006の被検査基板出力1004を、
データ取り込み用クロック1005の立ち上がりエッジ
に同期して取り込み、被検査基板出力データ1007の
ように変換する。次に、予めコンピュータ1003に記
録された良品の出力データ1009と被検査基板出力デ
ータ1007とを比較し全てのデータが等しいか否かを
判定する。全てのデータが一致すれば良品であり、一致
しない箇所が存在すれば不良品と判定するすることがで
き、図11の例ではデータが一致しないために不良品と
判定される。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の回路機能検査装置では、コンピュータが必
要になるため、高価な装置が必要であると同時にデータ
を取り込むスピードはコンピュータの動作能力で制限さ
れるため、検査スピードを上げることは困難であった。
また、最低動作周波数が数十MHzに至る部品の検査も
コンピュータのデータ取り込み速度で規制され非常に困
難であり、かつ、コンピュータに入力されたデータにジ
ッターやノイズが含まれていた場合、コンピュータがデ
ータ取り込みミスを犯して、正しい比較判定ができない
という課題を有していた。
ような従来の回路機能検査装置では、コンピュータが必
要になるため、高価な装置が必要であると同時にデータ
を取り込むスピードはコンピュータの動作能力で制限さ
れるため、検査スピードを上げることは困難であった。
また、最低動作周波数が数十MHzに至る部品の検査も
コンピュータのデータ取り込み速度で規制され非常に困
難であり、かつ、コンピュータに入力されたデータにジ
ッターやノイズが含まれていた場合、コンピュータがデ
ータ取り込みミスを犯して、正しい比較判定ができない
という課題を有していた。
【0008】本発明はかかる点に鑑み、コンピュータを
必要とせず、異なる回路構成を持つディジタル回路に対
しても同一の回路機能検査装置を使用することができ、
安価で簡単な構成で検査効率の良い高信頼度の回路機能
検査装置を提供することを目的とする。
必要とせず、異なる回路構成を持つディジタル回路に対
しても同一の回路機能検査装置を使用することができ、
安価で簡単な構成で検査効率の良い高信頼度の回路機能
検査装置を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明の回路機能検査装
置は、ロジック回路を含む回路において、良品回路と、
良品か不良品か特定できていない回路、即ち、被検査回
路と、各回路をそれぞれ同一の条件で動作させる駆動信
号発生器と、前記良品回路と被検査回路の各同一回路の
ノード同士の信号比較をする比較回路と、前記比較回路
の出力をデータクロックでラッチするラッチ回路と、前
記ラッチ回路の出力を計数するNビットのカウンター
(Nは整数とする)と、前記カウンターが所定の値に達
した時点で状態が遷移するフリップフロップを用いて不
良判定をする判別回路とを備えることにより、比較結果
がデータクロックで取り込める期間(1クロック周期)
以上異なり、かつ所定回数異なる比較結果が検出される
までは不良品判定を行わないように構成した回路機能検
査装置であり、回路構成が異なる場合でも、同一の回路
機能検査装置を流用することができ、良品回路と被検査
回路の動作タイミングが電源のON/OFFによって異
なる場合でも、両者の回路が同一の動作タイミング時と
同等の比較検査が簡単にかつ安価な構成で可能になるた
め、電源の入れ直し等の煩わしい作業がなく回路の機能
検査が高速に実現することができる。
置は、ロジック回路を含む回路において、良品回路と、
良品か不良品か特定できていない回路、即ち、被検査回
路と、各回路をそれぞれ同一の条件で動作させる駆動信
号発生器と、前記良品回路と被検査回路の各同一回路の
ノード同士の信号比較をする比較回路と、前記比較回路
の出力をデータクロックでラッチするラッチ回路と、前
記ラッチ回路の出力を計数するNビットのカウンター
(Nは整数とする)と、前記カウンターが所定の値に達
した時点で状態が遷移するフリップフロップを用いて不
良判定をする判別回路とを備えることにより、比較結果
がデータクロックで取り込める期間(1クロック周期)
以上異なり、かつ所定回数異なる比較結果が検出される
までは不良品判定を行わないように構成した回路機能検
査装置であり、回路構成が異なる場合でも、同一の回路
機能検査装置を流用することができ、良品回路と被検査
回路の動作タイミングが電源のON/OFFによって異
なる場合でも、両者の回路が同一の動作タイミング時と
同等の比較検査が簡単にかつ安価な構成で可能になるた
め、電源の入れ直し等の煩わしい作業がなく回路の機能
検査が高速に実現することができる。
【0010】
【発明の実施の形態】本発明の請求項1に記載の発明
は、ロジック回路を含む回路において、良品回路と、良
品か不良品か特定できていない回路、即ち、被検査回路
と、各回路をそれぞれ同一の条件で動作させる駆動信号
発生器と、前記良品回路と被検査回路の各同一回路のノ
ード同士の信号比較をする比較回路と、前記比較回路の
出力をデータクロックでラッチするラッチ回路と、前記
ラッチ回路の出力を計数するNビットのカウンター(N
は整数とする)と、前記カウンターが所定の値に達した
時点で状態が遷移するフリップフロップを用いて不良判
定をする判別回路とを備えることにより、比較結果がデ
ータクロックで取り込める期間(1クロック周期)以上
異なり、かつ所定回数異なる比較結果が検出されるまで
は不良品判定を行わないように構成した回路機能検査装
置であり、比較結果がデータクロックで取り込める期間
(1クロック周期)以上異なり、かつ所定回数異なる比
較結果が検出されるまでは不良品判定を行わないように
構成しているので、比較データのジッターやノイズ等に
よる誤動作の影響を受けることのない回路機能検査装置
を実現することができる。
は、ロジック回路を含む回路において、良品回路と、良
品か不良品か特定できていない回路、即ち、被検査回路
と、各回路をそれぞれ同一の条件で動作させる駆動信号
発生器と、前記良品回路と被検査回路の各同一回路のノ
ード同士の信号比較をする比較回路と、前記比較回路の
出力をデータクロックでラッチするラッチ回路と、前記
ラッチ回路の出力を計数するNビットのカウンター(N
は整数とする)と、前記カウンターが所定の値に達した
時点で状態が遷移するフリップフロップを用いて不良判
定をする判別回路とを備えることにより、比較結果がデ
ータクロックで取り込める期間(1クロック周期)以上
異なり、かつ所定回数異なる比較結果が検出されるまで
は不良品判定を行わないように構成した回路機能検査装
置であり、比較結果がデータクロックで取り込める期間
(1クロック周期)以上異なり、かつ所定回数異なる比
較結果が検出されるまでは不良品判定を行わないように
構成しているので、比較データのジッターやノイズ等に
よる誤動作の影響を受けることのない回路機能検査装置
を実現することができる。
【0011】本発明の請求項2に記載の発明は、良品回
路上と被検査回路上で生成される基準信号を比較回路で
比較し、その比較結果をデータセレクターに入力し、基
準信号の比較結果が一致しない場合には、別の比較回路
で比較される、良品回路と被検査回路の出力の内、いず
れか一方の出力する2つのディジタル信号を前記データ
セレクターにより所定周期で交互に入れ替え、基準信号
の比較結果が一致する場合には、前記別の比較回路で比
較される、良品回路と被検査回路の出力をそのまま比較
回路に入力することにより、良品回路と被検査回路の動
作タイミングが異なる場合でも、同一の動作タイミング
時と同じ条件の検査ができるように構成した請求項1記
載の回路機能検査装置であり、動作タイミングが一致す
るまで電源を再投入する等の煩わしい作業を解消するこ
とができる。
路上と被検査回路上で生成される基準信号を比較回路で
比較し、その比較結果をデータセレクターに入力し、基
準信号の比較結果が一致しない場合には、別の比較回路
で比較される、良品回路と被検査回路の出力の内、いず
れか一方の出力する2つのディジタル信号を前記データ
セレクターにより所定周期で交互に入れ替え、基準信号
の比較結果が一致する場合には、前記別の比較回路で比
較される、良品回路と被検査回路の出力をそのまま比較
回路に入力することにより、良品回路と被検査回路の動
作タイミングが異なる場合でも、同一の動作タイミング
時と同じ条件の検査ができるように構成した請求項1記
載の回路機能検査装置であり、動作タイミングが一致す
るまで電源を再投入する等の煩わしい作業を解消するこ
とができる。
【0012】本発明の請求項3に記載の発明は、良品回
路と被検査回路の全ての比較判定出力をまとめて判定す
るNチャンネルの判定回路(Nは整数とする)を用いる
ことにより、1箇所でも比較結果が異なる場合は不良品
と判定し、全ての比較結果が一致した場合は良品と判定
することを可能にし、良品と不良品の判定を一度にまと
めて判定可能にした請求項1または請求項2に記載の回
路機能検査装置であり、検査装置の出力バスラインの削
減と回路規模の縮小を行うことができる。
路と被検査回路の全ての比較判定出力をまとめて判定す
るNチャンネルの判定回路(Nは整数とする)を用いる
ことにより、1箇所でも比較結果が異なる場合は不良品
と判定し、全ての比較結果が一致した場合は良品と判定
することを可能にし、良品と不良品の判定を一度にまと
めて判定可能にした請求項1または請求項2に記載の回
路機能検査装置であり、検査装置の出力バスラインの削
減と回路規模の縮小を行うことができる。
【0013】本発明の請求項4に記載の発明は、比較判
定をプリント基板上の回路に対して適用する請求項1ま
たは請求項2または請求項3に記載の回路機能検査装置
であり、プリント基板に実装された回路の機能を瞬時に
良品,不良品に判定することができ、かつ、異なる回路
構成のプリント基板であっても同一の回路機能検査装置
を流用することができ、回路機能検査装置の設備費用を
大幅に削減することができる。
定をプリント基板上の回路に対して適用する請求項1ま
たは請求項2または請求項3に記載の回路機能検査装置
であり、プリント基板に実装された回路の機能を瞬時に
良品,不良品に判定することができ、かつ、異なる回路
構成のプリント基板であっても同一の回路機能検査装置
を流用することができ、回路機能検査装置の設備費用を
大幅に削減することができる。
【0014】以下、本発明の実施の形態について、図面
を用いて説明する。 (実施の形態1)本実施の形態1は被検査基板の出力ロ
ジックデータにジッターやノイズが含まれていても正し
い比較判定ができる場合である。
を用いて説明する。 (実施の形態1)本実施の形態1は被検査基板の出力ロ
ジックデータにジッターやノイズが含まれていても正し
い比較判定ができる場合である。
【0015】図1は本発明の実施の形態1における回路
機能検査装置の構成を示すブロック図であり、駆動信号
発生器101は被検査回路である被検査基板102およ
び良品回路である良品基板103に、それぞれの基板を
同一条件で動作させるためのデータ(DATA)および
データ取り込み用のクロック(CLK)104を入力
し、被検査基板102および良品基板103の被検査基
板出力データ(DATA2)105および良品基板出力
データ(DATA1)106は比較回路107で比較さ
れ、比較回路107の出力(XOR)108は、駆動信
号発生器101からのデータ取り込み用のクロック(C
LK)104でラッチするラッチ回路109に入力さ
れ、ラッチ回路109のラッチ出力110は2ビットの
カウンター回路111に入力され、カウンター回路11
1の上位ビット出力(TFF2)112はフリップフロ
ップ113に入力され、リセット信号(RESET)1
14はカウンター回路111およびフリップフロップ1
13の初期状態を一旦クリアするために入力され、ま
た、駆動信号発生器101からのデータ取り込み用のク
ロック(CLK)104はフリップフロップ113のク
ロック入力として加えられる。115はカウンター回路
111の下位ビット出力(TFF1)、116はフリッ
プフロップ113の出力(JKFF)である。
機能検査装置の構成を示すブロック図であり、駆動信号
発生器101は被検査回路である被検査基板102およ
び良品回路である良品基板103に、それぞれの基板を
同一条件で動作させるためのデータ(DATA)および
データ取り込み用のクロック(CLK)104を入力
し、被検査基板102および良品基板103の被検査基
板出力データ(DATA2)105および良品基板出力
データ(DATA1)106は比較回路107で比較さ
れ、比較回路107の出力(XOR)108は、駆動信
号発生器101からのデータ取り込み用のクロック(C
LK)104でラッチするラッチ回路109に入力さ
れ、ラッチ回路109のラッチ出力110は2ビットの
カウンター回路111に入力され、カウンター回路11
1の上位ビット出力(TFF2)112はフリップフロ
ップ113に入力され、リセット信号(RESET)1
14はカウンター回路111およびフリップフロップ1
13の初期状態を一旦クリアするために入力され、ま
た、駆動信号発生器101からのデータ取り込み用のク
ロック(CLK)104はフリップフロップ113のク
ロック入力として加えられる。115はカウンター回路
111の下位ビット出力(TFF1)、116はフリッ
プフロップ113の出力(JKFF)である。
【0016】図2は図1の回路機能検査装置における被
検査基板102および良品基板103の被検査基板出力
データ(DATA2)105および良品基板出力データ
(DATA1)106のロジック波形が同一である場合
の各部のロジック動作波形図、図3は図1の回路機能検
査装置における被検査基板出力データ(DATA2)1
05のロジック波形が、良品基板出力データ(DATA
1)106に対して1クロック周期のジッターが発生し
た場合の各部のロジック動作波形図、図4は図1の回路
機能検査装置における被検査基板102および良品基板
103の被検査基板出力データ(DATA2)105お
よび良品基板出力データ(DATA1)106のロジッ
ク波形が異なる場合の各部のロジック動作波形図であ
る。
検査基板102および良品基板103の被検査基板出力
データ(DATA2)105および良品基板出力データ
(DATA1)106のロジック波形が同一である場合
の各部のロジック動作波形図、図3は図1の回路機能検
査装置における被検査基板出力データ(DATA2)1
05のロジック波形が、良品基板出力データ(DATA
1)106に対して1クロック周期のジッターが発生し
た場合の各部のロジック動作波形図、図4は図1の回路
機能検査装置における被検査基板102および良品基板
103の被検査基板出力データ(DATA2)105お
よび良品基板出力データ(DATA1)106のロジッ
ク波形が異なる場合の各部のロジック動作波形図であ
る。
【0017】以上のように構成された本実施の形態1に
おける回路機能検査装置の動作を以下説明する。
おける回路機能検査装置の動作を以下説明する。
【0018】図1において、駆動信号発生器101は被
検査基板102および良品基板103に対し、同一条件
の駆動信号を出力しており、また、リセット信号(RE
SET)114はカウンター回路111およびフリップ
フロップ113の初期状態を一旦クリアするための信号
であり、リセットが働いている期間は判定出力は強制的
にLOWとなる。
検査基板102および良品基板103に対し、同一条件
の駆動信号を出力しており、また、リセット信号(RE
SET)114はカウンター回路111およびフリップ
フロップ113の初期状態を一旦クリアするための信号
であり、リセットが働いている期間は判定出力は強制的
にLOWとなる。
【0019】まず、図2のロジック動作波形図に示すよ
うに、良品基板出力データ(DATA1)106と被検
査基板出力データ(DATA2)105のロジック波形
が同一波形である場合、比較回路107の出力(XO
R)108は常にLOWレベルである。従って、ラッチ
回路109のラッチ出力110,カウンター回路111
の下位ビット出力(TFF1)115,カウンター回路
111の上位ビット出力(TFF2)112,フリップ
フロップ113の出力(JKFF)116は全てLOW
レベルのままであり、フリップフロップ113の出力
(JKFF)116がLOWレベルであるため、被検査
基板102は良品であると判定される。
うに、良品基板出力データ(DATA1)106と被検
査基板出力データ(DATA2)105のロジック波形
が同一波形である場合、比較回路107の出力(XO
R)108は常にLOWレベルである。従って、ラッチ
回路109のラッチ出力110,カウンター回路111
の下位ビット出力(TFF1)115,カウンター回路
111の上位ビット出力(TFF2)112,フリップ
フロップ113の出力(JKFF)116は全てLOW
レベルのままであり、フリップフロップ113の出力
(JKFF)116がLOWレベルであるため、被検査
基板102は良品であると判定される。
【0020】次に、図3のロジック動作波形図に示すよ
うに、被検査基板出力データ(DATA2)105のロ
ジック波形が良品基板出力データ(DATA1)106
に対して1クロック周期のジッターが発生した場合、比
較回路107の出力(XOR)108はジッターの発生
した期間のみHIレベルになり、ラッチ回路109のラ
ッチ出力110は出力(XOR)108から1クロック
の半周期遅れた波形となる。
うに、被検査基板出力データ(DATA2)105のロ
ジック波形が良品基板出力データ(DATA1)106
に対して1クロック周期のジッターが発生した場合、比
較回路107の出力(XOR)108はジッターの発生
した期間のみHIレベルになり、ラッチ回路109のラ
ッチ出力110は出力(XOR)108から1クロック
の半周期遅れた波形となる。
【0021】ここで、カウンター回路111の下位ビッ
ト出力(TFF1)115は、ラッチ出力110の立ち
下がりに同期してトグル動作をするため、ラッチ出力1
10の立ち下がりに同期して以後HIレベルになる。
ト出力(TFF1)115は、ラッチ出力110の立ち
下がりに同期してトグル動作をするため、ラッチ出力1
10の立ち下がりに同期して以後HIレベルになる。
【0022】しかしながら、カウンター回路111の上
位ビット出力(TFF2)112は、カウンター回路1
11の下位ビット出力(TFF1)115をクロックと
し、その下位ビット出力(TFF1)115に立ち下が
りエッジが発生するまでトグル動作をしないため、LO
Wレベルのままである。
位ビット出力(TFF2)112は、カウンター回路1
11の下位ビット出力(TFF1)115をクロックと
し、その下位ビット出力(TFF1)115に立ち下が
りエッジが発生するまでトグル動作をしないため、LO
Wレベルのままである。
【0023】従って、フリップフロップ113の出力
(JKFF)116も全てLOWレベルのままであり、
フリップフロップ113の出力(JKFF)116が最
終的にLOWレベルであるため、被検査基板102は良
品であると判定される。
(JKFF)116も全てLOWレベルのままであり、
フリップフロップ113の出力(JKFF)116が最
終的にLOWレベルであるため、被検査基板102は良
品であると判定される。
【0024】次に、図4のロジック動作波形図に示すよ
うに、良品基板出力データ(DATA1)106と被検
査基板出力データ(DATA2)105のロジック波形
が異なる波形であると認識できる箇所が多数存在する場
合、比較回路107の出力(XOR)108は異なる波
形の存在する期間のみHIレベルになり、ラッチ回路1
09のラッチ出力110は、それぞれの出力(XOR)
108から1クロックの半周期遅れた波形となる。
うに、良品基板出力データ(DATA1)106と被検
査基板出力データ(DATA2)105のロジック波形
が異なる波形であると認識できる箇所が多数存在する場
合、比較回路107の出力(XOR)108は異なる波
形の存在する期間のみHIレベルになり、ラッチ回路1
09のラッチ出力110は、それぞれの出力(XOR)
108から1クロックの半周期遅れた波形となる。
【0025】ここで、カウンター回路111の下位ビッ
ト出力(TFF1)115は、ラッチ出力110の立ち
下がりに同期してトグル動作をするため、ラッチ出力1
10の立ち下がりに同期してHIレベルになり、次のラ
ッチ出力110の立ち下がりでLOWレベルに戻る。さ
らに、カウンター回路111の上位ビット出力(TFF
2)112は、カウンター回路111の下位ビット出力
(TFF1)115の立ち下がりエッジに同期してトグ
ル動作を行う。
ト出力(TFF1)115は、ラッチ出力110の立ち
下がりに同期してトグル動作をするため、ラッチ出力1
10の立ち下がりに同期してHIレベルになり、次のラ
ッチ出力110の立ち下がりでLOWレベルに戻る。さ
らに、カウンター回路111の上位ビット出力(TFF
2)112は、カウンター回路111の下位ビット出力
(TFF1)115の立ち下がりエッジに同期してトグ
ル動作を行う。
【0026】従って、フリップフロップ113の出力
(JKFF)116もHIレベルを出力し始める。従っ
て、この場合はフリップフロップ113の出力(JKF
F)116が最終的にHIレベルになるため、被検査基
板102は不良品であると判定される。
(JKFF)116もHIレベルを出力し始める。従っ
て、この場合はフリップフロップ113の出力(JKF
F)116が最終的にHIレベルになるため、被検査基
板102は不良品であると判定される。
【0027】以上のように、本実施の形態1において
は、ラッチ回路109のラッチ出力110を計数するカ
ウンター回路として2ビットのカウンター回路111を
用いたことにより比較回路107における比較結果が2
回異なった場合に不良品と判定されることになる。
は、ラッチ回路109のラッチ出力110を計数するカ
ウンター回路として2ビットのカウンター回路111を
用いたことにより比較回路107における比較結果が2
回異なった場合に不良品と判定されることになる。
【0028】以上説明したように、本実施の形態1にお
いては、比較回路107における比較結果が1クロック
周期以上異なり、かつ、所定回数異なる比較結果が検出
されるまでは不良品判定を行わないため、ジッター発生
やノイズ等による誤判定が無く、良品基板と被検査基板
を組み合わせることで、異なるロジック回路を含む基板
であっても同一の回路機能検査装置を流用することがで
き、高速かつ安価な回路機能検査を行うことができる。
いては、比較回路107における比較結果が1クロック
周期以上異なり、かつ、所定回数異なる比較結果が検出
されるまでは不良品判定を行わないため、ジッター発生
やノイズ等による誤判定が無く、良品基板と被検査基板
を組み合わせることで、異なるロジック回路を含む基板
であっても同一の回路機能検査装置を流用することがで
き、高速かつ安価な回路機能検査を行うことができる。
【0029】(実施の形態2)本実施の形態2は良品基
板と被検査基板のロジック動作開始タイミングが異なっ
ていても正しい比較判定ができる場合である。
板と被検査基板のロジック動作開始タイミングが異なっ
ていても正しい比較判定ができる場合である。
【0030】図5は本発明の実施の形態2における回路
機能検査装置の構成を示すブロック図であり、実施の形
態1を示す図1と同じところには同じ符号を付し説明は
省略し、異なるところのみ説明すると、被検査基板10
2からの被検査基板102の基準信号501と、良品基
板103からの良品基板103の基準信号502を比較
回路503に入力し、比較回路503の比較出力504
をデータセレクター507に加え、データセレクター5
07に被検査基板102から加えられた被検査基板10
2の異なる出力(DATA−A)505,(DATA−
B)506を切り替え、データセレクター507の出力
(DATA2)105を比較回路107の一方の入力端
子に入力し、良品基板103の出力(DATA1)10
6を比較回路107の他方の入力端子に入力するもので
あり、その他の構成は図1における構成と同じである。
機能検査装置の構成を示すブロック図であり、実施の形
態1を示す図1と同じところには同じ符号を付し説明は
省略し、異なるところのみ説明すると、被検査基板10
2からの被検査基板102の基準信号501と、良品基
板103からの良品基板103の基準信号502を比較
回路503に入力し、比較回路503の比較出力504
をデータセレクター507に加え、データセレクター5
07に被検査基板102から加えられた被検査基板10
2の異なる出力(DATA−A)505,(DATA−
B)506を切り替え、データセレクター507の出力
(DATA2)105を比較回路107の一方の入力端
子に入力し、良品基板103の出力(DATA1)10
6を比較回路107の他方の入力端子に入力するもので
あり、その他の構成は図1における構成と同じである。
【0031】図6は図5の回路機能検査装置の各部のロ
ジック動作波形図であり、被検査基板102の基準信号
501,被検査基板102の異なる出力端子に対する出
力(DATA−A)505,(DATA−B)506,
良品基板103の基準信号502,良品基板103の異
なる出力端子に対する出力(DATA−A),(DAT
A−B)の順に示している。
ジック動作波形図であり、被検査基板102の基準信号
501,被検査基板102の異なる出力端子に対する出
力(DATA−A)505,(DATA−B)506,
良品基板103の基準信号502,良品基板103の異
なる出力端子に対する出力(DATA−A),(DAT
A−B)の順に示している。
【0032】図7は、図5の回路機能検査装置の構成を
示すブロック図における被検査基板102と良品基板1
03の動作開始タイミングが異なる場合の各部のロジッ
ク動作波形図、図8は、図5の回路機能検査装置の構成
を示すブロック図における被検査基板102と良品基板
103の動作開始タイミングが同一となった場合の各部
のロジック動作波形図である。
示すブロック図における被検査基板102と良品基板1
03の動作開始タイミングが異なる場合の各部のロジッ
ク動作波形図、図8は、図5の回路機能検査装置の構成
を示すブロック図における被検査基板102と良品基板
103の動作開始タイミングが同一となった場合の各部
のロジック動作波形図である。
【0033】図5に示すように構成された本実施の形態
2における回路機能検査装置の動作を以下説明する。
2における回路機能検査装置の動作を以下説明する。
【0034】図5において、駆動信号発生器101は被
検査基板102および良品基板103に対し、同一条件
の駆動信号を出力しており、また、リセット信号(RE
SET)114はカウンター回路111およびフリップ
フロップ113の初期状態を一旦クリアするための信号
であり、リセットが働いている期間は判定出力は強制的
にLOWとなる。
検査基板102および良品基板103に対し、同一条件
の駆動信号を出力しており、また、リセット信号(RE
SET)114はカウンター回路111およびフリップ
フロップ113の初期状態を一旦クリアするための信号
であり、リセットが働いている期間は判定出力は強制的
にLOWとなる。
【0035】良品基板103は基準信号502に対し、
被検査基板102は基準信号501に対して所定の周期
で出力データが交互に入れ替わる出力端子を持っている
ものとする。
被検査基板102は基準信号501に対して所定の周期
で出力データが交互に入れ替わる出力端子を持っている
ものとする。
【0036】ここで、図6のロジック動作波形図に示さ
れるように、被検査基板102では基準信号501はL
OWからスタートし、良品基板103では基準信号50
2はHIからスタートしており、被検査基板102と良
品基板103の動作開始タイミングが異なっているもの
とする。
れるように、被検査基板102では基準信号501はL
OWからスタートし、良品基板103では基準信号50
2はHIからスタートしており、被検査基板102と良
品基板103の動作開始タイミングが異なっているもの
とする。
【0037】この場合、図7のロジック動作波形図に示
されるように、良品基板出力データ(DATA1)10
6と被検査基板出力データ(DATA2)105は異な
る波形と認識できる箇所が多数存在し、比較回路107
の出力(XOR)108で示されるように、異なる波形
の存在する期間のみHIレベルになり、ラッチ回路10
9のラッチ出力110は出力(XOR)108から1ク
ロックの半周期遅れた波形となる。
されるように、良品基板出力データ(DATA1)10
6と被検査基板出力データ(DATA2)105は異な
る波形と認識できる箇所が多数存在し、比較回路107
の出力(XOR)108で示されるように、異なる波形
の存在する期間のみHIレベルになり、ラッチ回路10
9のラッチ出力110は出力(XOR)108から1ク
ロックの半周期遅れた波形となる。
【0038】ここで、カウンター回路111の下位ビッ
ト出力(TFF1)115はラッチ出力110の立ち下
がりに同期してトグル動作を行い、カウンター回路11
1の上位ビット出力(TFF2)112は下位ビット出
力(TFF1)115の立ち下がりに同期してトグル動
作を行う。従って、フリップフロップ113の出力(J
KFF)116もHIレベルを出力し始める。従って、
この場合はフリップフロップ113の出力(JKFF)
116が最終的にHIレベルになるため、被検査基板1
02は不良品であると判定されてしまう。しかしなが
ら、この場合は被検査基板102と良品基板103の動
作開始タイミングが異なるだけで実際には良品である。
ト出力(TFF1)115はラッチ出力110の立ち下
がりに同期してトグル動作を行い、カウンター回路11
1の上位ビット出力(TFF2)112は下位ビット出
力(TFF1)115の立ち下がりに同期してトグル動
作を行う。従って、フリップフロップ113の出力(J
KFF)116もHIレベルを出力し始める。従って、
この場合はフリップフロップ113の出力(JKFF)
116が最終的にHIレベルになるため、被検査基板1
02は不良品であると判定されてしまう。しかしなが
ら、この場合は被検査基板102と良品基板103の動
作開始タイミングが異なるだけで実際には良品である。
【0039】そこで、図5の本実施の形態2における回
路機能検査装置のブロック図に示すように、被検査基板
102と良品基板103の基準信号501と基準信号5
02を比較回路503で比較し、その比較出力504が
HIレベルの場合は、データセレクター507が被検査
基板102の出力(DATA−A)505,(DATA
−B)506を、基準信号501に従い所定周期で交互
に入れ替え、被検査基板102と良品基板103の基準
信号501と基準信号502を比較回路503で比較
し、その比較出力504がLOWレベルの場合は、被検
査基板102の出力(DATA−A)505,(DAT
A−B)506を入れ替えずにそのまま良品基板103
の良品基板出力データ(DATA1)106と比較す
る。
路機能検査装置のブロック図に示すように、被検査基板
102と良品基板103の基準信号501と基準信号5
02を比較回路503で比較し、その比較出力504が
HIレベルの場合は、データセレクター507が被検査
基板102の出力(DATA−A)505,(DATA
−B)506を、基準信号501に従い所定周期で交互
に入れ替え、被検査基板102と良品基板103の基準
信号501と基準信号502を比較回路503で比較
し、その比較出力504がLOWレベルの場合は、被検
査基板102の出力(DATA−A)505,(DAT
A−B)506を入れ替えずにそのまま良品基板103
の良品基板出力データ(DATA1)106と比較す
る。
【0040】従って、図6に示すように、被検査基板1
02と良品基板103の動作開始タイミングが異なる場
合でも、被検査基板102と良品基板103の基準信号
501と基準信号502を比較回路503で比較し、そ
の比較出力504がHIレベルの場合は、その比較出力
504でデータセレクター507を制御して、図8のロ
ジック動作波形図の被検査基板出力データ(DATA
2)105に示されるように、被検査基板102の出力
(DATA−A)505,(DATA−B)506を自
動的に入れ替え、本来の同一開始タイミングで動作した
時と同条件に補正することができる。従って、被検査基
板102と良品基板103のそれぞれが同一動作タイミ
ング時に対応した出力信号ノード同士を常に比較判定す
ることができるため、図8のロジック動作波形図に示さ
れるように、フリップフロップ113の出力(JKF
F)116がLOWレベルであるため、被検査基板10
2は良品であると判定される。
02と良品基板103の動作開始タイミングが異なる場
合でも、被検査基板102と良品基板103の基準信号
501と基準信号502を比較回路503で比較し、そ
の比較出力504がHIレベルの場合は、その比較出力
504でデータセレクター507を制御して、図8のロ
ジック動作波形図の被検査基板出力データ(DATA
2)105に示されるように、被検査基板102の出力
(DATA−A)505,(DATA−B)506を自
動的に入れ替え、本来の同一開始タイミングで動作した
時と同条件に補正することができる。従って、被検査基
板102と良品基板103のそれぞれが同一動作タイミ
ング時に対応した出力信号ノード同士を常に比較判定す
ることができるため、図8のロジック動作波形図に示さ
れるように、フリップフロップ113の出力(JKF
F)116がLOWレベルであるため、被検査基板10
2は良品であると判定される。
【0041】以上説明したように、本実施の形態2によ
れば、良品基板,被検査基板が同一動作タイミングにな
るまで電源投入を繰り返す等の煩わしい作業をせずと
も、常に同一動作タイミング時の動作条件での比較検査
を実現することができる。
れば、良品基板,被検査基板が同一動作タイミングにな
るまで電源投入を繰り返す等の煩わしい作業をせずと
も、常に同一動作タイミング時の動作条件での比較検査
を実現することができる。
【0042】(実施の形態3)図9は本実施の形態3に
おける良品基板と被検査基板の全ての比較判定出力を判
定する判定回路であり、901は8チャンネルの入力バ
スラインを示しており、902は8チャンネル入力信号
の比較出力端子であり、入力バスライン901と比較出
力端子902の間の比較回路は、4個の比較回路90
3,904,905,906のそれぞれ2個の比較信号
入力端子に8チャンネルの入力バスライン901から比
較信号を取り込み、4個の比較回路903,904,9
05,906の出力を2個の比較回路907,908の
それぞれ2個の比較信号入力端子に取り込み、2個の比
較回路907,908の出力を比較回路909に取り込
み、比較回路909の出力を8チャンネル入力信号の比
較出力端子902に加えている。その他の構成は実施の
形態1または実施の形態2における構成と同様である。
おける良品基板と被検査基板の全ての比較判定出力を判
定する判定回路であり、901は8チャンネルの入力バ
スラインを示しており、902は8チャンネル入力信号
の比較出力端子であり、入力バスライン901と比較出
力端子902の間の比較回路は、4個の比較回路90
3,904,905,906のそれぞれ2個の比較信号
入力端子に8チャンネルの入力バスライン901から比
較信号を取り込み、4個の比較回路903,904,9
05,906の出力を2個の比較回路907,908の
それぞれ2個の比較信号入力端子に取り込み、2個の比
較回路907,908の出力を比較回路909に取り込
み、比較回路909の出力を8チャンネル入力信号の比
較出力端子902に加えている。その他の構成は実施の
形態1または実施の形態2における構成と同様である。
【0043】次に、以上のように構成された実施の形態
3における回路機能検査装置の動作を説明する。
3における回路機能検査装置の動作を説明する。
【0044】フリップフロップ113の出力を得る方法
までは前記の図1および図5で示される実施の形態1ま
たは実施の形態2の方法と同じである。
までは前記の図1および図5で示される実施の形態1ま
たは実施の形態2の方法と同じである。
【0045】次に、本実施の形態3における回路機能検
査装置の場合のように、良品基板103と被検査基板1
02の比較判定出力が8チャンネルとした場合、前記8
チャンネルの比較出力を図9における入力バスライン9
01へそれぞれ接続する。8チャンネルのフリップフロ
ップ113の出力の中に、1箇所でも比較結果が異なる
箇所が存在すれば、図9の判定回路における比較出力端
子902の出力はHIレベルとなり、8チャンネルのフ
リップフロップ113の出力全てが同一であれば、比較
出力端子902の出力はLOWレベルとなる。
査装置の場合のように、良品基板103と被検査基板1
02の比較判定出力が8チャンネルとした場合、前記8
チャンネルの比較出力を図9における入力バスライン9
01へそれぞれ接続する。8チャンネルのフリップフロ
ップ113の出力の中に、1箇所でも比較結果が異なる
箇所が存在すれば、図9の判定回路における比較出力端
子902の出力はHIレベルとなり、8チャンネルのフ
リップフロップ113の出力全てが同一であれば、比較
出力端子902の出力はLOWレベルとなる。
【0046】従って、回路ノード上の何処か1箇所でも
不良箇所がある場合は、8チャンネルの判定を行う判定
回路の比較出力端子902の出力が不良品であることの
判定をまとめて行うことができる。
不良箇所がある場合は、8チャンネルの判定を行う判定
回路の比較出力端子902の出力が不良品であることの
判定をまとめて行うことができる。
【0047】以上説明したように、本実施の形態3によ
れば、良品基板と被検査基板の全ての比較判定出力をま
とめて比較する比較回路を用いているので、1箇所でも
比較結果が異なる場合は不良品と判定し、また、全ての
比較結果が一致した場合は良品と判定することができる
ため、検査装置の出力信号ライン数を節約することがで
き、検査装置の回路規模を縮小することができる。
れば、良品基板と被検査基板の全ての比較判定出力をま
とめて比較する比較回路を用いているので、1箇所でも
比較結果が異なる場合は不良品と判定し、また、全ての
比較結果が一致した場合は良品と判定することができる
ため、検査装置の出力信号ライン数を節約することがで
き、検査装置の回路規模を縮小することができる。
【0048】なお、上記の各実施の形態の説明におい
て、良品基板と被検査基板のようにプリント基板に対し
ての回路例で説明したが、半導体モジュール,LSI,
能動素子等の回路としても同様な効果を得ることができ
る。また、ロジック回路だけではなく、アナログ回路に
ついてもA/D変換等を行うことにより同様な効果を得
ることができる。
て、良品基板と被検査基板のようにプリント基板に対し
ての回路例で説明したが、半導体モジュール,LSI,
能動素子等の回路としても同様な効果を得ることができ
る。また、ロジック回路だけではなく、アナログ回路に
ついてもA/D変換等を行うことにより同様な効果を得
ることができる。
【0049】また、良品基板と被検査基板の複数チャン
ネルの比較検査を同時に行うことができる。また、比較
回路はXORとしたがXNOR回路やその他のロジック
回路の組み合わせによる比較回路としても、さらには、
ラッチ回路,カウンター回路,フリップフロップの各ロ
ジック回路の入力クロックと信号の位相が立ち上がり周
期の場合と、立ち下がり周期の場合とでは、クロックや
ロジック出力の位相を反転させて用いることでも、同様
な効果が得られる。また、フリップフロップの出力がH
IレベルかLOWレベルかで良品か不良品かの判定を行
ったが、フリップフロップの出力をLED等に接続して
点灯,非点灯により良品か不良品かの判定を行うことも
できる。また、2ビットのカウンター回路を用いて説明
したが、Nビットのカウンター回路を用いることで、比
較結果が異なる回数を何回で不良判定にするか自由に設
定することができる。また、実施の形態3では8チャン
ネルの判定回路としたが、Nチャンネルの判定回路とし
ても同様な効果が得られることは言うまでもない。
ネルの比較検査を同時に行うことができる。また、比較
回路はXORとしたがXNOR回路やその他のロジック
回路の組み合わせによる比較回路としても、さらには、
ラッチ回路,カウンター回路,フリップフロップの各ロ
ジック回路の入力クロックと信号の位相が立ち上がり周
期の場合と、立ち下がり周期の場合とでは、クロックや
ロジック出力の位相を反転させて用いることでも、同様
な効果が得られる。また、フリップフロップの出力がH
IレベルかLOWレベルかで良品か不良品かの判定を行
ったが、フリップフロップの出力をLED等に接続して
点灯,非点灯により良品か不良品かの判定を行うことも
できる。また、2ビットのカウンター回路を用いて説明
したが、Nビットのカウンター回路を用いることで、比
較結果が異なる回数を何回で不良判定にするか自由に設
定することができる。また、実施の形態3では8チャン
ネルの判定回路としたが、Nチャンネルの判定回路とし
ても同様な効果が得られることは言うまでもない。
【0050】
【発明の効果】以上のように本発明の回路機能検査装置
によれば、高価なコンピュータ等のデータ処理装置を使
用することなく、複雑で異なる仕様のロジック回路であ
っても同一の検査装置を流用することができ、簡単かつ
安価な構成で、高速かつ安定した回路機能検査装置を実
現することができその実用的な効果は大きい。
によれば、高価なコンピュータ等のデータ処理装置を使
用することなく、複雑で異なる仕様のロジック回路であ
っても同一の検査装置を流用することができ、簡単かつ
安価な構成で、高速かつ安定した回路機能検査装置を実
現することができその実用的な効果は大きい。
【図1】本発明の実施の形態1における回路機能検査装
置の構成を示すブロック図
置の構成を示すブロック図
【図2】被検査基板出力データおよび良品基板出力デー
タのロジック波形が同一である場合における図1のブロ
ック図の各部のロジック動作波形図
タのロジック波形が同一である場合における図1のブロ
ック図の各部のロジック動作波形図
【図3】被検査基板出力データにジッターが発生した場
合における図1のブロック図の各部のロジック動作波形
図
合における図1のブロック図の各部のロジック動作波形
図
【図4】被検査基板出力データおよび良品基板出力デー
タのロジック波形が異なる場合における図1のブロック
図の各部のロジック動作波形図
タのロジック波形が異なる場合における図1のブロック
図の各部のロジック動作波形図
【図5】本発明の実施の形態2における回路機能検査装
置の構成を示すブロック図
置の構成を示すブロック図
【図6】図5のブロック図の各部のロジック動作波形図
【図7】被検査基板と良品基板の動作開始タイミングが
異なる場合の図5のブロック図の各部のロジック動作波
形図
異なる場合の図5のブロック図の各部のロジック動作波
形図
【図8】被検査基板と良品基板の動作開始タイミングが
同一となった場合の図5のブロック図の各部のロジック
動作波形図
同一となった場合の図5のブロック図の各部のロジック
動作波形図
【図9】本実施の形態3における良品基板と被検査基板
の全ての比較判定出力を判定する判定回路
の全ての比較判定出力を判定する判定回路
【図10】従来の回路機能検査装置の構成を示すブロッ
ク図
ク図
【図11】図10のブロック図におけるコンピュータの
データ取り込み処理例を示す信号図
データ取り込み処理例を示す信号図
【符号の説明】 101,1001 駆動信号発生器 102,1002 被検査基板 103 良品基板 104,1005 データ取り込み用のクロック 105 被検査基板出力データ(DATA2) 106 良品基板出力データ(DATA1) 107,503,903,904,905,906,9
07,908,909比較回路 108 出力(XOR) 109 ラッチ回路 110 ラッチ出力 111 カウンター回路 112 上位ビット出力(TFF2) 113 フリップフロップ 114 リセット信号(RESET) 115 下位ビット出力(TFF1) 116 出力(JKFF) 501 被検査基板の基準信号 502 良品基板の基準信号 504 比較出力 505 被検査基板の出力(DATA−A) 506 被検査基板の出力(DATA−B) 507 データセレクター 901 8チャンネルの入力バスライン 902 判定回路の比較出力端子 1003 コンピュータ 1004 被検査基板出力 1006,1008 被検査基板出力の出力波形 1007 コンピュータに取り込んだ被検査基板出力デ
ータ 1009 コンピュータに記録された出力データ
07,908,909比較回路 108 出力(XOR) 109 ラッチ回路 110 ラッチ出力 111 カウンター回路 112 上位ビット出力(TFF2) 113 フリップフロップ 114 リセット信号(RESET) 115 下位ビット出力(TFF1) 116 出力(JKFF) 501 被検査基板の基準信号 502 良品基板の基準信号 504 比較出力 505 被検査基板の出力(DATA−A) 506 被検査基板の出力(DATA−B) 507 データセレクター 901 8チャンネルの入力バスライン 902 判定回路の比較出力端子 1003 コンピュータ 1004 被検査基板出力 1006,1008 被検査基板出力の出力波形 1007 コンピュータに取り込んだ被検査基板出力デ
ータ 1009 コンピュータに記録された出力データ
Claims (4)
- 【請求項1】 ロジック回路を含む回路において、良品
回路と、良品か不良品か特定できていない回路、即ち、
被検査回路と、各回路をそれぞれ同一の条件で動作させ
る駆動信号発生器と、前記良品回路と被検査回路の各同
一回路のノード同士の信号比較をする比較回路と、前記
比較回路の出力をデータクロックでラッチするラッチ回
路と、前記ラッチ回路の出力を計数するNビットのカウ
ンター(Nは整数とする)と、前記カウンターが所定の
値に達した時点で状態が遷移するフリップフロップを用
いて不良判定をする判定回路とを備えることにより、比
較結果がデータクロックで取り込める期間(1クロック
周期)以上異なり、かつ所定回数異なる比較結果が検出
されるまでは不良品判定を行わないように構成した回路
機能検査装置。 - 【請求項2】 良品回路上と被検査回路上で生成される
基準信号を比較回路で比較し、その比較結果をデータセ
レクターに入力し、基準信号の比較結果が一致しない場
合には、別の比較回路で比較される、良品回路と被検査
回路の出力の内、いずれか一方の出力する2つのディジ
タル信号を前記データセレクターにより所定周期で交互
に入れ替え、基準信号の比較結果が一致する場合には、
前記別の比較回路で比較される、良品回路と被検査回路
の出力をそのまま比較回路に入力することにより、良品
回路と被検査回路の動作タイミングが異なる場合でも、
同一の動作タイミング時と同じ条件の検査ができるよう
に構成した請求項1に記載の回路機能検査装置。 - 【請求項3】 良品回路と被検査回路の全ての比較判定
出力をまとめて判定するNチャンネルの判定回路(Nは
整数とする)を用いることにより、1箇所でも比較結果
が異なる場合は不良品と判定し、全ての比較結果が一致
した場合は良品と判定することを可能にし、良品と不良
品の判定を一度にまとめて判定可能にした請求項1また
は請求項2に記載の回路機能検査装置。 - 【請求項4】 比較判定をプリント基板上の回路に対し
て適用する請求項1または請求項2または請求項3に記
載の回路機能検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02102097A JP3202632B2 (ja) | 1997-01-20 | 1997-01-20 | 回路機能検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02102097A JP3202632B2 (ja) | 1997-01-20 | 1997-01-20 | 回路機能検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10206504A true JPH10206504A (ja) | 1998-08-07 |
JP3202632B2 JP3202632B2 (ja) | 2001-08-27 |
Family
ID=12043365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02102097A Expired - Fee Related JP3202632B2 (ja) | 1997-01-20 | 1997-01-20 | 回路機能検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3202632B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008111772A (ja) * | 2006-10-31 | 2008-05-15 | Fujitsu Ltd | 集積回路のタイミング不良改善装置、並びに、集積回路のタイミング不良診断装置および方法、並びに、集積回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6233935B1 (en) | 1999-12-07 | 2001-05-22 | Ford Global Technologies, Inc. | Method and apparatus for starting an engine having a turbocharger |
-
1997
- 1997-01-20 JP JP02102097A patent/JP3202632B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008111772A (ja) * | 2006-10-31 | 2008-05-15 | Fujitsu Ltd | 集積回路のタイミング不良改善装置、並びに、集積回路のタイミング不良診断装置および方法、並びに、集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3202632B2 (ja) | 2001-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6054597B2 (ja) | 半導体集積回路 | |
US20020093358A1 (en) | Parallel logic device/circuit tester for testing plural logic devices/circuits and parallel memory chip repairing apparatus | |
JP2002289776A (ja) | 半導体装置 | |
US9989590B2 (en) | Self-test circuit in integrated circuit, and data processing circuit | |
US7788573B2 (en) | Fault detection method, test circuit and semiconductor device | |
JP3202632B2 (ja) | 回路機能検査装置 | |
JPH11237454A (ja) | 半導体試験装置 | |
US8093919B2 (en) | Test circuit, method, and semiconductor device | |
JP3368572B2 (ja) | 周期発生装置 | |
JP2885179B2 (ja) | Lcdインターフェース信号検査方法及び装置 | |
JP5832800B2 (ja) | 半導体集積回路および半導体集積回路のテスト方法 | |
JP2633980B2 (ja) | デジタル・アナログ混在のlsi | |
EP0252714A2 (en) | Semiconducteur integrated circuit device having a tester circuit | |
JP2000338188A (ja) | 半導体集積回路の試験回路 | |
JP2009210544A (ja) | 半導体集積回路 | |
JPH0926463A (ja) | テスト回路を内蔵した集積回路 | |
KR100267782B1 (ko) | 타이밍체크가 가능한 칩(chip) | |
US20070271057A1 (en) | Inspection method of semiconductor integrated circuit and semiconductor | |
JP3570944B2 (ja) | 半導体集積回路 | |
US20190080039A1 (en) | Integrated circuit, scan shift control method, and circuit design method | |
JP2000227456A (ja) | スキャンフリップフロップ | |
US20050216804A1 (en) | Semiconductor device and test method therefor | |
US6928089B1 (en) | Pattern synchronous circuit | |
JP5499528B2 (ja) | 半導体集積回路及び電子機器 | |
JP2001228213A (ja) | 半導体集積回路装置及びクロックスキューの検証方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |