JPH0981089A - アクティブマトリクス型液晶表示装置及びその駆動方法 - Google Patents
アクティブマトリクス型液晶表示装置及びその駆動方法Info
- Publication number
- JPH0981089A JPH0981089A JP23977395A JP23977395A JPH0981089A JP H0981089 A JPH0981089 A JP H0981089A JP 23977395 A JP23977395 A JP 23977395A JP 23977395 A JP23977395 A JP 23977395A JP H0981089 A JPH0981089 A JP H0981089A
- Authority
- JP
- Japan
- Prior art keywords
- data
- liquid crystal
- bus line
- voltage
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明はアクティブマトリクス型ＬＣＤに関
し、たとえ画素電極と隣接するデータバスラインとの間
の容量が大きくてもクロストークを生じないアクティブ
マトリクス型ＬＣＤの実現を目的とする。 【構成】 複数のデータバスライン１２と、これに垂直
に配置された複数の走査バスライン１３と、画素電極１
７とスイッチング手段ＴＦＴとを有する複数の液晶画素
とを有する液晶パネル１と、複数のデータバスライン１
２のそれぞれに各液晶画素に書き込むデータ信号を印加
するデータドライバ２と、複数の走査バスライン１３に
走査パルス信号を順次印加する走査ドライバ３とを備え
るアクティブマトリクス型液晶表示装置において、デー
タドライバ２は、走査パルス信号の印加サイクルの１周
期内に、基準レベルに対して反転した正負両極性の信号
を複数のデータバスライン１２のそれぞれに印加するよ
うに構成する。
し、たとえ画素電極と隣接するデータバスラインとの間
の容量が大きくてもクロストークを生じないアクティブ
マトリクス型ＬＣＤの実現を目的とする。 【構成】 複数のデータバスライン１２と、これに垂直
に配置された複数の走査バスライン１３と、画素電極１
７とスイッチング手段ＴＦＴとを有する複数の液晶画素
とを有する液晶パネル１と、複数のデータバスライン１
２のそれぞれに各液晶画素に書き込むデータ信号を印加
するデータドライバ２と、複数の走査バスライン１３に
走査パルス信号を順次印加する走査ドライバ３とを備え
るアクティブマトリクス型液晶表示装置において、デー
タドライバ２は、走査パルス信号の印加サイクルの１周
期内に、基準レベルに対して反転した正負両極性の信号
を複数のデータバスライン１２のそれぞれに印加するよ
うに構成する。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス型液晶表示装置（ＬＣＤ）に関し、特にクロストーク
等を低減することにより表示データに対応した正確な輝
度表示の可能なアクティブマトリクス型液晶表示装置に
関する。
ス型液晶表示装置（ＬＣＤ）に関し、特にクロストーク
等を低減することにより表示データに対応した正確な輝
度表示の可能なアクティブマトリクス型液晶表示装置に
関する。
【０００２】
【従来の技術】近年、表示品質の良好なアクティブマト
リクス型液晶表示装置が広く使用されるようになってき
た。図４３は、アクティブマトリクス型液晶表示装置の
基本的な構成を示す図である。なお、以下に示す図にお
いては、同一の機能部分には同一の参照番号を付して表
し、説明の一部を省略する。
リクス型液晶表示装置が広く使用されるようになってき
た。図４３は、アクティブマトリクス型液晶表示装置の
基本的な構成を示す図である。なお、以下に示す図にお
いては、同一の機能部分には同一の参照番号を付して表
し、説明の一部を省略する。
【０００３】図４３において、参照番号１は液晶パネル
であり、２はデータドライバであり、３は走査ドライバ
であり、４は制御部である。液晶パネル１は、２枚の対
向する基板を有し、一方の基板には複数の信号線（デー
タバスライン）１２と複数の走査線（走査バスライン）
１３が交差するように設けられ、交差点に対応させて薄
膜トランジスタＴＦＴと画素電極を設け、もう一方の基
板には対向電極を設け、２枚の基板の間に液晶材料を保
持させる。画素電極と対向電極、及びその間に保持され
た液晶材料により液晶セルが形成される。この液晶セル
は、電気的には容量素子と等価である。
であり、２はデータドライバであり、３は走査ドライバ
であり、４は制御部である。液晶パネル１は、２枚の対
向する基板を有し、一方の基板には複数の信号線（デー
タバスライン）１２と複数の走査線（走査バスライン）
１３が交差するように設けられ、交差点に対応させて薄
膜トランジスタＴＦＴと画素電極を設け、もう一方の基
板には対向電極を設け、２枚の基板の間に液晶材料を保
持させる。画素電極と対向電極、及びその間に保持され
た液晶材料により液晶セルが形成される。この液晶セル
は、電気的には容量素子と等価である。
【０００４】図４４は、従来のアクティブマトリクス型
液晶表示装置の１画素分の上面図である。図４４におい
て、参照番号１１は液晶パネル１のＴＦＴ等が形成され
る基板であり、ここではＴＦＴ基板と称する。ＴＦＴ基
板１１上には、データバスライン１２と走査バスライン
１３を垂直に交差するように設けると共に、データバス
ライン１２に接続する多結晶シリコン或いはアモルファ
スシリコンからなる半導体層及び走査線に接続するゲー
ト電極１４を設けてゲート電極１４をスイッチングする
ＴＦＴを構成し、このＴＦＴのソース１６に接続する画
素電極１７を設ける。１５はドレインである。
液晶表示装置の１画素分の上面図である。図４４におい
て、参照番号１１は液晶パネル１のＴＦＴ等が形成され
る基板であり、ここではＴＦＴ基板と称する。ＴＦＴ基
板１１上には、データバスライン１２と走査バスライン
１３を垂直に交差するように設けると共に、データバス
ライン１２に接続する多結晶シリコン或いはアモルファ
スシリコンからなる半導体層及び走査線に接続するゲー
ト電極１４を設けてゲート電極１４をスイッチングする
ＴＦＴを構成し、このＴＦＴのソース１６に接続する画
素電極１７を設ける。１５はドレインである。
【０００５】対向基板側には、破線で示したブラックマ
トリクス（ＢＭ）等の遮光膜を設けて、遮光膜の境界３
８で囲まれた領域を表示用の開口部としている。図４５
はアクティブマトリクス型液晶表示装置の動作を説明す
る図であり、（ａ）は各画素の等価回路を示す図であ
り、画素とそれに隣接するデータバスラインとの寄生容
量も含めて示してある。（ｂ）はデータバスライン１２
と走査バスライン１３に印加される信号の波形と、液晶
に印加される液晶電圧を示す図である。
トリクス（ＢＭ）等の遮光膜を設けて、遮光膜の境界３
８で囲まれた領域を表示用の開口部としている。図４５
はアクティブマトリクス型液晶表示装置の動作を説明す
る図であり、（ａ）は各画素の等価回路を示す図であ
り、画素とそれに隣接するデータバスラインとの寄生容
量も含めて示してある。（ｂ）はデータバスライン１２
と走査バスライン１３に印加される信号の波形と、液晶
に印加される液晶電圧を示す図である。
【０００６】図４５の（ａ）に示すように、各液晶画素
は、等価的に両端をコモン電圧ＶｃｏｍとＴＦＴにそれ
ぞれ接続された容量素子で表すことができ、その容量を
Ｃ１ｎで表すこととする。この他に、画素電極１７と隣
接するデータバスラインや走査バスラインとの間に寄生
容量が存在する。ｎ列目の画素電極１７がｎ番目とｎ＋
１番目のデータバスラインの間に形成される時には、画
素電極１７とｎ番目のデータバスラインとの間の寄生容
量をＣ１ｎ１、画素電極１７とｎ＋１番目のデータバス
ラインとの間の寄生容量をＣ１ｎ２で表すこととする。
実際には、走査バスラインとの間の寄生容量についても
問題であるが、本発明には直接関係しないので、ここで
は省略する。
は、等価的に両端をコモン電圧ＶｃｏｍとＴＦＴにそれ
ぞれ接続された容量素子で表すことができ、その容量を
Ｃ１ｎで表すこととする。この他に、画素電極１７と隣
接するデータバスラインや走査バスラインとの間に寄生
容量が存在する。ｎ列目の画素電極１７がｎ番目とｎ＋
１番目のデータバスラインの間に形成される時には、画
素電極１７とｎ番目のデータバスラインとの間の寄生容
量をＣ１ｎ１、画素電極１７とｎ＋１番目のデータバス
ラインとの間の寄生容量をＣ１ｎ２で表すこととする。
実際には、走査バスラインとの間の寄生容量についても
問題であるが、本発明には直接関係しないので、ここで
は省略する。
【０００７】ＴＦＴがｎチャンネル型の場合には、デー
タドライバ２とスキャンドライバ３から、各データバス
ライン１２と走査バスライン１３に、図４５の（ｂ）に
示すようなデータ電圧と走査パルスがそれぞれ印加され
る。データドライバ２は、各データバスラインに印加す
るデータ電圧を指示する信号を受け、それぞれのデータ
バスに割り当てて印加する機能を備えている。走査ドラ
イバ３は、各行の走査バスライン１３に走査パルスを順
次印加する。走査バスライン１３に正のパルスが印加さ
れると、その走査バスライン１３に接続された１行分の
ＴＦＴがすべて導通（オン）状態になり、その行の画素
電極がそれぞれデータバスライン１２に接続された状態
になる。これにより、各液晶セルにはデータバスライン
１２に印加されたデータ電圧が印加され、この電圧に充
電された状態になる。走査バスライン１３への走査パル
スの印加が終了すると、ＴＦＴは非導通（オフ）状態に
なり、各液晶セルはその時点の電圧を再び走査パルスが
印加されるまで保持する。１画面分の表示データの書き
込みを行うのに要する時間を１フレームと称しており、
同一の走査バスラインには、１フレームイクル毎に走査
パルスが印加される。これにより、各行の液晶画素は１
フレームイクル毎に１回書換えられる。
タドライバ２とスキャンドライバ３から、各データバス
ライン１２と走査バスライン１３に、図４５の（ｂ）に
示すようなデータ電圧と走査パルスがそれぞれ印加され
る。データドライバ２は、各データバスラインに印加す
るデータ電圧を指示する信号を受け、それぞれのデータ
バスに割り当てて印加する機能を備えている。走査ドラ
イバ３は、各行の走査バスライン１３に走査パルスを順
次印加する。走査バスライン１３に正のパルスが印加さ
れると、その走査バスライン１３に接続された１行分の
ＴＦＴがすべて導通（オン）状態になり、その行の画素
電極がそれぞれデータバスライン１２に接続された状態
になる。これにより、各液晶セルにはデータバスライン
１２に印加されたデータ電圧が印加され、この電圧に充
電された状態になる。走査バスライン１３への走査パル
スの印加が終了すると、ＴＦＴは非導通（オフ）状態に
なり、各液晶セルはその時点の電圧を再び走査パルスが
印加されるまで保持する。１画面分の表示データの書き
込みを行うのに要する時間を１フレームと称しており、
同一の走査バスラインには、１フレームイクル毎に走査
パルスが印加される。これにより、各行の液晶画素は１
フレームイクル毎に１回書換えられる。
【０００８】液晶表示装置は、各液晶画素に保持された
電圧（電荷）で液晶分子の配向を制御するため、スキャ
ンパルスで選択してデータ電圧を印加してから、再びス
キャンパルスを印加して選択するまでの間、液晶画素の
保持電圧をどれだけ正確に保持し続けるかによって表示
品質が左右される。そのために、例えば、ＴＦＴのオフ
電流等による保持電圧の変動をできるだけ抑制するよう
に、等価的に液晶画素と並列な蓄積容量を設けることが
多い。蓄積容量は、画素電極を走査バスライン１３や専
用の蓄積容量電極に重ねて形成するのであるが、蓄積容
量だけでは様々な種類の保持電圧の変動を完全に無くす
ことはできないため、他にも電圧保持に有効な駆動方式
やＬＣＤ構造が強く求められている。
電圧（電荷）で液晶分子の配向を制御するため、スキャ
ンパルスで選択してデータ電圧を印加してから、再びス
キャンパルスを印加して選択するまでの間、液晶画素の
保持電圧をどれだけ正確に保持し続けるかによって表示
品質が左右される。そのために、例えば、ＴＦＴのオフ
電流等による保持電圧の変動をできるだけ抑制するよう
に、等価的に液晶画素と並列な蓄積容量を設けることが
多い。蓄積容量は、画素電極を走査バスライン１３や専
用の蓄積容量電極に重ねて形成するのであるが、蓄積容
量だけでは様々な種類の保持電圧の変動を完全に無くす
ことはできないため、他にも電圧保持に有効な駆動方式
やＬＣＤ構造が強く求められている。
【０００９】
【発明が解決しようとする課題】図４５の（ｂ）には、
データバスラインを介して液晶画素に印加され保持され
たデータ電圧が、走査パルスの印加が終了した時点でΔ
Ｖｇｓの変化を生じ、次の行に印加するデータ電圧への
切り換え時点でΔＶｐの変化を生じる様子が示されてい
る。ＬＣＤにおける液晶画素の保持電圧の変動により引
き起こす問題には、ΔＶｇｓのような走査パルスに起因
する問題もあるが、走査パルスの電圧変動は一定である
ためΔＶｇｓは一定であり、対向電極の電圧を調整する
か、その分だけデータ電圧を補正することにより打ち消
すことが可能である。本発明は、隣接するデータバスラ
インに印加されるデータ電圧の変動に起因する問題を主
として解決することを目的とするため、これを中心に説
明する。隣接するデータバスラインに印加されるデータ
電圧の変動が影響するということは、他の画素の表示が
影響するということであり、このような変動をクロスト
ークと称する。
データバスラインを介して液晶画素に印加され保持され
たデータ電圧が、走査パルスの印加が終了した時点でΔ
Ｖｇｓの変化を生じ、次の行に印加するデータ電圧への
切り換え時点でΔＶｐの変化を生じる様子が示されてい
る。ＬＣＤにおける液晶画素の保持電圧の変動により引
き起こす問題には、ΔＶｇｓのような走査パルスに起因
する問題もあるが、走査パルスの電圧変動は一定である
ためΔＶｇｓは一定であり、対向電極の電圧を調整する
か、その分だけデータ電圧を補正することにより打ち消
すことが可能である。本発明は、隣接するデータバスラ
インに印加されるデータ電圧の変動に起因する問題を主
として解決することを目的とするため、これを中心に説
明する。隣接するデータバスラインに印加されるデータ
電圧の変動が影響するということは、他の画素の表示が
影響するということであり、このような変動をクロスト
ークと称する。
【００１０】図４６は、図４５に示したように配置され
たアクティブマトリクス型ＬＣＤにおいてクロストーク
を生じる原因を説明するための図であり、各液晶画素に
保持させたい電圧を極性付きで示している。一般にフリ
ッカと呼ばれる問題を防止するため、液晶画素に印加す
る電圧の極性を、列方向に、又は行方向に、又は両方向
に交互に変えることが行われている。各液晶画素に印加
する電圧の極性は、各フレーム毎に変えられる。ここで
説明する例では、列毎に交互に極性を変えている。
たアクティブマトリクス型ＬＣＤにおいてクロストーク
を生じる原因を説明するための図であり、各液晶画素に
保持させたい電圧を極性付きで示している。一般にフリ
ッカと呼ばれる問題を防止するため、液晶画素に印加す
る電圧の極性を、列方向に、又は行方向に、又は両方向
に交互に変えることが行われている。各液晶画素に印加
する電圧の極性は、各フレーム毎に変えられる。ここで
説明する例では、列毎に交互に極性を変えている。
【００１１】図４７の（ａ）はｎ列目とｎ＋１列目のデ
ータバスラインに印加されるデータ電圧と、走査パルス
を示し、（ｂ）はｎ列目の液晶画素の保持電圧Ｖｃ１ｎ
を示す。図示のように、データ電圧の絶対値は、ｎ列目
においては、１行目の方が２行目より大きく、ｎ＋１列
目においては、１行目の方が２行目より小さい。図４７
の（ａ）に示すように、走査パルスが印加されるとＴＦ
Ｔがオン状態になり、Ｖｃ１ｎは、ｎ列目のデータバス
ラインに印加されるデータ電圧＋Ｖ１ｎになる。図４７
の（ｂ）に示すように、走査パルスの印加が終了すると
ΔＶｇｓの変化が生じるが、ここでは無視して説明す
る。データバスラインに印加されるデータ電圧は、走査
パルスの印加終了後、２行目の液晶画素に印加するデー
タ電圧に変化する。すなわち、ｎ列目のデータバスライ
ンに印加するデータ電圧は＋Ｖ１ｎから＋Ｖ２ｎに、ｎ
＋１列目のデータバスラインに印加するデータ電圧は−
Ｖ１（ｎ＋１）から−Ｖ２（ｎ＋１）に変化する。図４
５の（ａ）に示すように、ｎ列の液晶画素は、ｎ列目と
ｎ＋１列目のデータバスラインとの間に寄生容量がある
から、この変化に応じて、Ｖｃ１ｎは、数１の式で表さ
れるΔＶ１ｎの変化を生じる。
ータバスラインに印加されるデータ電圧と、走査パルス
を示し、（ｂ）はｎ列目の液晶画素の保持電圧Ｖｃ１ｎ
を示す。図示のように、データ電圧の絶対値は、ｎ列目
においては、１行目の方が２行目より大きく、ｎ＋１列
目においては、１行目の方が２行目より小さい。図４７
の（ａ）に示すように、走査パルスが印加されるとＴＦ
Ｔがオン状態になり、Ｖｃ１ｎは、ｎ列目のデータバス
ラインに印加されるデータ電圧＋Ｖ１ｎになる。図４７
の（ｂ）に示すように、走査パルスの印加が終了すると
ΔＶｇｓの変化が生じるが、ここでは無視して説明す
る。データバスラインに印加されるデータ電圧は、走査
パルスの印加終了後、２行目の液晶画素に印加するデー
タ電圧に変化する。すなわち、ｎ列目のデータバスライ
ンに印加するデータ電圧は＋Ｖ１ｎから＋Ｖ２ｎに、ｎ
＋１列目のデータバスラインに印加するデータ電圧は−
Ｖ１（ｎ＋１）から−Ｖ２（ｎ＋１）に変化する。図４
５の（ａ）に示すように、ｎ列の液晶画素は、ｎ列目と
ｎ＋１列目のデータバスラインとの間に寄生容量がある
から、この変化に応じて、Ｖｃ１ｎは、数１の式で表さ
れるΔＶ１ｎの変化を生じる。
【００１２】
【数１】
【００１３】数１の式で明らかなように、ΔＶ１ｎは、
ｎ列目とｎ＋１列目のデータバスラインにおけるデータ
電圧の変化量と、液晶画素の容量と寄生容量の比に依存
することがわかる。次に、ΔＶ１ｎが実際の表示におい
てどのような表示品質の低下をもたらすかについて説明
する。
ｎ列目とｎ＋１列目のデータバスラインにおけるデータ
電圧の変化量と、液晶画素の容量と寄生容量の比に依存
することがわかる。次に、ΔＶ１ｎが実際の表示におい
てどのような表示品質の低下をもたらすかについて説明
する。
【００１４】図４８は、表示パターンにおけるクロスト
ークの影響を説明する図であり、（ａ）はノーマリホワ
イトの表示における表示例を示し、（ｂ）はｎ列目、ｎ
＋１列目、ｎ＋２列目、ｎ＋３列目のデータバスライン
に印加されるデータ電圧の変化と、１行ｎ列目の液晶画
素の保持電圧Ｖｃ１ｎの変化を示す。ｎ列目の１行目の
液晶画素に書き込むデータ電圧をＶ０で表す。
ークの影響を説明する図であり、（ａ）はノーマリホワ
イトの表示における表示例を示し、（ｂ）はｎ列目、ｎ
＋１列目、ｎ＋２列目、ｎ＋３列目のデータバスライン
に印加されるデータ電圧の変化と、１行ｎ列目の液晶画
素の保持電圧Ｖｃ１ｎの変化を示す。ｎ列目の１行目の
液晶画素に書き込むデータ電圧をＶ０で表す。
【００１５】図４８の（ａ）のような表示パターンであ
るため、（ｂ）に示すように、ｎ列目のデータ電圧はＶ
０から徐々に増加し、ｎ＋１列目とｎ＋２列のデータ電
圧の絶対値はＶ０で一定であり、ｎ＋３列目のデータ電
圧はｎ列目のデータ電圧を逆極性にした電圧である。デ
ータ電圧がこのように変化すると、Ｖｃ１ｎは、１行目
の走査パルスが印加される走査選択期間においてＶ０に
なる。ｎ＋１列目のデータバスラインに印加されるデー
タ電圧は変化しないか、上記の数１の式の２項目はゼロ
であるが、ｎ列目のデータバスラインに印加されるデー
タ電圧が変化するため、数１の式の第１項の係数をα１
とすると、Ｖｃ１ｎは図示のようにデータ電圧にα１を
乗じた分だけ変化することになる。これに対して、ｎ＋
１列目の液晶画素にはｎ列１行目の液晶画素と同じ強度
で逆極性のデータ電圧−Ｖ０が書き込まれるが、ｎ＋１
列目とｎ＋２列目のデータバスラインに印加されるデー
タ電圧は変化しないから、ｎ＋１列１行目の液晶画素の
保持電圧Ｖｃ１（ｎ＋１）は書き込まれた電圧−Ｖ０の
ままで変化しない。従って、同じ絶対値のデータ電圧が
書き込まれたにもかかわらず、Ｖｃ１ｎは変化するが、
Ｖｃ１（ｎ＋１）は一定である。このように、ｎ列１行
目の液晶画素の保持電圧Ｖｃ１ｎは、その列の液晶画素
に続けて書き込まれるデータ電圧のために変化すること
になる。すなわち、縦方向にクロストークが発生したこ
とになる。
るため、（ｂ）に示すように、ｎ列目のデータ電圧はＶ
０から徐々に増加し、ｎ＋１列目とｎ＋２列のデータ電
圧の絶対値はＶ０で一定であり、ｎ＋３列目のデータ電
圧はｎ列目のデータ電圧を逆極性にした電圧である。デ
ータ電圧がこのように変化すると、Ｖｃ１ｎは、１行目
の走査パルスが印加される走査選択期間においてＶ０に
なる。ｎ＋１列目のデータバスラインに印加されるデー
タ電圧は変化しないか、上記の数１の式の２項目はゼロ
であるが、ｎ列目のデータバスラインに印加されるデー
タ電圧が変化するため、数１の式の第１項の係数をα１
とすると、Ｖｃ１ｎは図示のようにデータ電圧にα１を
乗じた分だけ変化することになる。これに対して、ｎ＋
１列目の液晶画素にはｎ列１行目の液晶画素と同じ強度
で逆極性のデータ電圧−Ｖ０が書き込まれるが、ｎ＋１
列目とｎ＋２列目のデータバスラインに印加されるデー
タ電圧は変化しないから、ｎ＋１列１行目の液晶画素の
保持電圧Ｖｃ１（ｎ＋１）は書き込まれた電圧−Ｖ０の
ままで変化しない。従って、同じ絶対値のデータ電圧が
書き込まれたにもかかわらず、Ｖｃ１ｎは変化するが、
Ｖｃ１（ｎ＋１）は一定である。このように、ｎ列１行
目の液晶画素の保持電圧Ｖｃ１ｎは、その列の液晶画素
に続けて書き込まれるデータ電圧のために変化すること
になる。すなわち、縦方向にクロストークが発生したこ
とになる。
【００１６】図４８の（ａ）においては、ｎ＋１列目と
ｎ＋２列目には、同一のデータ電圧Ｖ０が書き込まれ
る。ｎ＋１列目の液晶画素の保持電圧は、ｎ＋１列目と
ｎ＋２列目のデータバスラインに印加されるデータ電圧
が変化しないから一定であるが、ｎ＋２列目の液晶画素
の保持電圧はｎ＋３行目のデータバスラインに印加され
るデータ電圧が変化するため、上記の数１の式の１項目
はゼロであるが、ｎ＋３列目のデータバスラインに印加
されるデータ電圧が変化するため、数１の式の第２項の
係数をα２とすると、Ｖｃ１（ｎ＋３）は図示のように
データ電圧にα２を乗じた分だけ変化することになる。
すなわち、横方向にクロストークが発生したことにな
る。
ｎ＋２列目には、同一のデータ電圧Ｖ０が書き込まれ
る。ｎ＋１列目の液晶画素の保持電圧は、ｎ＋１列目と
ｎ＋２列目のデータバスラインに印加されるデータ電圧
が変化しないから一定であるが、ｎ＋２列目の液晶画素
の保持電圧はｎ＋３行目のデータバスラインに印加され
るデータ電圧が変化するため、上記の数１の式の１項目
はゼロであるが、ｎ＋３列目のデータバスラインに印加
されるデータ電圧が変化するため、数１の式の第２項の
係数をα２とすると、Ｖｃ１（ｎ＋３）は図示のように
データ電圧にα２を乗じた分だけ変化することになる。
すなわち、横方向にクロストークが発生したことにな
る。
【００１７】数１の式に示すように、クロストークの大
きさには、画素の全容量に対するデータバスラインとの
寄生容量の比が影響する。そのため、データバスライン
との寄生容量を低減すればクロストークを低減できる。
そのため、専用の蓄積容量用電極を設けて画素の容量を
増加させ、クロストークを低減することも行われている
が、そのためには蓄積容量用電極を設けるスペースが必
要であり、必然的に画素の開口部の面積を削減してその
ようなスペースを確保する必要があり、画素の開口率が
低下して表示輝度が低下するか、それを補うように照明
光量を増加させる必要があり、消費電力の大きな高輝度
光源が必要になるという問題が生じる。
きさには、画素の全容量に対するデータバスラインとの
寄生容量の比が影響する。そのため、データバスライン
との寄生容量を低減すればクロストークを低減できる。
そのため、専用の蓄積容量用電極を設けて画素の容量を
増加させ、クロストークを低減することも行われている
が、そのためには蓄積容量用電極を設けるスペースが必
要であり、必然的に画素の開口部の面積を削減してその
ようなスペースを確保する必要があり、画素の開口率が
低下して表示輝度が低下するか、それを補うように照明
光量を増加させる必要があり、消費電力の大きな高輝度
光源が必要になるという問題が生じる。
【００１８】特に、携帯用機器の低消費電力化の必要性
が高まっており、携帯用機器に使用されるＬＣＤでは低
消費電力で且つ高輝度の表示が行えることが求められて
いる。そのための方策の１つが画素開口率を向上させる
ことである。図４４に示した従来のアクティブマトリク
ス型ＬＣＤでは、ブラックマトリクス（ＢＭ）等の遮光
膜を設けて、遮光膜の境界３８で囲まれた領域を表示用
の開口部としているが、画素電極は一方の基板に設けら
れ、遮光膜はもう一方の基板に設けられるため、画素電
極と遮光膜の位置が合うように２枚の基板を配置しなけ
ればならない。現状の製造工程では、図４４でａで示し
たフォトリソグラフィ工程における位置合わせに必要な
マージンは３〜５μｍであり、ｂで示した基板同士の位
置合わせに必要なマージンは７μｍである。そのため、
ＬＣＤを高精細化するに従って画素ピッチも微細化され
るため、画素ピッチに対するマージンの比率が大きくな
り、画素開口率を大きくすることが困難であった。
が高まっており、携帯用機器に使用されるＬＣＤでは低
消費電力で且つ高輝度の表示が行えることが求められて
いる。そのための方策の１つが画素開口率を向上させる
ことである。図４４に示した従来のアクティブマトリク
ス型ＬＣＤでは、ブラックマトリクス（ＢＭ）等の遮光
膜を設けて、遮光膜の境界３８で囲まれた領域を表示用
の開口部としているが、画素電極は一方の基板に設けら
れ、遮光膜はもう一方の基板に設けられるため、画素電
極と遮光膜の位置が合うように２枚の基板を配置しなけ
ればならない。現状の製造工程では、図４４でａで示し
たフォトリソグラフィ工程における位置合わせに必要な
マージンは３〜５μｍであり、ｂで示した基板同士の位
置合わせに必要なマージンは７μｍである。そのため、
ＬＣＤを高精細化するに従って画素ピッチも微細化され
るため、画素ピッチに対するマージンの比率が大きくな
り、画素開口率を大きくすることが困難であった。
【００１９】このような問題を解決するため、図４９に
示すような高画素開口率型液晶表示装置が提案されてい
る。図４９の（ａ）は１画素の上面図であり、（ｂ）は
（ａ）においてＡ−Ａ’で示す部分の断面図である。図
示のように、画素電極１７をデータバスライン１２に重
ねて形成し、データバスライン１２を遮光膜として利用
する。対向基板に設ける遮光膜は縦方向幅のみを規定す
る。これにより、画素開口率を大幅に向上させた明るい
ＬＣＤが実現できる。
示すような高画素開口率型液晶表示装置が提案されてい
る。図４９の（ａ）は１画素の上面図であり、（ｂ）は
（ａ）においてＡ−Ａ’で示す部分の断面図である。図
示のように、画素電極１７をデータバスライン１２に重
ねて形成し、データバスライン１２を遮光膜として利用
する。対向基板に設ける遮光膜は縦方向幅のみを規定す
る。これにより、画素開口率を大幅に向上させた明るい
ＬＣＤが実現できる。
【００２０】しかし、図４９の高画素開口率型液晶表示
装置においては、画素電極１７が隣接するデータバスラ
イン１２と重なるように設けられているため、図４５の
隣接するデータバスラインとの間の寄生容量が、図４４
の従来のアクティブマトリクス型ＬＣＤに比べて大きく
なる。そのため、高画素開口率型液晶表示装置において
は、クロストークが増大し、大きな問題になる。
装置においては、画素電極１７が隣接するデータバスラ
イン１２と重なるように設けられているため、図４５の
隣接するデータバスラインとの間の寄生容量が、図４４
の従来のアクティブマトリクス型ＬＣＤに比べて大きく
なる。そのため、高画素開口率型液晶表示装置において
は、クロストークが増大し、大きな問題になる。
【００２１】本発明の目的は、たとえ画素電極と隣接す
るデータバスラインとの間の容量が大きくてもクロスト
ークを生じないアクティブマトリクス型ＬＣＤの実現を
目的とし、特に、高画素開口率型液晶表示装置を使用し
てもクロストークのない表示輝度の高い優れた表示品質
で表示可能にすることを目的とする。
るデータバスラインとの間の容量が大きくてもクロスト
ークを生じないアクティブマトリクス型ＬＣＤの実現を
目的とし、特に、高画素開口率型液晶表示装置を使用し
てもクロストークのない表示輝度の高い優れた表示品質
で表示可能にすることを目的とする。
【００２２】
【課題を解決するための手段】本発明の第１の態様のア
クティブマトリクス型液晶表示装置（ＬＣＤ）は、平行
に配置された複数のデータバスラインと、この複数のデ
ータバスラインに垂直に配置された複数の走査バスライ
ンと、複数のデータバスラインと走査バスラインの交点
に対応して配置され、それぞれが、画素電極と対応する
データバスラインの間に接続され、対応する走査バスラ
インに印加される走査パルス信号によって導通状態が制
御されるスイッチング手段とを有する複数の液晶画素と
を有する液晶パネルと、複数のデータバスラインのそれ
ぞれに、各液晶画素に書き込むデータ電圧を印加するデ
ータドライバと、複数の走査バスラインに走査パルス信
号を順次印加する走査ドライバとを備える装置であり、
上記目的を達成するため、データドライバは、走査パル
ス信号の印加サイクルの１周期内に、基準レベルに対し
て反転した正負両極性の信号を複数のデータバスライン
のそれぞれに印加することを特徴とする。
クティブマトリクス型液晶表示装置（ＬＣＤ）は、平行
に配置された複数のデータバスラインと、この複数のデ
ータバスラインに垂直に配置された複数の走査バスライ
ンと、複数のデータバスラインと走査バスラインの交点
に対応して配置され、それぞれが、画素電極と対応する
データバスラインの間に接続され、対応する走査バスラ
インに印加される走査パルス信号によって導通状態が制
御されるスイッチング手段とを有する複数の液晶画素と
を有する液晶パネルと、複数のデータバスラインのそれ
ぞれに、各液晶画素に書き込むデータ電圧を印加するデ
ータドライバと、複数の走査バスラインに走査パルス信
号を順次印加する走査ドライバとを備える装置であり、
上記目的を達成するため、データドライバは、走査パル
ス信号の印加サイクルの１周期内に、基準レベルに対し
て反転した正負両極性の信号を複数のデータバスライン
のそれぞれに印加することを特徴とする。
【００２３】図１は、本発明の第１の態様のＬＣＤの原
理を説明する図である。図１に示すように、極性制御信
号に従って、データドライバは、走査パルス信号の印加
サイクルの１周期内、すなわち、１水平走査期間（１
Ｈ）内に、正負両極性の信号を複数のデータバスライン
のそれぞれに印加する。例えば、図においては、１Ｈ内
に正負の電圧をそれぞれ１回出力するとして、その１Ｈ
で書き込まれるデータ電圧と、このデータ電圧の強度の
逆極性の電圧が出力される。ここでは対向電極の電位が
０Ｖに固定されるものとして、正負逆極性に変化させて
いる。コモン反転と呼ばれる対向電極の電位を変化させ
る場合には、対向電極の電位に対して、同じ強度の反転
した電圧を出力するようにするが、以下の記載において
は、説明を簡単にするために、図示のように対向電極の
電位が０Ｖに固定され、１Ｈ内で正負逆極性の電圧を印
加するものとして説明する。図では、書き込むデータ電
圧は正であり、正のデータ電圧が出力されるのに合わせ
て走査信号が出力される。図中の保持電圧波形は、最初
のサイクルで画素に書き込まれ保持された電圧の変化を
示す。２番目のサイクルからデータバスラインに印加さ
れるデータ電圧は増加するため、保持電圧はデータバス
ラインに印加される電圧の変化に応じて変化するが、各
１Ｈ内で同一強度の反転した信号が出力されるため、最
初のサイクルで保持された電圧を中心に変動することに
なる。このように、データバスラインに印加する電圧を
１Ｈ内で反転することにより、各データバスラインに印
加される電圧は実効的に０Ｖになり一定となるため、０
Ｖに固定されたのと同様になり、図４８で説明した、既
に書き込まれた画素の保持電圧が、その画素の接続され
るデータバスライン及びその画素に容量結合されるデー
タバスラインに順次印加される電圧により変化する問題
は生じなくなる。
理を説明する図である。図１に示すように、極性制御信
号に従って、データドライバは、走査パルス信号の印加
サイクルの１周期内、すなわち、１水平走査期間（１
Ｈ）内に、正負両極性の信号を複数のデータバスライン
のそれぞれに印加する。例えば、図においては、１Ｈ内
に正負の電圧をそれぞれ１回出力するとして、その１Ｈ
で書き込まれるデータ電圧と、このデータ電圧の強度の
逆極性の電圧が出力される。ここでは対向電極の電位が
０Ｖに固定されるものとして、正負逆極性に変化させて
いる。コモン反転と呼ばれる対向電極の電位を変化させ
る場合には、対向電極の電位に対して、同じ強度の反転
した電圧を出力するようにするが、以下の記載において
は、説明を簡単にするために、図示のように対向電極の
電位が０Ｖに固定され、１Ｈ内で正負逆極性の電圧を印
加するものとして説明する。図では、書き込むデータ電
圧は正であり、正のデータ電圧が出力されるのに合わせ
て走査信号が出力される。図中の保持電圧波形は、最初
のサイクルで画素に書き込まれ保持された電圧の変化を
示す。２番目のサイクルからデータバスラインに印加さ
れるデータ電圧は増加するため、保持電圧はデータバス
ラインに印加される電圧の変化に応じて変化するが、各
１Ｈ内で同一強度の反転した信号が出力されるため、最
初のサイクルで保持された電圧を中心に変動することに
なる。このように、データバスラインに印加する電圧を
１Ｈ内で反転することにより、各データバスラインに印
加される電圧は実効的に０Ｖになり一定となるため、０
Ｖに固定されたのと同様になり、図４８で説明した、既
に書き込まれた画素の保持電圧が、その画素の接続され
るデータバスライン及びその画素に容量結合されるデー
タバスラインに順次印加される電圧により変化する問題
は生じなくなる。
【００２４】上記のように、この問題を解決するために
は、各データバスラインに印加される電圧を実効的に０
Ｖにすればよく、図１に示したように、正負逆極性の電
圧を等しい期間印加するのではなく、正負のそれぞれの
極性で印加する電圧強度と印加する時間の積が等しくす
れば、実効的に０Ｖにできる。例えば、書き込むデータ
電圧の逆極性の電圧を大きくして印加期間を短くしても
よく、極性の反転を複数回おこなってもよい。
は、各データバスラインに印加される電圧を実効的に０
Ｖにすればよく、図１に示したように、正負逆極性の電
圧を等しい期間印加するのではなく、正負のそれぞれの
極性で印加する電圧強度と印加する時間の積が等しくす
れば、実効的に０Ｖにできる。例えば、書き込むデータ
電圧の逆極性の電圧を大きくして印加期間を短くしても
よく、極性の反転を複数回おこなってもよい。
【００２５】更に、図１では、各１Ｈ内の前半に極性を
反転した電圧を出力し、後半に書き込むデータ電圧を出
力しており、走査パルスはデータ電圧が出力される後半
に出力され、走査パルスの印加が終了する時点のデータ
電圧が各画素に保持される。しかし、１Ｈ内の前半にデ
ータ電圧を出力し、後半に極性を反転した電圧を出力す
るようにしてもよく、その場合には前半に走査パルスが
印加される。
反転した電圧を出力し、後半に書き込むデータ電圧を出
力しており、走査パルスはデータ電圧が出力される後半
に出力され、走査パルスの印加が終了する時点のデータ
電圧が各画素に保持される。しかし、１Ｈ内の前半にデ
ータ電圧を出力し、後半に極性を反転した電圧を出力す
るようにしてもよく、その場合には前半に走査パルスが
印加される。
【００２６】上記のように、各データバスラインに印加
される電圧を実効的に０Ｖにすることにより、各画素に
一旦書き込まれた保持電圧が容量結合されるデータバス
ラインに順次印加される電圧により変化する問題は解決
されるが、図４５、図４７及び数１式で説明した、走査
パルスの印加終了及び書き込み時に容量結合されるデー
タバスラインへのデータ電圧の印加終了に起因するデー
タバスラインへの印加電圧と保持電圧に差を生じる問題
については解決できない。
される電圧を実効的に０Ｖにすることにより、各画素に
一旦書き込まれた保持電圧が容量結合されるデータバス
ラインに順次印加される電圧により変化する問題は解決
されるが、図４５、図４７及び数１式で説明した、走査
パルスの印加終了及び書き込み時に容量結合されるデー
タバスラインへのデータ電圧の印加終了に起因するデー
タバスラインへの印加電圧と保持電圧に差を生じる問題
については解決できない。
【００２７】図２は、本発明の第１の態様のＬＣＤにお
ける補正原理を説明する図であり、（１）は液晶画素の
隣接するデータバスライン及び走査バスラインとの間の
寄生容量を示し、（２）は補正量を説明する図である。
ここでは、隣接するデータバスライン及び走査バスライ
ンとの間の寄生容量についてのみ問題にするが、それ以
外のデータバスライン及び走査バスラインとの間の寄生
容量も無視できない程大きければそれらを考慮すること
が望ましいが、ここでは説明を簡単にするために、隣接
するデータバスライン及び走査バスラインとの間の寄生
容量についてのみ問題にする。
ける補正原理を説明する図であり、（１）は液晶画素の
隣接するデータバスライン及び走査バスラインとの間の
寄生容量を示し、（２）は補正量を説明する図である。
ここでは、隣接するデータバスライン及び走査バスライ
ンとの間の寄生容量についてのみ問題にするが、それ以
外のデータバスライン及び走査バスラインとの間の寄生
容量も無視できない程大きければそれらを考慮すること
が望ましいが、ここでは説明を簡単にするために、隣接
するデータバスライン及び走査バスラインとの間の寄生
容量についてのみ問題にする。
【００２８】既に説明したように、印加電圧と保持電圧
の差は、数１の式で表される。図２の（２）に示すよう
に、走査パルスの印加終了に伴う差は、走査パルスの最
大及び最小電圧が一定であるため、常に一定である。上
記のように、走査パルスに起因する差は対向電極の電位
を調整することにより打ち消すことができるので、ここ
では走査パルスに起因する差は無視することとする。容
量結合されたデータバスラインに印加される電圧の変化
に伴う保持電圧の変動は、数１の式の第１項と第２項で
表されるが、上記のように、本発明の第１の態様のＬＣ
Ｄでは、データバスラインに印加される電圧は実効的に
０Ｖになるため、数１の式のＶ２ｎとＶ２（ｎ＋１）は
０Ｖであり、図２の（２）に示すように、データバスラ
インの印加電圧が０Ｖに変化するとして、それに伴う変
動を考慮すればよい。従って、数１の式は、次のように
なる。
の差は、数１の式で表される。図２の（２）に示すよう
に、走査パルスの印加終了に伴う差は、走査パルスの最
大及び最小電圧が一定であるため、常に一定である。上
記のように、走査パルスに起因する差は対向電極の電位
を調整することにより打ち消すことができるので、ここ
では走査パルスに起因する差は無視することとする。容
量結合されたデータバスラインに印加される電圧の変化
に伴う保持電圧の変動は、数１の式の第１項と第２項で
表されるが、上記のように、本発明の第１の態様のＬＣ
Ｄでは、データバスラインに印加される電圧は実効的に
０Ｖになるため、数１の式のＶ２ｎとＶ２（ｎ＋１）は
０Ｖであり、図２の（２）に示すように、データバスラ
インの印加電圧が０Ｖに変化するとして、それに伴う変
動を考慮すればよい。従って、数１の式は、次のように
なる。
【００２９】
【数２】
【００３０】数２の式において、ΔＶＳは一定であり、
関係するデータバスラインの印加電圧ＶｎとＶ（ｎ−
１）は、書き込み時に判明しているので、それに基づい
て変動値が算出でき、変動値分だけ補正した電圧をデー
タバスラインに印加することで、各画素に所望のデータ
電圧を保持させることが可能になる。ここで、例えば、
ｎ列目の画素がｎ−１列目のデータバスラインと容量結
合しており、１列目の画素は１列目のデータバスライン
と容量結合している場合、ｎ−１列目のデータバスライ
ンに印加するデータ電圧を補正すると、ｎ列目のデータ
バスラインに印加する電圧が影響される。そのため、補
正電圧を算出する場合には、１列目の画素は１列目のデ
ータバスラインとのみ容量結合しているので、まず１列
目のデータバスラインの補正電圧を算出し、２列目のデ
ータバスライン以降は前の列の補正済の印加電圧に基づ
いて補正電圧を算出する。これをすべてのデータバスラ
インの印加電圧について順次行うことにより、１水平ラ
イン分の補正電圧が得られる。もし、ｎ列目の画素がｎ
＋１列目のデータバスラインと容量結合している場合に
は、逆方向から補正電圧を順次算出する。
関係するデータバスラインの印加電圧ＶｎとＶ（ｎ−
１）は、書き込み時に判明しているので、それに基づい
て変動値が算出でき、変動値分だけ補正した電圧をデー
タバスラインに印加することで、各画素に所望のデータ
電圧を保持させることが可能になる。ここで、例えば、
ｎ列目の画素がｎ−１列目のデータバスラインと容量結
合しており、１列目の画素は１列目のデータバスライン
と容量結合している場合、ｎ−１列目のデータバスライ
ンに印加するデータ電圧を補正すると、ｎ列目のデータ
バスラインに印加する電圧が影響される。そのため、補
正電圧を算出する場合には、１列目の画素は１列目のデ
ータバスラインとのみ容量結合しているので、まず１列
目のデータバスラインの補正電圧を算出し、２列目のデ
ータバスライン以降は前の列の補正済の印加電圧に基づ
いて補正電圧を算出する。これをすべてのデータバスラ
インの印加電圧について順次行うことにより、１水平ラ
イン分の補正電圧が得られる。もし、ｎ列目の画素がｎ
＋１列目のデータバスラインと容量結合している場合に
は、逆方向から補正電圧を順次算出する。
【００３１】また、数２の式において、各項の係数は装
置に応じてあらかじめ判明しているが、数２の式に従っ
て算出したΔＶｎの分だけデータバスラインの印加電圧
を補正すると、その補正分に対して数２の式の第１項の
分の変動が生じる。そのため、正確な補正量を算出する
には、補正分に対する更なる補正値を算出する処理を収
束するまで繰り返す必要がある。
置に応じてあらかじめ判明しているが、数２の式に従っ
て算出したΔＶｎの分だけデータバスラインの印加電圧
を補正すると、その補正分に対して数２の式の第１項の
分の変動が生じる。そのため、正確な補正量を算出する
には、補正分に対する更なる補正値を算出する処理を収
束するまで繰り返す必要がある。
【００３２】上記のように、正確な補正量を算出するた
めに収束するまで処理を繰り返すのは処理時間が長くな
るため、補正量をΔＶｎとして次の方程式をたて、それ
を解いてΔＶｎを直接算出してもよい。
めに収束するまで処理を繰り返すのは処理時間が長くな
るため、補正量をΔＶｎとして次の方程式をたて、それ
を解いてΔＶｎを直接算出してもよい。
【００３３】
【数３】
【００３４】その場合の補正電圧の算出式は次のように
なる。
なる。
【００３５】
【数４】
【００３６】図３と図４は、本発明の第２の態様のＬＣ
Ｄの動作原理を示す図である。本発明の第２の態様のＬ
ＣＤでは、データバスラインにデータ電圧を出力する期
間Ｔｏｎ−ｄａｔａを１Ｈより短くし、１Ｈ内にデータ
バスラインに印加される電圧が所定の電圧値になるＴｏ
ｆｆ−ｄａｔａ期間を設けることを特徴とする。各走査
バスラインに対する走査パルスの印加は、Ｔｏｎ−ｄａ
ｔａ中に終了する。Ｔｏｆｆ−ｄａｔａ期間にデータバ
スラインに印加される電圧は、図３のようにデータバス
ラインに印加される電圧の最大値と最小値の平均値であ
っても、図４のように走査パルスのオフ電位に近い電圧
であってもよい。
Ｄの動作原理を示す図である。本発明の第２の態様のＬ
ＣＤでは、データバスラインにデータ電圧を出力する期
間Ｔｏｎ−ｄａｔａを１Ｈより短くし、１Ｈ内にデータ
バスラインに印加される電圧が所定の電圧値になるＴｏ
ｆｆ−ｄａｔａ期間を設けることを特徴とする。各走査
バスラインに対する走査パルスの印加は、Ｔｏｎ−ｄａ
ｔａ中に終了する。Ｔｏｆｆ−ｄａｔａ期間にデータバ
スラインに印加される電圧は、図３のようにデータバス
ラインに印加される電圧の最大値と最小値の平均値であ
っても、図４のように走査パルスのオフ電位に近い電圧
であってもよい。
【００３７】本発明の第２の態様のＬＣＤでは、各デー
タバスラインに印加される電圧が一定値である期間が存
在するため、データバスラインに印加される電圧の時間
平均値が表示データに依存して変動する度合いを低減で
き、その分補正が容易になる。従って、Ｔｏｆｆ−ｄａ
ｔａ期間を長くするほど、データバスラインに印加され
る電圧の時間平均値はＴｏｆｆ−ｄａｔａ期間にデータ
バスラインに印加される電圧に近づくため、Ｔｏｆｆ−
ｄａｔａ期間中にデータバスラインに印加される電圧に
関係する表示パターンによる影響が低減され、クロスト
ークも低減される。
タバスラインに印加される電圧が一定値である期間が存
在するため、データバスラインに印加される電圧の時間
平均値が表示データに依存して変動する度合いを低減で
き、その分補正が容易になる。従って、Ｔｏｆｆ−ｄａ
ｔａ期間を長くするほど、データバスラインに印加され
る電圧の時間平均値はＴｏｆｆ−ｄａｔａ期間にデータ
バスラインに印加される電圧に近づくため、Ｔｏｆｆ−
ｄａｔａ期間中にデータバスラインに印加される電圧に
関係する表示パターンによる影響が低減され、クロスト
ークも低減される。
【００３８】図５は、ＴＦＴのゲート電圧ＶＧに対する
電流ＩＤ特性を示す図である。（１）は電圧・電流の条
件を示し、（２）は特性を示す。ＮチャンネルＴＦＴの
場合、ソース電圧として０Ｖを、ドレイン電圧として０
Ｖより高い定電圧を与え、ゲート電圧ＶＧを変化させた
時の電流特性を示し、ＰチャンネルＴＦＴの場合、ソー
ス電圧として０Ｖを、ドレイン電圧として０Ｖより低い
定電圧を与え、ゲート電圧ＶＧを変化させた時の電流特
性を示す。いずれの場合も、ドレインとソース間に流れ
る電流量に極小値が存在し、図５の例では、約０Ｖ付近
になっている。例えば、ＮチャンネルＴＦＴを使用した
従来例では、図４５の（２）に示すように、ＴＦＴをオ
フ状態にする時、走査パルスは画素電圧より十分に下が
った電圧であり、データバスラインに印加される電圧と
画素電圧のいずれがソース電圧になってもＴＦＴのゲー
ト電圧は大幅に低くなった状態であり、大きな電流が流
れることになり、画素に保持される電圧の保持特性を悪
くしていた。
電流ＩＤ特性を示す図である。（１）は電圧・電流の条
件を示し、（２）は特性を示す。ＮチャンネルＴＦＴの
場合、ソース電圧として０Ｖを、ドレイン電圧として０
Ｖより高い定電圧を与え、ゲート電圧ＶＧを変化させた
時の電流特性を示し、ＰチャンネルＴＦＴの場合、ソー
ス電圧として０Ｖを、ドレイン電圧として０Ｖより低い
定電圧を与え、ゲート電圧ＶＧを変化させた時の電流特
性を示す。いずれの場合も、ドレインとソース間に流れ
る電流量に極小値が存在し、図５の例では、約０Ｖ付近
になっている。例えば、ＮチャンネルＴＦＴを使用した
従来例では、図４５の（２）に示すように、ＴＦＴをオ
フ状態にする時、走査パルスは画素電圧より十分に下が
った電圧であり、データバスラインに印加される電圧と
画素電圧のいずれがソース電圧になってもＴＦＴのゲー
ト電圧は大幅に低くなった状態であり、大きな電流が流
れることになり、画素に保持される電圧の保持特性を悪
くしていた。
【００３９】Ｔｏｆｆ−ｄａｔａ期間にデータバスライ
ンに印加される電圧を図４のように走査パルスのオフ電
位に近い電圧にすれば、Ｔｏｆｆ−ｄａｔａ期間中にＴ
ＦＴに流れる電流を非常に小さくできるため、画素に保
持される電圧の保持特性が改善され、表示精度を向上さ
せることができる。
ンに印加される電圧を図４のように走査パルスのオフ電
位に近い電圧にすれば、Ｔｏｆｆ−ｄａｔａ期間中にＴ
ＦＴに流れる電流を非常に小さくできるため、画素に保
持される電圧の保持特性が改善され、表示精度を向上さ
せることができる。
【００４０】
【発明の実施の形態】図６は本発明の第１実施例のアク
ティブマトリクス型液晶表示装置（ＬＣＤ）の構成を示
す図である。図６において、参照番号１０１は液晶表示
装置であり、１０２は液晶表示装置１０１で表示する表
示データを生成する表示データ生成装置であり、例え
ば、パーソナルコンピュータやテレビジョン受像機であ
る。１は液晶パネル、２は液晶パネル２のデータバスラ
インに印加するデータ信号を出力するデータドライバ、
３は液晶パネル１の走査バスラインに順次印加する走査
パルスを出力する走査ドライバ、４は表示データ生成装
置４から表示信号を受け取って表示データを抽出すると
共に垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣ
及びクロック信号を生成する制御部である。データドラ
イバ２は、ドライバ２１と、制御部４から表示データを
受け取って正確な表示を行うための補正値を算出する補
正値算出部２２と、補正値算出部２２で算出した１ライ
ン分の補正値を保持する補正データ保持部２３と、制御
部４からＨＳＹＮＣとクロック信号を受け取り各画素に
書き込むデータ信号の極性を制御すると共に１Ｈ内でデ
ータ信号を反転するための制御を行う極性制御部２４と
を備える。
ティブマトリクス型液晶表示装置（ＬＣＤ）の構成を示
す図である。図６において、参照番号１０１は液晶表示
装置であり、１０２は液晶表示装置１０１で表示する表
示データを生成する表示データ生成装置であり、例え
ば、パーソナルコンピュータやテレビジョン受像機であ
る。１は液晶パネル、２は液晶パネル２のデータバスラ
インに印加するデータ信号を出力するデータドライバ、
３は液晶パネル１の走査バスラインに順次印加する走査
パルスを出力する走査ドライバ、４は表示データ生成装
置４から表示信号を受け取って表示データを抽出すると
共に垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣ
及びクロック信号を生成する制御部である。データドラ
イバ２は、ドライバ２１と、制御部４から表示データを
受け取って正確な表示を行うための補正値を算出する補
正値算出部２２と、補正値算出部２２で算出した１ライ
ン分の補正値を保持する補正データ保持部２３と、制御
部４からＨＳＹＮＣとクロック信号を受け取り各画素に
書き込むデータ信号の極性を制御すると共に１Ｈ内でデ
ータ信号を反転するための制御を行う極性制御部２４と
を備える。
【００４１】図７は第１実施例の液晶パネル１における
画素配置を示す図である。図示のように、液晶パネル１
にはＮ本のデータバスライン１２があり、液晶画素がＮ
列配置されている。第１列目の画素は１本目のデータバ
スラインの左側に配置され、１本目のデータバスライン
との間の寄生容量は大きいが、それ以外のデータバスラ
インとの間の寄生容量は無視できるほど小さい。第２列
目以降のｎ（２≦ｎ≦Ｎ）列の画素は、ｎ−１本目とｎ
本目のデータバスラインとの間に同程度の大きな寄生容
量を有しており、それ以外のデータバスラインとの間の
寄生容量は無視できるほど小さい。従って、図２で説明
した隣接するデータバスラインの印加電圧の変化による
データ電圧と保持電圧の差の補正は、第１列目の画素に
ついては１本目のデータバスラインとの間の寄生容量を
対象として、第２列目以降の画素については両側のデー
タバスラインとの間の寄生容量を対象として行う。
画素配置を示す図である。図示のように、液晶パネル１
にはＮ本のデータバスライン１２があり、液晶画素がＮ
列配置されている。第１列目の画素は１本目のデータバ
スラインの左側に配置され、１本目のデータバスライン
との間の寄生容量は大きいが、それ以外のデータバスラ
インとの間の寄生容量は無視できるほど小さい。第２列
目以降のｎ（２≦ｎ≦Ｎ）列の画素は、ｎ−１本目とｎ
本目のデータバスラインとの間に同程度の大きな寄生容
量を有しており、それ以外のデータバスラインとの間の
寄生容量は無視できるほど小さい。従って、図２で説明
した隣接するデータバスラインの印加電圧の変化による
データ電圧と保持電圧の差の補正は、第１列目の画素に
ついては１本目のデータバスラインとの間の寄生容量を
対象として、第２列目以降の画素については両側のデー
タバスラインとの間の寄生容量を対象として行う。
【００４２】図８は第１実施例のＬＣＤにおける動作を
示すタイムチャートである。図示のように、１水平表示
期間（１Ｈ）内を前半と後半に分け、データドライバ２
は各行に書き込むデータ電圧を前半に出力し、後半は前
半に出力されたデータ電圧を反転して出力する。走査ド
ライバ３は、前半に走査パルスを出力する。各行の画素
に書き込むためにデータドライバ２がデータバスライン
に出力するデータ電圧は、図２で説明した補正された電
圧である。補正値算出部２２は、１Ｈ内に次の行に書き
込むデータ電圧の補正値を算出して補正データ電圧を出
力し、補正データ保持部２３は補正値算出部２２が出力
する１行分の補正データ電圧を順次保持し、１行分の補
正データ電圧が揃った時点で内部のラッチ回路に移して
保持し、次の１Ｈが開始されると同時にドライバ２１に
出力する。更に、１Ｈの後半部では、ラッチ回路に保持
した１行分の補正データ電圧を反転させてドライバ２１
に出力する。この時、補正データ保持部２３は補正値算
出部２２が出力する次の行の補正データ電圧を順次保持
する動作を平行して行う。データドライバ２が前半部で
出力するデータ電圧と後半部で出力する電圧は強度の絶
対値が等しく、極性が反転されているため、図１で説明
したように、データバスラインに印加される電圧の実効
値は０Ｖになる。
示すタイムチャートである。図示のように、１水平表示
期間（１Ｈ）内を前半と後半に分け、データドライバ２
は各行に書き込むデータ電圧を前半に出力し、後半は前
半に出力されたデータ電圧を反転して出力する。走査ド
ライバ３は、前半に走査パルスを出力する。各行の画素
に書き込むためにデータドライバ２がデータバスライン
に出力するデータ電圧は、図２で説明した補正された電
圧である。補正値算出部２２は、１Ｈ内に次の行に書き
込むデータ電圧の補正値を算出して補正データ電圧を出
力し、補正データ保持部２３は補正値算出部２２が出力
する１行分の補正データ電圧を順次保持し、１行分の補
正データ電圧が揃った時点で内部のラッチ回路に移して
保持し、次の１Ｈが開始されると同時にドライバ２１に
出力する。更に、１Ｈの後半部では、ラッチ回路に保持
した１行分の補正データ電圧を反転させてドライバ２１
に出力する。この時、補正データ保持部２３は補正値算
出部２２が出力する次の行の補正データ電圧を順次保持
する動作を平行して行う。データドライバ２が前半部で
出力するデータ電圧と後半部で出力する電圧は強度の絶
対値が等しく、極性が反転されているため、図１で説明
したように、データバスラインに印加される電圧の実効
値は０Ｖになる。
【００４３】図８には、ｍ行目の画素の保持電圧の変化
を示してある。各画素に保持される電圧は、Ｖｓｙｎｃ
で規定される１画面表示（１フレームサイクル）毎に反
転する必要があるため、図示のように、ｍ行目の画素の
保持電圧は、それまで保持している電圧と逆極性の電圧
が書き込まれる。保持電圧は隣接するデータバスライン
に印加される電圧の変化に応じて変動するが、上記のよ
うに、データバスラインに印加される電圧の実効値は０
Ｖであるから、１フレームサイクル時間での変動は生じ
ない。
を示してある。各画素に保持される電圧は、Ｖｓｙｎｃ
で規定される１画面表示（１フレームサイクル）毎に反
転する必要があるため、図示のように、ｍ行目の画素の
保持電圧は、それまで保持している電圧と逆極性の電圧
が書き込まれる。保持電圧は隣接するデータバスライン
に印加される電圧の変化に応じて変動するが、上記のよ
うに、データバスラインに印加される電圧の実効値は０
Ｖであるから、１フレームサイクル時間での変動は生じ
ない。
【００４４】次に、第１実施例における補正値算出部２
２について詳しく説明する。既に説明したように、数２
の式に従って、データバスラインに印加するデータ電圧
と保持電圧の差を算出し、その差の分だけデータ電圧を
補正すると、補正した分に対して更に差が生じる。その
ため、この差が収束するように差の算出計算を繰り返す
必要がある。
２について詳しく説明する。既に説明したように、数２
の式に従って、データバスラインに印加するデータ電圧
と保持電圧の差を算出し、その差の分だけデータ電圧を
補正すると、補正した分に対して更に差が生じる。その
ため、この差が収束するように差の算出計算を繰り返す
必要がある。
【００４５】図９は、第１実施例における補正値の算出
方法を説明する図である。既に決定されたｎ−１列目の
印加電圧をＶ（ｎ−１）、ｎ列目の印加電圧をＶｎと
し、ｎ列目の画素に生じるデータ電圧と保持電圧の差が
数２の式に従って算出されるとする。ｎ列目のデータバ
スラインにＶｎを印加したとすると、目標とする電圧Ｖ
ｎに対して、数２の式で表されるΔＶｎ（＝α１Ｖｎ＋
α２Ｖ（ｎ−１））の差が生じる。この差が生じても保
持電圧が、所望の電圧Ｖｎになるように補正する。補正
値の算出はＶｎ自体の影響による補正を行ない、その後
Ｖ（ｎ−１）のＶｎへの影響を補正する２段階で行な
う。Ｖ（ｎ−１）の影響がないものとすると、印加電圧
をＶｎとすると−α１・Ｖｎのずれが生じ、保持される
電圧はＶｎ−α１・Ｖｎになる。このようなずれを補正
するため、印加電圧をＶｎ＋α１・Ｖｎとすると、−α
１Ｖｎ−α１2 Ｖｎのずれが生じ、保持される電圧はＶ
ｎ−α１2 Ｖｎになる。このような補正をｍ回繰り返す
と、保持される電圧のＶｎとの差はα１m+1 ・Ｖｎとな
る。α１は１より小さいので補正を適当な回数繰り返す
と、その差は無視できる程小さくなる。差が充分に小さ
くなった時にＶｎ自体の影響による補正を終了し、次に
Ｖ（ｎ−１）の影響の補正を行なう。Ｖ（ｎ−１）の影
響の補正では、Ｖｎ自体の影響を補正する値にα２・Ｖ
（ｎ−１）／（１−α１）を加える。これにより補正値
が得られる。図ではＶｎ自体の影響を補正する上記の補
正を２回繰り返した例を示してある。いずれにしろＶｎ
自体の影響を補正する処理をｍ回繰り返し、Ｖ（ｎ−
１）の影響を補正すると、所望の電圧Ｖｎと実際に保持
される電圧の差はα１m+1 ・Ｖｎになる。
方法を説明する図である。既に決定されたｎ−１列目の
印加電圧をＶ（ｎ−１）、ｎ列目の印加電圧をＶｎと
し、ｎ列目の画素に生じるデータ電圧と保持電圧の差が
数２の式に従って算出されるとする。ｎ列目のデータバ
スラインにＶｎを印加したとすると、目標とする電圧Ｖ
ｎに対して、数２の式で表されるΔＶｎ（＝α１Ｖｎ＋
α２Ｖ（ｎ−１））の差が生じる。この差が生じても保
持電圧が、所望の電圧Ｖｎになるように補正する。補正
値の算出はＶｎ自体の影響による補正を行ない、その後
Ｖ（ｎ−１）のＶｎへの影響を補正する２段階で行な
う。Ｖ（ｎ−１）の影響がないものとすると、印加電圧
をＶｎとすると−α１・Ｖｎのずれが生じ、保持される
電圧はＶｎ−α１・Ｖｎになる。このようなずれを補正
するため、印加電圧をＶｎ＋α１・Ｖｎとすると、−α
１Ｖｎ−α１2 Ｖｎのずれが生じ、保持される電圧はＶ
ｎ−α１2 Ｖｎになる。このような補正をｍ回繰り返す
と、保持される電圧のＶｎとの差はα１m+1 ・Ｖｎとな
る。α１は１より小さいので補正を適当な回数繰り返す
と、その差は無視できる程小さくなる。差が充分に小さ
くなった時にＶｎ自体の影響による補正を終了し、次に
Ｖ（ｎ−１）の影響の補正を行なう。Ｖ（ｎ−１）の影
響の補正では、Ｖｎ自体の影響を補正する値にα２・Ｖ
（ｎ−１）／（１−α１）を加える。これにより補正値
が得られる。図ではＶｎ自体の影響を補正する上記の補
正を２回繰り返した例を示してある。いずれにしろＶｎ
自体の影響を補正する処理をｍ回繰り返し、Ｖ（ｎ−
１）の影響を補正すると、所望の電圧Ｖｎと実際に保持
される電圧の差はα１m+1 ・Ｖｎになる。
【００４６】図１０は、上記のような補正データ電圧の
算出を行うための補正値算出部２２の構成を示す図であ
る。図１０において、参照番号２２１は制御部４から表
示データを受け取り、極性制御部２４からの信号に従っ
て、表示データに極性情報を付加する極性情報付加部で
あり、２２２は制御部から出力される表示データの出力
タイミングに対応したラッチ信号に従って極性情報付加
部２２１の出力をラッチして保持する第ｎ列データ保持
部であり、２２３は第ｎ列の補正済データを上記のラッ
チ信号に従って保持する第ｎ−１列データ保持部であ
り、２２４は第ｎ列データ保持部２２２の出力に補正値
を加算してＶｎ自体による補正を行った補正電圧を生成
する補正値加算部であり、２２５は補正値加算部２２４
からの出力にα１を乗じてＶｎ自体による補正値を出力
する第１減衰部であり、２２６は第ｎ−１列データ保持
部２２３の出力にα２／（１−α１）を乗じてＶ（ｎ−
１）に対する補正値を出力する第２減衰部であり、２２
７はＶｎ自体によるずれが充分に小さくなるように補正
された補正値加算部２２４の出力にＶ（ｎ−１）の補正
分である第２減衰部２２６の出力を加える隣接表示デー
タ加算部であり、２２８は極性制御信号に従って最終的
な補正済データに必要に応じて極性反転処理を施す極性
反転部である。
算出を行うための補正値算出部２２の構成を示す図であ
る。図１０において、参照番号２２１は制御部４から表
示データを受け取り、極性制御部２４からの信号に従っ
て、表示データに極性情報を付加する極性情報付加部で
あり、２２２は制御部から出力される表示データの出力
タイミングに対応したラッチ信号に従って極性情報付加
部２２１の出力をラッチして保持する第ｎ列データ保持
部であり、２２３は第ｎ列の補正済データを上記のラッ
チ信号に従って保持する第ｎ−１列データ保持部であ
り、２２４は第ｎ列データ保持部２２２の出力に補正値
を加算してＶｎ自体による補正を行った補正電圧を生成
する補正値加算部であり、２２５は補正値加算部２２４
からの出力にα１を乗じてＶｎ自体による補正値を出力
する第１減衰部であり、２２６は第ｎ−１列データ保持
部２２３の出力にα２／（１−α１）を乗じてＶ（ｎ−
１）に対する補正値を出力する第２減衰部であり、２２
７はＶｎ自体によるずれが充分に小さくなるように補正
された補正値加算部２２４の出力にＶ（ｎ−１）の補正
分である第２減衰部２２６の出力を加える隣接表示デー
タ加算部であり、２２８は極性制御信号に従って最終的
な補正済データに必要に応じて極性反転処理を施す極性
反転部である。
【００４７】補正値加算部２２４と第１減衰部２２５の
ループは、Ｖｎ自体の影響を補正する補正データを算出
する。ループを繰返回数が多いほど誤差は小さくなる
が、演算時間等を考慮してループでの繰返回数を決定す
る。印加電圧がアナログ信号であれば、図１０の補正値
を算出する回路は、オペアンプ等を使用して容易に構成
可能であり、上記のループでの繰り返しも短時間で行な
われるため、簡単な回路で高精度の補正値が得られる。
ループは、Ｖｎ自体の影響を補正する補正データを算出
する。ループを繰返回数が多いほど誤差は小さくなる
が、演算時間等を考慮してループでの繰返回数を決定す
る。印加電圧がアナログ信号であれば、図１０の補正値
を算出する回路は、オペアンプ等を使用して容易に構成
可能であり、上記のループでの繰り返しも短時間で行な
われるため、簡単な回路で高精度の補正値が得られる。
【００４８】第ｎ−１列データ保持部２２３は補正済の
データを保持し、保持されたデータが前のデータバスラ
インに印加されるデータ電圧Ｖ（ｎ−１）として使用さ
れる。第１列の補正データを算出する時には、容量結合
されるデータバスラインは第１本目のデータバスライン
だけであるから、第ｎ−１列データ保持部２２３のデー
タをゼロに設定して演算を行う。２列目以降について
は、第ｎ−１列データ保持部２２３に保持された前の列
の補正済のデータと、第ｎ列データ保持部２２２に保持
されたデータに基づいて補正データを算出する。
データを保持し、保持されたデータが前のデータバスラ
インに印加されるデータ電圧Ｖ（ｎ−１）として使用さ
れる。第１列の補正データを算出する時には、容量結合
されるデータバスラインは第１本目のデータバスライン
だけであるから、第ｎ−１列データ保持部２２３のデー
タをゼロに設定して演算を行う。２列目以降について
は、第ｎ−１列データ保持部２２３に保持された前の列
の補正済のデータと、第ｎ列データ保持部２２２に保持
されたデータに基づいて補正データを算出する。
【００４９】図５２は、第１実施例において補正値を算
出する別の方法を説明する図である。ここでは、Ｖｎの
Ｖ（ｎ−１）の影響を別々に算出するのでなく、まとめ
て補正値を算出する。Ｖ（ｎ−１）が既に決定されてお
り、ｎ列目にＶｎの電圧を保持させようとしてＶｎを印
加するとそのずれΔＶｎは数２の式で表わされる。この
ずれ分だけ補正する処理を繰り返すと、保持される電圧
は図のように変化し、上記のようにこのような補正をｍ
回繰り返すとそのずれはα１m ・ΔＶとなり、ある程度
以上補正を繰り返すとずれは充分に小さくなる。この時
の印加電圧は、図示のようになる。
出する別の方法を説明する図である。ここでは、Ｖｎの
Ｖ（ｎ−１）の影響を別々に算出するのでなく、まとめ
て補正値を算出する。Ｖ（ｎ−１）が既に決定されてお
り、ｎ列目にＶｎの電圧を保持させようとしてＶｎを印
加するとそのずれΔＶｎは数２の式で表わされる。この
ずれ分だけ補正する処理を繰り返すと、保持される電圧
は図のように変化し、上記のようにこのような補正をｍ
回繰り返すとそのずれはα１m ・ΔＶとなり、ある程度
以上補正を繰り返すとずれは充分に小さくなる。この時
の印加電圧は、図示のようになる。
【００５０】図５３は、図５２の補正方法を実行する回
路を示す図である。加算器２７４とα１乗算器２７５で
構成されるループを繰り返すことにより補正データが得
られる。ここではこれ以上の詳しい説明は省略する。第
１実施例においては、図８に示すように、１Ｈ内でデー
タ電圧が出力される期間とその反転された電圧が出力さ
れる期間は等しく、反転された電圧は絶対値がデータ電
圧に等しく逆極性である。これによりデータ電圧の実効
電圧は０Ｖになるが、他の方法でもデータ電圧の実効電
圧を０Ｖにすることが可能である。その例を第２実施例
で説明する。
路を示す図である。加算器２７４とα１乗算器２７５で
構成されるループを繰り返すことにより補正データが得
られる。ここではこれ以上の詳しい説明は省略する。第
１実施例においては、図８に示すように、１Ｈ内でデー
タ電圧が出力される期間とその反転された電圧が出力さ
れる期間は等しく、反転された電圧は絶対値がデータ電
圧に等しく逆極性である。これによりデータ電圧の実効
電圧は０Ｖになるが、他の方法でもデータ電圧の実効電
圧を０Ｖにすることが可能である。その例を第２実施例
で説明する。
【００５１】第２実施例のＬＣＤは、第１実施例のＬＣ
Ｄと同じ構成を有し、データ電圧の印加波形のみが異な
るので、ここではデータ電圧の印加波形についてのみ説
明し、他の部分の説明は省略する。図１１は、第２実施
例のＬＣＤにおけるデータ電圧の印加波形を示す図であ
る。本実施例では、書き込み期間の時間を補正期間（２
ｔ0 ）の２倍（４ｔ0 ）にすると共に、補正期間を更に
正負の２つの期間に分割する。書き込み期間４ｔ0の間
に印加するデータ電圧をＶ１ｎとすると、正の補正期間
には２Ｖ１ｎを印加し、負の補正期間には−６Ｖ１ｎを
印加する。これにより、１Ｈ内にデータバスラインに印
加される実効電圧は０Ｖになる。このように、補正期間
に印加する電圧とその印加期間を適当に設定することに
より、１Ｈ内にデータバスラインに印加される実効電圧
を０Ｖにすることが可能である。この場合、書き込み期
間に印加するデータ電圧Ｖ１ｎは、補正されたデータ電
圧である。
Ｄと同じ構成を有し、データ電圧の印加波形のみが異な
るので、ここではデータ電圧の印加波形についてのみ説
明し、他の部分の説明は省略する。図１１は、第２実施
例のＬＣＤにおけるデータ電圧の印加波形を示す図であ
る。本実施例では、書き込み期間の時間を補正期間（２
ｔ0 ）の２倍（４ｔ0 ）にすると共に、補正期間を更に
正負の２つの期間に分割する。書き込み期間４ｔ0の間
に印加するデータ電圧をＶ１ｎとすると、正の補正期間
には２Ｖ１ｎを印加し、負の補正期間には−６Ｖ１ｎを
印加する。これにより、１Ｈ内にデータバスラインに印
加される実効電圧は０Ｖになる。このように、補正期間
に印加する電圧とその印加期間を適当に設定することに
より、１Ｈ内にデータバスラインに印加される実効電圧
を０Ｖにすることが可能である。この場合、書き込み期
間に印加するデータ電圧Ｖ１ｎは、補正されたデータ電
圧である。
【００５２】このようにすることにより、一旦画素に書
き込まれ保持された電圧は、非選択期間においても保持
され、表示パターンに依存して乱れることがなくなるの
はもちろんのこと、書き込み期間を長くすることができ
るため、ＴＦＴの書き込み性能に対する要求を緩和する
ことができる。従って、デバイス性能があまり高くない
場合等にも本発明を適用することができ、クロストーク
のないＬＣＤを実現することができる。
き込まれ保持された電圧は、非選択期間においても保持
され、表示パターンに依存して乱れることがなくなるの
はもちろんのこと、書き込み期間を長くすることができ
るため、ＴＦＴの書き込み性能に対する要求を緩和する
ことができる。従って、デバイス性能があまり高くない
場合等にも本発明を適用することができ、クロストーク
のないＬＣＤを実現することができる。
【００５３】第２実施例では、補正期間にデータ電圧と
同じ極性の電圧を印加する期間を設けたが、かならずし
もこのような期間を設ける必要はなく、例えば、この期
間を無くして、逆極性の電圧を−４Ｖ１ｎにしてもよい
のはいうまでもない。図１２は、第３実施例のＬＣＤに
おけるデータ電圧の印加波形を示す図である。第３実施
例のＬＣＤは、第２実施例と同様に、第１実施例のＬＣ
Ｄと同じ構成を有し、データ電圧の印加波形のみが異な
る。
同じ極性の電圧を印加する期間を設けたが、かならずし
もこのような期間を設ける必要はなく、例えば、この期
間を無くして、逆極性の電圧を−４Ｖ１ｎにしてもよい
のはいうまでもない。図１２は、第３実施例のＬＣＤに
おけるデータ電圧の印加波形を示す図である。第３実施
例のＬＣＤは、第２実施例と同様に、第１実施例のＬＣ
Ｄと同じ構成を有し、データ電圧の印加波形のみが異な
る。
【００５４】第３実施例では、画素に書き込んで保持す
るデータ電圧の極性を、行毎に変化させる「１Ｈ反転」
と呼ばれる方式を使用する。そのため、画素に書き込ん
で保持するデータ電圧の極性を示す行・列極性制御信号
は１Ｈ毎に変化する。データバスラインに印加される電
圧の極性を示す極性制御信号も同様に１Ｈ毎に変化する
が、行・列極性制御信号に対して１Ｈ／２だけシフトし
た信号になる。この実施例では、１Ｈ内の前半を反転し
たデータ電圧を印加する補正期間とし、後半を画素に書
き込むデータ電圧を印加する書き込み期間とし、図示し
ていないが、後半に走査パルスが印加される。図示の例
では、データ電圧の絶対値は徐々に大きくなるため、１
Ｈの期間が終了して次の１Ｈの期間に移る時、データバ
スラインに印加される電圧は多少変化するが、同じ極性
であるため、データバスラインに印加される電圧の変化
周期はほぼ２Ｈになる。図１や図８のデータバスライン
電圧波形ではデータバスラインに印加される電圧は１Ｈ
の周期で変化していたのに比べて、本実施例ではデータ
バスラインに印加する電圧の周波数を半分にできるた
め、データドライバ２やＴＦＴ等の動作性能に対する要
求を緩和することができる。これにより、デバイス性能
があまり高くない場合等にも本発明を適用することがで
きるほか、消費電力を低く抑えることが可能になる。も
ちろん、各画素に所望の電圧が維持されクロストークが
なくなるため、高精度の表示が可能である点は第１実施
例と同じである。
るデータ電圧の極性を、行毎に変化させる「１Ｈ反転」
と呼ばれる方式を使用する。そのため、画素に書き込ん
で保持するデータ電圧の極性を示す行・列極性制御信号
は１Ｈ毎に変化する。データバスラインに印加される電
圧の極性を示す極性制御信号も同様に１Ｈ毎に変化する
が、行・列極性制御信号に対して１Ｈ／２だけシフトし
た信号になる。この実施例では、１Ｈ内の前半を反転し
たデータ電圧を印加する補正期間とし、後半を画素に書
き込むデータ電圧を印加する書き込み期間とし、図示し
ていないが、後半に走査パルスが印加される。図示の例
では、データ電圧の絶対値は徐々に大きくなるため、１
Ｈの期間が終了して次の１Ｈの期間に移る時、データバ
スラインに印加される電圧は多少変化するが、同じ極性
であるため、データバスラインに印加される電圧の変化
周期はほぼ２Ｈになる。図１や図８のデータバスライン
電圧波形ではデータバスラインに印加される電圧は１Ｈ
の周期で変化していたのに比べて、本実施例ではデータ
バスラインに印加する電圧の周波数を半分にできるた
め、データドライバ２やＴＦＴ等の動作性能に対する要
求を緩和することができる。これにより、デバイス性能
があまり高くない場合等にも本発明を適用することがで
きるほか、消費電力を低く抑えることが可能になる。も
ちろん、各画素に所望の電圧が維持されクロストークが
なくなるため、高精度の表示が可能である点は第１実施
例と同じである。
【００５５】第１実施例におけるデータ電圧の補正につ
いては図９及び図１０で説明したが、他の補正方法も可
能であり、次の実施例でそれを説明する。第４実施例の
ＬＣＤは、第１実施例のＬＣＤと同じ構成を有し、補正
値算出部２２の構成のみが異なる。従って、補正値算出
部についてのみ説明し、他の部分の説明は省略する。
いては図９及び図１０で説明したが、他の補正方法も可
能であり、次の実施例でそれを説明する。第４実施例の
ＬＣＤは、第１実施例のＬＣＤと同じ構成を有し、補正
値算出部２２の構成のみが異なる。従って、補正値算出
部についてのみ説明し、他の部分の説明は省略する。
【００５６】図１３は、第４実施例のＬＣＤの補正値算
出部の構成を示す図である。既に説明したように、数４
の式を使用することにより、繰り返し計算を行わなくて
も補正データ電圧を直接算出することが可能である。第
４実施例のＬＣＤの補正値算出部は、数４の式を使用し
て補正データを算出する。図１３において、参照番号２
３１は制御部から入力される表示データＶｎをα倍する
α乗算器であり、２３２は補正済の表示データをβ倍す
るβ乗算器であり、２３３はα乗算器２３１の出力とβ
乗算器２３２の出力を加算する加算器であり、２３４は
クロック信号を反転するインバータである。
出部の構成を示す図である。既に説明したように、数４
の式を使用することにより、繰り返し計算を行わなくて
も補正データ電圧を直接算出することが可能である。第
４実施例のＬＣＤの補正値算出部は、数４の式を使用し
て補正データを算出する。図１３において、参照番号２
３１は制御部から入力される表示データＶｎをα倍する
α乗算器であり、２３２は補正済の表示データをβ倍す
るβ乗算器であり、２３３はα乗算器２３１の出力とβ
乗算器２３２の出力を加算する加算器であり、２３４は
クロック信号を反転するインバータである。
【００５７】図１４は図１３に示した第４実施例の補正
値算出部の動作を示す図である。クロック信号は制御部
からデータドライバに表示データを転送する速度に同期
した信号であり、クロック信号の立ち上がりに同期して
表示データＶｎが送り込まれる。動作開始時には、加算
器２３３の出力はリセットされゼロとされる。１列目の
表示データが入力されると、α乗算器２３１の出力はα
Ｖ1 となり、β乗算器２３２の出力はゼロになる。クロ
ック信号の立ち下がりに同期して加算器２３３が入力さ
れているデータを加算すると、その出力はαＶ1 にな
る。これが第１列目の補正データＶ1'になる。この補正
データはβ乗算器２３２にフィードバックされるので、
次のクロックの立ち上がりに同期して、α乗算器２３１
の出力はαＶ2 となり、β乗算器２３２の出力はＶ1'に
なる。同様に、クロック信号の立ち下がりに同期して加
算器２３３が入力されているデータを加算すると、その
出力はαＶ2 ＋βＶ1'になる。これが第１列目の補正デ
ータＶ2'になる。このようにして、第４実施例の補正値
算出部では、１クロック周期の遅れで、次々に補正デー
タ電圧を算出して出力する。
値算出部の動作を示す図である。クロック信号は制御部
からデータドライバに表示データを転送する速度に同期
した信号であり、クロック信号の立ち上がりに同期して
表示データＶｎが送り込まれる。動作開始時には、加算
器２３３の出力はリセットされゼロとされる。１列目の
表示データが入力されると、α乗算器２３１の出力はα
Ｖ1 となり、β乗算器２３２の出力はゼロになる。クロ
ック信号の立ち下がりに同期して加算器２３３が入力さ
れているデータを加算すると、その出力はαＶ1 にな
る。これが第１列目の補正データＶ1'になる。この補正
データはβ乗算器２３２にフィードバックされるので、
次のクロックの立ち上がりに同期して、α乗算器２３１
の出力はαＶ2 となり、β乗算器２３２の出力はＶ1'に
なる。同様に、クロック信号の立ち下がりに同期して加
算器２３３が入力されているデータを加算すると、その
出力はαＶ2 ＋βＶ1'になる。これが第１列目の補正デ
ータＶ2'になる。このようにして、第４実施例の補正値
算出部では、１クロック周期の遅れで、次々に補正デー
タ電圧を算出して出力する。
【００５８】第４実施例では、１クロックの半周期でＶ
ｎとＶn-1'をそれぞれα倍とβ倍し、残りの半周期で加
算を行っている。そのため、それぞれの演算を１クロッ
クの半周期で終了させる必要があり、ある程度高速の素
子を使用する必要がある。そこで、演算の速度を低下さ
せて低速の素子でも使用できるようにしたのが第５実施
例である。
ｎとＶn-1'をそれぞれα倍とβ倍し、残りの半周期で加
算を行っている。そのため、それぞれの演算を１クロッ
クの半周期で終了させる必要があり、ある程度高速の素
子を使用する必要がある。そこで、演算の速度を低下さ
せて低速の素子でも使用できるようにしたのが第５実施
例である。
【００５９】図１５は第５実施例における補正値算出部
の構成を示す図であり、他の部分は第４実施例と同じで
ある。また、図１６は、第５実施例の補正値算出部の動
作を示す図である。数４の式を更に展開すると、数５の
式になる。
の構成を示す図であり、他の部分は第４実施例と同じで
ある。また、図１６は、第５実施例の補正値算出部の動
作を示す図である。数４の式を更に展開すると、数５の
式になる。
【００６０】
【数５】
【００６１】図１５の回路において、すべての素子はク
ロック信号の立ち上がりに同期して動作する。データラ
ッチ２４３は、αβ乗算器２４２でαβ倍された表示デ
ータを１クロック周期分遅延させるので、αβＶ（ｎ−
１）を出力することになる。また、β2 乗算器２４２は
補正された表示データを１クロック周期分遅延させた上
でβ2 倍し、その出力はデータラッチ２４５で更に１ク
ロック周期分遅延されるため、データラッチ２４５はβ
2 Ｖ（ｎ−２）を出力することになる。従って、図１５
の回路の各部の出力は図１６のようになる。図１６で
は、各部の演算は１クロック周期で行われており、第４
実施例に比べて演算速度の遅い素子を使用でき、使用す
るタイミングもクロック信号の立ち上がりタイミングの
みであるから、集積回路化が容易である。
ロック信号の立ち上がりに同期して動作する。データラ
ッチ２４３は、αβ乗算器２４２でαβ倍された表示デ
ータを１クロック周期分遅延させるので、αβＶ（ｎ−
１）を出力することになる。また、β2 乗算器２４２は
補正された表示データを１クロック周期分遅延させた上
でβ2 倍し、その出力はデータラッチ２４５で更に１ク
ロック周期分遅延されるため、データラッチ２４５はβ
2 Ｖ（ｎ−２）を出力することになる。従って、図１５
の回路の各部の出力は図１６のようになる。図１６で
は、各部の演算は１クロック周期で行われており、第４
実施例に比べて演算速度の遅い素子を使用でき、使用す
るタイミングもクロック信号の立ち上がりタイミングの
みであるから、集積回路化が容易である。
【００６２】第１、第４及び第５実施例では演算を行う
ことにより補正データ電圧を算出したが、数４の式によ
れば、ｎ列目の補正電圧Ｖｎ’は、ＶｎとＶ（ｎ−
１）’から算出することができるので、ＶｎとＶ（ｎ−
１）’を変数とする２次元のルックアップテーブルに対
応する補正電圧を記憶しておけば、ＶｎとＶ（ｎ−
１）’を与えるだけで、補正データ電圧を得ることが可
能である。第６実施例は、ルックアップテーブルを利用
して補正データ電圧を得るようにした例である。
ことにより補正データ電圧を算出したが、数４の式によ
れば、ｎ列目の補正電圧Ｖｎ’は、ＶｎとＶ（ｎ−
１）’から算出することができるので、ＶｎとＶ（ｎ−
１）’を変数とする２次元のルックアップテーブルに対
応する補正電圧を記憶しておけば、ＶｎとＶ（ｎ−
１）’を与えるだけで、補正データ電圧を得ることが可
能である。第６実施例は、ルックアップテーブルを利用
して補正データ電圧を得るようにした例である。
【００６３】図１７は第６実施例の補正値算出部の構成
を示す図である。図１７において、２６１と２６３はデ
ータラッチであり、２６２はルックアップテーブルを形
成する読み出し専用メモリ（ＲＯＭ）である。メモリ内
にはＶ（ｎ−１）’を下位アドレスとし、Ｖｎを上位ア
ドレスとして数４の式に従って演算した結果をあらかじ
め書き込んでおく。補正済データをデータラッチ２６３
で保持し、制御部から入力されたＶｎをデータラッチ２
６１で保持し、それらの出力をアドレス入力としてＲＯ
Ｍ２６２をアクセスすれば補正データＶｎ’が出力され
る。
を示す図である。図１７において、２６１と２６３はデ
ータラッチであり、２６２はルックアップテーブルを形
成する読み出し専用メモリ（ＲＯＭ）である。メモリ内
にはＶ（ｎ−１）’を下位アドレスとし、Ｖｎを上位ア
ドレスとして数４の式に従って演算した結果をあらかじ
め書き込んでおく。補正済データをデータラッチ２６３
で保持し、制御部から入力されたＶｎをデータラッチ２
６１で保持し、それらの出力をアドレス入力としてＲＯ
Ｍ２６２をアクセスすれば補正データＶｎ’が出力され
る。
【００６４】なお、数４の補正式に加えて、階調・輝度
特性を補正するγ特性の補正を合わせて行った補正デー
タをＲＯＭに記憶させることにより、それらの補正を同
時に行うことも可能である。既に説明したように、従来
のＬＣＤは、図４４に示すような画素構成を有している
が、これでは開口率を十分に大きくできないという問題
があり、図４９に示すようなデータバスラインや走査バ
スライン等の信号線が遮光膜を兼用するようにした高画
素開口率型の液晶表示装置が提案されている。しかし、
図４９に示すような高画素開口率型の画素の場合、画素
と隣接するデータバスラインとの間の寄生容量が大きく
なり、クロストークが大きくなるという問題があった。
図４９の画素構成であれば、図４４の画素構成に比べて
対向基板に設けた遮光膜（ＢＭ）領域が少ないため、開
口率を大きくできる。ＴＦＴやバスラインが設けられる
基板（以下、ＴＦＴ基板）上のでのプロセスマージンは
３μｍ以下であるのに対して、ＢＭのプロセスマージン
は７μｍ程度であり、ＢＭ領域をいかに少なくするかが
開口率向上のポイントである。しかし、図４９に示した
画素構成は、ＩＴＯ薄膜とデータバスライン間に絶縁膜
を挟み込んである立体構成であるため、画素電極とデー
タバスラインに大きな容量が形成され、これが寄生容量
になってクロストークを大きくしていた。
特性を補正するγ特性の補正を合わせて行った補正デー
タをＲＯＭに記憶させることにより、それらの補正を同
時に行うことも可能である。既に説明したように、従来
のＬＣＤは、図４４に示すような画素構成を有している
が、これでは開口率を十分に大きくできないという問題
があり、図４９に示すようなデータバスラインや走査バ
スライン等の信号線が遮光膜を兼用するようにした高画
素開口率型の液晶表示装置が提案されている。しかし、
図４９に示すような高画素開口率型の画素の場合、画素
と隣接するデータバスラインとの間の寄生容量が大きく
なり、クロストークが大きくなるという問題があった。
図４９の画素構成であれば、図４４の画素構成に比べて
対向基板に設けた遮光膜（ＢＭ）領域が少ないため、開
口率を大きくできる。ＴＦＴやバスラインが設けられる
基板（以下、ＴＦＴ基板）上のでのプロセスマージンは
３μｍ以下であるのに対して、ＢＭのプロセスマージン
は７μｍ程度であり、ＢＭ領域をいかに少なくするかが
開口率向上のポイントである。しかし、図４９に示した
画素構成は、ＩＴＯ薄膜とデータバスライン間に絶縁膜
を挟み込んである立体構成であるため、画素電極とデー
タバスラインに大きな容量が形成され、これが寄生容量
になってクロストークを大きくしていた。
【００６５】しかし、第１実施例から第６実施例で説明
したように、１Ｈ内でデータ電圧を反転させ、データバ
スラインに加えられる電圧を実効的に０Ｖにすることに
より、クロストークの問題は解決できる。また、データ
バスラインに印加される電圧と実際に画素に保持される
電圧に差が生じる問題は、走査パルスの印加終了に伴う
走査バスラインの電圧変化と、データバスラインに印加
される電圧変化の両方が影響する。走査バスラインの電
圧変化により生じる差は、走査パルスが一定であるため
それにより生じる差は一定であり、データ電圧をその差
に対応する分だけ補正することにより解決できる。更
に、上記のようにデータバスラインに加えられる電圧を
実効的に０Ｖにする場合には、データバスラインに印加
するデータ電圧の変化により生じる差は、書き込み時に
印加されるデータ電圧が０Ｖに変化するとして補正する
ことによって解消できる。従って、上記の実施例で説明
したような、１Ｈ内でデータ電圧を反転させてデータバ
スラインに加えられる電圧を実効的に０Ｖにすると共
に、書き込みのためにデータバスラインに印加するデー
タ電圧を補正する構成であれば、図４９に示すような高
画素開口率型の液晶表示装置を使用してもクロストーク
を生じさせずに強度を正確に表示できる。すなわち、本
発明の第１の態様は、図４９に示すような高画素開口率
型の液晶表示装置に適用した時に特に効果的である。
したように、１Ｈ内でデータ電圧を反転させ、データバ
スラインに加えられる電圧を実効的に０Ｖにすることに
より、クロストークの問題は解決できる。また、データ
バスラインに印加される電圧と実際に画素に保持される
電圧に差が生じる問題は、走査パルスの印加終了に伴う
走査バスラインの電圧変化と、データバスラインに印加
される電圧変化の両方が影響する。走査バスラインの電
圧変化により生じる差は、走査パルスが一定であるため
それにより生じる差は一定であり、データ電圧をその差
に対応する分だけ補正することにより解決できる。更
に、上記のようにデータバスラインに加えられる電圧を
実効的に０Ｖにする場合には、データバスラインに印加
するデータ電圧の変化により生じる差は、書き込み時に
印加されるデータ電圧が０Ｖに変化するとして補正する
ことによって解消できる。従って、上記の実施例で説明
したような、１Ｈ内でデータ電圧を反転させてデータバ
スラインに加えられる電圧を実効的に０Ｖにすると共
に、書き込みのためにデータバスラインに印加するデー
タ電圧を補正する構成であれば、図４９に示すような高
画素開口率型の液晶表示装置を使用してもクロストーク
を生じさせずに強度を正確に表示できる。すなわち、本
発明の第１の態様は、図４９に示すような高画素開口率
型の液晶表示装置に適用した時に特に効果的である。
【００６６】しかし、図４４及び図４９に示した画素構
成は、いずれもＢＭを必要としているため、開口率を更
に向上させることは難しかった。しかし、バスラインと
の寄生容量は増加しても、本発明によりクロストーク等
の問題は解決できるので、寄生容量の増加を考慮せずに
開口率を更に向上させた画素構成の実施例を説明する。
成は、いずれもＢＭを必要としているため、開口率を更
に向上させることは難しかった。しかし、バスラインと
の寄生容量は増加しても、本発明によりクロストーク等
の問題は解決できるので、寄生容量の増加を考慮せずに
開口率を更に向上させた画素構成の実施例を説明する。
【００６７】基本的には、ＢＭで遮光していた領域を半
導体や金属、例えば、データバスラインと同種類の材料
を用いて遮光し、その一端を画素電極が接続されている
ＴＦＴのドレインかデータバスラインに接続する。この
新たに設けた遮光膜と画素電極の重なりにより、寄生容
量が形成されるが、本発明を適用することにより問題は
生じない。このように構成することにより、例えば、開
口率を３０％から４０％に約１０％程度改善することが
できる。
導体や金属、例えば、データバスラインと同種類の材料
を用いて遮光し、その一端を画素電極が接続されている
ＴＦＴのドレインかデータバスラインに接続する。この
新たに設けた遮光膜と画素電極の重なりにより、寄生容
量が形成されるが、本発明を適用することにより問題は
生じない。このように構成することにより、例えば、開
口率を３０％から４０％に約１０％程度改善することが
できる。
【００６８】次の実施例は、ポリシリコンを活性層とし
たＴＦＴを有するＬＣＤであり、まずポリシリコンＴＦ
Ｔを用いた画素構成について説明する。図１８は、ポリ
シリコンを活性層としたＴＦＴを有するＬＣＤの画素構
成を示す図であり、（１）は平面図を、（２）はＴＦＴ
部分の断面図である。このような画素構成のプロセス工
程を説明する。
たＴＦＴを有するＬＣＤであり、まずポリシリコンＴＦ
Ｔを用いた画素構成について説明する。図１８は、ポリ
シリコンを活性層としたＴＦＴを有するＬＣＤの画素構
成を示す図であり、（１）は平面図を、（２）はＴＦＴ
部分の断面図である。このような画素構成のプロセス工
程を説明する。
【００６９】ポリシリコンＴＦＴを用いた場合の層構成
は、図１８の（２）に示すように、ガラス（サファイ
ア）基板１１、ポリシリコン１４、１５、１６、酸化膜
２０、走査バスライン（ゲートアルミ）１３、第１絶縁
膜１８、データバスライン（データアルミ）１２、第２
絶縁膜１９、及び画素電極１７となっている。ここで、
図１８の（１）に示した第１コンタクト３１は、データ
バスライン１２とポリシリコン１５を接続するために設
けてあり、第２コンタクト３２は、画素電極１７とポリ
シリコン１６を接続するために設けてある。次の実施例
では、このポリシリコンを遮光膜として使用する。
は、図１８の（２）に示すように、ガラス（サファイ
ア）基板１１、ポリシリコン１４、１５、１６、酸化膜
２０、走査バスライン（ゲートアルミ）１３、第１絶縁
膜１８、データバスライン（データアルミ）１２、第２
絶縁膜１９、及び画素電極１７となっている。ここで、
図１８の（１）に示した第１コンタクト３１は、データ
バスライン１２とポリシリコン１５を接続するために設
けてあり、第２コンタクト３２は、画素電極１７とポリ
シリコン１６を接続するために設けてある。次の実施例
では、このポリシリコンを遮光膜として使用する。
【００７０】図１９は第７実施例の画素構成を示す図で
ある。第７実施例においては、画素電極１７に接続され
るポリシリコン、すなわち、ＴＦＴ１４のソースに相当
するポリシリコン１６を図１９のように延ばし、隣接す
るデータバスライン１２’に接続されるポリシリコン、
すなわち、ＴＦＴのドレインに相当するポリシリコン１
５’を図１９のように延ばす。但し、これらのポリシリ
コンの間には接触しないようにある程度の間隔、例えば
３μｍ程度の間隔にする。この部分を遮光するために、
ＢＭ３５を設ける。
ある。第７実施例においては、画素電極１７に接続され
るポリシリコン、すなわち、ＴＦＴ１４のソースに相当
するポリシリコン１６を図１９のように延ばし、隣接す
るデータバスライン１２’に接続されるポリシリコン、
すなわち、ＴＦＴのドレインに相当するポリシリコン１
５’を図１９のように延ばす。但し、これらのポリシリ
コンの間には接触しないようにある程度の間隔、例えば
３μｍ程度の間隔にする。この部分を遮光するために、
ＢＭ３５を設ける。
【００７１】また、ポリシリコンはドーピングすればシ
ート抵抗は画素電極と同等になるためポリシリコン電極
がフローティングになることはない。更に、ポリシリコ
ン膜は半透明のデバイスであるがプロセスの工夫、例え
ば膜厚を厚くする、結晶性を悪くする等すれば不透明に
なるので問題は生じない。また、図１９中で、画素電極
１７に接続されたポリシリコンを隣接するデータバスラ
イン１２’に接触しないように延ばせば、そのポリシリ
コンは画素電位と同等になり、液晶へある程度電圧をか
けられるため、不透明でもよい。
ート抵抗は画素電極と同等になるためポリシリコン電極
がフローティングになることはない。更に、ポリシリコ
ン膜は半透明のデバイスであるがプロセスの工夫、例え
ば膜厚を厚くする、結晶性を悪くする等すれば不透明に
なるので問題は生じない。また、図１９中で、画素電極
１７に接続されたポリシリコンを隣接するデータバスラ
イン１２’に接触しないように延ばせば、そのポリシリ
コンは画素電位と同等になり、液晶へある程度電圧をか
けられるため、不透明でもよい。
【００７２】更に、電圧を印加しない状態で白表示にな
るノーマリホワイト表示方式では、前述したポリシリコ
ンの透明度が問題になるが、電圧を印加しない状態で黒
表示になるノーマリブラック表示方式であれば全く問題
を生じない。更に、ＢＭの替わりに近隣の走査バスライ
ン１３を延ばしてもよい。図２０は第８実施例の画素構
成を示し、図２１は第９実施例の画素構成を示す。
るノーマリホワイト表示方式では、前述したポリシリコ
ンの透明度が問題になるが、電圧を印加しない状態で黒
表示になるノーマリブラック表示方式であれば全く問題
を生じない。更に、ＢＭの替わりに近隣の走査バスライ
ン１３を延ばしてもよい。図２０は第８実施例の画素構
成を示し、図２１は第９実施例の画素構成を示す。
【００７３】第８実施例と第９実施例では、データバス
ライン１２を形成するデータアルミを用いて遮光する。
第８実施例では、当該画素にデータ電圧を供給するデー
タバスライン１２から図示のように画素電極１７に沿っ
て画面上で水平方向にデータアルミ１２１を延ばして遮
光する。第９実施例では、画素に隣接するデータバスラ
イン１２’から図示のように画素電極１７に沿って画面
上で水平方向にデータアルミ１２１’を延ばして遮光す
る。いずれの場合も、データバスライン同士が電気的に
接触することはできないため、図示の位置にＢＭ３５を
設ける。データバスラインを形成するデータアルミは、
不透明なデバイスであるため、ノーマリホワイト表示方
式、ノーマリブラック表示方式のいずれの場合でも問題
は生じない。
ライン１２を形成するデータアルミを用いて遮光する。
第８実施例では、当該画素にデータ電圧を供給するデー
タバスライン１２から図示のように画素電極１７に沿っ
て画面上で水平方向にデータアルミ１２１を延ばして遮
光する。第９実施例では、画素に隣接するデータバスラ
イン１２’から図示のように画素電極１７に沿って画面
上で水平方向にデータアルミ１２１’を延ばして遮光す
る。いずれの場合も、データバスライン同士が電気的に
接触することはできないため、図示の位置にＢＭ３５を
設ける。データバスラインを形成するデータアルミは、
不透明なデバイスであるため、ノーマリホワイト表示方
式、ノーマリブラック表示方式のいずれの場合でも問題
は生じない。
【００７４】以上、ポリシリコン又はデータアルミを利
用して遮光する実施例を説明したが、走査バスラインの
アルミ層を利用することも可能である。更に、それらを
組み合わせて遮光を行うことも可能である。その例を第
１０実施例に示す。図２２は、第１０実施例の画素構成
を示す図である。第１０実施例においては、図１９に示
した隣接画素のＴＦＴを構成するポリシリコンの延長部
１５’と、当該画素のデータバスライン１２から延びる
データアルミ１２１を重なるように形成して遮光を行
う。重なるように形成されるため、ＢＭは必要ない。
用して遮光する実施例を説明したが、走査バスラインの
アルミ層を利用することも可能である。更に、それらを
組み合わせて遮光を行うことも可能である。その例を第
１０実施例に示す。図２２は、第１０実施例の画素構成
を示す図である。第１０実施例においては、図１９に示
した隣接画素のＴＦＴを構成するポリシリコンの延長部
１５’と、当該画素のデータバスライン１２から延びる
データアルミ１２１を重なるように形成して遮光を行
う。重なるように形成されるため、ＢＭは必要ない。
【００７５】第７から第１０実施例で説明した画素構成
を使用すれば開口率を高くすることが可能である。この
ような画素構成では隣接するデータバスライン及び走査
バスラインとの結合容量が増大するため、従来のＬＣＤ
ではクロストークが増大し、各画素が正確な電圧を保持
するのが難しかったため使用できなかった。しかし、１
Ｈ内でデータ電圧を反転させてデータバスラインに加え
られる電圧を実効的に０Ｖにすると共に、書き込みのた
めにデータバスラインに印加するデータ電圧を補正する
本発明の構成を使用すれば、このような問題を解決する
ことができるため、このような高開口率の画素構成を使
用することが可能である。
を使用すれば開口率を高くすることが可能である。この
ような画素構成では隣接するデータバスライン及び走査
バスラインとの結合容量が増大するため、従来のＬＣＤ
ではクロストークが増大し、各画素が正確な電圧を保持
するのが難しかったため使用できなかった。しかし、１
Ｈ内でデータ電圧を反転させてデータバスラインに加え
られる電圧を実効的に０Ｖにすると共に、書き込みのた
めにデータバスラインに印加するデータ電圧を補正する
本発明の構成を使用すれば、このような問題を解決する
ことができるため、このような高開口率の画素構成を使
用することが可能である。
【００７６】従来のデータドライバは、液晶パネルのデ
ータバスラインのすべてに同時にデータ電圧を印加して
いた。これに対して、データバスラインを順次選択（ア
ドレシング）しながら選択したデータバスラインに順次
データ電圧を印加する点順次型データドライバが提案さ
れている。図２３は、第７乃至第１０実施例及び図４９
に示した隣接するデータバスラインとの結合容量が大き
い液晶パネルに点順次型データドライバ２を適用した従
来例の構成を示す図である。図においては、走査バスラ
インと走査ドライバは省略してあり、第１行の走査バス
ラインが選択され、それに接続される画素ＴＦＴがオン
となり、他の行の走査バスラインは非選択となっている
場合を示している。ここでは、シフトレジスタを用いた
点順次型データドライバの例を示してあるが、デコーダ
型等も可能である。
ータバスラインのすべてに同時にデータ電圧を印加して
いた。これに対して、データバスラインを順次選択（ア
ドレシング）しながら選択したデータバスラインに順次
データ電圧を印加する点順次型データドライバが提案さ
れている。図２３は、第７乃至第１０実施例及び図４９
に示した隣接するデータバスラインとの結合容量が大き
い液晶パネルに点順次型データドライバ２を適用した従
来例の構成を示す図である。図においては、走査バスラ
インと走査ドライバは省略してあり、第１行の走査バス
ラインが選択され、それに接続される画素ＴＦＴがオン
となり、他の行の走査バスラインは非選択となっている
場合を示している。ここでは、シフトレジスタを用いた
点順次型データドライバの例を示してあるが、デコーダ
型等も可能である。
【００７７】図２３の点順次型データドライバ２は、カ
スケード接続されたフィリップフロップの各出力が入力
バスとデータバスラインの間のスイッチング素子を制御
する。スイッチング素子が接続されると、データバスラ
インの容量（寄生容量や意図的に設けた保持容量等の合
計容量）にデータ電圧が書き込まれ、更にオンになって
いるＴＦＴを通して画素容量に書き込み・保持が行われ
る。なお、この例では同時に書き込まれるデータバスラ
インは１本であるが、この他にすべてが同時に書き込ま
れるのではないが、複数のデータバスラインに同時にデ
ータ電圧を書き込むように構成したものもある。
スケード接続されたフィリップフロップの各出力が入力
バスとデータバスラインの間のスイッチング素子を制御
する。スイッチング素子が接続されると、データバスラ
インの容量（寄生容量や意図的に設けた保持容量等の合
計容量）にデータ電圧が書き込まれ、更にオンになって
いるＴＦＴを通して画素容量に書き込み・保持が行われ
る。なお、この例では同時に書き込まれるデータバスラ
インは１本であるが、この他にすべてが同時に書き込ま
れるのではないが、複数のデータバスラインに同時にデ
ータ電圧を書き込むように構成したものもある。
【００７８】図２４は図２３のＬＣＤの動作を説明する
図である。図２４に示すように、クロック信号に同期し
てパルスＳ１、Ｓ２、…がシフトしてスイッチ素子４２
を順次オン状態にする。これに同期して、データ電圧Ｖ
Ｄが供給され、各データバスラインの容量にデータ電圧
ＶＤが保持される。シフトパルスが通過すると、スイッ
チ素子４２はオフ状態になり、データバスラインはフロ
ーティング状態になり、書き込まれたデータ電圧ＶＤが
保持される。すべてのデータバスラインに１行分のデー
タ電圧が保持された時点で、その行の走査バスラインに
対する走査パルスの印加が停止され、次に走査パルスが
印加されるまで書き込まれた電圧が維持される。
図である。図２４に示すように、クロック信号に同期し
てパルスＳ１、Ｓ２、…がシフトしてスイッチ素子４２
を順次オン状態にする。これに同期して、データ電圧Ｖ
Ｄが供給され、各データバスラインの容量にデータ電圧
ＶＤが保持される。シフトパルスが通過すると、スイッ
チ素子４２はオフ状態になり、データバスラインはフロ
ーティング状態になり、書き込まれたデータ電圧ＶＤが
保持される。すべてのデータバスラインに１行分のデー
タ電圧が保持された時点で、その行の走査バスラインに
対する走査パルスの印加が停止され、次に走査パルスが
印加されるまで書き込まれた電圧が維持される。
【００７９】図２３のＬＣＤは、上記のように各画素と
隣接するデータバスラインとの結合容量が大きいため、
クロストークの問題が発生する。クロストークの第１の
現れ方は、図４８で説明したようなデータバスラインに
印加されるデータ電圧が順次変化するために生じる縦方
向のクロストークである。第２の現れ方は、印加される
データ電圧が隣接するデータバスラインに印加される電
圧に影響されるという横方向のクロストークである。図
４７で説明したように、従来のデータドライバを使用す
る場合には、横方向のクロストークには隣接するデータ
バスの電位変化が影響するが、点順次型データドライバ
を使用する場合には、近傍の多数のデータバスラインの
電位の変化が影響することになる。これは、従来のデー
タドライバを使用する場合には、書き込み時に各データ
バスラインにはそれぞれデータドライバの駆動回路が接
続され、それぞれを特定の電位に保つ機能があったのに
対して、点順次型データドライバでは、書き込まれるデ
ータバスライン以外はフローティング状態になるため、
非選択状態のデータバスラインは直列に容量結合された
状態にあり、１本のデータバスラインでの電圧変化は次
々に伝搬するためである。各画素と隣接するデータバス
ラインとの結合容量が大きなＬＣＤにおいても点順次型
データドライバを使用できることが望まれているが、こ
れまではクロストークの問題のために使用が難しかっ
た。次に、このようなＬＣＤにおいて点順次型データド
ライバを使用してもクロストークの問題が生じないよう
にした実施例を説明する。
隣接するデータバスラインとの結合容量が大きいため、
クロストークの問題が発生する。クロストークの第１の
現れ方は、図４８で説明したようなデータバスラインに
印加されるデータ電圧が順次変化するために生じる縦方
向のクロストークである。第２の現れ方は、印加される
データ電圧が隣接するデータバスラインに印加される電
圧に影響されるという横方向のクロストークである。図
４７で説明したように、従来のデータドライバを使用す
る場合には、横方向のクロストークには隣接するデータ
バスの電位変化が影響するが、点順次型データドライバ
を使用する場合には、近傍の多数のデータバスラインの
電位の変化が影響することになる。これは、従来のデー
タドライバを使用する場合には、書き込み時に各データ
バスラインにはそれぞれデータドライバの駆動回路が接
続され、それぞれを特定の電位に保つ機能があったのに
対して、点順次型データドライバでは、書き込まれるデ
ータバスライン以外はフローティング状態になるため、
非選択状態のデータバスラインは直列に容量結合された
状態にあり、１本のデータバスラインでの電圧変化は次
々に伝搬するためである。各画素と隣接するデータバス
ラインとの結合容量が大きなＬＣＤにおいても点順次型
データドライバを使用できることが望まれているが、こ
れまではクロストークの問題のために使用が難しかっ
た。次に、このようなＬＣＤにおいて点順次型データド
ライバを使用してもクロストークの問題が生じないよう
にした実施例を説明する。
【００８０】図２５は、第１０実施例のＬＣＤの構成を
示す図である。図２５においても図２３と同様に、走査
バスラインと走査ドライバは省略してあり、第１行の走
査バスラインが選択され、それに接続される画素ＴＦＴ
がオンとなり、他の行の走査バスラインは非選択となっ
ている場合を示している。本実施例では、まず点順次型
に特有のデータバスラインの電圧変化が多数のデータバ
スラインに影響する現象を、従来のデータドライバを使
用したのと同様に隣接するデータバスラインだけに影響
するように押さえ込み、その上で、これまでの実施例で
説明したように、データ電圧を補正して印加すると共に
１Ｈ内でデータバスラインに印加する電圧を反転させて
実効的に０Ｖにする。従って、本実施例においても、印
加するデータ電圧の補正と１Ｈ内でデータバスラインに
印加する電圧を反転させて実効的に０Ｖにすることを行
っているが、これはこれまで説明した実施例と同様に行
われるので、ここでは説明を省略する。１Ｈ内でデータ
バスラインに印加する電圧を反転させる場合、図１、図
８及び図１１等のように、書き込み期間と補正期間を設
け、書き込み期間には選択する走査バスラインに走査パ
ルスを印加してＴＦＴをオンさせた上でデータバスライ
ンに順次データ電圧を印加し、補正期間には走査バスラ
インへの走査パルスの印加を停止してＴＦＴをオフさせ
た上でデータバスラインに順次反転したデータ電圧を印
加する。従って、ここでは、データバスラインにデータ
電圧を順次印加する部分についてのみ説明する。
示す図である。図２５においても図２３と同様に、走査
バスラインと走査ドライバは省略してあり、第１行の走
査バスラインが選択され、それに接続される画素ＴＦＴ
がオンとなり、他の行の走査バスラインは非選択となっ
ている場合を示している。本実施例では、まず点順次型
に特有のデータバスラインの電圧変化が多数のデータバ
スラインに影響する現象を、従来のデータドライバを使
用したのと同様に隣接するデータバスラインだけに影響
するように押さえ込み、その上で、これまでの実施例で
説明したように、データ電圧を補正して印加すると共に
１Ｈ内でデータバスラインに印加する電圧を反転させて
実効的に０Ｖにする。従って、本実施例においても、印
加するデータ電圧の補正と１Ｈ内でデータバスラインに
印加する電圧を反転させて実効的に０Ｖにすることを行
っているが、これはこれまで説明した実施例と同様に行
われるので、ここでは説明を省略する。１Ｈ内でデータ
バスラインに印加する電圧を反転させる場合、図１、図
８及び図１１等のように、書き込み期間と補正期間を設
け、書き込み期間には選択する走査バスラインに走査パ
ルスを印加してＴＦＴをオンさせた上でデータバスライ
ンに順次データ電圧を印加し、補正期間には走査バスラ
インへの走査パルスの印加を停止してＴＦＴをオフさせ
た上でデータバスラインに順次反転したデータ電圧を印
加する。従って、ここでは、データバスラインにデータ
電圧を順次印加する部分についてのみ説明する。
【００８１】データバスラインの電圧変化が多数のデー
タバスラインに影響する現象を隣接するデータバスライ
ンだけに影響するように押さえ込むため、本実施例で
は、次に選択するデータバスラインにもデータ電圧を印
加しながら、選択するデータバスラインを１本づつシフ
トしながらデータ電圧を印加して保持させる。そのため
に、図示のように、入力バスを２本設け、スイッチ素子
４２を介して交互にデータバスラインに接続する。
タバスラインに影響する現象を隣接するデータバスライ
ンだけに影響するように押さえ込むため、本実施例で
は、次に選択するデータバスラインにもデータ電圧を印
加しながら、選択するデータバスラインを１本づつシフ
トしながらデータ電圧を印加して保持させる。そのため
に、図示のように、入力バスを２本設け、スイッチ素子
４２を介して交互にデータバスラインに接続する。
【００８２】図２６は、第１０実施例の点順次型データ
ドライバの動作を示す図である。図示のように、シフト
パルスは２クロック周期の幅を有し、１クロック周期づ
つシフトする。これにより、１個目のスイッチ素子がオ
ン状態になってから１クロック周期後に２個目のスイッ
チ素子がオン状態になり、更に１クロック周期後に１個
目のスイッチ素子がオフ状態になると同時に３個目のス
イッチ素子がオン状態になる。奇数番目のデータバスラ
インは対応するスイッチ素子を介して第１の入力バスに
接続され、偶数番目のデータバスラインは対応するスイ
ッチ素子を介して第２の入力バスに接続され、それぞれ
の入力バスには接続されるスイッチ素子に供給されるシ
フトパルスに同期してデータ電圧が供給される。これに
より、１個目のスイッチ素子がオン状態になって、第１
の入力バスのデータ電圧が１本目のデータバスラインに
印加され１列目の画素もこのデータ電圧になる。その１
クロック周期後、２個目のスイッチ素子がオン状態にな
って、第２の入力バスのデータ電圧が２本目のデータバ
スラインに印加される。この電圧変化があっても、１本
目のデータバスラインは第１の入力バスに接続されてい
るため、そのデータ電圧は影響されない。更に１クロッ
ク周期後、シフトパルスＳ１がオフ状態になると１個目
のスイッチ素子がオフ状態になってその時点で１本目の
データバスラインに印加されている電圧が保持されるこ
とになる。この時、２個目のスイッチ素子がオン状態に
なって、第２の入力バスのデータ電圧が２本目のデータ
バスラインに印加されている。そのため、更に１クロッ
ク周期後に２個目のスイッチ素子がオフ状態になって、
２本目のデータバスラインの電圧が保持される時には、
２本目のデータバスラインでは電圧変化を生じないため
１本目のデータバスラインに保持された電圧は変化しな
いことになる。同様に、３個目のスイッチ素子がオフ状
態になる時にも、３本目のデータバスラインでは電圧変
化を生じないため２本目のデータバスラインに保持され
た電圧は変化しない。３個目のスイッチ素子がオン状態
になると、３本目のデータバスラインの電圧が変化する
が、その時点では、２本目のデータバスラインは第２の
入力バスに接続されており、２本目のデータバスライン
の電圧が変化することはないため、１本目のデータバス
ラインの電圧は変化しない。このように、書き込み順に
おいて後方にあるデータバスラインの電圧変化は、すで
にデータバスラインに書き込まれて保持された電圧には
影響しない。データバスラインに印加されるデータ電圧
は、もちろん補正された電圧である。
ドライバの動作を示す図である。図示のように、シフト
パルスは２クロック周期の幅を有し、１クロック周期づ
つシフトする。これにより、１個目のスイッチ素子がオ
ン状態になってから１クロック周期後に２個目のスイッ
チ素子がオン状態になり、更に１クロック周期後に１個
目のスイッチ素子がオフ状態になると同時に３個目のス
イッチ素子がオン状態になる。奇数番目のデータバスラ
インは対応するスイッチ素子を介して第１の入力バスに
接続され、偶数番目のデータバスラインは対応するスイ
ッチ素子を介して第２の入力バスに接続され、それぞれ
の入力バスには接続されるスイッチ素子に供給されるシ
フトパルスに同期してデータ電圧が供給される。これに
より、１個目のスイッチ素子がオン状態になって、第１
の入力バスのデータ電圧が１本目のデータバスラインに
印加され１列目の画素もこのデータ電圧になる。その１
クロック周期後、２個目のスイッチ素子がオン状態にな
って、第２の入力バスのデータ電圧が２本目のデータバ
スラインに印加される。この電圧変化があっても、１本
目のデータバスラインは第１の入力バスに接続されてい
るため、そのデータ電圧は影響されない。更に１クロッ
ク周期後、シフトパルスＳ１がオフ状態になると１個目
のスイッチ素子がオフ状態になってその時点で１本目の
データバスラインに印加されている電圧が保持されるこ
とになる。この時、２個目のスイッチ素子がオン状態に
なって、第２の入力バスのデータ電圧が２本目のデータ
バスラインに印加されている。そのため、更に１クロッ
ク周期後に２個目のスイッチ素子がオフ状態になって、
２本目のデータバスラインの電圧が保持される時には、
２本目のデータバスラインでは電圧変化を生じないため
１本目のデータバスラインに保持された電圧は変化しな
いことになる。同様に、３個目のスイッチ素子がオフ状
態になる時にも、３本目のデータバスラインでは電圧変
化を生じないため２本目のデータバスラインに保持され
た電圧は変化しない。３個目のスイッチ素子がオン状態
になると、３本目のデータバスラインの電圧が変化する
が、その時点では、２本目のデータバスラインは第２の
入力バスに接続されており、２本目のデータバスライン
の電圧が変化することはないため、１本目のデータバス
ラインの電圧は変化しない。このように、書き込み順に
おいて後方にあるデータバスラインの電圧変化は、すで
にデータバスラインに書き込まれて保持された電圧には
影響しない。データバスラインに印加されるデータ電圧
は、もちろん補正された電圧である。
【００８３】書き込み順において後方にあるデータバス
ラインに保持されている電圧は、前方のデータバスライ
ンで生じる電圧変化の影響を受けるが、その影響を受け
る期間は最長でも１Ｈであり、書き込みのためのデータ
バスラインでの電圧変化は書き込みの終了した前方のデ
ータバスラインには影響しないため、１行分の書き込み
を行った時点ではすべてのデータバスラインは所望のデ
ータ電圧になっており、その時点で走査パルスの印加を
停止すれば、各画素に所望のデータ電圧を保持させるこ
とができる。
ラインに保持されている電圧は、前方のデータバスライ
ンで生じる電圧変化の影響を受けるが、その影響を受け
る期間は最長でも１Ｈであり、書き込みのためのデータ
バスラインでの電圧変化は書き込みの終了した前方のデ
ータバスラインには影響しないため、１行分の書き込み
を行った時点ではすべてのデータバスラインは所望のデ
ータ電圧になっており、その時点で走査パルスの印加を
停止すれば、各画素に所望のデータ電圧を保持させるこ
とができる。
【００８４】従って、本実施例の構成を使用すれば、画
素電極とデータバスラインの間で容量結合された構造に
点順次型データドライバを組み合わせた構成であって
も、クロストークを生じることがない良好な表示品質の
ＬＣＤが提供できる。なお、既に説明したように、本実
施例ではデータドライバ内のアドレッシング手段として
シフトレジスタを使用したが、この他にデコーダ等を使
用することも可能である。
素電極とデータバスラインの間で容量結合された構造に
点順次型データドライバを組み合わせた構成であって
も、クロストークを生じることがない良好な表示品質の
ＬＣＤが提供できる。なお、既に説明したように、本実
施例ではデータドライバ内のアドレッシング手段として
シフトレジスタを使用したが、この他にデコーダ等を使
用することも可能である。
【００８５】図２７は、第１１実施例のデータドライバ
の構成を示す図であり、第２８図はその動作を示す図で
ある。第１１実施例は、第１０実施例と同様に点順次型
データドライバを使用し、第１０実施例とはデータドラ
イバの構成のみが異なる。従って、ここではデータドラ
イバについてのみ説明し、他の部分の説明は省略する。
の構成を示す図であり、第２８図はその動作を示す図で
ある。第１１実施例は、第１０実施例と同様に点順次型
データドライバを使用し、第１０実施例とはデータドラ
イバの構成のみが異なる。従って、ここではデータドラ
イバについてのみ説明し、他の部分の説明は省略する。
【００８６】図示のように、第１１実施例のデータドラ
イバでは、入力バスを４並列２組とし、シフトレジスタ
のシフトを半クロック周期で行わせるように、図２９に
示す半クロックＤ型フリップフロップ（ＦＦ）で構成し
た点が特徴である。図２９は、２個の半クロックＤ−Ｆ
Ｆで構成される通常の全クロックＤ−ＦＦの構成と動作
を示す図である。図示のように、それぞれの半クロック
Ｄ−ＦＦが入力データを１／２クロック周期遅延させ、
全体として１クロック周期遅延させて出力する。本実施
例においては、シフトパルスは、図２８に示すように、
シフトパルスの半周期づつシフトする必要があり、入力
データを１／２クロック周期遅延させて出力する半クロ
ックＤ−ＦＦを使用する。
イバでは、入力バスを４並列２組とし、シフトレジスタ
のシフトを半クロック周期で行わせるように、図２９に
示す半クロックＤ型フリップフロップ（ＦＦ）で構成し
た点が特徴である。図２９は、２個の半クロックＤ−Ｆ
Ｆで構成される通常の全クロックＤ−ＦＦの構成と動作
を示す図である。図示のように、それぞれの半クロック
Ｄ−ＦＦが入力データを１／２クロック周期遅延させ、
全体として１クロック周期遅延させて出力する。本実施
例においては、シフトパルスは、図２８に示すように、
シフトパルスの半周期づつシフトする必要があり、入力
データを１／２クロック周期遅延させて出力する半クロ
ックＤ−ＦＦを使用する。
【００８７】図２７に戻って、データバスラインは一方
から順に４本を１組とする組に分けられ、奇数番目の組
のデータバスラインは第１の入力バスの組の各線に、偶
数番目の組のデータバスラインは第２の入力バスの組の
各線にそれぞれスイッチ素子を介して接続される。シフ
トパルスＳ１、Ｓ２、…は各組の４個のスイッチ素子を
同時にオン状態にする。従って、１組のデータバスライ
ンを第１０実施例のデータバスラインに対応させれば、
第１１実施例の動作は第１０実施例の動作とほぼ同様で
ある。従って、書き込み順において後方にある組のデー
タバスラインの電圧変化は、すでにデータバスラインに
書き込まれて保持された電圧には影響しない。また、入
力バスを４並列としてことで、書き込み時間や水平方向
の走査クロック信号の周期を第１０実施例の場合より長
くすることができる。更に、図２９のような半クロック
Ｄ−ＦＦを使用するため、回路を簡単にできる。
から順に４本を１組とする組に分けられ、奇数番目の組
のデータバスラインは第１の入力バスの組の各線に、偶
数番目の組のデータバスラインは第２の入力バスの組の
各線にそれぞれスイッチ素子を介して接続される。シフ
トパルスＳ１、Ｓ２、…は各組の４個のスイッチ素子を
同時にオン状態にする。従って、１組のデータバスライ
ンを第１０実施例のデータバスラインに対応させれば、
第１１実施例の動作は第１０実施例の動作とほぼ同様で
ある。従って、書き込み順において後方にある組のデー
タバスラインの電圧変化は、すでにデータバスラインに
書き込まれて保持された電圧には影響しない。また、入
力バスを４並列としてことで、書き込み時間や水平方向
の走査クロック信号の周期を第１０実施例の場合より長
くすることができる。更に、図２９のような半クロック
Ｄ−ＦＦを使用するため、回路を簡単にできる。
【００８８】もちろん、第１０実施例で行われる印加す
るデータ電圧の補正と１Ｈ内でデータバスラインに印加
する電圧を反転させて実効的に０Ｖにすることを行って
おり、クロストークの問題は発生しない。図３０は第１
２実施例のデータドライバの基本構成を説明する図であ
る。ここにおいても、データドライバの一部と液晶パネ
ルの一部のみを示し、他の部分は省略する。なお、第１
２実施例のデータドライバは、図３に示したような信号
をデータバスラインに印加する。
るデータ電圧の補正と１Ｈ内でデータバスラインに印加
する電圧を反転させて実効的に０Ｖにすることを行って
おり、クロストークの問題は発生しない。図３０は第１
２実施例のデータドライバの基本構成を説明する図であ
る。ここにおいても、データドライバの一部と液晶パネ
ルの一部のみを示し、他の部分は省略する。なお、第１
２実施例のデータドライバは、図３に示したような信号
をデータバスラインに印加する。
【００８９】図３０に示すように、データドライバ２
は、３本並列に設けられたデータ電圧を供給するバスラ
イン４０２と、バスライン４０２とデータバスライン１
２の間に設けられたスイッチと、このスイッチの制御信
号を発生するスイッチ制御回路４０１と、各データバス
ラインに定電圧を供給するためのスイッチを設け、この
スイッチを外部からの入力信号により制御する構成のオ
フ期間電圧切り換え部４０４とを有する。
は、３本並列に設けられたデータ電圧を供給するバスラ
イン４０２と、バスライン４０２とデータバスライン１
２の間に設けられたスイッチと、このスイッチの制御信
号を発生するスイッチ制御回路４０１と、各データバス
ラインに定電圧を供給するためのスイッチを設け、この
スイッチを外部からの入力信号により制御する構成のオ
フ期間電圧切り換え部４０４とを有する。
【００９０】図３１と図３２は第１２実施例のデータド
ライバの構成を詳細に示す図である。ここに示したの
は、６４０×４８０ドットのＶＧＡ対応のデータドライ
バの回路であり、液晶パネルが形成されるのと同一の基
板上にポリシリコンＴＦＴにより形成される。図におい
て、ＳＩはシフトレジスタのシフトデータのディジタル
信号であり、ＣＬＫ１とＣＬＫ２はシフトクロックで１
８０°位相がずれた２相クロックのディジタル信号であ
り、ＤＡＴＡ１〜ＤＡＴＡ４は画像データに対応したデ
ータバス駆動電圧でアナログ信号であり、ＲＥＳＥＴと
／ＲＥＳＥＴはデータバスライン電位をＴｏｆｆ−ｄａ
ｔａの期間中のデータバスライン駆動電圧Ｖｏｆｆ−ｄ
ａｔａに接続するスイッチの制御信号でディジタル信号
である。シフトレジスタの動作とＤＡＴＡ１〜４（Ｖｄ
ｍａｘ＝１５Ｖ，Ｖｄｍｉｎ＝５Ｖ）の動作を示した駆
動波形のタイミングチャートを図３３に示す。対向電極
の電圧は画素毎に設けたＴＦＴの走査バスラインとの寄
生容量による保持電圧低下を考慮して９Ｖ程度に調整し
た。画素電極と対向電極に挟持された液晶には＋５Ｖ，
−５Ｖが最大で印加される。シフトレジスタは奇数番目
のレジスタがＣＬＫ１の高電圧（２０Ｖ）時に、偶数番
目のレジスタがＣＬＫ２の高電圧時にＳＩ又は信号ｑｍ
（ｍは正の整数）を取り込む。よって、図示のように、
ｑ１，ｑ２，…はＣＬＫ１，２の半周期分重なってシフ
トされる。信号Ｑｍはｑｍとｑｍ＋１のＮＡＮＤをとっ
た波形であり、図に示すようなシフト波形になる。この
信号をインバータを奇数回又は偶数回通して２つの信号
を作り、これによりＤＡＴＡ１〜ＤＡＴＡ４の入力端子
とデータバスラインとの間び設けたトランスミッション
ゲート構成のスイッチを制御し、Ｑｍが低電圧の時に各
データバスラインとＤＡＴＡ１〜４の間を導通状態にし
て次々にＤＡＴＡ１〜ＤＡＴＡ４の電圧をデータバスラ
インに書き込む構成になっている。図３４にデータバス
ライン電圧とＲＥＳＥＴ信号の駆動波形を示す。図に示
すように、図３１のシフトレジスタの駆動方法による全
データバスラインへの書き込み期間とその後のＲＥＳＥ
Ｔ信号により０Ｖ（Ｖｏｆｆ−ｄａｔａ）になるまでの
間保持された期間を１／２Ｈ以内にするように駆動す
る。次に、データドライバの全データバスラインへの書
き込みが終了し、その後保持されている期間中に走査パ
ルスを立ち下げて導通状態から非導通状態にする。これ
により、データバスラインの電圧の時間平均（実効電
圧）に依存する度合いを軽減することができる。ここ
で、Ｖｏｆｆ−ｄａｔａを０Ｖ（＝Ｖｇｏｆｆ）とした
のは画素毎のＴＦＴがＮチャンネル型を使用しているた
めである。もしＰチャンネル型を使用する場合には、走
査パルスの極性を反転し、Ｖｏｆｆ−ｄａｔａも２０Ｖ
にする。また、ここではＲＥＳＥＴ信号を外部からのの
入力信号としたが、シフトレジスタの個数を増加させて
Ｑｍ’（ｍ’＞１６０）以上の信号により、ＲＥＳＥＴ
信号を発生させてもよい。また、ここではＴｏｆｆ−ｄ
ａｔａ期間の電圧をＶｏｆｆ−ｄａｔａだけの１入力の
みにしたが、例えば、ＤＡＴＡ入力数と同じように、Ｖ
ｏｆｆ−ｄａｔａ１〜Ｖｏｆｆ−ｄａｔａ４の４つの電
圧を並行して入力し、ＤＡＴＡ１が接続されるＤ１，Ｄ
５，Ｄ９…にはＶｏｆｆ−ｄａｔａ１を、ＤＡＴＡ２が
接続されるＤ２，Ｄ６，Ｄ１０…にはＶｏｆｆ−ｄａｔ
ａ２を、ＤＡＴＡ３が接続されるＤ３，Ｄ７，Ｄ１１…
にはＶｏｆｆ−ｄａｔａ３を、ＤＡＴＡ４が接続される
Ｄ４，Ｄ８，Ｄ１２…にはＶｏｆｆ−ｄａｔａ４をそれ
ぞれＴｏｆｆ−ｄａｔａ期間の電圧としてもよい。
ライバの構成を詳細に示す図である。ここに示したの
は、６４０×４８０ドットのＶＧＡ対応のデータドライ
バの回路であり、液晶パネルが形成されるのと同一の基
板上にポリシリコンＴＦＴにより形成される。図におい
て、ＳＩはシフトレジスタのシフトデータのディジタル
信号であり、ＣＬＫ１とＣＬＫ２はシフトクロックで１
８０°位相がずれた２相クロックのディジタル信号であ
り、ＤＡＴＡ１〜ＤＡＴＡ４は画像データに対応したデ
ータバス駆動電圧でアナログ信号であり、ＲＥＳＥＴと
／ＲＥＳＥＴはデータバスライン電位をＴｏｆｆ−ｄａ
ｔａの期間中のデータバスライン駆動電圧Ｖｏｆｆ−ｄ
ａｔａに接続するスイッチの制御信号でディジタル信号
である。シフトレジスタの動作とＤＡＴＡ１〜４（Ｖｄ
ｍａｘ＝１５Ｖ，Ｖｄｍｉｎ＝５Ｖ）の動作を示した駆
動波形のタイミングチャートを図３３に示す。対向電極
の電圧は画素毎に設けたＴＦＴの走査バスラインとの寄
生容量による保持電圧低下を考慮して９Ｖ程度に調整し
た。画素電極と対向電極に挟持された液晶には＋５Ｖ，
−５Ｖが最大で印加される。シフトレジスタは奇数番目
のレジスタがＣＬＫ１の高電圧（２０Ｖ）時に、偶数番
目のレジスタがＣＬＫ２の高電圧時にＳＩ又は信号ｑｍ
（ｍは正の整数）を取り込む。よって、図示のように、
ｑ１，ｑ２，…はＣＬＫ１，２の半周期分重なってシフ
トされる。信号Ｑｍはｑｍとｑｍ＋１のＮＡＮＤをとっ
た波形であり、図に示すようなシフト波形になる。この
信号をインバータを奇数回又は偶数回通して２つの信号
を作り、これによりＤＡＴＡ１〜ＤＡＴＡ４の入力端子
とデータバスラインとの間び設けたトランスミッション
ゲート構成のスイッチを制御し、Ｑｍが低電圧の時に各
データバスラインとＤＡＴＡ１〜４の間を導通状態にし
て次々にＤＡＴＡ１〜ＤＡＴＡ４の電圧をデータバスラ
インに書き込む構成になっている。図３４にデータバス
ライン電圧とＲＥＳＥＴ信号の駆動波形を示す。図に示
すように、図３１のシフトレジスタの駆動方法による全
データバスラインへの書き込み期間とその後のＲＥＳＥ
Ｔ信号により０Ｖ（Ｖｏｆｆ−ｄａｔａ）になるまでの
間保持された期間を１／２Ｈ以内にするように駆動す
る。次に、データドライバの全データバスラインへの書
き込みが終了し、その後保持されている期間中に走査パ
ルスを立ち下げて導通状態から非導通状態にする。これ
により、データバスラインの電圧の時間平均（実効電
圧）に依存する度合いを軽減することができる。ここ
で、Ｖｏｆｆ−ｄａｔａを０Ｖ（＝Ｖｇｏｆｆ）とした
のは画素毎のＴＦＴがＮチャンネル型を使用しているた
めである。もしＰチャンネル型を使用する場合には、走
査パルスの極性を反転し、Ｖｏｆｆ−ｄａｔａも２０Ｖ
にする。また、ここではＲＥＳＥＴ信号を外部からのの
入力信号としたが、シフトレジスタの個数を増加させて
Ｑｍ’（ｍ’＞１６０）以上の信号により、ＲＥＳＥＴ
信号を発生させてもよい。また、ここではＴｏｆｆ−ｄ
ａｔａ期間の電圧をＶｏｆｆ−ｄａｔａだけの１入力の
みにしたが、例えば、ＤＡＴＡ入力数と同じように、Ｖ
ｏｆｆ−ｄａｔａ１〜Ｖｏｆｆ−ｄａｔａ４の４つの電
圧を並行して入力し、ＤＡＴＡ１が接続されるＤ１，Ｄ
５，Ｄ９…にはＶｏｆｆ−ｄａｔａ１を、ＤＡＴＡ２が
接続されるＤ２，Ｄ６，Ｄ１０…にはＶｏｆｆ−ｄａｔ
ａ２を、ＤＡＴＡ３が接続されるＤ３，Ｄ７，Ｄ１１…
にはＶｏｆｆ−ｄａｔａ３を、ＤＡＴＡ４が接続される
Ｄ４，Ｄ８，Ｄ１２…にはＶｏｆｆ−ｄａｔａ４をそれ
ぞれＴｏｆｆ−ｄａｔａ期間の電圧としてもよい。
【００９１】図３５と図３６は第１３実施例のデータド
ライバの構成を詳細に示す図である。第１３実施例は、
第１２実施例とほぼ同様の構成を有するが、ＤＡＴＡ１
〜４の電圧をＣｓ１〜Ｎの容量素子に書き込む点と、シ
フトレジスタのＣｓ１〜Ｎへの書き込み動作速度が第１
２実施例と異なる。図３７にＣｓ１〜Ｎへの書き込み
と、ＲＥＳＥＴ信号と、ＥＮＡＢＬＥ信号と、データバ
スライン電圧Ｄ１…と、走査バスラインｎの電圧波形を
示す。図示のように、Ｃｓ１〜Ｎまでの書き込み保持動
作は１／２Ｈ以上であるが、Ｃｓ１〜Ｎに保持された電
圧を各データバスラインＤ１〜Ｎに書き込む期間は、Ｅ
ＮＡＢＬＥ信号により書き込まれた期間のみであり、時
間としては３μｓ程度である。Ｃｓ１〜Ｎの各容量値は
各データバスラインのバス容量と同じ値（１０ｐＦ程
度）にした。このためＤＡＴＡ１〜４で入力したＶｄｍ
ａｘ＝２０Ｖ，Ｖｄｍｉｎ＝０Ｖの電圧はデータバスラ
イン容量に充電されたＴｏｆｆ−ｄａｔａ期間の電圧１
０Ｖ（Ｖｏｆｆ−ｄａｔａ）との間で容量分割され、５
Ｖ〜１５Ｖの電圧が各データバスラインに書き込まれ
る。また、ここでは画素のＴＦＴにＮチャンネル型を使
用したので図示のような走査パルスにしたが、Ｐチャン
ネル型を使用する場合には走査パルスの極性を反転す
る。第１３実施例でも第１２実施例で説明した変形例が
可能である。
ライバの構成を詳細に示す図である。第１３実施例は、
第１２実施例とほぼ同様の構成を有するが、ＤＡＴＡ１
〜４の電圧をＣｓ１〜Ｎの容量素子に書き込む点と、シ
フトレジスタのＣｓ１〜Ｎへの書き込み動作速度が第１
２実施例と異なる。図３７にＣｓ１〜Ｎへの書き込み
と、ＲＥＳＥＴ信号と、ＥＮＡＢＬＥ信号と、データバ
スライン電圧Ｄ１…と、走査バスラインｎの電圧波形を
示す。図示のように、Ｃｓ１〜Ｎまでの書き込み保持動
作は１／２Ｈ以上であるが、Ｃｓ１〜Ｎに保持された電
圧を各データバスラインＤ１〜Ｎに書き込む期間は、Ｅ
ＮＡＢＬＥ信号により書き込まれた期間のみであり、時
間としては３μｓ程度である。Ｃｓ１〜Ｎの各容量値は
各データバスラインのバス容量と同じ値（１０ｐＦ程
度）にした。このためＤＡＴＡ１〜４で入力したＶｄｍ
ａｘ＝２０Ｖ，Ｖｄｍｉｎ＝０Ｖの電圧はデータバスラ
イン容量に充電されたＴｏｆｆ−ｄａｔａ期間の電圧１
０Ｖ（Ｖｏｆｆ−ｄａｔａ）との間で容量分割され、５
Ｖ〜１５Ｖの電圧が各データバスラインに書き込まれ
る。また、ここでは画素のＴＦＴにＮチャンネル型を使
用したので図示のような走査パルスにしたが、Ｐチャン
ネル型を使用する場合には走査パルスの極性を反転す
る。第１３実施例でも第１２実施例で説明した変形例が
可能である。
【００９２】図３８は第１４実施例の液晶パネルの画素
構成を示す図であり、図３９は第１４実施例の動作を説
明する図であり、図４０は第１４実施例の駆動波形を示
す図である。第１４実施例においては、図３８に示すよ
うに、Ｃｓバスを設けて画素電極の保持容量を形成す
る。そして、図３９に示すように、ＴＦＴとしてＮチャ
ンネル型を使用した場合には、Ｔｏｆｆ−ｄａｔａ期間
におけるＣｓバスの電圧の直流成分を、Ｔｏｎ−ｄａｔ
ａ期間における走査バスラインの電圧がＶｇｏｎからＶ
ｇｏｆｆへ変化する直前のＣｓバス電圧以上の高い電圧
にする。Ｔｏｎ−ｄａｔａ期間とＴｏｆｆ−ｄａｔａ期
間におけるＣｓバス電圧を調整し、Ｃｓ容量と画素電極
のその他の容量との容量分割を利用してＴｏｆｆ−ｄａ
ｔａ期間の画素電極の電圧レベルを細かく調整すること
が可能になる。Ｐチャンネル型を使用する場合には、図
３９の走査バスラインの極性が反転した状態にし、Ｔｏ
ｆｆ−ｄａｔａ期間におけるＣｓバスの電圧の直流成分
を、Ｔｏｎ−ｄａｔａ期間における走査バスラインの電
圧がＶｇｏｎからＶｇｏｆｆへ変化する直前のＣｓバス
電圧以下の低い電圧にする。
構成を示す図であり、図３９は第１４実施例の動作を説
明する図であり、図４０は第１４実施例の駆動波形を示
す図である。第１４実施例においては、図３８に示すよ
うに、Ｃｓバスを設けて画素電極の保持容量を形成す
る。そして、図３９に示すように、ＴＦＴとしてＮチャ
ンネル型を使用した場合には、Ｔｏｆｆ−ｄａｔａ期間
におけるＣｓバスの電圧の直流成分を、Ｔｏｎ−ｄａｔ
ａ期間における走査バスラインの電圧がＶｇｏｎからＶ
ｇｏｆｆへ変化する直前のＣｓバス電圧以上の高い電圧
にする。Ｔｏｎ−ｄａｔａ期間とＴｏｆｆ−ｄａｔａ期
間におけるＣｓバス電圧を調整し、Ｃｓ容量と画素電極
のその他の容量との容量分割を利用してＴｏｆｆ−ｄａ
ｔａ期間の画素電極の電圧レベルを細かく調整すること
が可能になる。Ｐチャンネル型を使用する場合には、図
３９の走査バスラインの極性が反転した状態にし、Ｔｏ
ｆｆ−ｄａｔａ期間におけるＣｓバスの電圧の直流成分
を、Ｔｏｎ−ｄａｔａ期間における走査バスラインの電
圧がＶｇｏｎからＶｇｏｆｆへ変化する直前のＣｓバス
電圧以下の低い電圧にする。
【００９３】第１４実施例においては、データドライバ
の構成は、図３５と図３６に示した第１３実施例と同じ
であるが、図４０に示すように、電源電圧は２５Ｖに変
更してある。ＤＡＴＡ１〜４の端子には５Ｖ〜２５Ｖま
での画像データに対応する信号が入力され、サンプリン
グホールド回路でサンプリングする。データバスライン
には前回のＲＥＳＥＴ信号によりＶｏｆｆ−ｄａｔａの
５Ｖが充電されており、ＥＮＡＢＬＥ信号によりサンプ
リングホールド回路のサンプリング容量１０ｐＦとデー
タバスラインの容量１０ｐＦの間で容量分割が生じ、サ
ンプリングされた５Ｖ〜２５Ｖの画像データに対応した
電圧は５Ｖ〜１５Ｖの電圧になる。走査バスラインはＥ
ＮＡＢＬＥ信号によりデータバスラインに画像データに
対応した電圧が書き込まれた後、ＲＥＳＥＴ信号が入る
前にＶｇｏｎからＶｇｏｆｆにし、データバスラインの
電圧を画素に保持する。Ｃｓバス電圧は画素に画像デー
タに対応した電圧を保持した後、０Ｖから５Ｖに変化す
るため画素に保持されていた電圧はＶｏｆｆ−ｄａｔａ
の５Ｖ以上まで上昇する。このため、Ｔｏｆｆ−ｄａｔ
ａ期間においては、画素のＴＦＴにＮチャンネル型を用
いて、画素電極よりもデータバスラインの電圧が低い電
圧になるため、データバスラインの電圧がソース電圧と
になり、画素のＴＦＴのゲート電圧とソース電圧の電圧
差が調整可能となる。これを利用して、Ｔｏｆｆ−ｄａ
ｔａ期間の画素電極の電圧レベルを細かく調整すること
が可能になる。
の構成は、図３５と図３６に示した第１３実施例と同じ
であるが、図４０に示すように、電源電圧は２５Ｖに変
更してある。ＤＡＴＡ１〜４の端子には５Ｖ〜２５Ｖま
での画像データに対応する信号が入力され、サンプリン
グホールド回路でサンプリングする。データバスライン
には前回のＲＥＳＥＴ信号によりＶｏｆｆ−ｄａｔａの
５Ｖが充電されており、ＥＮＡＢＬＥ信号によりサンプ
リングホールド回路のサンプリング容量１０ｐＦとデー
タバスラインの容量１０ｐＦの間で容量分割が生じ、サ
ンプリングされた５Ｖ〜２５Ｖの画像データに対応した
電圧は５Ｖ〜１５Ｖの電圧になる。走査バスラインはＥ
ＮＡＢＬＥ信号によりデータバスラインに画像データに
対応した電圧が書き込まれた後、ＲＥＳＥＴ信号が入る
前にＶｇｏｎからＶｇｏｆｆにし、データバスラインの
電圧を画素に保持する。Ｃｓバス電圧は画素に画像デー
タに対応した電圧を保持した後、０Ｖから５Ｖに変化す
るため画素に保持されていた電圧はＶｏｆｆ−ｄａｔａ
の５Ｖ以上まで上昇する。このため、Ｔｏｆｆ−ｄａｔ
ａ期間においては、画素のＴＦＴにＮチャンネル型を用
いて、画素電極よりもデータバスラインの電圧が低い電
圧になるため、データバスラインの電圧がソース電圧と
になり、画素のＴＦＴのゲート電圧とソース電圧の電圧
差が調整可能となる。これを利用して、Ｔｏｆｆ−ｄａ
ｔａ期間の画素電極の電圧レベルを細かく調整すること
が可能になる。
【００９４】図４１は第１５実施例の液晶パネルの画素
構成を示す図であり、図４２は第１５実施例の動作を説
明する図であり、図４３は第１５実施例の駆動波形を示
す図である。第１５実施例においては、図４１に示すよ
うに、隣接する走査バスラインを画素電極の補助容量の
対向電極とするＣｓオンゲートの構成で、ＴＦＴとして
Ｎチャンネル型を使用した場合には、Ｔｏｆｆ−ｄａｔ
ａ期間における隣接走査バスラインの電圧の直流成分
を、Ｔｏｎ−ｄａｔａ期間における走査バスラインの電
圧がＶｇｏｎからＶｇｏｆｆへ変化する直前の前記隣接
走査バスラインの直流電圧成分以上の高い電圧にする。
Ｔｏｎ−ｄａｔａ期間とＴｏｆｆ−ｄａｔａ期間におけ
る隣接走査バスライン電圧を調整し、Ｃｓ容量と画素電
極のその他の容量との容量分割を利用してＴｏｆｆ−ｄ
ａｔａ期間の画素電極の電圧レベルを細かく調整するこ
とが可能になる。Ｐチャンネル型を使用する場合には、
図４２の走査バスラインの極性が反転した状態にし、Ｔ
ｏｆｆ−ｄａｔａ期間における前記隣接走査バスライン
の電圧の直流成分を、Ｔｏｎ−ｄａｔａ期間における走
査バスラインの電圧がＶｇｏｎからＶｇｏｆｆへ変化す
る直前の隣接走査バスライン電圧以下の低い電圧にす
る。
構成を示す図であり、図４２は第１５実施例の動作を説
明する図であり、図４３は第１５実施例の駆動波形を示
す図である。第１５実施例においては、図４１に示すよ
うに、隣接する走査バスラインを画素電極の補助容量の
対向電極とするＣｓオンゲートの構成で、ＴＦＴとして
Ｎチャンネル型を使用した場合には、Ｔｏｆｆ−ｄａｔ
ａ期間における隣接走査バスラインの電圧の直流成分
を、Ｔｏｎ−ｄａｔａ期間における走査バスラインの電
圧がＶｇｏｎからＶｇｏｆｆへ変化する直前の前記隣接
走査バスラインの直流電圧成分以上の高い電圧にする。
Ｔｏｎ−ｄａｔａ期間とＴｏｆｆ−ｄａｔａ期間におけ
る隣接走査バスライン電圧を調整し、Ｃｓ容量と画素電
極のその他の容量との容量分割を利用してＴｏｆｆ−ｄ
ａｔａ期間の画素電極の電圧レベルを細かく調整するこ
とが可能になる。Ｐチャンネル型を使用する場合には、
図４２の走査バスラインの極性が反転した状態にし、Ｔ
ｏｆｆ−ｄａｔａ期間における前記隣接走査バスライン
の電圧の直流成分を、Ｔｏｎ−ｄａｔａ期間における走
査バスラインの電圧がＶｇｏｎからＶｇｏｆｆへ変化す
る直前の隣接走査バスライン電圧以下の低い電圧にす
る。
【００９５】第１５実施例においては、データドライバ
の構成は、図３５と図３６に示した第１３実施例と同じ
であるが、図４３に示すように、電源電圧は２５Ｖに変
更してある。ＤＡＴＡ１〜４の端子には５Ｖ〜２５Ｖま
での画像データに対応する信号が入力され、サンプリン
グホールド回路でサンプリングする。データバスライン
には前回のＲＥＳＥＴ信号によりＶｏｆｆ−ｄａｔａの
５Ｖが充電されており、ＥＮＡＢＬＥ信号によりサンプ
リングホールド回路のサンプリング容量１０ｐＦとデー
タバスラインの容量１０ｐＦの間で容量分割が生じ、サ
ンプリングされた５Ｖ〜２５Ｖの画像データに対応した
電圧は５Ｖ〜１５Ｖの電圧になる。走査バスラインはＥ
ＮＡＢＬＥ信号によりデータバスラインに画像データに
対応した電圧が書き込まれた後、ＲＥＳＥＴ信号が入る
前にＶｇｏｎからＶｇｏｆｆにし、データバスラインの
電圧を画素に保持する。走査バスのＶｇｏｆｆ電圧は画
素に画像データに対応した電圧を保持した後、−５Ｖか
ら０Ｖに変化するため画素に保持されていた電圧はＶｏ
ｆｆ−ｄａｔａの５Ｖ以上まで上昇する。このため、Ｔ
ｏｆｆ−ｄａｔａ期間においては、画素のＴＦＴにＮチ
ャンネル型を用いて、画素電極よりもデータバスライン
の電圧が低い電圧になるため、データバスラインの電圧
がソース電圧とになり、画素のＴＦＴのゲート電圧とソ
ース電圧の電圧差が調整可能となる。
の構成は、図３５と図３６に示した第１３実施例と同じ
であるが、図４３に示すように、電源電圧は２５Ｖに変
更してある。ＤＡＴＡ１〜４の端子には５Ｖ〜２５Ｖま
での画像データに対応する信号が入力され、サンプリン
グホールド回路でサンプリングする。データバスライン
には前回のＲＥＳＥＴ信号によりＶｏｆｆ−ｄａｔａの
５Ｖが充電されており、ＥＮＡＢＬＥ信号によりサンプ
リングホールド回路のサンプリング容量１０ｐＦとデー
タバスラインの容量１０ｐＦの間で容量分割が生じ、サ
ンプリングされた５Ｖ〜２５Ｖの画像データに対応した
電圧は５Ｖ〜１５Ｖの電圧になる。走査バスラインはＥ
ＮＡＢＬＥ信号によりデータバスラインに画像データに
対応した電圧が書き込まれた後、ＲＥＳＥＴ信号が入る
前にＶｇｏｎからＶｇｏｆｆにし、データバスラインの
電圧を画素に保持する。走査バスのＶｇｏｆｆ電圧は画
素に画像データに対応した電圧を保持した後、−５Ｖか
ら０Ｖに変化するため画素に保持されていた電圧はＶｏ
ｆｆ−ｄａｔａの５Ｖ以上まで上昇する。このため、Ｔ
ｏｆｆ−ｄａｔａ期間においては、画素のＴＦＴにＮチ
ャンネル型を用いて、画素電極よりもデータバスライン
の電圧が低い電圧になるため、データバスラインの電圧
がソース電圧とになり、画素のＴＦＴのゲート電圧とソ
ース電圧の電圧差が調整可能となる。
【００９６】図４４に、第１６実施例のデータドライバ
の構成を示す。図示したのは、ＩＣにより構成したＶＧ
Ａ対応のデータドライバを示している。データバスライ
ンと同じ数のサンプリングホールド回路を持つアナログ
ラッチ回路を２段持ち、１段目はＤＡＴＡ１〜４（Ｖｄ
ｍａｘ＝１５Ｖ，Ｖｄｍｉｎ＝５Ｖ）に順次入力される
画像データに対応したデータバスライン駆動電圧を順次
サンプリングホールドし、ＬＡＴＣＨ信号により１段目
に一走査ライン分のデータバスライン駆動電圧を移す。
２段目の出力バッファはＥＮＡＢＬＥ信号がディスエー
ブルの間は出力端子がハイインピーダンスになる。よっ
て、ＥＮＡＢＬＥ信号がディスエーブルの間、ＲＥＳＥ
Ｔ信号により各データバスラインの電圧をＶｏｆｆ−ｄ
ａｔａ（１０Ｖ）にした。ＥＮＡＢＬＥ信号で２段目の
バッファがイネーブルになる期間は１／２Ｈ以下の１０
μｓ程度であり、液晶パネルにはアモルファスシリコン
ＴＦＴを使用した。
の構成を示す。図示したのは、ＩＣにより構成したＶＧ
Ａ対応のデータドライバを示している。データバスライ
ンと同じ数のサンプリングホールド回路を持つアナログ
ラッチ回路を２段持ち、１段目はＤＡＴＡ１〜４（Ｖｄ
ｍａｘ＝１５Ｖ，Ｖｄｍｉｎ＝５Ｖ）に順次入力される
画像データに対応したデータバスライン駆動電圧を順次
サンプリングホールドし、ＬＡＴＣＨ信号により１段目
に一走査ライン分のデータバスライン駆動電圧を移す。
２段目の出力バッファはＥＮＡＢＬＥ信号がディスエー
ブルの間は出力端子がハイインピーダンスになる。よっ
て、ＥＮＡＢＬＥ信号がディスエーブルの間、ＲＥＳＥ
Ｔ信号により各データバスラインの電圧をＶｏｆｆ−ｄ
ａｔａ（１０Ｖ）にした。ＥＮＡＢＬＥ信号で２段目の
バッファがイネーブルになる期間は１／２Ｈ以下の１０
μｓ程度であり、液晶パネルにはアモルファスシリコン
ＴＦＴを使用した。
【００９７】上記の第１３及び１６実施例においても、
Ｖｏｆｆ−ｄａｔａを画素のＴＦＴのオフ電流が最小と
なるように調整して、時間平均的に画素ＴＦＴのオフ電
流を抑えるようにしてもよい。例えば、図５に示すＶＧ
−ＩＤ特性のＮチャンネル型ＴＦＴを画素のＴＦＴとし
て使用した場合には、Ｖｏｆｆ−ｄａｔａの電圧を走査
バスラインのＶｇｏｆｆ＝０Ｖにして、Ｔｏｆｆ−ｄａ
ｔａ期間に画素ＴＦＴにかかるバイアスを小さくし、オ
フ電流が低い動作点にすることで、時間平均的にオフ電
流を小さくする。当然画素ＴＦＴのオフ電流が低い動作
点のバイアスがＶＧ≠０Ｖの場合には、Ｖｏｆｆ−ｄａ
ｔａ又はＶｇｏｆｆを調整してオフ電流が低い動作点に
調整してもよい。
Ｖｏｆｆ−ｄａｔａを画素のＴＦＴのオフ電流が最小と
なるように調整して、時間平均的に画素ＴＦＴのオフ電
流を抑えるようにしてもよい。例えば、図５に示すＶＧ
−ＩＤ特性のＮチャンネル型ＴＦＴを画素のＴＦＴとし
て使用した場合には、Ｖｏｆｆ−ｄａｔａの電圧を走査
バスラインのＶｇｏｆｆ＝０Ｖにして、Ｔｏｆｆ−ｄａ
ｔａ期間に画素ＴＦＴにかかるバイアスを小さくし、オ
フ電流が低い動作点にすることで、時間平均的にオフ電
流を小さくする。当然画素ＴＦＴのオフ電流が低い動作
点のバイアスがＶＧ≠０Ｖの場合には、Ｖｏｆｆ−ｄａ
ｔａ又はＶｇｏｆｆを調整してオフ電流が低い動作点に
調整してもよい。
【００９８】
【発明の効果】以上説明したように、本発明の第１の態
様によれば、画素電極とデータバスラインとの間が容量
結合された構造であっても、クロストークを生じること
がなく、所望の輝度で正確に表示でき、しかも表示輝度
の高い優れた表示品質のＬＣＤを提供することができ
る。更に、点順次型データドライバが使用できるため、
コストの低減を図ることができる。
様によれば、画素電極とデータバスラインとの間が容量
結合された構造であっても、クロストークを生じること
がなく、所望の輝度で正確に表示でき、しかも表示輝度
の高い優れた表示品質のＬＣＤを提供することができ
る。更に、点順次型データドライバが使用できるため、
コストの低減を図ることができる。
【００９９】更に、本発明の第２の態様によれば、画素
ＴＦＴのオフ電流を低減でき、画素電圧の保持特性がよ
くなるため、表示品質の向上が図れる。また、データバ
スラインの時間平均電圧（実効電圧）の画像データに依
存する度合いが低減されるため、従来必要としたフレー
ムメモリや補正量演算回路等を必要とせずに、クロスト
ークのない表示が可能になる。
ＴＦＴのオフ電流を低減でき、画素電圧の保持特性がよ
くなるため、表示品質の向上が図れる。また、データバ
スラインの時間平均電圧（実効電圧）の画像データに依
存する度合いが低減されるため、従来必要としたフレー
ムメモリや補正量演算回路等を必要とせずに、クロスト
ークのない表示が可能になる。
【図１】本発明の第１の態様の原理説明図である。
【図２】本発明における補正原理の説明図である。
【図３】本発明の第２の態様の原理説明図（その１）で
ある。
ある。
【図４】本発明の第２の態様の原理説明図（その２）で
ある。
ある。
【図５】ＴＦＴの印加電圧に対する電流の特性を示す図
である。
である。
【図６】第１実施例のＬＣＤの構成を示す図である。
【図７】第１実施例における画素配置を示す図である。
【図８】第１実施例における動作を示す図である。
【図９】第１実施例における補正値演算方法の説明図で
ある。
ある。
【図１０】第１実施例における補正値演算部の構成を示
す図である。
す図である。
【図１１】第２実施例におけるデータ電圧波形を示す図
である。
である。
【図１２】第３実施例におけるデータ電圧波形を示す図
である。
である。
【図１３】第４実施例における補正値演算部の構成を示
す図である。
す図である。
【図１４】第４実施例における補正値演算部の動作を示
す図である。
す図である。
【図１５】第５実施例における補正値演算部の構成を示
す図である。
す図である。
【図１６】第５実施例における補正値演算部の動作を示
す図である。
す図である。
【図１７】第６実施例における補正値演算部の構成を示
す図である。
す図である。
【図１８】ポリシリコンを活性層としたＴＦＴ−ＬＣＤ
を示す図である。
を示す図である。
【図１９】第７実施例の画素構成を示す図である。
【図２０】第８実施例の画素構成を示す図である。
【図２１】第８実施例の画素構成の変形例を示す図であ
る。
る。
【図２２】第９実施例の画素構成を示す図である。
【図２３】点順次型データドライバの従来例を示す図で
ある。
ある。
【図２４】従来の点順次型データドライバの動作を示す
図である。
図である。
【図２５】第１０実施例のデータドライバと液晶パネル
の一部の構成を示す図である。
の一部の構成を示す図である。
【図２６】第１０実施例のデータドライバの動作を示す
図である。
図である。
【図２７】第１１実施例のデータドライバの構成を示す
図である。
図である。
【図２８】第１１実施例のデータドライバの動作を示す
図である。
図である。
【図２９】第１１実施例で使用する半クロックフリップ
フロップ回路を示す図である。
フロップ回路を示す図である。
【図３０】第１２実施例のデータドライバと液晶パネル
の一部の構成を示す図である。
の一部の構成を示す図である。
【図３１】第１２実施例のデータドライバの詳細な構成
を示す図である。
を示す図である。
【図３２】第１２実施例のデータドライバの詳細な構成
を示す図である。
を示す図である。
【図３３】第１２実施例のデータドライバの動作を示す
図である。
図である。
【図３４】第１２実施例の駆動波形を示す図である。
【図３５】第１３実施例のデータドライバの詳細な構成
を示す図である。
を示す図である。
【図３６】第１３実施例のデータドライバの詳細な構成
を示す図である。
を示す図である。
【図３７】第１３実施例の駆動波形を示す図である。
【図３８】第１４実施例の液晶パネル及び画素の構成を
示す図である。
示す図である。
【図３９】第１４実施例の動作を説明する図である。
【図４０】第１４実施例の駆動波形を示す図である。
【図４１】第１５実施例の液晶パネル及び画素の構成を
示す図である。
示す図である。
【図４２】第１５実施例の動作を説明する図である。
【図４３】第１５実施例の駆動波形を示す図である。
【図４４】第１６実施例のデータドライバの構成を示す
図である。
図である。
【図４５】アクティブマトリクス型ＬＣＤの基本構成を
示す図である。
示す図である。
【図４６】従来のＬＣＤの画素構成の上面図である。
【図４７】高画素開口率型ＬＣＤの動作を説明する図で
ある。
ある。
【図４８】クロストークの発生を説明するための各画素
のデータ電圧の例を示す図である。
のデータ電圧の例を示す図である。
【図４９】隣接する画素に書き込まれるデータ電圧によ
る影響を示す図である。
る影響を示す図である。
【図５０】表示パターンにおけるクロストークの影響を
示す図である。
示す図である。
【図５１】従来の高画素開口率型ＬＣＤの画素構成の上
面図である。
面図である。
【図５２】第１実施例における補正値算出方法の変形
例。
例。
【図５３】第１実施例における補正値算出部の変形例。
１…液晶パネル ２…データドライバ ３…走査ドライバ ４…制御部 １１…ＴＦＴ基板 １２…データバスライン １３…走査バスライン １４…ＴＦＴ １５…ソース（ポリシリコン） １６…ドレイン（ポリシリコン） １７…画素電極 ２２…補正値算出部 １０１…アクティブマトリクス型液晶表示装置 １０２…表示データ生成装置（ＰＣ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 敬三 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 糸数 昌史 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 中林 謙一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山本 彰 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 原口 宗広 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (47)
- 【請求項１】 平行に配置された複数のデータバスライ
ン（１２）と、該複数のデータバスライン（１２）に垂
直に配置された複数の走査バスライン（１３）と、前記
複数のデータバスライン（１２）と前記走査バスライン
（１３）の交点に対応して配置され、それぞれが、画素
電極（１７）と、該画素電極（１７）と対応する前記デ
ータバスライン（１２）の間に接続され、対応する前記
走査バスライン（１３）に印加される走査パルス信号に
よって導通状態が制御されるスイッチング手段（ＴＦ
Ｔ）とを有する複数の液晶画素とを有する液晶パネル
（１）と、 前記複数のデータバスライン（１２）のそれぞれに、各
液晶画素に書き込むデータ信号を印加するデータドライ
バ（２）と、 前記複数の走査バスライン（１３）に前記走査パルス信
号を順次印加する走査ドライバ（３）とを備えるアクテ
ィブマトリクス型液晶表示装置において、 前記データドライバ（２）は、前記走査パルス信号の印
加サイクルの１周期内に、基準レベルに対して反転した
正負両極性の信号を前記複数のデータバスライン（１
２）のそれぞれに印加することを特徴とするアクティブ
マトリクス型液晶表示装置。 - 【請求項２】 前記データドライバ（２）は、前記走査
パルス信号の印加の終了に同期して各液晶画素に書き込
むデータ信号を出力する請求項１に記載のアクティブマ
トリクス型液晶表示装置。 - 【請求項３】 前記走査パルス信号の印加サイクルの１
周期内においては、正負それぞれの極性のデータ信号の
実効電圧が一定となるように、正負それぞれの極性のデ
ータ信号の印加される期間と印加するデータ信号の振幅
が設定されている請求項１又は２に記載のアクティブマ
トリクス型液晶表示装置。 - 【請求項４】 前記走査パルス信号の印加サイクルの１
周期内においては、正負それぞれの極性のデータ信号が
印加される期間は等しく、正負それぞれのデータ信号の
振幅は等しくなるよう設定されている請求項３に記載の
アクティブマトリクス型液晶表示装置。 - 【請求項５】 前記走査パルス信号の印加サイクルの１
周期内においては、各液晶画素に書き込むデータ信号を
出力する書き込み期間を、該各液晶画素に書き込むデー
タ電圧の逆極性のデータ信号を出力する補正期間より長
くし、前記書き込み期間における実効電圧と前記補正期
間における実効電圧が等しく、極性が逆になるように設
定されている請求項３に記載のアクティブマトリクス型
液晶表示装置。 - 【請求項６】 前記データドライバ（２）は、前記走査
パルス信号の印加サイクル毎に、同一のデータバスライ
ンの各液晶画素に書き込むデータ信号を反転させる請求
項１から５のいずれか１項に記載のアクティブマトリク
ス型液晶表示装置。 - 【請求項７】 前記データドライバ（２）は、各液晶画
素と容量結合されているデータバスライン（１２）へ印
加される信号による変動分を補正したデータ信号を出力
する請求項１から６のいずれか１項に記載のアクティブ
マトリクス型液晶表示装置。 - 【請求項８】 前記データ信号の補正は、各液晶画素と
容量結合されているデータバスライン（１２）へ、当該
液晶画素の書き込みと同時に印加されるデータ電圧と結
合容量に基づいて算出された量である請求項７に記載の
アクティブマトリクス型液晶表示装置。 - 【請求項９】 各液晶画素と容量結合されているデータ
バスライン（１２）へ印加される信号による変動分の補
正演算は、一方のみにデータバスライン（１２）が存在
する一方の端の液晶画素に印加する表示データから順に
補正済表示データを算出し、算出した前の列の補正済表
示データを次の列の液晶画素に印加する表示データの補
正演算に使用する請求項７又は８に記載のアクティブマ
トリクス型液晶表示装置。 - 【請求項１０】 前記データドライバ（２）は、 前記水平同期信号が入力され、行・列極性制御信号と極
性制御信号を出力する極性制御手段（２４）と、 前記表示データと前記行・列極性制御信号が入力され、
極性付き表示データを出力する極性情報付加手段（２２
１）と、 前記ラッチ制御信号に同期して前記極性付き表示データ
をラッチして保持し、第ｎ列補正前表示データとして出
力する第ｎ列表示データ保持手段（２２２）と、 前記ラッチ制御信号に同期して第ｎ列補正済表示データ
をラッチして保持し、第ｎ−１列表示データとして出力
する第ｎ−１列表示データ保持手段（２２３）と、 前記第ｎ列補正前表示データと前記第ｎ−１列表示デー
タから第ｎ列表示データの補正値を算出して前記第ｎ列
補正前表示データに加算し、第ｎ列補正済表示データを
出力する補正値算出手段とを備える請求項９に記載のア
クティブマトリクス型液晶表示装置。 - 【請求項１１】 前記補正値算出手段は、 第ｎ列表示データ保持手段（２２２）が出力する前記第
ｎ列補正前表示データに補正値を加算した補正データを
出力する補正値加算手段（２２４）と、前記補正データ
を印加した時の変動分を算出して前記補正値加算手段
（２２４）に出力する第１減衰部（２２５）とで構成さ
れるループと、 前記第ｎ−１列表示データ保持手段（２２３）が出力す
る前記第ｎ−１列表示データによる第ｎ列での変動分を
算出する第２減衰手段（２２６）と、 前記ループでの演算を所定回数繰り返した後の前記補正
値加算手段（２２４）の出力と前記第２減衰手段（２２
６）の出力とを加算して第ｎ列補正済表示データを算出
する隣接表示データ加算手段（２２７）とを備える請求
項１０に記載のアクティブマトリクス型液晶表示装置。 - 【請求項１２】 前記補正値算出手段は、 前記第ｎ列表示データ保持手段（２２２）が出力する前
記第ｎ列補正前表示データを印加した時の変動分を算出
する第１乗算器（２７１）と、 前記第ｎ−１列表示データ保持手段（２２３）が出力す
る前記第ｎ−１列表示データによる第ｎ列での変動分を
算出する第２乗算器（２７２）と、 前記第１乗算器（２７１）と前記第２乗算器（２７２）
の出力を加算し最初の補正値を算出する第１加算器（２
７３）と、 該第１加算器（２７３）の出力と補正値を加算する第２
加算器（２７４）と、該第２加算器（２７４）の出力に
よる補正を行った時の変動分を算出する第３乗算器（２
７５）とで構成されるループと、 ループでの演算を所定回数繰り返した後の前記第２加算
器（２７４）の出力と前記第ｎ列表示データ保持手段
（２２２）の出力とを加算して第ｎ列補正済表示データ
を算出する第３加算器（２７６）とを備える請求項１０
に記載のアクティブマトリクス型液晶表示装置。 - 【請求項１３】 液晶画素と当該液晶画素に対応するデ
ータバスラインとの結合容量をα、当該液晶画素と容量
結合している前の列のデータバスラインとの結合容量を
βとすると、 前記補正値算出手段は、 前記第ｎ列表示データ保持手段（２２２）が出力する前
記第ｎ列補正前表示データに、αを乗ずる第１乗算器
（２３１）と、 前記第ｎ−１列表示データ保持手段（２２３）が出力す
る前記第ｎ−１列表示データに、βを乗ずる第２乗算器
（２３２）と、 前記第１乗算器（２３１）と前記第２乗算器（２３２）
の出力を加算する加算器（２３３）とを備える請求項１
０に記載のアクティブマトリクス型液晶表示装置。 - 【請求項１４】 前記補正値算出手段は、前記第ｎ列補
正前表示データと前記第ｎ−１列表示データの組に対し
てあらかじめ算出した補正値を、前記第ｎ列補正前表示
データと前記第ｎ−１列表示データを入力アドレスとし
て記憶したルックアップテーブルを備える請求項９に記
載のアクティブマトリクス型液晶表示装置。 - 【請求項１５】 前記補正においては、データ電圧と表
示輝度が比例するように、当該液晶表示装置のγ特性に
従った補正を行う請求項１４に記載のアクティブマトリ
クス型液晶表示装置。 - 【請求項１６】 前記一方のみにデータバスライン（１
２）が存在する一方の端の液晶画素を左端になるように
配置した請求項９から１４のいずれか１項に記載のアク
ティブマトリクス型液晶表示装置。 - 【請求項１７】 前記画素電極（１７）を、該画素電極
（１７）を挟むように設けられた２本のデータバスライ
ン（１２）のうち、少なくとも１本と重ね合わせて形成
した請求項１から１４のいずれか１項に記載のアクティ
ブマトリクス型液晶表示装置。 - 【請求項１８】 前記画素電極（１７）の少なくとも一
部を比較的低抵抗の薄膜で覆い、該薄膜の一端を隣接す
るデータバスライン（１２）の少なくとも１方に接続し
た請求項１から１７のいずれか１項に記載のアクティブ
マトリクス型液晶表示装置。 - 【請求項１９】 前記薄膜で覆われる画素電極の一部
は、前記走査バスライン（１３）に沿っている請求項１
８に記載のアクティブマトリクス型液晶表示装置。 - 【請求項２０】 前記データドライバ（２）は、表示デ
ータの取り込みタイミングを指示するアドレッシング手
段（４１）と、前記表示データを並行して入力する入力
バスと、前記アドレッシング手段（４１）が指示するタ
イミングで前記入力バスと前記データバスライン（１
２）を接続するスイッチング手段（４２）とを備え、前
記データバスライン（１２）を前記入力バスに順次選択
的に接続し、接続されるタイミングに合わせて表示デー
タを供給して書き込みを行う点順次型データドライバで
あり、 前記データバスライン（１２）は、データバスライン
（１２）への書き込みが終了して当該データバスライン
（１２）が前記入力バスから切り離される時点では、次
に表示データが書き込まれるデータバスラインは前記入
力バスに接続された状態である請求項１から１９のいず
れか１項に記載のアクティブマトリクス型液晶表示装
置。 - 【請求項２１】 前記入力バスは少なくとも２系統から
なり、前記データバスライン（１２）は、少なくとも１
本の隣接したデータバスラインで構成される組に分割さ
れ、前記入力バスの各系統はデータバスラインの組を構
成するデータバスラインの本数に等しい信号線を有する
請求項２０に記載のアクティブマトリクス型液晶表示装
置。 - 【請求項２２】 前記アドレッシング手段（４１）はシ
フトレジスタで構成され、当該シフトレジスタのシフト
パルスのパルス幅は複数のシフトサイクルである請求項
２０又は２１に記載のアクティブマトリクス型液晶表示
装置。 - 【請求項２３】 前記シフトレジスタの１段を半クロッ
ク同期型のフリップフロップで構成した請求項２２に記
載のアクティブマトリクス型液晶表示装置。 - 【請求項２４】 平行に配置された複数のデータバスラ
イン（１２）と、該複数のデータバスライン（１２）に
垂直に配置された複数の走査バスライン（１３）と、前
記複数のデータバスライン（１２）と前記走査バスライ
ン（１３）の交点に対応して配置され、それぞれが、画
素電極（１７）と、該画素電極（１７）と対応する前記
データバスライン（１２）の間に接続され、対応する前
記走査バスライン（１３）に印加される走査パルス信号
によって導通状態が制御されるスイッチング手段（ＴＦ
Ｔ）とを有する複数の液晶画素とを有する液晶パネル
（１）と、 前記複数のデータバスライン（１２）のそれぞれに、各
液晶画素に書き込むデータ信号を印加するデータドライ
バ（２）と、 前記複数の走査バスライン（１３）に前記走査パルス信
号を順次印加する走査ドライバ（３）と、 前記データドライバ（２）に表示データと水平同期信号
とラッチ制御信号を出力し、前記走査ドライバ（３）に
垂直同期信号を出力する表示制御手段とを備えるアクテ
ィブマトリクス型液晶表示装置において、 前記データドライバ（２）は、 前記水平同期信号が入力され、行・列極性制御信号と極
性制御信号を出力する極性制御手段（２４）と、 前記表示データと前記行・列極性制御信号が入力され、
極性付き表示データを出力する極性情報付加手段（２２
１）と、 前記ラッチ制御信号に同期して前記極性付き表示データ
をラッチして保持し、第ｎ列補正前表示データとして出
力する第ｎ列表示データ保持手段（２２２）と、 前記ラッチ制御信号に同期して第ｎ列補正済表示データ
をラッチして保持し、第ｎ−１列表示データとして出力
する第ｎ−１列表示データ保持手段（２２３）と、 前記第ｎ列補正前表示データと前記第ｎ−１列表示デー
タから第ｎ列表示データの補正値を算出して前記第ｎ列
補正前表示データに加算し、第ｎ列補正済表示データを
出力する補正値算出手段とを備えることを特徴とするア
クティブマトリクス型液晶表示装置。 - 【請求項２５】 前記補正値算出手段は、 第ｎ列表示データ保持手段（２２２）が出力する前記第
ｎ列補正前表示データに補正値を加算した補正データを
出力する補正値加算手段（２２４）と、前記補正データ
を印加した時の変動分を算出して前記補正値加算手段
（２２４）に出力する第１減衰部（２２５）とで構成さ
れるループと、 前記第ｎ−１列表示データ保持手段（２２３）が出力す
る前記第ｎ−１列表示データによる第ｎ列での変動分を
算出する第２減衰手段（２２６）と、 前記ループでの演算を所定回数繰り返した後の前記補正
値加算手段（２２４）の出力と前記第２減衰手段（２２
６）の出力とを加算して第ｎ列補正済表示データを算出
する隣接表示データ加算手段（２２７）とを備える請求
項２４に記載のアクティブマトリクス型液晶表示装置。 - 【請求項２６】 前記補正値算出手段は、 前記第ｎ列表示データ保持手段（２２２）が出力する前
記第ｎ列補正前表示データを印加した時の変動分を算出
する第１乗算器（２７１）と、 前記第ｎ−１列表示データ保持手段（２２３）が出力す
る前記第ｎ−１列表示データによる第ｎ列での変動分を
算出する第２乗算器（２７２）と、 前記第１乗算器（２７１）と前記第２乗算器（２７２）
の出力を加算し最初の補正値を算出する第１加算器（２
７３）と、 該第１加算器（２７３）の出力と補正値を加算する第２
加算器（２７４）と、該第２加算器（２７４）の出力に
よる補正を行った時の変動分を算出する第３乗算器（２
７５）とで構成されるループと、 ループでの演算を所定回数繰り返した後の前記第２加算
器（２７４）の出力と前記第ｎ列表示データ保持手段
（２２２）の出力とを加算して第ｎ列補正済表示データ
を算出する第３加算器（２７６）とを備える請求項２４
に記載のアクティブマトリクス型液晶表示装置。 - 【請求項２７】 液晶画素と当該液晶画素に対応するデ
ータバスラインとの結合容量をα、当該液晶画素と容量
結合している前の列のデータバスラインとの結合容量を
βとすると、 前記補正値算出手段は、 前記第ｎ列表示データ保持手段（２２２）が出力する前
記第ｎ列補正前表示データに、αを乗ずる第１乗算器
（２３１）と、 前記第ｎ−１列表示データ保持手段（２２３）が出力す
る前記第ｎ−１列表示データに、βを乗ずる第２乗算器
（２３２）と、 前記第１乗算器（２３１）と前記第２乗算器（２３２）
の出力を加算する加算器（２３３）とを備える請求項２
４に記載のアクティブマトリクス型液晶表示装置。 - 【請求項２８】 平行に配置された複数のデータバスラ
イン（１２）と、該複数のデータバスライン（１２）に
垂直に配置された複数の走査バスライン（１３）と、前
記複数のデータバスライン（１２）と前記走査バスライ
ン（１３）の交点に対応して配置され、それぞれが、画
素電極（１７）と、該画素電極（１７）と対応する前記
データバスライン（１２）の間に接続され、対応する前
記走査バスライン（１３）に印加される走査パルス信号
によって導通状態が制御されるスイッチング手段（ＴＦ
Ｔ）とを有する複数の液晶画素とを有する液晶パネル
（１）と、 前記複数のデータバスライン（１２）のそれぞれに、各
液晶画素に書き込むデータ電圧を印加するデータドライ
バ（２）と、 前記複数の走査バスライン（１３）に前記走査パルス信
号を順次印加する走査ドライバ（３）と、 前記データドライバ（２）に入力する表示データと制御
信号と、前記走査ドライバ（３）に入力する制御信号を
発生する表示制御手段とを備えるアクティブマトリクス
型液晶表示装置において、 １行分の前記液晶画素にデータ電圧を書き込むために、
前記データドライバ（２）が前記複数のデータバスライ
ン（１２）に前記データ電圧を印加する期間（Ｔｏｎ−
ｄａｔａ）は、前記走査パルス信号が印加される周期で
ある１水平同期期間より短く、該データ電圧を印加する
期間以外の期間（Ｔｏｆｆ−ｄａｔａ）には所定の電圧
（Ｖｏｆｆ−ｄａｔａ）が前記複数のデータバスライン
（１２）に印加されることを特徴とするアクティブマト
リクス型液晶表示装置。 - 【請求項２９】 前記データ信号を印加する期間以外の
期間（Ｔｏｆｆ−ｄａｔａ）に印加される所定の電圧
（Ｖｏｆｆ−ｄａｔａ）はある一定の周期において、そ
の直流成分が一定である請求項２８に記載のアクティブ
マトリクス型液晶表示装置。 - 【請求項３０】 前記データ信号を印加する期間（Ｔｏ
ｎ−ｄａｔａ）は、前記１水平同期期間の半分以下であ
る請求項２８又は２９に記載のアクティブマトリクス型
液晶表示装置。 - 【請求項３１】 前記データ信号を印加する期間以外の
期間（Ｔｏｆｆ−ｄａｔａ）には所定の電圧（Ｖｏｆｆ
−ｄａｔａ）の直流成分は、前記データ電圧の最大値
（Ｖｄｍａｘ）と最小値（Ｖｄｍｉｎ）の平均値（（Ｖ
ｄｍａｘ＋Ｖｄｍｉｎ）／２）と略等しい請求項２８か
ら３０のいずれか１項に記載のアクティブマトリクス型
液晶表示装置。 - 【請求項３２】 前記スイッチング手段（ＴＦＴ）はＮ
チャンネル型ＴＦＴであり、前記データ信号を印加する
期間以外に印加される所定の電圧（Ｖｏｆｆ−ｄａｔ
ａ）は、前記データ信号の最小値以下である請求項２８
から３１のいずれか１項に記載のアクティブマトリクス
型液晶表示装置。 - 【請求項３３】 前記スイッチング手段（ＴＦＴ）はＰ
チャンネル型ＴＦＴであり、前記データ信号を印加する
期間以外に印加される所定の電圧（Ｖｏｆｆ−ｄａｔ
ａ）は、前記データ信号の最大値以上である請求項２８
から３１のいずれか１項に記載のアクティブマトリクス
型液晶表示装置。 - 【請求項３４】 絶縁膜を挟んで前記画素電極（１７）
に重なるように補助バス（Ｃｓバス）を設け、該画素電
極（１７）を一方の電極とし、前記補助バス（Ｃｓバ
ス）をもう一方の電極とする補助容量を有し、 前記スイッチング手段（ＴＦＴ）はＮチャンネル型ＴＦ
Ｔであり、前記データ信号を印加する期間以外の期間
（Ｔｏｆｆ−ｄａｔａ）に前記補助バス（Ｃｓバス）に
印加される電圧は、前記データ信号を印加する期間（Ｔ
ｏｎ−ｄａｔａ）に前記補助バス（Ｃｓバス）に印加さ
れる電圧より高い請求項２８から３３のいずれか１項に
記載のアクティブマトリクス型液晶表示装置。 - 【請求項３５】 絶縁膜を挟んで前記画素電極（１７）
に重なるように補助バス（Ｃｓバス）を設け、該画素電
極（１７）を一方の電極とし、前記補助バス（Ｃｓバ
ス）をもう一方の電極とする補助容量を有し、 前記スイッチング手段（ＴＦＴ）はＰチャンネル型ＴＦ
Ｔであり、前記データ信号を印加する期間以外の期間
（Ｔｏｆｆ−ｄａｔａ）に前記補助バス（Ｃｓバス）に
印加される電圧は、前記データ信号を印加する期間（Ｔ
ｏｎ−ｄａｔａ）に前記補助バス（Ｃｓバス）に印加さ
れる電圧より低い請求項２８から３３のいずれか１項に
記載のアクティブマトリクス型液晶表示装置。 - 【請求項３６】 前記画素電極（１７）を当該画素電極
（１７）に隣接する前記走査バスライン（１３）と絶縁
膜を挟んで重なるように形成し、該画素電極（１７）を
一方の電極とし、隣接する走査バスライン（１３）をも
う一方の電極とする補助容量を有し、 前記スイッチング手段（ＴＦＴ）はＮチャンネル型ＴＦ
Ｔであり、前記走査バスライン（１３）に印加される電
圧は、走査パルスが印加される走査バスラインを除い
て、前記データ信号を印加する期間以外の期間（Ｔｏｆ
ｆ−ｄａｔａ）の方が、前記データ信号を印加する期間
（Ｔｏｎ−ｄａｔａ）より高い請求項２８から３３のい
ずれか１項に記載のアクティブマトリクス型液晶表示装
置。 - 【請求項３７】 前記画素電極（１７）を当該画素電極
（１７）に隣接する前記走査バスライン（１３）と絶縁
膜を挟んで重なるように形成し、該画素電極（１７）を
一方の電極とし、隣接する走査バスライン（１３）をも
う一方の電極とする補助容量を有し、 前記スイッチング手段（ＴＦＴ）はＰチャンネル型ＴＦ
Ｔであり、前記走査バスライン（１３）に印加される電
圧は、走査パルスが印加される走査バスラインを除い
て、前記データ信号を印加する期間以外の期間（Ｔｏｆ
ｆ−ｄａｔａ）の方が、前記データ信号を印加する期間
（Ｔｏｎ−ｄａｔａ）より低い請求項２８から３３のい
ずれか１項に記載のアクティブマトリクス型液晶表示装
置。 - 【請求項３８】 前記データ信号を印加する期間以外の
期間（Ｔｏｆｆ−ｄａｔａ）にデータバスラインに印加
される所定の電圧（Ｖｏｆｆ−ｄａｔａ）を調整するＶ
ｏｆｆ−ｄａｔａ調整手段を有する請求項２８から３７
のいずれか１項に記載のアクティブマトリクス型液晶表
示装置。 - 【請求項３９】 前記データドライバ（２）は、前記複
数の液晶画素が形成されるのと同一基板上に、 一行分の前記データ信号を保持する少なくとも前記デー
タバスライン（１２）と同数のサンプリングホールド回
路と、 該サンプリングホールド回路を構成するスイッチの制御
信号を発生する制御回路と、 前記データバスライン（１２）を前記サンプリングホー
ルド回路の出力端子に接続するか前記データ信号を印加
する期間以外の期間（Ｔｏｆｆ−ｄａｔａ）にデータバ
スラインに印加される所定の電圧（Ｖｏｆｆ−ｄａｔ
ａ）を供給するＶｏｆｆ−ｄａｔａ供給手段に接続する
かを切り換えるスイッチとを備える請求項２８から３７
のいずれか１項に記載のアクティブマトリクス型液晶表
示装置。 - 【請求項４０】 平行に配置された複数のデータバスラ
イン（１２）と、該複数のデータバスライン（１２）に
垂直に配置された複数の走査バスライン（１３）と、前
記複数のデータバスライン（１２）と前記走査バスライ
ン（１３）の交点に対応して配置され、それぞれが、画
素電極（１７）と、該画素電極（１７）と対応する前記
データバスライン（１２）の間に接続され、対応する前
記走査バスライン（１３）に印加される走査パルス信号
によって導通状態が制御されるスイッチング手段（ＴＦ
Ｔ）とを有する複数の液晶画素とを有する液晶パネル
（１）と、 前記複数のデータバスライン（１２）のそれぞれに、各
液晶画素に書き込むデータ信号を印加するデータドライ
バ（２）と、 前記複数の走査バスライン（１３）に前記走査パルス信
号を順次印加する走査ドライバ（３）とを備えるアクテ
ィブマトリクス型液晶表示装置の駆動方法であって、 前記走査パルス信号の印加サイクルの１周期内に、基準
レベルに対して反転した正負両極性の信号を前記複数の
データバスライン（１２）のそれぞれに印加することを
特徴とするアクティブマトリクス型液晶表示装置の駆動
方法。 - 【請求項４１】 前記データバスライン（１２）に印加
されるデータ信号は、各液晶画素と容量結合されている
データバスライン（１２）及び走査バスライン（１３）
へ印加される信号による変動分の少なくとも一方を補正
した信号である請求項４０に記載のアクティブマトリク
ス型液晶表示装置の駆動方法。 - 【請求項４２】 前記データ信号の補正量は、各液晶画
素と容量結合されているデータバスライン（１２）へ、
当該液晶画素の書き込みと同時に印加されるデータ電圧
と結合容量に基づいて算出さる請求項４１に記載のアク
ティブマトリクス型液晶表示装置の駆動方法。 - 【請求項４３】 各液晶画素と容量結合されているデー
タバスライン（１２）へ印加される信号による変動分の
補正演算は、一方のみにデータバスライン（１２）が存
在する一方の端の液晶画素に印加する表示データから順
に補正済表示データを算出し、算出した前の列の補正済
表示データを次の列の液晶画素に印加する表示データの
補正演算に使用する請求項４１又は４２に記載のアクテ
ィブマトリクス型液晶表示装置の駆動方法。 - 【請求項４４】 前記データドライバ（２）は、表示デ
ータの取り込みタイミングを指示するアドレッシング手
段（４１）と、前記表示データを並行して入力する入力
バスと、前記アドレッシング手段（４１）が指示するタ
イミングで前記入力バスと前記データバスライン（１
２）を接続するスイッチング手段（４２）とを備え、前
記データバスライン（１２）を前記入力バスに順次選択
的に接続し、接続されるタイミングに合わせて表示デー
タを供給して書き込みを行う点順次型データドライバで
あり、 前記データバスライン（１２）への書き込みが終了して
当該データバスライン（１２）が前記入力バスから切り
離される前に、次に表示データが書き込まれるデータバ
スラインを前記入力バスに接続する請求項４０に記載の
アクティブマトリクス型液晶表示装置の駆動方法。 - 【請求項４５】 平行に配置された複数のデータバスラ
イン（１２）と、該複数のデータバスライン（１２）に
垂直に配置された複数の走査バスライン（１３）と、前
記複数のデータバスライン（１２）と前記走査バスライ
ン（１３）の交点に対応して配置され、それぞれが、画
素電極（１７）と、該画素電極（１７）と対応する前記
データバスライン（１２）の間に接続され、対応する前
記走査バスライン（１３）に印加される走査パルス信号
によって導通状態が制御されるスイッチング手段（ＴＦ
Ｔ）とを有する複数の液晶画素とを有する液晶パネル
（１）と、 前記複数のデータバスライン（１２）のそれぞれに、各
液晶画素に書き込むデータ電圧を印加するデータドライ
バ（２）と、 前記複数の走査バスライン（１３）に前記走査パルス信
号を順次印加する走査ドライバ（３）と、 前記データドライバ（２）に表示データと水平同期信号
とラッチ制御信号を出力し、前記走査ドライバ（３）に
垂直同期信号を出力する表示制御手段とを備えるアクテ
ィブマトリクス型液晶表示装置の駆動方法であって、 １行分の前記液晶画素にデータ電圧を書き込むために、
前記データドライバ（２）が前記複数のデータバスライ
ン（１２）に前記データ電圧を印加する期間（Ｔｏｎ−
ｄａｔａ）は、前記走査パルス信号が印加される周期で
ある１水平同期期間より短く、該データ電圧を印加する
期間以外の期間（Ｔｏｆｆ−ｄａｔａ）には所定の電圧
（Ｖｏｆｆ−ｄａｔａ）が前記複数のデータバスライン
（１２）に印加されることを特徴とするアクティブマト
リクス型液晶表示装置の駆動方法。 - 【請求項４６】 前記スイッチング手段（ＴＦＴ）はＮ
チャンネル型ＴＦＴであり、前記データ信号を印加する
期間以外に印加される所定の電圧（Ｖｏｆｆ−ｄａｔ
ａ）は、前記データ信号の最小値以下である請求項４５
に記載のアクティブマトリクス型液晶表示装置の駆動方
法。 - 【請求項４７】 前記スイッチング手段（ＴＦＴ）はＰ
チャンネル型ＴＦＴであり、前記データ信号を印加する
期間以外に印加される所定の電圧（Ｖｏｆｆ−ｄａｔ
ａ）は、前記データ信号の最大値以上である請求項４５
に記載のアクティブマトリクス型液晶表示装置の駆動方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23977395A JP3734537B2 (ja) | 1995-09-19 | 1995-09-19 | アクティブマトリクス型液晶表示装置及びその駆動方法 |
| US08/647,685 US6040814A (en) | 1995-09-19 | 1996-05-13 | Active-matrix liquid crystal display and method of driving same |
| TW085106038A TW315453B (ja) | 1995-09-19 | 1996-05-22 | |
| KR1019960020673A KR100240130B1 (ko) | 1995-09-19 | 1996-06-10 | 액티브매트릭스형 액정표시장치 및 그 구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23977395A JP3734537B2 (ja) | 1995-09-19 | 1995-09-19 | アクティブマトリクス型液晶表示装置及びその駆動方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005185494A Division JP2005301309A (ja) | 2005-06-24 | 2005-06-24 | アクティブマトリクス型液晶表示装置 |
| JP2005185501A Division JP3868983B2 (ja) | 2005-06-24 | 2005-06-24 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0981089A true JPH0981089A (ja) | 1997-03-28 |
| JP3734537B2 JP3734537B2 (ja) | 2006-01-11 |
Family
ID=17049694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23977395A Expired - Fee Related JP3734537B2 (ja) | 1995-09-19 | 1995-09-19 | アクティブマトリクス型液晶表示装置及びその駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6040814A (ja) |
| JP (1) | JP3734537B2 (ja) |
| KR (1) | KR100240130B1 (ja) |
| TW (1) | TW315453B (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0911796A1 (en) * | 1997-10-24 | 1999-04-28 | Canon Kabushiki Kaisha | Matrix substrate, liquid crystal display device and projection type liquid crystal display apparatus employing the same with reduced field-through effect between subsequent scan lines |
| WO2001024154A1 (en) * | 1999-09-30 | 2001-04-05 | Koninklijke Philips Electronics N.V. | Liquid crystal display device with driving voltage correction for reducing negative effects caused by capacitive coupling between adjacent pixel electrodes |
| JP2003504652A (ja) * | 1999-07-02 | 2003-02-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス液晶表示装置 |
| JP2005196133A (ja) * | 2003-12-08 | 2005-07-21 | Renesas Technology Corp | 表示用駆動回路 |
| WO2005076256A1 (ja) * | 2004-02-10 | 2005-08-18 | Seiko Epson Corporation | 電気光学装置、電気光学装置の駆動方法、駆動回路および電子機器 |
| JP2005352437A (ja) * | 2004-05-12 | 2005-12-22 | Sharp Corp | 液晶表示装置、カラーマネージメント回路、及び表示制御方法 |
| JP2006243519A (ja) * | 2005-03-04 | 2006-09-14 | Sharp Corp | 表示装置およびその駆動方法 |
| JP2007501949A (ja) * | 2003-07-30 | 2007-02-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧供給装置 |
| JP2007279156A (ja) * | 2006-04-03 | 2007-10-25 | Renesas Technology Corp | 表示装置用駆動装置およびその駆動方法 |
| JP2008514976A (ja) * | 2004-09-24 | 2008-05-08 | ティーピーオー、ホンコン、ホールディング、リミテッド | アクティブマトリクス型液晶表示装置およびその駆動方法 |
| US7522127B2 (en) | 2003-12-17 | 2009-04-21 | Sharp Kabushiki Kaisha | Driving method for driving a display device including display pixels, each of which includes a switching element and a pixel electrode, display device, and medium |
| US7932878B2 (en) | 2006-06-30 | 2011-04-26 | Canon Kabushiki Kaisha | Active matrix-type display apparatus and information processing apparatus using the same |
| JP2016138956A (ja) * | 2015-01-27 | 2016-08-04 | セイコーエプソン株式会社 | ドライバー、電気光学装置及び電子機器 |
| JP2016138957A (ja) * | 2015-01-27 | 2016-08-04 | セイコーエプソン株式会社 | ドライバー、電気光学装置及び電子機器 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100266212B1 (ko) * | 1997-05-17 | 2000-09-15 | 구본준; 론 위라하디락사 | 잔상제거기능을가지는액정표시장치 |
| JPH11143379A (ja) * | 1997-09-03 | 1999-05-28 | Semiconductor Energy Lab Co Ltd | 半導体表示装置補正システムおよび半導体表示装置の補正方法 |
| KR100430100B1 (ko) * | 1999-03-06 | 2004-05-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동방법 |
| KR100313245B1 (ko) * | 1999-08-25 | 2001-11-07 | 구본준, 론 위라하디락사 | 리페어 기능을 갖는 액정표시소자 |
| JP3925016B2 (ja) * | 1999-11-19 | 2007-06-06 | セイコーエプソン株式会社 | 表示装置の駆動方法、その駆動回路、表示装置、および、電子機器 |
| JP3829597B2 (ja) * | 2000-07-21 | 2006-10-04 | セイコーエプソン株式会社 | 表示装置の駆動方法、駆動回路、表示装置および電子機器 |
| KR100724745B1 (ko) * | 2000-09-30 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 검사방법 |
| AU2002210928A1 (en) * | 2000-10-25 | 2002-05-06 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display drive method and liquid crystal display |
| JP3473600B2 (ja) * | 2000-12-01 | 2003-12-08 | セイコーエプソン株式会社 | 液晶表示装置、画像データ補正回路、画像データ補正方法および電子機器 |
| GB0105147D0 (en) * | 2001-03-02 | 2001-04-18 | Koninkl Philips Electronics Nv | Active matrix display device |
| KR100806901B1 (ko) * | 2001-09-03 | 2008-02-22 | 삼성전자주식회사 | 광시야각 모드용 액정 표시 장치와 이의 구동 방법 |
| KR100777705B1 (ko) * | 2001-09-07 | 2007-11-21 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| JP4271414B2 (ja) * | 2001-09-25 | 2009-06-03 | シャープ株式会社 | 画像表示装置および表示駆動方法 |
| JP4117134B2 (ja) * | 2002-02-01 | 2008-07-16 | シャープ株式会社 | 液晶表示装置 |
| JP3686869B2 (ja) * | 2002-02-06 | 2005-08-24 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置及びその信号補正回路 |
| KR100917323B1 (ko) * | 2002-10-30 | 2009-09-11 | 엘지디스플레이 주식회사 | 강유전성 액정표시장치와 그 구동방법 |
| KR100487808B1 (ko) * | 2002-12-10 | 2005-05-06 | 엘지.필립스 엘시디 주식회사 | 그라인딩 공정 전의 액정표시패널 및 액정표시패널의 제조 방법 |
| JP4487024B2 (ja) * | 2002-12-10 | 2010-06-23 | 株式会社日立製作所 | 液晶表示装置の駆動方法および液晶表示装置 |
| US6870895B2 (en) * | 2002-12-19 | 2005-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and driving method thereof |
| JP4074207B2 (ja) * | 2003-03-10 | 2008-04-09 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP3701661B2 (ja) * | 2003-12-05 | 2005-10-05 | シャープ株式会社 | 表示パネルおよび表示装置 |
| JP2005234218A (ja) * | 2004-02-19 | 2005-09-02 | Koninkl Philips Electronics Nv | 電圧供給装置及び画像表示装置 |
| US7471275B2 (en) * | 2005-05-20 | 2008-12-30 | Chunghwa Picture Tubes, Ltd. | Liquid crystal display device and driving method of the same |
| TWI301604B (en) * | 2005-05-24 | 2008-10-01 | Au Optronics Corp | Method for driving an active display |
| US20070001964A1 (en) * | 2005-06-30 | 2007-01-04 | Lg.Philips Lcd Co., Ltd. | Display device and method of driving the same |
| KR101165844B1 (ko) * | 2005-06-30 | 2012-07-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
| TW200820164A (en) * | 2006-10-16 | 2008-05-01 | Au Optronics Corp | Display driving method |
| JP4367506B2 (ja) * | 2007-03-07 | 2009-11-18 | エプソンイメージングデバイス株式会社 | 電気光学装置の駆動方法、電気光学装置、及び電子機器 |
| TWI366167B (en) | 2007-04-27 | 2012-06-11 | Novatek Microelectronics Corp | Display device and related driving method using a low capacity row buffer memory |
| KR101385469B1 (ko) * | 2007-06-13 | 2014-04-16 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 구동방법 |
| FR2919949B1 (fr) * | 2007-08-07 | 2010-09-17 | Thales Sa | Procede integre de detection d'un defaut d'image dans un ecran a cristal liquide |
| JP4466710B2 (ja) * | 2007-10-04 | 2010-05-26 | エプソンイメージングデバイス株式会社 | 電気光学装置および電子機器 |
| TWI377553B (en) * | 2008-03-18 | 2012-11-21 | Chimei Innolux Corp | Liquid crystal display and driving method thereof |
| KR101773576B1 (ko) * | 2010-10-22 | 2017-09-13 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
| KR101859219B1 (ko) | 2011-07-25 | 2018-05-18 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| EP2860879B1 (en) * | 2012-05-25 | 2019-08-14 | Slim HMI Technology | Non-display signal coding method |
| CN108648682A (zh) * | 2018-06-29 | 2018-10-12 | 厦门天马微电子有限公司 | 一种像素补偿方法及装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4571585A (en) * | 1983-03-17 | 1986-02-18 | General Electric Company | Matrix addressing of cholesteric liquid crystal display |
| JPH0668672B2 (ja) * | 1984-09-12 | 1994-08-31 | ソニー株式会社 | 液晶デイスプレイ装置 |
| JPH0685108B2 (ja) * | 1985-08-29 | 1994-10-26 | キヤノン株式会社 | マトリクス表示パネル |
| EP0456453B1 (en) * | 1990-05-07 | 1995-09-06 | Fujitsu Limited | High quality active matrix-type display device |
| US5561441A (en) * | 1993-04-08 | 1996-10-01 | Citizen Watch Co., Ltd. | Liquid crystal display device |
| JPH07129127A (ja) * | 1993-11-05 | 1995-05-19 | Internatl Business Mach Corp <Ibm> | 液晶表示装置の駆動方法及び装置 |
| KR0147590B1 (ko) * | 1994-06-03 | 1998-12-01 | 윤종용 | 매트릭스형 액정표시소자 구동 장치 및 방법 |
| JP3164489B2 (ja) * | 1994-06-15 | 2001-05-08 | シャープ株式会社 | 液晶表示パネル |
| JP2643100B2 (ja) * | 1994-12-26 | 1997-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置の駆動方法及び装置 |
| JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
-
1995
- 1995-09-19 JP JP23977395A patent/JP3734537B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-13 US US08/647,685 patent/US6040814A/en not_active Expired - Lifetime
- 1996-05-22 TW TW085106038A patent/TW315453B/zh not_active IP Right Cessation
- 1996-06-10 KR KR1019960020673A patent/KR100240130B1/ko not_active IP Right Cessation
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0911796A1 (en) * | 1997-10-24 | 1999-04-28 | Canon Kabushiki Kaisha | Matrix substrate, liquid crystal display device and projection type liquid crystal display apparatus employing the same with reduced field-through effect between subsequent scan lines |
| JP2003504652A (ja) * | 1999-07-02 | 2003-02-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス液晶表示装置 |
| WO2001024154A1 (en) * | 1999-09-30 | 2001-04-05 | Koninklijke Philips Electronics N.V. | Liquid crystal display device with driving voltage correction for reducing negative effects caused by capacitive coupling between adjacent pixel electrodes |
| US8026888B2 (en) | 2003-07-30 | 2011-09-27 | Tpo Hong Kong Holding Limited | Voltage supplying device |
| JP2007501949A (ja) * | 2003-07-30 | 2007-02-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧供給装置 |
| JP2005196133A (ja) * | 2003-12-08 | 2005-07-21 | Renesas Technology Corp | 表示用駆動回路 |
| US7522127B2 (en) | 2003-12-17 | 2009-04-21 | Sharp Kabushiki Kaisha | Driving method for driving a display device including display pixels, each of which includes a switching element and a pixel electrode, display device, and medium |
| WO2005076256A1 (ja) * | 2004-02-10 | 2005-08-18 | Seiko Epson Corporation | 電気光学装置、電気光学装置の駆動方法、駆動回路および電子機器 |
| JP2005352437A (ja) * | 2004-05-12 | 2005-12-22 | Sharp Corp | 液晶表示装置、カラーマネージメント回路、及び表示制御方法 |
| JP2008514976A (ja) * | 2004-09-24 | 2008-05-08 | ティーピーオー、ホンコン、ホールディング、リミテッド | アクティブマトリクス型液晶表示装置およびその駆動方法 |
| JP2006243519A (ja) * | 2005-03-04 | 2006-09-14 | Sharp Corp | 表示装置およびその駆動方法 |
| JP2007279156A (ja) * | 2006-04-03 | 2007-10-25 | Renesas Technology Corp | 表示装置用駆動装置およびその駆動方法 |
| US7932878B2 (en) | 2006-06-30 | 2011-04-26 | Canon Kabushiki Kaisha | Active matrix-type display apparatus and information processing apparatus using the same |
| JP2016138956A (ja) * | 2015-01-27 | 2016-08-04 | セイコーエプソン株式会社 | ドライバー、電気光学装置及び電子機器 |
| JP2016138957A (ja) * | 2015-01-27 | 2016-08-04 | セイコーエプソン株式会社 | ドライバー、電気光学装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6040814A (en) | 2000-03-21 |
| KR970016672A (ko) | 1997-04-28 |
| TW315453B (ja) | 1997-09-11 |
| KR100240130B1 (ko) | 2000-01-15 |
| JP3734537B2 (ja) | 2006-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3734537B2 (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| US7924255B2 (en) | Gate driving method and circuit for liquid crystal display | |
| US9910329B2 (en) | Liquid crystal display device for cancelling out ripples generated the common electrode | |
| JP3333138B2 (ja) | 液晶表示装置の駆動方法 | |
| US8232946B2 (en) | Liquid crystal display and driving method thereof | |
| US20100315322A1 (en) | Liquid crystal display and driving method thereof | |
| WO2010087051A1 (ja) | 表示装置および表示装置の駆動方法 | |
| JP2002149127A (ja) | 液晶表示装置及びその駆動制御方法 | |
| JPWO2008038727A1 (ja) | 表示装置 | |
| US8115716B2 (en) | Liquid crystal display device and its drive method | |
| KR100389027B1 (ko) | 액정표시장치 및 그 구동방법 | |
| GB2436887A (en) | Liquid crystal display and driving method thereof | |
| KR102143221B1 (ko) | 표시장치 | |
| KR100496543B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR100481217B1 (ko) | 액정표시소자의 구동방법 및 장치 | |
| KR101773193B1 (ko) | 액티브 매트릭스 표시장치 | |
| JP2011017816A (ja) | データ線駆動回路および表示装置 | |
| JP3868983B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20060067291A (ko) | 표시 장치 | |
| CN113870806A (zh) | 用于双闸极显示器的补偿***和方法 | |
| WO2012111551A1 (ja) | 表示装置 | |
| JP2005301309A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20170105682A (ko) | 저속 구동이 가능한 표시장치 | |
| KR101232583B1 (ko) | 액정표시소자 및 그의 구동 방법 | |
| KR20040058580A (ko) | 액정 표시 장치 및 그 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |