JP2016138956A - ドライバー、電気光学装置及び電子機器 - Google Patents

Abstract

【課題】データ線の間のカップリング容量によるデータ電圧の誤差を抑制できるドライバー、電気光学装置及び電子機器等を提供すること。【解決手段】ドライバー１００は、電気光学パネル２００の第１〜第ｋのデータ線ＤＬ１〜ＤＬｋを駆動する第１〜第ｋのデータ線駆動回路ＤＤ１〜ＤＤｋを有する駆動回路１４０と、表示データＧＤ［１０：１］の補正処理を行って、補正処理後の表示データを駆動回路１４０に供給する補正回路４２と、を含む。そして、補正回路４２は、第ｉのデータ線ＤＬｉと第ｉのデータ線ＤＬｉの隣のデータ線ＤＬｉ−１、ＤＬｉ＋１との間のカップリング容量に基づく補正係数で補正処理した表示データを第ｉのデータ線駆動回路ＤＤｉに供給する。【選択図】 図１

Description

本発明は、ドライバー、電気光学装置及び電子機器等に関する。

プロジェクターや情報処理装置、携帯型情報端末等の種々の電子機器において表示装置（例えば液晶表示装置）が用いられている。このような表示装置では高精細化が進んでおり、それに伴ってドライバーが１つの画素を駆動する時間が短くなっている。例えば、電気光学パネル（例えば液晶表示パネル）を駆動する手法として相展開駆動がある。この駆動手法では、例えば１回に８本のソース線を駆動し、それを１６０回繰り返して１２８０本のソース線を駆動する。ＷＸＧＡ（１２８０×７６８画素）のパネルを駆動する場合、上記１６０回の駆動（即ち水平走査線１本の駆動）を７６８回繰り返すことになる。リフレッシュレートを６０Ｈｚとすると、単純計算で１画素あたりの駆動時間は約１３５ナノ秒である。実際には、画素を駆動しない期間（例えばブランキング期間等）があるため、１画素あたりの駆動時間は約７０ナノ秒程度と更に短くなる。

特開２０００−３４１１２５号公報 特開２００１−１５６６４１号公報 特開２００８−１４５９９３号公報 特開２００８−８３７２７号公報 特開２００６−２４３１７６号公報 特開２００５−２４２２１５号公報

上記のような画素の駆動時間の短縮にともなって、アンプ回路によって時間内にデータ電圧の書き込みを終えることが困難になりつつある。このような課題を解決する駆動手法として、データ線に供給する電荷量を制御することで電気光学パネルを駆動する手法（例えば、キャパシターの電荷再分配を用いる手法）が考えられる。この手法では、アンプ回路で駆動する場合と異なり、データ電圧に対応する所定の電荷量が供給されるため、電荷の分配を変化させる要因があると所望のデータ電圧に対して誤差が生じる。

具体的には、電気光学パネルには複数のデータ線が設けられており、そのデータ線の間にはカップリング容量（寄生容量）が存在している。あるデータ線に着目すると、その隣のデータ線がカップリング容量を介して接続されていることになり、そのカップリング容量を含めて電荷の分配が行われることになる。仮に、その隣のデータ線の電位が一定であればいつも同じ電荷の分配が行われる。しかしながら、データ線の電位は画素の駆動により変化するので、その電位の変化によって着目データ線における電荷の分配が変化し、それに応じて所望のデータ電圧から誤差が生じてしまうという課題がある。

なお電荷再分配を用いた技術として、特許文献１、２にはキャパシターの電荷再分配によりＤ／Ａ変換を行う技術が開示されている。また特許文献３〜６には、ボルテージフォロアやキャパシターを用いて電気光学パネルを駆動する技術が開示されている。

本発明の幾つかの態様によれば、データ線の間のカップリング容量によるデータ電圧の誤差を抑制できるドライバー、電気光学装置及び電子機器等を提供できる。

本発明の一態様は、電気光学パネルの第１〜第ｋのデータ線（ｋは２以上の自然数）を駆動する第１〜第ｋのデータ線駆動回路を有する駆動回路と、表示データの補正処理を行って、補正処理後の前記表示データを前記駆動回路に供給する補正回路と、を含み、前記補正回路は、前記第１〜第ｋのデータ線の第ｉのデータ線（ｉはｋ以下の自然数）と前記第ｉのデータ線の隣のデータ線との間のカップリング容量に基づく補正係数で前記補正処理した前記表示データを、前記第１〜第ｋのデータ線駆動回路の第ｉのデータ線駆動回路に供給するドライバーに関係する。

本発明の一態様によれば、第ｉのデータ線と第ｉのデータ線の隣のデータ線との間のカップリング容量に基づく補正係数で表示データが補正され、その補正された表示データが第ｉのデータ線駆動回路に供給され、その補正された表示データに基づいて第ｉのデータ線駆動回路により第ｉのデータ線が駆動される。これにより、データ線間のカップリング容量に基づく補正係数でデータ電圧を補正できるので、データ線の間のカップリング容量によるデータ電圧の誤差を抑制できる。

また本発明の一態様では、前記補正係数は、前記第ｉのデータ線の全体容量に対する前記カップリング容量の比に基づく補正係数であってもよい。

第ｉのデータ線の電圧誤差は、第ｉのデータ線の全体容量に対するカップリング容量の比に比例している。そのため、その比に基づく補正係数で表示データを補正することで、第ｉのデータ線とその隣のデータ線との間のカップリングによる電圧誤差を適切に補正できる。

また本発明の一態様では、前記補正回路は、前記第ｉのデータ線の隣のデータ線に対応する前記表示データの変化値と前記補正係数とに基づいて、前記第ｉのデータ線に対応する前記表示データの前記補正処理を行ってもよい。

第ｉのデータ線の電圧誤差は、第ｉのデータ線の隣のデータ線に対応する表示データの変化値に比例している。そのため、第ｉのデータ線の隣のデータ線に対応する表示データの変化値と補正係数とに基づいて、第ｉのデータ線に対応する表示データの補正処理を行うことで、第ｉのデータ線とその隣のデータ線との間のカップリングによる電圧誤差を適切に補正できる。

また本発明の一態様では、前記補正回路は、前記変化値と前記補正係数を乗算処理した値により、前記第ｉのデータ線に対応する前記表示データの前記補正処理を行ってもよい。

第ｉのデータ線の電圧誤差は、上記の変化値とカップリングの係数を乗じた値である。そのため、変化値と補正係数を乗算処理した値により第ｉのデータ線に対応する表示データの補正処理を行うことで、第ｉのデータ線とその隣のデータ線との間のカップリングによる電圧誤差を適切に補正できる。

また本発明の一態様では、前記補正係数は、前記第ｉのデータ線と前記第１〜第ｋのデータ線の第ｉ−１のデータ線との間の第１のカップリング容量に基づく第１の補正係数と、前記第ｉのデータ線と前記第１〜第ｋのデータ線の第ｉ＋１のデータ線との間の第２のカップリング容量に基づく第２の補正係数と、を含んでもよい。

第ｉのデータ線の電圧誤差は、第ｉのデータ線と第ｉ−１のデータ線との間の第１のカップリング容量に比例する項と、第ｉのデータ線と第ｉ＋１のデータ線との間の第２のカップリング容量に比例する項と、を含む。そのため、第１のカップリング容量に基づく第１の補正係数と、第２のカップリング容量に基づく第２の補正係数とで表示データを補正することで、第ｉのデータ線とその隣のデータ線との間のカップリングによる電圧誤差を適切に補正できる。

また本発明の一態様では、前記第１の補正係数は、前記第ｉのデータ線の全体容量に対する前記第１のカップリング容量の比に基づく補正係数であり、前記第２の補正係数は、前記第ｉのデータ線の全体容量に対する前記第２のカップリング容量の比に基づく補正係数であってもよい。

第ｉのデータ線の電圧誤差は、第ｉのデータ線の全体容量に対する第１のカップリング容量の比に比例する項と、第ｉのデータ線の全体容量に対する第２のカップリング容量の比に比例する項と、を含む。そのため、それらの比に基づく第１の補正係数と第２の補正係数で表示データを補正することで、第ｉのデータ線とその隣のデータ線との間のカップリングによる電圧誤差を適切に補正できる。

また本発明の一態様では、前記補正回路は、前記第ｉ−１のデータ線に対応する前記表示データの変化値である第１の変化値と、前記第１の補正係数と、前記第ｉ＋１のデータ線に対応する前記表示データの変化値である第２の変化値と、前記第２の補正係数とに基づいて、前記第ｉのデータ線に対応する前記表示データの前記補正処理を行ってもよい。

また本発明の一態様では、前記補正回路は、前記第１の変化値と前記第１の補正係数を乗算処理した値と、前記第２の変化値と前記第２の補正係数を乗算処理した値とを加算処理した値により、前記第ｉのデータ線に対応する前記表示データの前記補正処理を行ってもよい。

第ｉのデータ線の電圧誤差は、第ｉのデータ線と第ｉ−１のデータ線との間のカップリング係数と第１の変化値を乗じた値と、第ｉのデータ線と第ｉ＋１のデータ線との間のカップリング係数と第２の変化値を乗じた値とを加算処理した値である。そのため、第１の変化値と第１の補正係数を乗算処理した値と、第２の変化値と第２の補正係数を乗算処理した値とを加算処理した値により第ｉのデータ線に対応する表示データの補正処理を行うことで、第ｉのデータ線とその隣のデータ線との間のカップリングによる電圧誤差を適切に補正できる。

また本発明の一態様では、前記補正係数を記憶する記憶部を含み、前記補正回路は、前記記憶部に記憶された前記補正係数に基づいて前記表示データの前記補正処理を行ってもよい。

ドライバーが記憶部を含むことで、ドライバー内部の測定回路で測定した補正係数、或いはドライバー外部のテスター等で測定した補正係数を記憶し、その記憶された補正係数によりカップリング容量による電圧誤差を補正できる。

また本発明の一態様では、前記第ｉのデータ線駆動回路は、前記第ｉのデータ線に供給する電荷量を制御することで、前記第ｉのデータ線を、前記表示データに対応するデータ電圧に設定してもよい。

このような駆動手法では、アンプ回路等のように出力電圧に応じて自由に電荷を入出力するのではなく、表示データに対応した決まった量の電荷を出力する。そのため、カップリング容量により隣のデータ線の電圧変化に依存して電荷の分配が変わり、データ電圧に誤差が生じてしまう。この点、本発明の一態様によれば、補正回路がカップリング容量に基づく補正係数で表示データを補正することで、カップリング容量によるデータ電圧の誤差を補正できる。

また本発明の一態様では、前記第ｉのデータ線駆動回路は、前記表示データに対応する第１〜第ｎのキャパシター駆動電圧（ｎは２以上の自然数）を第１〜第ｎのキャパシター駆動用ノードに出力するキャパシター駆動回路と、前記第１〜第ｎのキャパシター駆動用ノードとデータ電圧出力端子との間に設けられる第１〜第ｎのキャパシターを有するキャパシター回路と、を有してもよい。

このようにすれば、キャパシター回路の容量と電気光学パネル側の容量（例えばデータ線の寄生容量等）との間の電荷再分配によりデータ電圧を出力できる。これにより、アンプ回路等による駆動に比べて高速な駆動が可能となり、より高精細な電気光学パネルを駆動することが可能となる。また、電荷再分配を用いることでアンプ回路等による駆動に比べて低消費電力化できる。

また本発明の他の態様は、電気光学パネルの第１〜第ｋのデータ線（ｋは２以上の自然数）を駆動する第１〜第ｋのデータ線駆動回路を有する駆動回路と、表示データの補正処理を行って、補正処理後の前記表示データである補正表示データを駆動回路に供給する補正回路と、を含み、前記補正回路は、前記第１〜第ｋのデータ線の第ｉのデータ線（ｉはｋ以下の自然数）の隣のデータ線に対応する前記表示データの変化値と、補正係数とに基づいて補正された前記補正表示データを前記第１〜第ｋのデータ線駆動回路の第ｉのデータ線駆動回路に供給するドライバーに関係する。

また本発明の更に他の態様は、上記のいずれかに記載されたドライバーと、前記電気光学パネルと、を含む電気光学装置に関係する。

また本発明の更に他の態様は、上記のいずれかに記載されたドライバーを含む電子機器に関係する。

ドライバーと電気光学パネルの構成例。 ドライバーと電気光学パネルの動作タイミングチャート。 カップリング容量の模式図。 図４（Ａ）、図４（Ｂ）は、カップリング容量によるデータ電圧のカップリングについての説明図。 図５（Ａ）は、カップリングの係数によって生じるデータ電圧の誤差についての説明図。図５（Ｂ）は、カップリング容量によるデータ電圧の誤差を補正する補正処理についての説明図。 補正係数の測定処理のフローチャート。 測定回路をドライバーに内蔵する場合におけるドライバーの構成例。 ドライバーの第２構成例。 図９（Ａ）、図９（Ｂ）は、第２構成例におけるデータ電圧の説明図。 ドライバーの第３構成例。 ドライバーの詳細な構成例。 可変容量回路の容量を設定する処理のフローチャート。 電気光学装置、電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．ドライバー、電気光学パネル
図１に本実施形態のドライバーと電気光学パネルの構成例を示す。以下では相展開駆動を例にとって説明するが、本実施形態のドライバーが行う駆動手法は相展開駆動に限定されない。

ドライバー１００は、制御回路４０、駆動回路１４０を含む。制御回路４０は補正回路４２を含む。駆動回路１４０は第１〜第ｋのデータ線駆動回路ＤＤ１〜ＤＤｋ（ｋは２以上の自然数）を含む。以下ではｋ＝８の場合を例に説明する。

制御回路４０は、データ線駆動回路ＤＤ１〜ＤＤ８の各データ線駆動回路に対して、対応する表示データ（階調データ）を出力する。また制御回路４０は、制御信号（例えば図２のＥＮＢＸ等）を電気光学パネル２００に出力する。例えば制御回路４０はゲートアレイ等のロジック回路で構成できる。

補正回路４２は、表示データを補正し、電気光学パネル２００のデータ線ＤＬ１〜ＤＬ８の間のカップリング容量により生じるデータ電圧の誤差をキャンセルする。この補正処理については後述する。

データ線駆動回路ＤＤ１〜ＤＤ８は、表示データをデータ電圧に変換し、そのデータ電圧を出力電圧ＶＱ１〜ＶＱ８として電気光学パネル２００のデータ線ＤＬ１〜ＤＬ８へ出力する。

電気光学パネル２００は、データ線ＤＬ１〜ＤＬ８（第１〜第ｋのデータ線）、スイッチ素子ＳＷＥＰ１〜ＳＷＥＰ（ｔ×ｋ）、ソース線ＳＬ１〜ＳＬ（ｔ×ｋ）を含む。ｔは２以上の自然数であり、以下ではｔ＝１６０（即ちｔｋ＝１６０×８＝１２８０（ＷＸＧＡ））の場合を例に説明する。

スイッチ素子ＳＷＥＰ１〜ＳＷＥＰ１２８０のうちスイッチ素子ＳＷＥＰ（（ｊ−１）×ｋ＋１）〜ＳＷＥＰ（ｊ×ｋ）の一端は、データ線ＤＬ１〜ＤＬ８に接続される。ｊはｔ＝１６０以下の自然数である。例えばｊ＝１の場合にはスイッチ素子ＳＷＥＰ１〜ＳＷＥＰ８である。

スイッチ素子ＳＷＥＰ１〜ＳＷＥＰ１２８０は、例えばＴＦＴ（Thin Film Transistor）等で構成され、ドライバー１００からの制御信号に基づいて制御される。例えば、電気光学パネル２００は不図示のスイッチ制御回路を含み、そのスイッチ制御回路がＥＮＢＸ等の制御信号に基づいてスイッチ素子ＳＷＥＰ１〜ＳＷＥＰ１２８０のオン・オフを制御する。

図２に、図１のドライバー１００と電気光学パネル２００の動作タイミングチャートを示す。

プリチャージ期間では、信号ＥＮＢＸがハイレベル（第１レベル）になり、スイッチ素子ＳＷＥＰ１〜ＳＷＥＰ１２８０が全てオンになる。そして、データ線駆動回路ＤＤ１〜ＤＤ８がプリチャージ電圧ＶＰＲを出力し、ソース線ＳＬ１〜ＳＬ１２８０の全てがプリチャージ電圧ＶＰＲに設定される。

初期化期間では、信号ＥＮＢＸがローレベル（第２レベル）になり、スイッチ素子ＳＷＥＰ１〜ＳＷＥＰ１２８０が全てオフになる。そして、データ線駆動回路ＤＤ１〜ＤＤ８が初期化電圧ＶＣを出力し、データ線ＤＬ１〜ＤＬ８が初期化電圧ＶＣに設定される。ソース線ＳＬ１〜ＳＬ１２８０はプリチャージ電圧ＶＰＲのままである。

データ電圧出力期間の第１の出力期間では、ソース線ＳＬ１〜ＳＬ８に対応する表示データがデータ線駆動回路ＤＤ１〜ＤＤ８に入力される。そして、データ線駆動回路ＤＤ１〜ＤＤ８が、後述する容量駆動によりデータ線ＤＬ１〜ＤＬ８をデータ電圧ＳＶ１〜ＳＶ８で駆動する。容量駆動の開始後、信号ＥＮＢＸがハイレベルになり、スイッチ素子ＳＷＥＰ１〜ＳＷＥＰ８がオンになる。そして、ソース線ＳＬ１〜ＳＬ８がデータ電圧ＳＶ１〜ＳＶ８で駆動される。このとき、不図示のゲートドライバーにより１本のゲート線（水平走査線）が選択されており、その選択されたゲート線とデータ線ＤＬ１〜ＤＬ８に接続される画素回路にデータ電圧ＳＶ１〜ＳＶ８が書き込まれる。なお図２には例としてデータ線ＤＬ１、ソース線ＳＬ１の電位を示す。

第２出力期間では、ソース線ＳＬ９〜ＳＬ１６に対応する表示データがデータ線駆動回路ＤＤ１〜ＤＤ８に入力される。そして、データ線駆動回路ＤＤ１〜ＤＤ８が容量駆動によりデータ線ＤＬ１〜ＤＬ８をデータ電圧ＳＶ９〜ＳＶ１６で駆動する。容量駆動の開始後、信号ＥＮＢＸがハイレベルになり、スイッチ素子ＳＷＥＰ９〜ＳＷＥＰ１６がオンになる。そして、ソース線ＳＬ９〜ＳＬ１６がデータ電圧ＳＶ９〜ＳＶ１６で駆動される。このとき、選択されたゲート線とデータ線ＤＬ９〜ＤＬ１６に接続される画素回路にデータ電圧ＳＶ９〜ＳＶ１６が書き込まれる。なお図２には例としてデータ線ＤＬ１、ソース線ＳＬ９の電位を示す。

以降、同様にして第３出力期間、第４出力期間、・・・、第１６０出力期間においてソース線ＳＬ１７〜ＳＬ２４、ＳＬ２５〜ＳＬ３２、・・・、ＳＬ１２６３〜ＳＬ１２８０が駆動され、ポストチャージ期間に移行する。

２．補正回路
次に、補正回路４２が行う補正処理の詳細を説明する。まず容量駆動と、データ線間のカップリング容量により生じるデータ電圧の誤差について説明する。

容量駆動については図８等で後述するので、ここでは簡単に説明する。図８に示すように、キャパシター駆動回路２０の駆動部ＤＲ１〜ＤＲ１０が表示データＧＤ［１０：１］に応じて２値電圧（０Ｖ又は１５Ｖ）を出力する。それにより、キャパシター回路１０のキャパシターＣ１〜Ｃ１０と可変容量回路３０の容量と電気光学パネル側容量ＣＰとの間で電荷が再分配され、その結果としてデータ電圧が出力される。キャパシター回路１０の容量をＣＯ（＝Ｃ１＋Ｃ２＋・・・＋Ｃ１０）とし、可変容量回路３０の容量をＣＡとした場合、ＣＯ：ＣＰ＋ＣＡ＝１：２に調整される。可変容量回路３０は、この比を調整するために設けられている。初期化電圧ＶＣ＝７．５Ｖとした場合、表示データＧＤ［１０：１］＝“０００ｈ”〜“３ＦＦｈ”（ｈは１６進数を表す）に対してデータ電圧は７．５Ｖ〜１２．５Ｖとなる。

図３にカップリング容量の模式図を示す。ここでは電気光学パネルに４本のデータ線ＤＬ１〜ＤＬ４（ｋ＝４）が設けられているとする。

各データ線の間にはカップリング容量Ｃ１２、Ｃ２３、Ｃ２４が存在している。カップリング容量は並行する配線間に生じる寄生容量であり、例えば電気光学パネルのガラス基板上や、或いはドライバーと電気光学パネルを接続する回路基板（リジッド基板、フレキシブル基板）上において配線が並行する。また各データ線と基板との間には基板容量Ｃ１Ｇ、Ｃ２Ｇ、Ｃ３Ｇ、Ｃ４Ｇが存在している。基板は電気光学パネルのガラス基板や回路基板であり、その基板の定電圧配線（例えばグランド等）とデータ線との間に基板容量が生じる。

図４（Ａ）、図４（Ｂ）を用いて、上記のカップリング容量によるデータ電圧のカップリングについて説明する。データ線ＤＬ１〜ＤＬ４の電圧をＶＱ１〜ＶＱ４とする。図４（Ａ）は、データ線ＤＬ１に対するデータ線ＤＬ２のカップリングの説明図であり、図４（Ｂ）は、データ線ＤＬ２に対するデータ線ＤＬ１及びデータ線ＤＬ３のカップリングの説明図である。

図４（Ａ）に示すように、データ線ＤＬ２の電圧ＶＱ２が電圧ΔＶＱ２だけ変化したとする。このときデータ線ＤＬ１の電圧ＶＱ１は、データ線ＤＬ１の電荷保存から式ＦＡのように電圧ΔＶＱ１だけ変化する。ΔＶＱ１とΔＶＱ２の比がカップリングの係数であり、データ線ＤＬ１に対するデータ線ＤＬ２のカップリングでは係数はＣ１２／（Ｃ１２＋Ｃ１Ｇ）となる。

図４（Ｂ）に示すように、データ線ＤＬ１、ＤＬ３の電圧ＶＱ１、ＶＱ３が電圧ΔＶＱ１、ΔＶＱ３だけ変化したとする。このときデータ線ＤＬ２の電圧ＶＱ２は、データ線ＤＬ２の電荷保存から式ＦＢのように電圧ΔＶＱ２だけ変化する。ΔＶＱ２とΔＶＱ１の比、ΔＶＱ２とΔＶＱ３の比がカップリングの係数である。データ線ＤＬ２に対するデータ線ＤＬ１のカップリングでは係数はＣ１２／（Ｃ１２＋Ｃ２３＋Ｃ２Ｇ）となる。データ線ＤＬ２に対するデータ線ＤＬ３のカップリングでは係数はＣ２３／（Ｃ１２＋Ｃ２３＋Ｃ２Ｇ）となる。

なお、データ線ＤＬ１とデータ線ＤＬ２との間のカップリング容量はＣ１２であるが、式ＦＡ、式ＦＢから分かるように、データ線ＤＬ１に対するデータ線ＤＬ２のカップリングの係数Ｃ１２／（Ｃ１２＋Ｃ１Ｇ）と、データ線ＤＬ２に対するデータ線ＤＬ１のカップリングの係数Ｃ１２／（Ｃ１２＋Ｃ２３＋Ｃ２Ｇ）とは異なっている。

図５（Ａ）を用いて、上記の係数によって生じるデータ電圧の誤差を説明する。目標電圧は、出力したい所望の電圧（本来の表示データに対応する電圧）である。設定電圧は、設定した表示データ（図８のキャパシター駆動回路２０に入力した表示データ）に対応する電圧であり、カップリングの作用を含まない電圧である。結果電圧は、カップリングの作用を含めて最終的にデータ線に出力される電圧である。

データ線ＤＬ１の目標電圧１００ｍＶに対して同じ設定電圧１００ｍＶを設定したとする。データ線ＤＬ１に対するデータ線ＤＬ２のカップリングの係数（図４（Ａ）の式ＦＡ）を０．２５とし、データ線ＤＬ２の電圧が０ｍＶから１００ｍＶに変化したとする。このとき、カップリングの作用を含めたデータ線ＤＬ１の結果電圧は１００ｍＶ＋０．２５×１００ｍＶ＝１２５ｍＶとなる。

また、データ線ＤＬ２の目標電圧１００ｍＶに対して同じ設定電圧１００ｍＶを設定したとする。データ線ＤＬ２に対するデータ線ＤＬ１のカップリングの係数を０．２とし、データ線ＤＬ２に対するデータ線ＤＬ３のカップリングの係数を０．３とし（図４（Ｂ）の式ＦＢ）、データ線ＤＬ１、３の電圧が０ｍＶから１００ｍＶに変化したとする。このとき、カップリングの作用を含めたデータ線ＤＬ２の結果電圧は１００ｍＶ＋０．２×１００ｍＶ＋０．３×１００ｍＶ＝１５０ｍＶとなる。

以上のように、データ線ＤＬ１、ＤＬ２の電圧ＶＱ１、ＶＱ２は、目標電圧１００ｍＶに対してカップリング容量による誤差２５ｍＶ、５０ｍＶを含んだ結果電圧１２５ｍＶ、１５０ｍＶとなる。データ線ＤＬ３、ＤＬ４についても同様に、目標電圧１００ｍＶに対してカップリング容量による誤差５４ｍＶ、１０ｍＶを含んだ結果電圧１５４ｍＶ、１１０ｍＶとなる。誤差は隣のデータ線（例えばＤＬ１に対するＤＬ２）の電圧変化に係数を乗じたものなので、隣のデータ線の電圧変化に依存している。画素を順に駆動する際、それに応じてデータ電圧が変化していくので、その際の隣のデータ線の電圧変化に対してデータ電圧の誤差が発生することになる。

本実施形態では、補正回路４２が表示データを補正することで上記のようなカップリング容量によるデータ電圧の誤差を補正できる。この補正処理について図５（Ｂ）を用いて説明する。

図５（Ｂ）に示すように、補正回路４２は、データ線ＤＬ１の目標電圧１００ｍＶに対して誤差２５ｍＶを見込んだ設定電圧７５ｍＶを設定する。具体的には、誤差２５ｍＶは０．２５×１００ｍＶなので、補正回路４２は目標電圧１００ｍＶから０．２５×１００ｍＶを減算して設定電圧７５ｍＶ＝１００ｍＶ−０．２５×１００ｍＶを求める。０．２５は補正係数であり、上述したカップリングの係数である。そして補正回路４２は、その設定電圧７５ｍＶをデータ線駆動回路ＤＤ１に出力する。データ線ＤＬ２の電圧が０ｍＶから１００ｍＶに変化したとき、カップリングの作用を含めたデータ線ＤＬ１の結果電圧は７５ｍＶ＋０．２５×１００ｍＶ＝１００ｍＶとなり、目標電圧１００ｍＶに一致する。

上記では電圧で説明しているが、実際には補正回路４２は表示データに対して補正処理を行う。即ち、データ線ＤＬ２の前回の表示データから今回の表示データを減算し、その減算値に係数０．２５を乗じ、その乗算値をデータ線ＤＬ１の今回の表示データから減算し、その補正された表示データをデータ線駆動回路ＤＤ１に出力する。例えば図１においてデータ線ＤＬ２の前回の表示データはソース線ＳＬ２を駆動するときの表示データであり、データ線ＤＬ２の今回の表示データはソース線ＳＬ１０を駆動するときの表示データであり、データ線ＤＬ１の今回の表示データはソース線ＳＬ９を駆動するときの表示データである。

なお、図５（Ｂ）ではデータ線ＤＬ２の電圧変化が正の場合を説明しているが、負の場合にも同様である。例えば、データ線ＤＬ２の電圧が１００ｍＶから０ｍＶに変化した場合、電圧変化は−１００ｍＶとなる。この場合、設定電圧は１００ｍＶ−０．２５×（−１００ｍＶ）＝１２５ｍＶである。カップリングの作用を含めたデータ線ＤＬ１の結果電圧は１２５ｍＶ＋０．２５×（−１００ｍＶ）＝１００ｍＶとなり、目標電圧１００ｍＶに一致する。

データ線ＤＬ２、ＤＬ３、ＤＬ４についても同様に、目標電圧１００ｍＶから誤差５０ｍＶ、５４ｍＶ、１０ｍＶを減算し、設定電圧５０ｍＶ、４６ｍＶ、９０ｍＶをデータ線駆動回路ＤＤ２、ＤＤ３、ＤＤ４に出力する。カップリングの作用を含めたデータ線ＤＬ２、ＤＬ３、ＤＬ４の結果電圧は１００ｍＶとなり、目標電圧１００ｍＶに一致する。

３．補正係数の測定手法
次に、補正処理で用いる補正係数（カップリングの係数）の測定手法について説明する。上述したように、補正値は補正係数とデータ電圧の変化（表示データの変化）を乗じたものであり、データ電圧の変化は表示データから知ることができるので、補正係数を決定しておく必要がある。

図６に補正係数の測定処理のフローチャートを示す。図６は、データ線ＤＬ１、ＤＬ２の間の補正係数を測定する処理のフローチャートである。なお、データ線ＤＬ２、ＤＬ３の間の補正係数、データ線ＤＬ３、ＤＬ４の間の補正係数、・・・、データ線ＤＬ７、ＤＬ８の間の補正係数も同様にして決定できる。

まず、データ線ＤＬ２に対するデータ線ＤＬ１のカップリングによる電圧誤差を補正するための補正係数を測定する。即ち、データ線ＤＬ１、ＤＬ２の電圧を初期化電圧ＶＣ（階調“０”）に設定する（ステップＳ２１）。初期化電圧ＶＣは例えば電圧生成回路から供給され、その電圧生成回路の出力とデータ線駆動回路の出力の間にスイッチ素子が設けられ、そのスイッチ素子をオンにすることでデータ線に（データ電圧出力端子から）初期化電圧ＶＣを出力する。

次に、データ線ＤＬ２をフローティング状態にする（ステップＳ２２）。フローティング状態は、そのノードの電荷が保存する状態であり、そのノードに対する電荷の供給やそのノードからの電荷の流出がない状態である。具体的には、後述する図１０のアンプ回路ＡＭＶＤによりデータ線ＤＬ２が駆動されていない（スイッチ回路ＳＷＡＭがオフになっている）状態である。

次に、電圧駆動によりデータ線ＤＬ１の電圧をＶＣ＋１００ｍＶに設定する（ステップＳ２３）。即ち、データ線の電圧をＶＣからＶＣ＋１００ｍＶに変化させる。電圧駆動は、アンプ回路ＡＭＶＤによるデータ線ＤＬ２の駆動（スイッチ回路ＳＷＡＭがオンになっている状態）である。

次に、データ線ＤＬ２の電圧を測定する（ステップＳ２４）。電圧測定は、例えば後述する図７の測定回路１２０で行う。或いは、ドライバー外部の測定回路（製造テストや出荷テストで用いるテスター、或いは回路基板に実装された測定回路）で行ってもよい。

次に、データ線ＤＬ２に対するデータ線ＤＬ１のカップリングによる電圧誤差を補正するための補正係数を演算する（ステップＳ２５）。ステップＳ２４においてデータ線ＤＬ２の電圧としてＶＣ＋１２０ｍＶが測定されたとすると、誤差として２０ｍＶが得られる。データ線ＤＬ１の電圧変化１００ｍＶに対して誤差２０ｍＶなので、補正係数は２０ｍＶ／１００ｍＶ＝０．２０と決定される。

次に、同様にしてデータ線ＤＬ１に対するデータ線ＤＬ２のカップリングによる電圧誤差を補正するための補正係数を測定する。即ち、データ線ＤＬ１、ＤＬ２の電圧を初期化電圧ＶＣ（階調“０”）に設定する（ステップＳ２６）。次に、データ線ＤＬ１をフローティング状態にする（ステップＳ２７）。次に、電圧駆動によりデータ線ＤＬ２の電圧をＶＣ＋１００ｍＶに設定する（ステップＳ２８）。次に、データ線ＤＬ１の電圧を測定する（ステップＳ２９）。次に、データ線ＤＬ１に対するデータ線ＤＬ２のカップリングによる電圧誤差を補正するための補正係数を演算する（ステップＳ３０）。データ線ＤＬ１の電圧としてＶＣ＋１２５ｍＶが測定されたとすると、誤差として２５ｍＶが得られる。データ線ＤＬ２の電圧変化１００ｍＶに対して誤差２５ｍＶなので、補正係数は２５ｍＶ／１００ｍＶ＝０．２５と決定される。

以上のようにして測定した補正係数は、例えばドライバーに内蔵されたレジスター（図１０のレジスター部４８）や不図示のＯＴＰ等の不揮発性メモリーに記憶される。補正係数の測定は、例えばドライバーの電源投入時（システム或いはドライバーＩＣの初期化時）等に行う。この場合はレジスター等に係数を記憶する。或いは、係数の測定は製造時や出荷時のテストにおいて行う。この場合は不揮発性メモリー等に係数を記憶してもよいし、或いはドライバー外部の処理部（ＣＰＵ等）に係数を記憶しておき、ドライバーの電源投入時等に処理部からドライバーのレジスター等に書き込んでもよい。

図７に、測定回路をドライバーに内蔵する場合におけるドライバーの構成例を示す。ドライバーは、制御回路４０、駆動回路１４０、測定回路１２０、セレクター１３０を含む。制御回路４０は、演算回路４１を含む。

セレクター１３０は、測定したいデータ線駆動回路の出力を選択する。例えばデータ線ＤＬ１の電圧ＶＱ１を測定する場合には、セレクター１３０はデータ線駆動回路ＤＤ１の出力を選択し、その電圧ＶＱ１を出力する。セレクター１３０は、例えばスイッチ素子により構成される。測定回路１２０は、セレクター１３０により選択されたデータ線の電圧を測定する。例えば測定回路１２０はＡ／Ｄ変換回路や電圧比較回路で構成される。電圧の測定結果は、例えばＡ／Ｄ変換値や電圧比較結果として出力される。演算回路４１は、測定回路１２０からの測定結果に基づいて補正係数（カップリングの係数）を求め、その補正係数をレジスター等の記憶部に記憶させる。補正係数の演算処理は図６のステップＳ２５、Ｓ３０で説明した通りである。

以上の実施形態によれば、ドライバー１００は、電気光学パネル２００の第１〜第８のデータ線ＤＬ１〜ＤＬ８を駆動する第１〜第８のデータ線駆動回路ＤＤ１〜ＤＤ８を有する駆動回路１４０と、表示データＧＤ［１０：１］の補正処理を行って、補正処理後の表示データを駆動回路１４０に供給する補正回路４２と、を含む。そして、補正回路４２は、第ｉのデータ線ＤＬｉと第ｉのデータ線ＤＬｉの隣のデータ線ＤＬｉ−１、ＤＬｉ＋１との間のカップリング容量（図３のＣ１２等）に基づく補正係数（図５（Ｂ）の０．２、０．２５等）で補正処理した表示データを、第ｉのデータ線駆動回路ＤＤｉに供給する。

このようにすれば、第ｉのデータ線駆動回路ＤＤｉに供給する表示データを、第ｉのデータ線ＤＬｉと第ｉのデータ線ＤＬｉの隣のデータ線ＤＬｉ−１、ＤＬｉ＋１との間のカップリング容量に基づく補正係数で補正処理できる。これにより、図４（Ａ）等で説明したようなデータ線間のカップリングによるデータ電圧の誤差を補正することが可能になる。即ち、カップリングは並行する配線間に生じるので、特に隣り合うデータ線の間で大きくなる。そのため、隣のデータ線との間のカップリング容量に基づく補正係数で補正処理することで、データ電圧の誤差を適切に補正できる。

また本実施形態では、補正係数は、第ｉのデータ線ＤＬｉの全体容量（式ＦＡの（Ｃ１２＋Ｃ１Ｇ）、式ＦＢの（Ｃ１２＋Ｃ２３＋Ｃ２Ｇ））に対するカップリング容量（式ＦＡのＣ１２、式ＦＢのＣ１２、Ｃ２３）の比に基づく補正係数である。

図４（Ａ）等で説明したように、第ｉのデータ線ＤＬｉの電圧変化（例えば式ＦＡのΔＶＱ１）は、第ｉのデータ線ＤＬｉの全体容量（式ＦＡの（Ｃ１２＋Ｃ１Ｇ））に対するカップリング容量（式ＦＡのＣ１２）の比に比例している。そのため、その比に基づく補正係数で表示データを補正することで、隣のデータ線ＤＬｉ−１、ＤＬｉ＋１との間のカップリングによる電圧誤差を適切に補正できる。

また本実施形態では、補正回路４２は、第ｉのデータ線ＤＬｉの隣のデータ線ＤＬｉ−１、ＤＬｉ＋１に対応する表示データの変化値（図５（Ｂ）のＤＬ１、ＤＬ３の目標電圧１００ｍＶ）と補正係数（ＤＬ１→ＤＬ２の０．２、ＤＬ３→ＤＬ２の０．３）とに基づいて、第ｉのデータ線ＤＬｉに対応する表示データの補正処理を行う。

図４（Ａ）、図４（Ｂ）等で説明したように、第ｉのデータ線ＤＬｉの電圧誤差（式ＦＡのΔＶＱ１、式ＦＢのΔＶＱ２）は、第ｉのデータ線ＤＬｉの隣のデータ線ＤＬｉ−１、ＤＬｉ＋１に対応する表示データの変化値（データ電圧の変化値。式ＦＡのΔＶＱ２、式ＦＢのΔＶＱ１、ΔＶＱ３）に比例している。そのため、第ｉのデータ線ＤＬｉの隣のデータ線ＤＬｉ−１、ＤＬｉ＋１に対応する表示データの変化値と補正係数とに基づいて、第ｉのデータ線ＤＬｉに対応する表示データの補正処理を行うことで、カップリングによる電圧誤差を適切に補正できる。

また本実施形態では、補正回路４２は、上記の変化値と補正係数を乗算処理した値（図５（Ｂ）において、例えばＤＬ２の補正値は１００ｍＶ×０．２＋１００ｍＶ×０．３＝５０ｍＶ）により、第ｉのデータ線ＤＬｉに対応する表示データの補正処理を行う。

図４（Ａ）、図４（Ｂ）等で説明したように、第ｉのデータ線ＤＬｉの電圧誤差（式ＦＡのΔＶＱ１、式ＦＢのΔＶＱ２）は、変化値（式ＦＡのΔＶＱ２、式ＦＢのΔＶＱ１、ΔＶＱ３）とカップリングの係数を乗じた値である。そのため、変化値と補正係数を乗算処理した値により第ｉのデータ線ＤＬｉに対応する表示データの補正処理を行うことで、カップリングによる電圧誤差を適切に補正できる。

なお乗算処理とは、単なる乗算のみに限らず、少なくとも乗算を含む処理であればよく、乗算以外に例えば加算や減算、除算等を含む処理であってもよい。

また本実施形態では、補正係数は、第ｉのデータ線ＤＬｉと第ｉ−１のデータ線ＤＬｉ−１との間の第１のカップリング容量に基づく第１の補正係数と、第ｉのデータ線ＤＬｉと第ｉ＋１のデータ線ＤＬｉ＋１との間のカップリング容量に基づく第２の補正係数と、を含む。

例えば図５（Ｂ）において、第２のデータ線ＤＬ２と第１のデータ線ＤＬ１との間の第１のカップリング容量に基づく第１の補正係数は０．２であり、第２のデータ線ＤＬ２と第３のデータ線ＤＬ３との間の第２のカップリング容量に基づく第２の補正係数は０．３である。

図４（Ｂ）等で説明したように、第ｉのデータ線ＤＬｉの電圧変化（例えば式ＦＢのΔＶＱ２）は、第ｉのデータ線ＤＬｉと第ｉ−１のデータ線ＤＬｉ−１との間の第１のカップリング容量（Ｃ１２）に比例する第１項と、第ｉのデータ線ＤＬｉと第ｉ＋１のデータ線ＤＬｉ＋１との間の第２のカップリング容量（Ｃ２３）に比例する第２項と、を含む。そのため、第１のカップリング容量（Ｃ１２）に基づく第１の補正係数と、第２のカップリング容量（Ｃ２３）に基づく第２の補正係数とで表示データを補正することで、隣のデータ線ＤＬｉ−１、ＤＬｉ＋１との間のカップリングによる電圧誤差を適切に補正できる。

また本実施形態では、第１の補正係数は、第ｉのデータ線ＤＬｉの全体容量（式ＦＢの（Ｃ１２＋Ｃ２３＋Ｃ２Ｇ））に対する第１のカップリング容量（式ＦＢのＣ１２）の比に基づく補正係数である。第２の補正係数は、第ｉのデータ線ＤＬｉの全体容量（式ＦＢの（Ｃ１２＋Ｃ２３＋Ｃ２Ｇ））に対する第２のカップリング容量（式ＦＢのＣ２３）の比に基づく補正係数である。

図５（Ｂ）等で説明したように、第ｉのデータ線ＤＬｉの電圧変化（例えば式ＦＢのΔＶＱ２）は、第１項と第２項を含んでいる。第１項は、第ｉのデータ線ＤＬｉの全体容量（式ＦＢの（Ｃ１２＋Ｃ２３＋Ｃ２Ｇ））に対する第１のカップリング容量（式ＦＢのＣ１２）の比に比例している。第２項は、第ｉのデータ線ＤＬｉの全体容量（式ＦＢの（Ｃ１２＋Ｃ２３＋Ｃ２Ｇ））に対する第２のカップリング容量（式ＦＢのＣ２３）の比に比例している。そのため、それらの比に基づく第１の補正係数と第２の補正係数で表示データを補正することで、隣のデータ線ＤＬｉ−１、ＤＬｉ＋１との間のカップリングによる電圧誤差を適切に補正できる。

また本実施形態では、補正回路４２は、第ｉ−１のデータ線ＤＬｉに対応する表示データの変化値である第１の変化値（図５（Ｂ）のＤＬ１の目標電圧１００ｍＶ）と、第１の補正係数（ＤＬ１→ＤＬ２の０．２）と、第ｉ＋１のデータ線ＤＬｉ＋１に対応する表示データの変化値である第２の変化値（ＤＬ３の目標電圧１００ｍＶ）と、第２の補正係数（ＤＬ３→ＤＬ２の０．３）とに基づいて、第ｉのデータ線ＤＬｉに対応する表示データの補正処理を行う。

また本実施形態では、補正回路４２は、第１の変化値と第１の補正係数を乗算処理した値（１００ｍＶ×０．２）と、第２の変化値と第２の補正係数を乗算処理した値（１００ｍＶ×０．３）とを加算処理した値（５０ｍＶ）により、第ｉのデータ線ＤＬｉに対応する表示データの補正処理を行う。

図４（Ｂ）等で説明したように、第ｉのデータ線ＤＬｉの電圧誤差（式ＦＢのΔＶＱ２）は、第１の変化値（式ＦＢのΔＶＱ１）とカップリングの第１係数を乗じた値と、第２の変化値（式ＦＢのΔＶＱ３）とカップリングの第２係数を乗じた値とを加算処理した値である。そのため、第１の変化値と第１の補正係数を乗算処理した値と、第２の変化値と第２の補正係数を乗算処理した値とを加算処理した値により第ｉのデータ線ＤＬｉに対応する表示データの補正処理を行うことで、カップリングによる電圧誤差を適切に補正できる。

なお加算処理とは、単なる加算のみに限らず、少なくとも加算を含む処理であればよく、加算以外に例えば減算や乗算、除算等を含む処理であってもよい。

また本実施形態では、ドライバー１００は、補正係数を記憶する記憶部を含む。そして補正回路４２は、記憶部に記憶された補正係数に基づいて表示データＧＤ［１０：１］の補正処理を行う。

例えば記憶部は、図１１のレジスター部４８や不揮発性メモリー４９に対応する。或いは記憶部はＲＡＭ等の揮発性メモリーであってもよいし、検査時の加工により値が設定されるヒューズ等であってもよい。

ドライバー１００が記憶部を含むことで、ドライバー１００内部の測定回路１２０で測定した補正係数、或いはドライバー１００外部のテスター等で測定した補正係数を記憶し、その記憶された補正係数によりカップリング容量による電圧誤差を補正できる。例えばドライバー１００の電源投入時に測定した補正係数を記憶する構成にした場合、ドライバー１００を製造した後の経時的な電圧誤差の変化や、温度等の環境変化による電圧誤差の変化に対応することが可能である。

また本実施形態では、第ｉのデータ線駆動回路ＤＤｉは、第ｉのデータ線ＤＬｉに供給する電荷量を制御することで、第ｉのデータ線ＤＬｉを、表示データに対応するデータ電圧に設定する。

本実施形態では、図８に示すようにキャパシター回路１０の容量と可変容量回路３０の容量と電気光学パネル２００の容量との間で電荷再分配を行うことでデータ電圧を出力する。即ち、キャパシター駆動回路２０が表示データＧＤ［１０：１］に応じてキャパシター回路１０を駆動することで、キャパシター回路１０から可変容量回路３０と電気光学パネル２００へ電荷が出力され、その供給された電荷が可変容量回路３０の容量と電気光学パネル２００の容量へ蓄積されることで電荷が再分配される。このキャパシター回路１０から出力される電荷量は、表示データＧＤ［１０：１］に対応した電荷量になっており、図９（Ｂ）等で後述するように電荷再分配の結果としてデータ線が表示データＧＤ［１０：１］に対応したデータ電圧に設定される。

このような駆動手法では、アンプ回路等のように出力電圧に応じて自由に電荷を入出力するのではなく、表示データＧＤ［１０：１］に対応した決まった量の電荷を出力する。そのため、カップリング容量により電荷の分配が変わり、データ電圧が変化してしまう。図８で後述するように、電荷再分配の容量比は可変容量回路３０で調整するが、図４（Ａ）等で説明したように、カップリング容量によるデータ電圧の誤差は隣のデータ線のデータ電圧の変化に依存するため、可変容量回路３０では調整することができない。この点、本実施形態では、補正回路４２がカップリング容量に基づく補正係数で表示データＧＤ［１０：１］を補正することで、カップリング容量によるデータ電圧の誤差を補正できる。

なお、本実施形態の補正処理は容量駆動への適用に限定されず、第ｉのデータ線ＤＬｉに供給する電荷量を制御する駆動であれば適用可能である。そのような駆動手法として、例えば、電源とデータ電圧出力端子との間に、駆動能力が可変のスイッチ素子（トランジスター）を設け、その駆動能力を表示データに応じて変化させ、所定の期間だけスイッチ素子をオンさせ、電源からデータ線へ電荷を供給する駆動手法が想定される。この手法では、スイッチ素子がオンする期間は一定なので、駆動能力に応じて電荷量が変化することになる。このような手法でも表示データに対応した決まった量の電荷が出力されるので、本実施形態の補正処理を行うことでカップリング容量によるデータ電圧の誤差を補正できる。

また本実施形態では、ドライバー１００は、第１〜第８のデータ線ＤＬ１〜ＤＬ８の電圧を測定する測定回路１２０と、表示データＧＤ［１０：１］を補正するための補正係数を演算する演算回路４１と、を含む。そして演算回路４１は、測定回路１２０からの測定結果に基づいて、第ｉのデータ線ＤＬｉと第ｉのデータ線ＤＬｉの隣のデータ線ＤＬｉ−１、ＤＬｉ＋１との間のカップリング容量（図３のＣ１２等）に応じて変化する補正係数（図５（Ｂ）の０．２、０．２５等）を演算する。

このようにすれば、第ｉのデータ線駆動回路ＤＤｉに供給する表示データを補正するための補正係数として、第ｉのデータ線ＤＬｉと第ｉのデータ線ＤＬｉの隣のデータ線ＤＬｉ−１、ＤＬｉ＋１との間のカップリング容量に基づく補正係数を求めることができる。これにより、第ｉのデータ線駆動回路ＤＤｉに供給する表示データを補正係数により補正することが可能になり、図４（Ａ）等で説明したようなデータ線間のカップリングによるデータ電圧の誤差を補正することが可能になる。即ち、カップリングは並行する配線間に生じるので、特に隣り合うデータ線の間で大きくなる。そのため、隣のデータ線との間のカップリング容量に基づく補正係数で補正処理することで、データ電圧の誤差を適切に補正できる。

また本実施形態では、演算回路４１は、第ｉ＋１のデータ線駆動回路ＤＤｉ＋１に供給される表示データを第１の表示データから第２の表示データに変化させる（図６のステップＳ２６、Ｓ２８）。そして測定回路１２０は、第ｉのデータ線ＤＬｉの電圧変化量を測定する。演算回路４１は、その電圧変化量に基づいて、第ｉのデータ線ＤＬｉと第ｉ＋１のデータ線ＤＬｉ＋１との間のカップリング容量（Ｃ１２）に基づく補正係数（図５（Ｂ）のＤＬ２→ＤＬ１の０．２５）を演算する。

図４（Ａ）、図４（Ｂ）等で説明したように、第ｉのデータ線ＤＬｉの電圧誤差（式ＦＡのΔＶＱ１、式ＦＢのΔＶＱ２）は、第ｉのデータ線ＤＬｉの隣のデータ線ＤＬｉ−１、ＤＬｉ＋１に対応する表示データの変化値（データ電圧の変化値。式ＦＡのΔＶＱ２、式ＦＢのΔＶＱ１、ΔＶＱ３）に比例している。そのため、第ｉ＋１のデータ線駆動回路ＤＤｉ＋１に供給される表示データを第１の表示データから第２の表示データに変化させ、第ｉのデータ線ＤＬｉの電圧変化量を測定することで、表示データの変化値に対する比例係数を求めることができる。そして、その比例係数を補正係数として補正処理を行うことで、カップリングによるデータ電圧の誤差を適切に補正できる。

また本実施形態では、演算回路４１が第ｉ＋１のデータ線駆動回路ＤＤｉ＋１に供給される表示データを第１の表示データから第２の表示データに変化させる際に、第ｉのデータ線駆動回路ＤＤｉは、第ｉのデータ線ＤＬｉの電荷が保存される状態（フローティング状態）に第ｉのデータ線ＤＬｉを設定する（図６のステップＳ２７）。

アンプ駆動等により電荷の入出力がある場合、電荷の再分配ではなくアンプ回路の駆動によりデータ線の電圧が決まってしまい、カップリングによる電圧誤差を正しく測定できない。そのため、電圧測定時には第ｉのデータ線ＤＬｉの電荷が保存される状態に第ｉのデータ線ＤＬｉを設定することで、容量駆動を行うときと同じ条件でカップリングによる電圧誤差を測定することが可能になる。

４．ドライバーの第２構成例
図８に、本実施形態のドライバーの第２構成例を示す。このドライバー１００は、キャパシター回路１０、キャパシター駆動回路２０、可変容量回路３０、データ電圧出力端子ＴＶＱを含む。図８には１つのデータ線駆動回路に対応する構成を示すが、実際には図１のように複数のデータ線駆動回路が設けられる。なお以下では、キャパシターの容量値を表す符号として、そのキャパシターの符号と同一の符号を用いる。

ドライバー１００は、例えば集積回路装置（ＩＣ）により構成される。集積回路装置は、例えばシリコン基板に回路が形成されたＩＣチップ、或はＩＣチップがパッケージに収納された装置に対応する。ドライバー１００の端子（データ電圧出力端子ＴＶＱ等）は、ＩＣチップのパッド或はパッケージの端子に対応する。

キャパシター回路１０は、第１〜第ｎのキャパシターＣ１〜Ｃｎ（ｎは２以上の自然数）を含む。またキャパシター駆動回路２０は、第１〜第ｎの駆動部ＤＲ１〜ＤＲｎを含む。なお以下では、ｎ＝１０の場合を例にとって説明するが、ｎは２以上の自然数であればよい。例えばｎは、表示データのビット数と同数に設定すればよい。

キャパシターＣ１〜Ｃ１０の第ｉのキャパシター（ｉはｎ＝１０以下の自然数）の一端は、キャパシター駆動ノードＮＤＲｉに接続され、第ｉのキャパシターの他端は、データ電圧出力ノードＮＶＱに接続される。データ電圧出力ノードＮＶＱはデータ電圧出力端子ＴＶＱに接続されるノードである。キャパシターＣ１〜Ｃ１０は、２の累乗で重み付けされた容量値を有している。具体的には第ｉのキャパシターＣｉの容量値は２^{（ｉ−１）}×Ｃ１である。

第１〜第１０の駆動部ＤＲ１〜ＤＲ１０の第ｉの駆動部ＤＲｉの入力ノードには、表示データＧＤ［１０：１］（階調データ）の第ｉのビットＧＤｉが入力される。第ｉの駆動部ＤＲｉの出力ノードは、第ｉのキャパシター駆動ノードＮＤＲｉである。表示データＧＤ［１０：１］は第１〜第１０のビットＧＤ１〜ＧＤ１０（第１〜第ｎのビット）で構成され、ビットＧＤ１がＬＳＢに対応し、ビットＧＤ１０がＭＳＢに対応する。

第ｉの駆動部ＤＲｉは、ビットＧＤｉが第１論理レベルの場合に第１電圧レベルを出力し、ビットＧＤｉが第２論理レベルの場合に第２電圧レベルを出力する。例えば、第１論理レベルは“０”（ローレベル）、第２論理レベルは“１”（ハイレベル）、第１電圧レベルは低電位側電源ＶＳＳの電圧（例えば０Ｖ）、第２電圧レベルは高電位側電源ＶＤＤの電圧（例えば１５Ｖ）である。例えば、第ｉの駆動部ＤＲｉは、入力された論理レベル（例えばロジック電源の３Ｖ）を駆動部ＤＲｉの出力電圧レベル（例えば１５Ｖ）にレベルシフトするレベルシフターや、そのレベルシフターの出力をバッファリングするバッファー回路で構成される。

以上のように、キャパシターＣ１〜Ｃ１０の容量値は、表示データＧＤ［１０：１］のビットＧＤ１〜ＧＤ１０の桁に応じた２の累乗で重み付けされている。そして、駆動部ＤＲ１〜ＤＲ１０が、ビットＧＤ１〜ＧＤ１０に応じて０Ｖ又は１５Ｖを出力することで、その電圧によりキャパシターＣ１〜Ｃ１０が駆動される。この駆動によってキャパシターＣ１〜Ｃ１０と可変容量回路３０の容量と電気光学パネル側容量ＣＰとの間で電荷再分配が生じ、その結果としてデータ電圧出力端子ＴＶＱにデータ電圧が出力される。

電気光学パネル側容量ＣＰは、データ電圧出力端子ＴＶＱから見える容量の合計である。例えば、電気光学パネル側容量ＣＰは、プリント基板の寄生容量である基板容量ＣＰ１と、電気光学パネル２００内の寄生容量や画素容量であるパネル容量ＣＰ２と、を加算したものである。

具体的には、ドライバー１００は集積回路装置としてリジッド基板に実装され、そのリジッド基板にフレキシブル基板が接続され、そのフレキシブル基板に電気光学パネル２００が接続される。このリジッド基板やフレキシブル基板には、ドライバー１００のデータ電圧出力端子ＴＶＱと電気光学パネル２００のデータ電圧入力端子ＴＰＮとを接続する配線が設けられている。この配線の寄生容量が基板容量ＣＰ１である。また図１で説明したように、電気光学パネル２００には、データ電圧入力端子ＴＰＮに接続されたデータ線と、ソース線と、データ線をソース線に接続するスイッチ素子と、ソース線に接続される画素回路と、が設けられる。スイッチ素子は例えばＴＦＴ（Thin Film Transistor）で構成され、ソース・ゲート間に寄生容量がある。データ線には多数のスイッチ素子が接続されるため、データ線には多数のスイッチ素子の寄生容量が付く。また、データ線やソース線とパネル基板との間に寄生容量が存在する。また、液晶表示パネルでは液晶の画素に容量がある。これらを加算したものがパネル容量ＣＰ２である。

電気光学パネル側容量ＣＰは、例えば５０ｐＦ〜１２０ｐＦである。キャパシター回路１０の容量ＣＯ（キャパシターＣ１〜Ｃ１０の容量の合計）と電気光学パネル側容量ＣＰの比は例えば１：２に設定する。この場合、キャパシター回路１０の容量ＣＯは２５ｐＦ〜６０ｐＦとなる。集積回路に内蔵する容量としては大きいが、例えばＭＩＭ（Metal Insulation Metal）キャパシターを縦に２〜３段積み上げる断面構造にすることで、キャパシター回路１０の容量ＣＯを実現できる。

さて、本実施形態では電荷の再分配によりデータ電圧を出力するので容量比によりデータ電圧が決まる。容量比は、キャパシター回路１０の容量ＣＯと、電気光学パネル側容量ＣＰ及び可変容量回路３０の容量ＣＡを加算した容量との比（ＣＯ：ＣＰ＋ＣＡ）である。同じ表示データに対して同じデータ電圧を出力するためには容量比を一定（所定の容量比）にしておく必要がある。ここで、仮に可変容量回路３０が無いとすると、所定の比にするためには、電気光学パネル側容量ＣＰ（例えば５０ｐＦ〜１２０ｐＦ）に合わせてキャパシター回路１０の容量ＣＯを変えなければならない。即ち、ドライバー１００に接続する電気光学パネル２００の機種やドライバー１００や電気光学パネル２００を実装する回路基板の設計（配線の違い）に応じて、キャパシター回路１０の容量ＣＯを専用設計しなければならない。

そこで本実施形態では、可変容量回路３０を設けることで、キャパシター回路１０の容量ＣＯを変えることなく容量比を調整できるようにしている。即ち、ＣＯ：ＣＡ＋ＣＰが所定の比となるようにＣＡを調整できる。例えば電気光学パネル側容量ＣＰが５０ｐＦ〜１２０ｐＦの範囲で変化する場合に、可変容量回路３０の容量をＣＡ＝７０ｐＦ〜０ｐＦに調整することで、ＣＡ＋ＣＰ＝１２０ｐＦになる。この場合、ＣＯ＝６０ｐＦに固定したままでＣＯ：ＣＡ＋ＣＰを１：２にできる。以下、可変容量回路３０の詳細について説明する。

可変容量回路３０は、データ電圧出力ノードＮＶＱに接続される容量であり、その容量値を可変に設定できる回路である。具体的には、可変容量回路３０は、第１〜第ｍのスイッチ素子ＳＷＡ１〜ＳＷＡｍ（ｍは２以上の自然数）、第１〜第ｍの調整用キャパシターＣＡ１〜ＣＡｍを含む。なお以下ではｍ＝６の場合を例に説明する。

第１〜第６のスイッチ素子ＳＷＡ１〜ＳＷＡ６は、例えばＰ型又はＮ型のＭＯＳトランジスターや、或はＰ型ＭＯＳトランジスターとＮ型ＭＯＳトランジスターを組み合わせたトランスファーゲートで構成される。スイッチ素子ＳＷＡ１〜ＳＷＡ６の第ｓのスイッチ素子ＳＷＡｓ（ｓはｍ＝６以下の自然数）の一端は、データ電圧出力ノードＮＶＱに接続される。

第１〜第６の調整用キャパシターＣＡ１〜ＣＡ６は、２の累乗で重み付けされた容量値を有している。具体的には調整用キャパシターＣＡ１〜ＣＡ６の第ｓの調整用キャパシターＣＡｓの容量値は２^{（ｓ−１）}×ＣＡ１である。第ｓの調整用キャパシターＣＡｓの一端は、第ｓのスイッチ素子ＳＷＡｓの他端に接続される。第ｓの調整用キャパシターＣＡｓの他端は、低電位側電源（広義には、基準電圧のノード）に接続される。

例えば、ＣＡ１＝１ｐＦに設定した場合、スイッチ素子ＳＷＡ１のみがオンした状態では可変容量回路３０の容量は１ｐＦであり、スイッチ素子ＳＷＡ１〜ＳＷＡ６の全てがオンした状態では可変容量回路３０の容量は６３ｐＦ（＝１ｐＦ＋２ｐＦ＋・・・＋３２ｐＦ）である。容量値が２の累乗で重み付けされているため、スイッチ素子ＳＷＡ１〜ＳＷＡ６のオン・オフ状態に応じて０ｐＦ〜６３ｐＦの間で１ｐＦ（ＣＡ１）ステップで、可変容量回路３０の容量を設定することができる。

５．データ電圧
次に、表示データＧＤ［１０：１］に対してドライバー１００が出力するデータ電圧について説明する。ここでは、容量比がＣＯ：ＣＰ＋ＣＡ＝１：２に設定されているとする。

図９（Ａ）、図９（Ｂ）に示すように、第ｉのビットＧＤｉが“０”の場合には駆動部ＤＲｉは０Ｖを出力し、第ｉのビットＧＤｉが“１”の場合には駆動部ＤＲｉは１５Ｖを出力する。

図９（Ａ）に示すように、駆動の前に初期化を行う。即ち、ＧＤ［１０：１］＝“００００００００００ｂ”（末尾のｂは“”内の数が２進数であることを示す）に設定して駆動部ＤＲ１〜ＤＲ１０に０Ｖを出力させ、式ＦＤのように電圧ＶＱ＝ＶＣ＝７．５Ｖを設定する。ＶＣ＝７．５Ｖは初期化電圧（コモン電圧）である。

次に図９（Ｂ）に示すように駆動を行う。図９（Ｂ）には、ＧＤ［１０：１］＝“１００１１１１１１１ｂ”の場合を例に示している。初期化においてデータ電圧出力ノードＮＶＱに蓄積された電荷は、駆動時にも保存されるので、電荷保存から図９（Ｂ）の式ＦＥが求められる。式ＦＥにおいて符号ＧＤｉはビットＧＤｉの値（“０”又は“１”）を表すものとする。式ＦＥの右辺第２項を見ると、表示データＧＤ［１０：１］が１０２４階調のデータ電圧（５Ｖ×０／１０２３、５Ｖ×１／１０２３、５Ｖ×２／１０２３、・・・、５Ｖ×１０２３／１０２３）に変換されることが分かる。

なお、以上では正極性駆動を例にとって説明したが、本実施形態では負極性駆動を行ってもよい。また正極性駆動と負極性駆動を交互に行う反転駆動を行ってもよい。負極性駆動では、初期化においてキャパシター駆動回路２０の駆動部ＤＲ１〜ＤＲ１０の出力を全て１５Ｖに設定し、出力電圧ＶＱ＝ＶＣ＝７．５Ｖを設定する。そして、表示データＧＤ［１０：１］の各ビットの論理レベルを反転（“０”を“１”に、“１”を“０”に）してキャパシター駆動回路２０に入力し、容量駆動を行う。この場合、表示データＧＤ［１０：１］＝“０００ｈ”に対してＶＱ＝７．５Ｖが出力され、表示データＧＤ［１０：１］＝“３ＦＦｈ”に対してＶＱ＝２．５Ｖが出力され、データ電圧範囲は７．５Ｖ〜２．５Ｖとなる。

以上の第２構成例によれば、ドライバー１００はキャパシター駆動回路２０とキャパシター回路１０と電圧駆動回路８０とを含む。キャパシター駆動回路２０は、表示データＧＤ［１０：１］に対応する第１〜第１０のキャパシター駆動電圧（０Ｖ又は１５Ｖ）を第１〜第１０のキャパシター駆動用ノードＮＤＲ１〜ＮＤＲ１０に出力する。キャパシター回路１０は、第１〜第１０のキャパシター駆動用ノードＮＤＲ１〜ＮＤＲ１０とデータ電圧出力端子ＴＶＱとの間に設けられる第１〜第１０のキャパシターＣ１〜Ｃ１０を有する。

このようにすれば、キャパシター回路１０とキャパシター駆動回路２０による容量駆動を行うことができる。容量駆動では、電荷再分配によって画素を駆動するため、アンプ駆動に比べて高速にデータ電圧を画素に書き込む（短時間にデータ電圧をセトリングさせる）ことができる。そして、高速化が可能なことで、より画素数が多い（高精細な）電気光学パネルを駆動することが可能となる。また駆動にアンプ回路を用いないので低消費電力化できる。即ち、アンプ回路で高精細パネルを高速駆動するためには、アンプ回路の消費電流を増やすとともに、階調電圧生成回路のラダー抵抗の消費電流を増やす（階調電圧のセトリング時間を速くする）必要がある。この点、本実施形態ではアンプ回路やラダー抵抗が不要なため、高速化による消費電流の増加がない。またデータ線駆動回路の出力ノードＮＶＱの電荷は基本的に保存する（即ち電荷が失われない）ので、アンプ回路に比べて非常に消費電流を小さくできる。

また本実施形態では、可変容量回路３０の容量ＣＡと電気光学パネル側容量ＣＰを加算した容量ＣＡ＋ＣＰ（以下、被駆動側の容量と呼ぶ）と、キャパシター回路１０の容量ＣＯ（以下、駆動側の容量と呼ぶ）とが、所与の容量比関係（例えばＣＯ：（ＣＡ＋ＣＰ）＝１：２）になるように、可変容量回路３０の容量ＣＡが設定されている。

このようにすれば、ドライバー１００の接続環境（実装基板の設計や電気光学パネル２００の種類）に依存しない汎用のドライバー１００を実現できる。即ち、電気光学パネル側容量ＣＰが異なる場合であっても、それに応じて可変容量回路３０の容量ＣＡを調整することによって、キャパシター回路１０の容量ＣＯを変えることなく所与の容量比関係（例えばＣＯ：（ＣＡ＋ＣＰ）＝１：２）を実現できる。この容量比関係によってデータ電圧の範囲（図４（Ａ）〜図４（Ｃ）の例では７．５Ｖ〜１２．５Ｖ）が決まるので、接続環境に依存しないデータ電圧の範囲を実現できる。

６．ドライバーの第３構成例
図１０に、本実施形態のドライバーの第３構成例を示す。このドライバー１００は、キャパシター回路１０、キャパシター駆動回路２０、可変容量回路３０、基準電圧生成回路６０、Ｄ／Ａ変換回路７０（電圧選択回路）、電圧駆動回路８０、データ電圧出力端子ＴＶＱを含む。図１０には１つのデータ線駆動回路に対応する構成を示すが、実際には図１のように複数のデータ線駆動回路が設けられる。基準電圧生成回路６０は複数のデータ線駆動回路に共通に設けられる。なお、既に説明した構成要素と同一の構成要素には同一の符号を付し、その構成要素については適宜説明を省略する。

基準電圧生成回路６０は、表示データの各値に対応する基準電圧（階調電圧）を生成する回路である。例えば、１０ビットの表示データＧＤ［１０：１］に対応して１０２４階調の基準電圧ＶＲ１〜ＶＲ１０２４を生成する。

具体的には、基準電圧生成回路６０は、高電位側電源と初期化電圧ＶＣ（コモン電圧）のノードとの間に直列接続された第１〜第１０２４の抵抗素子ＲＤ１〜ＲＦ１０２４を含む。そして、抵抗素子ＲＤ１〜ＲＦ１０２４のタップから、電圧分割により得られた第１〜第１０２４の基準電圧ＶＲ１〜ＶＲ１０２４を出力する。

Ｄ／Ａ変換回路７０は、基準電圧生成回路６０からの複数の基準電圧の中から、表示データＧＤ［１０：１］に対応する基準電圧を選択する回路である。選択された基準電圧は出力電圧ＤＡＱとして出力される。

具体的には、Ｄ／Ａ変換回路７０は、基準電圧ＶＲ１〜ＶＲ１０２４が一端に供給される第１〜第１０２４のスイッチ素子ＳＷＤ１〜ＳＷＤ１０２４を含む。スイッチ素子ＳＷＤ１〜ＳＷＤ１０２４の他端は共通接続されている。スイッチ素子ＳＷＤ１〜ＳＷＤ１０２４のうち、いずれか１つが表示データＧＤ［１０：１］に対応してオンになり、そのスイッチ素子に供給される基準電圧が出力電圧ＤＡＱとして出力される。スイッチ素子ＳＷＤ１〜ＳＷＤ１０２４のオン・オフ制御信号は、例えば図１１の制御回路４０から供給される。或いは、Ｄ／Ａ変換回路７０が表示データＧＤ［１０：１］をデコードするデコーダーを有し、制御回路４０からデコーダーに表示データＧＤ［１０：１］が入力されてもよい。

なお、Ｄ／Ａ変換回路７０の構成は図１０に限定されない。例えば、スイッチ素子を多段に設けて勝ち抜き方式での選択を行うトーナメント方式であってもよい。トーナメント方式では、例えば１６個の基準電圧から１つ選択するセレクターを２段（１６×１６＝２５６）重ね、それにより選択された４個の基準電圧から１つ選択するセレクター（２５６×４＝１０２４）を３段目に設ける。

電圧駆動回路８０は、Ｄ／Ａ変換回路７０の出力電圧ＤＡＱを増幅し、その増幅した電圧をデータ電圧出力端子ＴＶＱへ出力する（以下、電圧駆動と呼ぶ）。電圧駆動回路８０は、アンプ回路ＡＭＶＤ、スイッチ回路ＳＷＡＭを含む。

アンプ回路ＡＭＶＤは演算増幅回路を有し、その演算増幅回路は例えばボルテージフォロアに構成される。そのボルテージフォロアの入力には、Ｄ／Ａ変換回路７０の出力電圧ＤＡＱが入力される。

スイッチ回路ＳＷＡＭは、アンプ回路ＡＭＶＤの出力とデータ電圧出力ノードＮＶＱの接続・遮断を行う回路である。スイッチ回路ＳＷＡＭは、例えば１つのスイッチ素子で構成されてもよいし、或いは複数のスイッチ素子を含む回路で構成されてもよい。スイッチ回路ＳＷＡＭのオン・オフ制御信号は、例えば図１１の制御回路４０（不図示のタイミングコントローラー）から供給される。

次に、上記の第３構成例の動作について説明する。以下では、図１、図２に示すデータ線ＤＬ１、スイッチ素子ＳＷＥＰ１、ソース線ＳＬ１を例にとって説明する。

まず、プリチャージ駆動と初期化電圧ＶＣによる初期化とを行う。プリチャージ駆動と初期化については上述したので、ここでは省略する。次に、容量駆動を開始してデータ線ＤＬ１をデータ電圧ＳＶ１で駆動する。容量駆動の開始は、表示データをキャパシター駆動回路２０に出力するタイミング（キャパシター駆動回路２０に表示データを出力するラッチが表示データをラッチするタイミング）である。容量駆動を開始してから第１期間が経過した後に電圧駆動回路８０のスイッチ回路ＳＷＡＭをオンにして、アンプ回路ＡＭＶＤがデータ電圧ＳＶ１と同じ電圧でデータ線ＤＬ１を駆動する。次に、スイッチ素子ＳＷＥＰ１がオン（スイッチ回路ＳＷＡＭのオンと同時でもよい）になり、データ線ＤＬ１にソース線ＳＬ１が接続される。

スイッチ素子ＳＷＥＰ１がオンになってデータ線ＤＬ１とソース線ＳＬ１が接続されたとき、ソース線ＳＬ１はプリチャージ電圧ＶＰＲなので（データ線ＤＬ１の電圧ＳＶ１とは異なるので）、データ線ＤＬ１とソース線ＳＬ１の電圧がＳＶ１からずれる（下がる）。本実施形態では、電圧駆動回路８０によりデータ電圧ＳＶ１が供給されるので、ソース線ＳＬ１にデータ電圧ＳＶ１を書き込むことができる。

次に、スイッチ素子ＳＷＥＰ１がオフになり、その後に電圧駆動回路８０のスイッチ回路ＳＷＡＭがオフになる。スイッチ回路ＳＷＡＭがオンしている期間を、電圧駆動を行う第２期間とする。

以上の第３構成例によれば、まず第１期間において容量駆動によりデータ線を高速に所望のデータ電圧に漸近させ、その後の第２期間において電圧駆動（アンプ駆動）によりデータ線に所望のデータ電圧を正確に出力できる。すなわち、容量駆動と電圧駆動を組み合わせることで高速且つ高精度な駆動を実現できる。データ線は容量駆動により既に充電されているため、電圧駆動においてアンプ回路は少量の電荷を出力できればよい。そのため、容量駆動を行わない場合に比べてアンプ回路の駆動能力（回路規模、消費電流）は小さくてよい。

７．ドライバーの詳細構成
図１１に、本実施形態のドライバーの詳細な構成例を示す。このドライバー１００は、データ線駆動回路１１０、基準電圧生成回路６０、制御回路４０を含む。データ線駆動回路１１０は、Ｄ／Ａ変換回路７０、電圧駆動回路８０、容量駆動回路９０、検出回路５０を含む。容量駆動回路９０は、キャパシター回路１０、キャパシター駆動回路２０、可変容量回路３０を含む。制御回路４０は、補正回路４２（データ出力回路）、インターフェース回路４４、可変容量制御回路４６、レジスター部４８、不揮発性メモリー４９を含む。なお、既に説明した構成要素と同一の構成要素には同一の符号を付し、その構成要素については適宜説明を省略する。

データ線駆動回路１１０は、１つのデータ電圧出力端子ＴＶＱに対応して１つ設けられる。ドライバー１００は複数のデータ線駆動回路と複数のデータ電圧出力端子を含むが、図１１では１つだけ図示している。基準電圧生成回路６０は、複数のデータ線駆動回路（複数のＤ／Ａ変換回路）に対して共通に設けられる。

インターフェース回路４４は、ドライバー１００を制御する表示コントローラー３００（広義には、処理部）とドライバー１００との間のインターフェース処理を行う。例えば、ＬＶＤＳ（Low Voltage Differential Signaling）等のシリアル通信によるインターフェース処理を行う。この場合、インターフェース回路４４は、シリアル信号を入出力するＩ／Ｏ回路と、制御データや画像データをシリアル／パラレル変換するシリアル／パラレル変換回路と、を含む。また、表示コントローラー３００から入力されてパラレルデータに変換された画像データをラッチするラインラッチを含む。ラインラッチは、例えば１度に１本の水平走査線に対応する画像データをラッチする。

補正回路４２は、水平走査線に対応する画像データの中から、キャパシター駆動回路２０へ出力する表示データＧＤ［１０：１］を取り出し、その表示データＧＤ［１０：１］に対して補正処理を行い、その補正された表示データＤＱ［１０：１］、ＤＱ２［１０：１］を出力する。データＤＱ２［１０：１］はＤ／Ａ変換回路７０へ出力される。例えば、補正回路４２は、水平走査線に対応する画像データから表示データＧＤ［１０：１］を選択する選択回路と、選択された表示データＧＤ［１０：１］を補正処理する補正部と、補正された表示データＤＱ［１０：１］、ＤＱ２［１０：１］をラッチする出力ラッチと、を含む。なお制御回路４０は、電気光学パネル２００の駆動タイミングを制御する不図示のタイミングコントローラーを含んでもよい。図１で説明した相展開駆動を行う場合、出力ラッチは、１度に８画素分（データ線ＤＬ１〜ＤＬ８の本数分）の表示データＧＤ［１０：１］をラッチする。この場合、タイミングコントローラーは、相展開駆動の駆動タイミングに合わせて選択回路や出力ラッチの動作タイミングを制御する。また、インターフェース回路４４によって受信された画像データに基づいて水平同期信号や垂直同期信号を生成してもよい。また、電気光学パネル２００のスイッチ素子（ＳＷＥＰ１等）のオン・オフを制御するための信号（ＥＮＢＸ）や、ゲート駆動（電気光学パネル２００の水平走査線の選択）を制御する信号を、電気光学パネル２００に対して出力してもよい。

検出回路５０は、データ電圧出力ノードＮＶＱの電圧ＶＱを検出する。具体的には、所与の検出電圧と電圧ＶＱとを比較し、その結果を検出信号ＤＥＴとして出力する。例えば、電圧ＶＱが検出電圧以上である場合にはＤＥＴ＝“１”を出力し、電圧ＶＱが検出電圧より小さい場合にはＤＥＴ＝“０”を出力する。

可変容量制御回路４６は、検出信号ＤＥＴに基づいて可変容量回路３０の容量を設定する。この設定処理のフローは図１２で後述する。可変容量制御回路４６は、可変容量回路３０の制御信号として設定値ＣＳＷ［６：１］を出力する。この設定値ＣＳＷ［６：１］は第１〜第６のビットＣＳＷ６〜ＣＳＷ１（第１〜第ｍのビット）で構成される。ビットＣＳＷｓ（ｓはｍ＝６以下の自然数）は、可変容量回路３０のスイッチ素子ＳＷＡｓに入力される。例えばビットＣＳＷｓ＝“０”の場合にはスイッチ素子ＳＷＡｓがオフになり、ビットＣＳＷｓ＝“１”の場合にはスイッチ素子ＳＷＡｓがオンになる。設定処理を行う場合、可変容量制御回路４６は検出用データＢＤ［１０：１］を出力する。そして、補正回路４２は検出用データＢＤ［１０：１］を出力データＤＱ［１０：１］としてキャパシター駆動回路２０へ出力する。

レジスター部４８は、設定処理により設定された可変容量回路３０の設定値ＣＳＷ［６：１］を記憶する。レジスター部４８はインターフェース回路４４を介して表示コントローラー３００からアクセス可能に構成される。即ち、表示コントローラー３００はレジスター部４８から設定値ＣＳＷ［６：１］を読み出すことができる。或は、表示コントローラー３００がレジスター部４８に設定値ＣＳＷ［６：１］を書き込める構成としてもよい。

不揮発性メモリー４９（不揮発性の記憶部）は、ドライバーの製造時又は出荷時においてドライバーの設定値が記憶されるメモリーである。例えば、上述したカップリングの係数をテスターで測定した場合には、そのカップリングの係数を記憶する。なお、カップリングの係数を図７の測定回路１２０で測定した場合には、その係数をレジスター部４８に記憶してもよい。

８．可変容量回路の容量を設定する処理
図１２に、可変容量回路３０の容量を設定する処理のフローチャートを示す。この処理は、例えばドライバー１００に電源を投入した際の立ち上げ時（初期化処理）において行う。

図１２に示すように、処理を開始すると、設定値ＣＳＷ［６：１］＝“３Ｆｈ”を出力し、可変容量回路３０のスイッチ素子ＳＷＡ１〜ＳＷＡ６を全てオンにする（ステップＳ１）。次に、検出用データＢＤ［１０：１］＝“０００ｈ”を出力し、キャパシター駆動回路２０の駆動部ＤＲ１〜ＤＲ１０の出力を全て０Ｖに設定する（ステップＳ２）。次に、出力電圧ＶＱを初期化電圧ＶＣ＝７．５Ｖに設定する（ステップＳ３）。

次に、可変容量回路３０の容量を仮設定する（ステップＳ４）。例えば、設定値ＣＳＷ［６：１］＝“１Ｆｈ”を設定する。この場合、スイッチ素子ＳＷＡ６がオフ、スイッチ素子ＳＷＡ５〜ＳＷＡ１がオンになるので、容量は最大値の半分になる。次に、出力電圧ＶＱへの初期化電圧ＶＣの供給を解除する（ステップＳ５）。次に、検出電圧Ｖｈ２を所望の電圧に設定する（ステップＳ６）。例えば、検出電圧Ｖｈ２＝１０Ｖを設定する。

次に、検出用データＢＤ［１０：１］のＭＳＢをＢＤ１０＝“０”からＢＤ１０＝“１”に変化させる（ステップＳ７）。次に、出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖ以上であるか否かを検出する（ステップＳ８）。

ステップＳ８において出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖより小さい場合、ビットＢＤ１０＝“０”に戻す（ステップＳ９）。次に、設定値ＣＳＷ［６：１］＝“１Ｆｈ”を“−１”して“１Ｅｈ”とし、可変容量回路３０の容量を１段階小さくする（ステップＳ１０）。次に、ビットＢＤ１０＝“１”を設定する（ステップＳ１１）。次に、出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖ以下であるか否かを検出する（ステップＳ１２）。出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖ以下である場合にはステップＳ９に戻り、出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖより大きい場合には処理を終了する。

ステップＳ８において出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖ以上である場合、ビットＢＤ１０＝“０”に戻す（ステップＳ１３）。次に、設定値ＣＳＷ［６：１］＝“１Ｆｈ”を“＋１”して“２０ｈ”とし、可変容量回路３０の容量を１段階大きくする（ステップＳ１４）。次に、ビットＢＤ１０＝“１”を設定する（ステップＳ１５）。次に、出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖ以上であるか否かを検出する（ステップＳ１６）。出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖ以上である場合にはステップＳ１３に戻り、出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖより小さい場合には処理を終了する。

以上の処理により得られた設定値ＣＳＷ［６：１］を、最終的な設定値ＣＳＷ［６：１］として決定し、その設定値ＣＳＷ［６：１］をレジスター部４８に書き込む。容量駆動により電気光学パネル２００を駆動する際には、レジスター部４８に記憶された設定値ＣＳＷ［６：１］で可変容量回路３０の容量が設定される。

なお、本実施形態では可変容量回路３０の設定値ＣＳＷ［６：１］をレジスター部４８に記憶させる場合を例に説明したが、これに限定されるものでない。例えば、設定値ＣＳＷ［６：１］をＲＡＭ等のメモリーに記憶させてもよいし、不揮発性メモリー４９（例えば製造時や出荷時にテスターで設定値を決める）に記憶させてもよいし、ヒューズ（例えば、製造時にレーザー等で切断して設定値を設定する）により設定値ＣＳＷ［６：１］を設定してもよい。

９．電気光学装置、電子機器
図１３に、本実施形態のドライバー１００を適用できる電子機器の構成例を示す。本実施形態の電子機器として、例えばプロジェクターや、テレビション装置、情報処理装置（コンピューター）、携帯型情報端末、カーナビゲーションシステム、携帯型ゲーム端末等の、表示装置を搭載する種々の電子機器を想定できる。

図１３に示す電子機器は、ドライバー１００、電気光学パネル２００、表示コントローラー３００（ホストコントローラー、第１処理部）、ＣＰＵ３１０（第２処理部）、記憶部３２０、ユーザーインターフェース部３３０、データインターフェース部３４０を含む。

電気光学パネル２００は例えばマトリックス型の液晶表示パネルである。或は、電気光学パネル２００は自発光素子を用いたＥＬ（Electro-Luminescence）表示パネルであってもよい。例えば電気光学パネル２００には配線引き出し用のフレキシブル基板が接続され、ドライバー１００は表示コントローラー３００等とともにリジッド基板に実装され、そのリジッド基板にフレキシブル基板を接続することで電気光学パネル２００が実装される。或いは、電気光学パネル２００に接続されたフレキシブル基板にドライバー１００を実装してもよい。この場合、電気光学パネル２００と、それに接続されるフレキシブル基板と、それに実装されるドライバー１００とを電気光学装置と呼ぶ。

ユーザーインターフェース部３３０は、ユーザーからの種々の操作を受け付けるインターフェース部である。例えば、ボタンやマウス、キーボード、電気光学パネル２００に装着されたタッチパネル等で構成される。データインターフェース部３４０は、画像データや制御データの入出力を行うインターフェース部である。例えばＵＳＢ等の有線通信インターフェースや、或は無線ＬＡＮ等の無線通信インターフェースである。記憶部３２０は、データインターフェース部３４０から入力された画像データを記憶する。或は、記憶部３２０は、ＣＰＵ３１０や表示コントローラー３００のワーキングメモリーとして機能する。ＣＰＵ３１０は、電子機器の各部の制御処理や種々のデータ処理を行う。表示コントローラー３００はドライバー１００の制御処理を行う。例えば、表示コントローラー３００は、データインターフェース部３４０や記憶部３２０から転送された画像データを、ドライバー１００が受け付け可能な形式に変換し、その変換された画像データをドライバー１００へ出力する。ドライバー１００は、表示コントローラー３００から転送された画像データに基づいて電気光学パネル２００を駆動する。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（第１論理レベル、第２論理レベル）と共に記載された用語（ローレベル、ハイレベル）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。またキャパシター回路、キャパシター駆動回路、可変容量回路、補正回路、制御回路、ドライバー、電気光学パネル、電気光学装置、電子機器の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０ キャパシター回路、２０ キャパシター駆動回路、３０ 可変容量回路、
４０ 制御回路、４１ 演算回路、４２ 補正回路、４４ インターフェース回路、
４６ 可変容量制御回路、４８ レジスター部、４９ 不揮発性メモリー、
５０ 検出回路、６０ 基準電圧生成回路、７０ Ｄ／Ａ変換回路、
８０ 電圧駆動回路、９０ 容量駆動回路、１００ ドライバー、
１１０ データ線駆動回路、１２０ 測定回路、１３０ セレクター、
１４０ 駆動回路、２００ 電気光学パネル、３００ 表示コントローラー、
３１０ ＣＰＵ、３２０ 記憶部３２０、３３０ ユーザーインターフェース部、
３４０ データインターフェース部、
ＡＭＶＤ アンプ回路、Ｃ１２ カップリング容量、ＣＰ 電気光学パネル側容量、
ＤＤ１ データ線駆動回路、ＤＬ１ データ線、
ＤＱ［１０：１］，ＧＤ［１０：１］ 表示データ、ＳＬ１ ソース線、
ＴＶＱ データ電圧出力端子

Claims (14)

1. 電気光学パネルの第１〜第ｋのデータ線（ｋは２以上の自然数）を駆動する第１〜第ｋのデータ線駆動回路を有する駆動回路と、
   表示データの補正処理を行って、補正処理後の前記表示データを前記駆動回路に供給する補正回路と、
   を含み、
   前記補正回路は、
   前記第１〜第ｋのデータ線の第ｉのデータ線（ｉはｋ以下の自然数）と前記第ｉのデータ線の隣のデータ線との間のカップリング容量に基づく補正係数で前記補正処理した前記表示データを、前記第１〜第ｋのデータ線駆動回路の第ｉのデータ線駆動回路に供給することを特徴とするドライバー。
2. 請求項１において、
   前記補正係数は、
   前記第ｉのデータ線の全体容量に対する前記カップリング容量の比に基づく補正係数であることを特徴とするドライバー。
3. 請求項１又は２において、
   前記補正回路は、
   前記第ｉのデータ線の隣のデータ線に対応する前記表示データの変化値と前記補正係数とに基づいて、前記第ｉのデータ線に対応する前記表示データの前記補正処理を行うことを特徴とするドライバー。
4. 請求項３において、
   前記補正回路は、
   前記変化値と前記補正係数を乗算処理した値により、前記第ｉのデータ線に対応する前記表示データの前記補正処理を行うことを特徴とするドライバー。
5. 請求項１乃至４のいずれかにおいて、
   前記補正係数は、
   前記第ｉのデータ線と前記第１〜第ｋのデータ線の第ｉ−１のデータ線との間の第１のカップリング容量に基づく第１の補正係数と、
   前記第ｉのデータ線と前記第１〜第ｋのデータ線の第ｉ＋１のデータ線との間の第２のカップリング容量に基づく第２の補正係数と、
   を含むことを特徴とするドライバー。
6. 請求項５において、
   前記第１の補正係数は、前記第ｉのデータ線の全体容量に対する前記第１のカップリング容量の比に基づく補正係数であり、
   前記第２の補正係数は、前記第ｉのデータ線の全体容量に対する前記第２のカップリング容量の比に基づく補正係数であることを特徴とするドライバー。
7. 請求項５又は６において、
   前記補正回路は、
   前記第ｉ−１のデータ線に対応する前記表示データの変化値である第１の変化値と、前記第１の補正係数と、前記第ｉ＋１のデータ線に対応する前記表示データの変化値である第２の変化値と、前記第２の補正係数とに基づいて、前記第ｉのデータ線に対応する前記表示データの前記補正処理を行うことを特徴とするドライバー。
8. 請求項７において、
   前記補正回路は、
   前記第１の変化値と前記第１の補正係数を乗算処理した値と、前記第２の変化値と前記第２の補正係数を乗算処理した値とを加算処理した値により、前記第ｉのデータ線に対応する前記表示データの前記補正処理を行うことを特徴とするドライバー。
9. 請求項１乃至８のいずれかにおいて、
   前記補正係数を記憶する記憶部を含み、
   前記補正回路は、
   前記記憶部に記憶された前記補正係数に基づいて前記表示データの前記補正処理を行うことを特徴とするドライバー。
10. 請求項１乃至９のいずれかにおいて、
    前記第ｉのデータ線駆動回路は、
    前記第ｉのデータ線に供給する電荷量を制御することで、前記第ｉのデータ線を、前記表示データに対応するデータ電圧に設定することを特徴とするドライバー。
11. 請求項１乃至１０のいずれかにおいて、
    前記第ｉのデータ線駆動回路は、
    前記表示データに対応する第１〜第ｎのキャパシター駆動電圧（ｎは２以上の自然数）を第１〜第ｎのキャパシター駆動用ノードに出力するキャパシター駆動回路と、
    前記第１〜第ｎのキャパシター駆動用ノードとデータ電圧出力端子との間に設けられる第１〜第ｎのキャパシターを有するキャパシター回路と、
    を有することを特徴とするドライバー。
12. 電気光学パネルの第１〜第ｋのデータ線（ｋは２以上の自然数）を駆動する第１〜第ｋのデータ線駆動回路を有する駆動回路と、
    表示データの補正処理を行って、補正処理後の前記表示データである補正表示データを駆動回路に供給する補正回路と、
    を含み、
    前記補正回路は、
    前記第１〜第ｋのデータ線の第ｉのデータ線（ｉはｋ以下の自然数）の隣のデータ線に対応する前記表示データの変化値と、補正係数とに基づいて補正された前記補正表示データを前記第１〜第ｋのデータ線駆動回路の第ｉのデータ線駆動回路に供給することを特徴とするドライバー。
13. 請求項１乃至１２のいずれかに記載されたドライバーと、
    前記電気光学パネルと、
    を含むことを特徴とする電気光学装置。
14. 請求項１乃至１２のいずれかに記載されたドライバーを含むことを特徴とする電子機器。

Images