JP2007501949A - 電圧供給装置 - Google Patents

電圧供給装置 Download PDF

Info

Publication number
JP2007501949A
JP2007501949A JP2006521758A JP2006521758A JP2007501949A JP 2007501949 A JP2007501949 A JP 2007501949A JP 2006521758 A JP2006521758 A JP 2006521758A JP 2006521758 A JP2006521758 A JP 2006521758A JP 2007501949 A JP2007501949 A JP 2007501949A
Authority
JP
Japan
Prior art keywords
voltage
line
state
relay
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006521758A
Other languages
English (en)
Other versions
JP4658048B2 (ja
Inventor
永井 肇
啓史 和津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2007501949A publication Critical patent/JP2007501949A/ja
Application granted granted Critical
Publication of JP4658048B2 publication Critical patent/JP4658048B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0221Addressing of scan or signal lines with use of split matrices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0275Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/028Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

ビデオライン(LV1)と、ビデオライン(LVn)と、ビデオライン(LV1)を通じて階調電圧が供給されるソースライン群(GS1)のソースライン(LS1)と、ビデオライン(LVn)を通じて階調電圧が供給されるソースライン群(GS1)のソースライン(LSn)と、ソースライン群(GS1)のソースライン(LSn)に隣接し、ビデオライン(LV1)を通じて電圧が供給されるソースライン群(GS2)のソースライン(LS1)と、ソースライン群(GS1)のソースライン(LS1)に電圧が供給された状態から、ソースライン群(GS2)のソースライン(LS1)に電圧が供給された状態に遷移する間、ソースライン群(GS1)のソースライン(LSn)に電圧を供給し続ける制御手段とを有する電圧供給装置(1)。

Description

本発明は、互いに隣接する一対のラインに電圧を供給する電圧供給装置に関する。
従来より、複数のソースライン群にグループ分けされたソースラインに電圧を供給する電圧供給装置が知られている。
図1は、従来の電圧供給装置100の一例を示す概略構成図である。
電圧供給装置100は、複数のソースライン群GS1、GS2、GS3・・・を備えている。各ソースライン群GS1、GS2、GS3・・・は、いずれもn本のソースラインLS1乃至LSnから構成されている。また、この電圧供給装置100は、階調電圧出力手段10が出力した階調電圧を複数のソースライン群GS1、GS2、GS3・・・の各々に供給するために、ビデオライン群GVを備えている。ビデオライン群GVは、n本のビデオラインLV1乃至LVnを有している。ビデオラインLV1は、各ソースライン群GS1、GS2、GS3・・・のソースラインLS1に電圧を供給するためのラインである。同様に、その他のビデオラインLV2、・・・、LVn-1、LVnは、各ソースライン群GS1、GS2、GS3・・・のソースラインLS2、・・・、LSn-1、LSnに電圧を供給するためのラインである。また、電圧供給装置100は、各ソースライン群GS1、GS2、GS3・・・に対応してスイッチング回路C1、C2、C3・・・を備えている。各スイッチング回路C1、C2、C3・・・は、いずれも、n本のソースラインLS1乃至LSnに対応してスイッチング素子SW1乃至SWnを有する。更に、電圧供給装置100は、シフトレジスタ21を有する。このシフトレジスタ21は、クロック信号CLKに同期して、スイッチング回路C1、C2、C3、・・・を制御するための制御信号S1、S2、S3、・・・を出力する。
図2は、図1に示す従来の電圧供給装置100のタイミングチャートを示す。
図2の最上段には、1クロック期間毎に、ビデオラインLV1乃至LVnの電圧波形が示されている。この電圧波形には、“GS1”、“GS2”、“GS3”の符号が記入されていることに注意されたい。例えば、時刻t1乃至t2の期間に、“GS1”という符号が記入されている。これは、時刻t1乃至t2の期間は、ビデオラインLV1乃至LVnの各々に、ソースライン群GS1に属しているソースライン用の階調電圧が供給されていることを意味する。時刻t2乃至t3の期間についも、時刻t1乃至t2と同様に考えることができる。時刻t2乃至t3の期間に、“GS2”という符号が記入されている。これは、ビデオラインLV1乃至LVnの各々に、ソースライン群GS2に属しているソースライン用の階調電圧が供給されていることを意味する。このように、ビデオラインLV1乃至LVn-1には、1クロック期間毎に各ソースライン群用の階調電圧が順次に供給される。
ビデオラインLV1乃至LVnの電圧波形の下にはクロック信号CLKが示されている。シフトレジスタ21が出力する制御信号S1は、クロック期間T1においてハイレベル電圧を有しており、制御信号S2は、制御信号S1よりも1クロック期間遅れて、即ち次のクロック期間T2において、ハイレベル電圧を有している。従って、ソースライン群GS1は、時刻t1乃至t2の期間において、ビデオラインLV1乃至LVnに接続されたローインピーダンス状態LIであり、一方、ソースライン群GS2は、時刻t2乃至t3の期間において、ビデオラインLV1乃至LVnに接続されたローインピーダンス状態LIである。尚、図2には示されていないが、ソースライン群GS3は、時刻t3乃至t4の期間において、ビデオラインLV1乃至LVnに接続されたローインピーダンス状態LIである。
図1に示す電圧供給装置100では、時刻t2において、スイッチング回路C1がオン状態からオフ状態に変化する一方で、スイッチング回路C2がオフ状態からオン状態に変化する。したがって、ソースライン群GS2の隣りのソースライン群GS1がローインピーダンス状態LIからハイインピーダンスHIに変化し、一方、ソースライン群GS2がハイインピーダンス状態HIからローインピーダンス状態LIに変化する。この場合、ソースライン群GS2がローインピーダンス状態LIのとき、ソースライン群GS1はハイインピーダンス状態HIであるので、ソースライン群GS1への電圧の供給は停止されている。従って、ソースライン群GS2がローインピーダンス状態LIになった瞬間にソースライン群GS2のソースラインLS1の電圧が変化する場合、クロストークによって、ソースライン群GS1のソースラインLSnの電圧も変動してしまい、この結果、ソースライン群GS1のソースラインLSnの電圧が元の電圧からずれてしまう。その他のソースライン群に属するソースラインLSnについても同様である。
本発明は、上記の事情に鑑み、互いに隣接するライン間で生じるクロストークによりライン上の電圧が変動してもこのライン上の電圧を元の電圧に戻すことができる電圧供給装置を提供することを目的とする。
上記目的を達成する本発明の電圧供給装置は、互いに隣接する一対の電圧ラインと、上記一対の電圧ラインのうちの一方の電圧ラインへの電圧の供給が停止された状態から上記一方の電圧ラインに電圧が供給された状態に遷移する間、上記一対の電圧ラインのうちの他方の電圧ラインに電圧を供給するための制御手段とを有する。この場合、制御手段は、この遷移後に、他方の電圧ラインへの電圧の供給を阻止することができる。
一対の電圧ラインが互いに隣接する状況下では、一方の電圧ラインに電圧を供給することによって、この一方の電圧ラインの電圧が変化してしまうと、この電圧の変化が、クロストークによって、他方の電圧ラインの電圧を変動させる場合がある。このような場合であっても、本発明の電圧供給装置では、他方の電圧ラインに電圧が供給され続けているので、この他方の電圧ラインの電圧を瞬時に元の電圧に戻すことが可能となる。
また、本発明の電圧供給装置は、第1の中継ラインと、第2の中継ラインと、上記第1の中継ラインを通じて電圧が供給される第1の電圧ラインと、上記第2の中継ラインを通じて電圧が供給される第2の電圧ラインと、上記第2の電圧ラインに隣接し、上記第1の中継ラインを通じて電圧が供給される第3の電圧ラインと、上記第1の電圧ラインに電圧が供給された第1の電圧供給状態から、上記第3の電圧ラインに電圧が供給された第2の電圧供給状態に遷移する間、上記第2の電圧ラインに電圧を供給し続ける制御手段と、を有することを特徴とする。この場合、制御手段は、第1の電圧供給状態から第2の電圧供給状態への遷移後に、第2の電圧ラインへの電圧の供給を阻止することができる。
この電圧供給装置では、第1の中継ラインは、第1の電圧ラインだけでなく、第3の電圧ラインにも電圧を供給するために用いられる。このような装置では、第3の電圧ラインに電圧が供給された瞬間に、第3の電圧ラインの電圧が変化してしまうと、この第3の電圧ライン上での電圧の変化が、クロストークによって、隣りの第2の電圧ラインの電圧を変動させる場合がある。このような場合であっても、本発明の電圧供給装置では、第2の電圧ラインに電圧が供給され続けているので、この第2の電圧ラインの電圧を瞬時に元の電圧に戻すことが可能となる。
ここで、本発明の電圧供給装置は、上記制御手段が、上記第1の中継ラインに上記第1の電圧ライン用の電圧を供給した後に上記第3の電圧ライン用の電圧を供給し、上記制御手段が、上記第1の中継ラインに上記第1の電圧ライン用の電圧が供給された状態から上記第1の中継ラインに上記第3の電圧ライン用の電圧が供給された状態に遷移する間、上記第2の中継ラインに上記第2の電圧ライン用の電圧を供給し続けるように構成されることが好ましい。
第2の中継ラインに上記のように第2の電圧ライン用の電圧を供給することによって、第2の電圧ラインには、第2の中継ラインを通じて第2の電圧ライン用の電圧が供給される。従って、第2の電圧ラインと第3の電圧ラインとの間のクロストークによって第2の電圧ライン上の電圧が変動しても、この第2の電圧ライン上の電圧は、瞬時に第2の電圧ライン用の電圧に戻る。
ここで、本発明の電圧供給装置は、上記制御手段が、上記第3の電圧ラインが上記第1の中継ラインから切り離された切断状態を、上記第3の電圧ラインが上記第1の中継ラインに接続された接続状態に切り替えるように構成され、上記制御手段が、上記第3の電圧ラインが上記第1の中継ラインから切り離された切断状態から、上記第3の電圧ラインが上記第1の中継ラインに接続された接続状態に遷移する間、上記第2の中継ラインを通じて上記第2の電圧ラインに第2の電圧ライン用の電圧を供給し続けるように構成できる。
第3の電圧ラインが第1の中継ラインに接続されると、第3の電圧ラインへの電圧の供給が開始される。このとき、第3の電圧ラインに電圧が供給されることによって第3の電圧ライン上の電圧が変化してしまうと、この電圧の変化が、クロストークによって、隣りの第2の電圧ラインの電圧を変動させる場合があるが、上記のように第2の電圧ラインに電圧を供給し続けることによって、この第2の電圧ラインの電圧を瞬時に元の電圧に戻すことができる。
ここで、本発明の電圧供給装置は、上記制御手段が、上記第2の電圧ラインが上記第2の中継ラインから切り離された切断状態を、上記第2の電圧ラインが上記第2の中継ラインに接続された接続状態に切り替えるようにも構成され、上記制御手段が、上記第3の電圧ラインが上記第1の中継ラインから切り離された切断状態から、上記第3の電圧ラインが上記第1の中継ラインに接続された接続状態に遷移する間、上記第2の電圧ラインが上記第2の中継ラインに接続された接続状態を保つように構成できる。
上記のように、第2の電圧ラインが第2の中継ラインに接続された接続状態を保つことによって、第2の電圧ラインに電圧が供給される。従って、第3の電圧ラインとの間のクロストークによって第2の電圧ライン上の電圧が変動しても、この第2の電圧ラインの電圧を瞬時に元の電圧に戻すことができる。
ここで、本発明の電圧供給装置は、上記制御手段が、上記第1の電圧ラインが上記第1の中継ラインに接続された接続状態と上記第1の電圧ラインが上記第1の中継ラインから切り離された切断状態とを確立するための第1のスイッチング手段と、上記第2の電圧ラインが上記第2の中継ラインに接続された接続状態と上記第2の電圧ラインが上記第2の中継ラインから切り離された切断状態とを確立するための第2のスイッチング手段と、上記第3の電圧ラインが上記第1の中継ラインに接続された接続状態と上記第3の電圧ラインが上記第1の中継ラインから切り離された切断状態とを確立するための第3のスイッチング手段とを有し、上記制御手段が、上記第1の電圧ラインが上記第1の中継ラインに接続され且つ上記第3の電圧ラインが上記第1の中継ラインから切り離された第1の状態から、上記第1の電圧ラインが上記第1の中継ラインから切り離され且つ上記第3の電圧ラインが上記第1の中継ラインに接続された第2の状態に遷移する間、上記第2の電圧ラインが上記第2の中継ラインに接続された接続状態が保たれるように、上記第1、第2及び第3のスイッチング手段を制御するスイッチング制御手段を有するように構成できる。
第3の電圧ラインとの間のクロストークによって第2の電圧ライン上の電圧が変動しても、上記のスイッチング制御手段を用いて第1、第2及び第3のスイッチング手段のオン状態およびオフ状態を制御することによって、この第2の電圧ラインの電圧を瞬時に元の電圧に戻すことができる。
ここで、本発明の電圧供給装置は、上記第1のスイッチング手段が、オン状態において上記第1の電圧ラインを上記第1の中継ラインに接続し、オフ状態において上記第1の電圧ラインを上記第1の中継ラインから切り離し、上記第2のスイッチング手段が、オン状態において上記第2の電圧ラインを上記第2の中継ラインに接続し、オフ状態において上記第2の電圧ラインを上記第2の中継ラインから切り離し、上記第3のスイッチング手段が、オン状態において上記第3の電圧ラインを上記第1の中継ラインに接続し、オフ状態において上記第3の電圧ラインを上記第1の中継ラインから切り離し、上記スイッチング制御手段が、上記第1のスイッチング手段がオン状態からオフ状態に遷移し且つ上記第3のスイッチング手段がオフ状態からオン状態に遷移する間、上記第2のスイッチング手段がオン状態を保つように、上記第1、第2及び第3のスイッチング手段を制御するように構成できる。第3の電圧ラインとの間のクロストークによって第2の電圧ライン上の電圧が変動しても、スイッチング制御手段を用いて第1、第2及び第3のスイッチング手段のオン状態及びオフ状態を上記のように制御することによって、この第2の電圧ラインの電圧を瞬時に元の電圧に戻すことができる。
ここで、本発明の電圧供給装置は、上記スイッチング制御手段が、上記第1のスイッチング手段を制御するための第1の制御信号と、上記第2のスイッチング手段を制御するための第2の制御信号と、上記第3のスイッチング手段を制御するための第3の制御信号とを出力し、上記第1の制御信号は、上記第1のスイッチング手段をオン状態にするための第1のオン電圧とオフ状態にするための第1のオフ電圧とを有し、上記第2の制御信号は、上記第2のスイッチング手段をオン状態にするための第2のオン電圧とオフ状態にするための第2のオフ電圧とを有し、上記第3の制御信号は、上記第3のスイッチング手段をオン状態にするための第3のオン電圧とオフ状態にするための第3のオフ電圧とを有し、上記スイッチング制御手段が、上記第1の制御信号が上記第1のオン電圧から上記第1のオフ電圧に遷移するとき、上記第3の制御信号が上記第3のオフ電圧から上記第3のオン電圧に遷移するように、上記第1及び第3の制御信号を出力し、上記スイッチング制御手段が、更に、上記第3の制御信号が上記第3のオフ電圧から上記第3のオン電圧に遷移する間、上記第2の制御信号が上記第2のオン電圧を有するように上記第2の制御信号を出力するように構成できる。
スイッチング制御手段が上記のような第1、第2及び第3の制御信号を出力することによって、第3のスイッチング手段がオフ状態からオン状態に遷移する間、第2のスイッチング手段はオン状態を保つ。従って、第3の電圧ラインとの間のクロストークによって第2の電圧ライン上の電圧が変動しても、この第2の電圧ラインの電圧を瞬時に元の電圧に戻すことができる。
ここで、本発明の電圧供給装置は、上記スイッチング制御手段が、上記第1の制御信号と上記第3の制御信号との論理和の演算を行い、上記論理和を表す信号を上記第2の制御信号として出力するOR回路を有するように構成できる。
このようなOR回路を備えることによって、第3のスイッチング手段がオフ状態からオン状態に遷移する間、第2のスイッチング手段をオン状態に保つための第2の制御信号が生成される。従って、第3の電圧ラインとの間のクロストークによって第2の電圧ライン上の電圧が変動しても、この第2の電圧ラインの電圧を瞬時に元の電圧に戻すことができる。
また、本発明の電圧供給装置は、上記スイッチング制御手段が、上記第1の制御信号を遅延させ、上記遅延した第1の制御信号を上記第2の制御信号として出力する遅延回路を有することも好ましい。
OR回路に代えて第1の制御信号を遅延させる遅延回路を備えても、第3のスイッチング手段がオフ状態からオン状態に遷移する間、第2のスイッチング手段をオン状態に保つための第2の制御信号を生成することができる。従って、第3の電圧ラインとの間のクロストークによって第2の電圧ライン上の電圧が変動しても、この第2の電圧ラインの電圧を瞬時に元の電圧に戻すことができる。
ここで、本発明の電圧供給装置は、上記電圧供給装置が、追加の中継ラインと、上記第1の電圧ラインと上記第2の電圧ラインとを有する第1の電圧ライン群と、上記第3の電圧ラインと上記追加の中継ラインを通じて電圧が供給される第4の電圧ラインとを有する第2の電圧ライン群と、を備えてもよい。
第2の中継ラインが第1の電圧ライン群に属している第2の電圧ラインに電圧を供給するために使用されている間は、この第2の中継ラインを用いて、別の電圧ラインに電圧を供給することができない。このような場合であっても、追加の中継ラインを備えれば、第2の中継ラインを通じて第2の電圧ラインに電圧を供給しながら、この追加の中継ラインを通じて第4の電圧ラインに電圧を供給することができる。従って、第2の中継ラインが第1の電圧ライン群に属している第2の電圧ラインに電圧を供給するために使用されている間であっても、第2の電圧ライン群に属している第3及び第4の電圧ラインへの電圧の供給を同時に開始することができる。
ここで、本発明の電圧供給装置は、上記第4の電圧ラインに隣接し且つ上記第1の中継ラインを通じて電圧が供給される第5の電圧供給ラインを有し、上記制御手段が、上記第1の中継ラインを通じて上記第3の電圧ラインに電圧が供給されている状態から上記第1の中継ラインを通じて上記第5の電圧ラインに電圧が供給されている状態に遷移している間、上記追加の中継ラインを通じて上記第4の電圧ラインに電圧を供給し続けるように構成できる。
第1の中継ラインが第3の電圧ラインだけでなく第5の電圧ラインにも電圧を供給するために使用される場合、第5の電圧ラインに電圧を供給するときには、第3の電圧ラインに代わって第5の電圧ラインが第1の中継ラインに接続される。このとき、第5の電圧ラインが電圧が供給された瞬間に第5の電圧ラインの電圧が変化すると、第5の電圧ラインは第4の電圧ラインに隣接しているので、この第4の電圧ラインの電圧がクロストークによって変動することがある。このような場合であっても、上記のように追加の中継ラインを通じて第4の電圧ラインに電圧を供給し続けることによって、この第4の電圧ラインの電圧を瞬時に元の電圧に戻すことができる。
また、本発明の電圧供給装置は、第1の中継ラインと、第2の中継ラインと、上記第1の中継ラインを通じて電圧が供給される第1の電圧ラインと、上記第2の中継ラインを通じて電圧が供給される第2の電圧ラインと、上記第2の電圧ラインに隣接し、上記第1の中継ラインを通じて電圧が供給される第3の電圧ラインと、上記第2の電圧ラインに電圧が供給されている間、上記第1の電圧ラインに電圧が供給された第1の電圧供給状態から、上記第3の電圧ラインに電圧が供給された第2の電圧供給状態に切り替える制御手段とを有することを特徴とする。
この電圧供給装置では、第1の電圧ラインから第3の電圧ラインへの電圧供給の切替えを、第2の電圧ラインに電圧が供給されている間に行っている。この場合、第2の電圧ラインと第3の電圧ラインとの間のクロストークにより第2の電圧ラインの電圧が変動しても、第2の電圧ラインに電圧が供給されているので、この第2の電圧ラインの電圧を瞬時に元の電圧に戻すことが可能となる。
図3は、画像表示装置に適用された本発明の第1実施形態の電圧供給装置1を示す概略構成図、図4は、図3に示す電圧供給装置1のタイミングチャートを示す。
電圧供給装置1は、主な構成要素として、階調電圧出力手段10、ビデオライン群GV、スイッチング回路C1乃至Cz、ソースライン群GS1乃至GSz、及びスイッチング回路制御手段20を有している。階調電圧出力手段10は階調電圧を出力し、この階調電圧をビデオライン群GVに供給する。ビデオライン群GVに供給された電圧は、スイッチング回路C1乃至Czを経由して対応するソースライン群GS1乃至GSzに供給される。ここでは、各ソースライン群GS1乃至GSzは、いずれもn本のソースラインLS1乃至LSnから構成されるが、各ソースライン群が有するソースラインの数は異なっていてもよい。スイッチング回路C1乃至Czはスイッチング回路制御手段20によって制御される。
以下に、図3の電圧供給装置1が、どのようにしてソースラインに階調電圧を供給しているかについて詳細に説明する。
階調電圧出力手段10は、階調電圧発生回路11と階調電圧選択回路12とを有している。階調電圧発生回路11は、電圧レベルの異なるm個の階調電圧(例えば、64個の階調電圧)を発生し、この発生したm個の階調電圧を階調電圧選択回路12に出力する。
階調電圧選択回路12は、選択信号Sselectに基づいて、ビデオライン群GVの各ビデオラインLV1乃至LVn+1に対して、m個の階調電圧の中から階調電圧を1つづつ選択し、選択した階調電圧をビデオライン群GVに供給する。尚、階調電圧出力手段10は、ビデオライン群GVの各ビデオラインLV1乃至LVn+1に必要な階調電圧を出力することができるのであれば、図3に示す回路構成に限定されることはない。
ビデオライン群GVは、各ソースライン群GS1乃至GSzに階調電圧を供給するために(n+1)本のビデオラインLV1乃至LVn+1を有している。例えば、各ソースライン群GS1乃至GSzのソースラインLS1は、ビデオラインLV1を通じて階調電圧が供給される。従って、スイッチング回路C1乃至Czを制御することによって、1本のビデオラインLV1を用いて、各ソースライン群GS1乃至GSzのソースラインLS1に階調電圧を供給することができる。ソースラインLS2乃至LSn-1も、ソースラインLS1と同様に考えることができ、同一のビデオラインLV2乃至LVn-1を通じて階調電圧が供給される。このように、ソースラインLS1乃至LSnのうちソースラインLS1乃至LSn-1について考えると、同一の符号が付されているソースラインは、どのソースライン群に属しているかにかかわらず、同一のビデオラインを通じて階調電圧が供給される。しかしながら、ソースラインLSnは、そのソースラインLSnがどのソースライン群に属しているかによって、異なるビデオラインから階調電圧が供給されることに注意されたい。この目的のため、ビデオライン群GVは、ビデオラインLV1乃至LVn-1の他に、ビデオラインLVnと追加のビデオラインLVn+1を備えている。ビデオラインLVnは、奇数番目のソースライン群GS1、GS3、・・・に属するソースラインLSnに階調電圧を供給するために設けられ、一方、追加のビデオラインLVn+1は、偶数番目のソースライン群GS2、GS4、・・・に属するソースラインLSnに階調電圧を供給するために設けられている。ここで、ソースライン群GS1乃至GSzの総数が奇数個である偶数個であるかによって、最後のソースライン群GSzは、奇数番目にも偶数番目にもなり得ることに注意されたい。最後のソースライン群GSzが奇数番目の場合は、最後のソースライン群GSzに属するソースラインLSnは、ビデオラインLVnから階調電圧が供給され、一方、偶数番目の場合は、追加のビデオラインLVn+1から供給されることになる。ここでは、最後のソースライン群GSzが偶数番目のソースライン群であるとして説明を続ける。従って、最後のソースライン群GSzに属するソースラインLSnは、追加のビデオラインLVn+1から階調電圧が供給される。このように、ソースラインLSnは、他のソースラインLS1乃至LSn-1とは異なり、ビデオラインLVn又はLVn+1から電圧が供給される。このことが、図4のタイミングチャートに具体的に示されている。図4の上部には、上から順に、ビデオラインLV1乃至LVn-1の電圧波形、ビデオラインLVnの電圧波形、及び追加のビデオラインLVn+1の電圧波形が示されている。これらビデオラインの電圧波形には、“GS1”、“GS2”、“GS3”等の符号が記入されていることに注意されたい。例えば、ビデオラインLV1乃至LVn-1の電圧波形には、1クロック期間毎に、“GS1”、“GS2”、“GS3”、“GS4”、・・・、“GSz-1”、及び“GSz”という符号が記入されている。より具体的には、例えば時刻t1乃至t2の期間に、“GS1”という符号が記入されている。これは、時刻t1乃至t2の期間は、ビデオラインLV1乃至LVn-1の各々に、ソースライン群GS1に属しているソースライン用の階調電圧が供給されていることを意味する。同様に、時刻tz乃至tz+1の期間は“GSz”という符号が記入されているので、ビデオラインLV1乃至LVn-1に、ソースライン群GSzに属しているソースライン用の階調電圧が供給されていることを意味する。このように、ビデオラインLV1乃至LVn-1には、1クロック期間毎に各ソースライン群用の階調電圧が順次に供給される。
これに対して、ビデオラインLVn(本発明にいう「第2の中継ライン」に相当する)の電圧波形には、2クロック期間毎に、符号“GS1”、“GS3”、・・・、“GSz-1”が記入されている。より具体的には、例えば時刻t1乃至t3の期間に“GS1”という符号が記入されている。これは、時刻t1乃至t3の期間は、ビデオラインLVnに、ソースライン群GS1に属しているソースラインLSn用の階調電圧が供給されていることを意味する。同様に、時刻tz-1乃至tz+1の期間は“GSz-1”という符号が記入されているので、ビデオラインLVnに、ソースライン群GSz-1に属しているソースラインLSn用の階調電圧が供給されていることを意味する。このように、ビデオラインLVnには、2クロック期間毎に奇数番目のソースライン群に属しているソースラインLSn用の階調電圧が順次に供給される。
一方、追加のビデオラインLVn+1(本発明にいう「追加の中継ライン」に相当する)の電圧波形には、符号“GS2”、“GS4”、・・・、“GSz-2”及び“GSz”が記入されているので、偶数番目のソースライン群に属しているソースラインLSn用の階調電圧が順次に供給されている。追加のビデオラインLVn+1には、ビデオラインLVnに対して1クロック期間遅れたタイミングで電圧が供給されている。また、追加のビデオラインLVn+1には、基本的には、ビデオラインLVnと同様に、2クロック期間毎に階調電圧が供給される。しかしながら、追加のビデオラインLVn+1の電圧波形の最後に記入されている符号“GSz”は時刻tz乃至tz+1の期間(即ち、1クロック期間)にのみ記入されていることに注意されたい。従って、追加のビデオラインLVn+1には、ソースライン群GSzに属しているソースラインLSn用の階調電圧が、1クロック期間だけ供給されることになる。
また、電圧供給装置1は、z個のソースライン群GS1乃至GSzに対応して、z個のスイッチング回路C1乃至Czを備えている。各スイッチング回路C1乃至Czは、対応するソースライン群をビデオライン群GVに接続する又はビデオライン群GVから切り離すための切替え動作を行う。この切替え動作を行うために、各スイッチング回路C1乃至Czは、n本のソースラインLS1乃至LSnに対応してn個のスイッチング素子SW1乃至SWnを有している。各スイッチング素子は、ローレベル電圧に応答してオフ状態となり、ハイレベル電圧に応答してオン状態となる。このようなスイッチング素子を有する各スイッチング回路C1乃至Czは、ソースラインLS1乃至LSnのうちのソースラインLS1乃至LSn-1を、ビデオラインLV1乃至LVn-1に接続する。しかしながら、奇数番目のスイッチング回路C1、C3、・・・は、対応するソースラインLSnをビデオラインLVnに接続し、偶数番目のスイッチング回路C2、C4、・・・は、対応するソースラインLSnをビデオラインLVnではなく追加のビデオラインLVn+1に接続することに注意されたい。
電圧供給装置1は、スイッチング回路C1乃至Czを上記のように駆動するためにスイッチング回路制御手段20を備えている。このスイッチング回路制御手段20は、シフトレジスタ21を有する。このシフトレジスタ21は、各スイッチング回路C1乃至Czに対応してDフリップフロップFF1乃至FFzを有している。これらDフリップフロップFF1乃至FFzは縦続接続されている。これらDフリップフロップFF1乃至FFzのうちの最前段のDフリップフロップFF1には、キャリー信号Carryが入力される。このキャリー信号Carryは、クロック信号CLKのパルスP0の立下りに同期してローレベル電圧からハイレベル電圧に変化し、次のパルスP1の立下りに同期してハイレベル電圧からローレベル電圧に変化する。クロック信号CLKのパルスP1は、キャリー信号Carryがハイレベル電圧の間に立ち上がるので、パルスP1の立上りエッジに同期して、最前段のDフリップフロップFF1はキャリー信号Carryのハイレベル電圧を取り込んで出力する。DフリップフロップFF1から出力されたハイレベル電圧は、次段のDフリップフロップFF2の入力信号として出力されるとともにスイッチング回路C1の制御信号S1としても出力される。次のパルスP2の立上り時刻t2において、キャリー信号Carryはローレベル電圧であるので、最前段のDフリップフロップFF1はそのローレベル電圧を取り込んで、次段のDフリップフロップFF2及びスイッチング回路C1に出力する。従って、DフリップフロップFF1から出力される信号は、時刻t1乃至t2の期間、ハイレベル電圧を保ち、時刻t2以降は、DフリップフロップFF1に新たなハイレベル電圧が取り込まれるまで、ローレベル電圧を保つ。DフリップフロップFF2乃至FFzは、クロック信号CLKのパルスに同期して、最前段のDフリップフロップFF1から出力された信号を1クロック期間づつ遅らせて出力する。各DフリップフロップFF2乃至FFzから出力された信号は、最前段のDフリップフロップFF1から出力された信号と同様に、制御信号S2乃至Szとして、対応するスイッチング回路C2乃至Czに供給される。
このようにして各DフリップフロップFF1乃至FFzから出力された信号は、制御信号S1乃至Szとして、対応するスイッチング回路C1乃至Czに供給される。制御信号S1乃至Szのうちの制御信号Szは、スイッチング回路Czを構成するn個のスイッチング素子SW1乃至SWnを全て制御するための信号である。しかしながら、その他の制御信号S1乃至Sz-1は、対応するスイッチング回路を構成するn個のスイッチング素子SW1乃至SWnを全て制御するのではなく、n−1個のスイッチング素子SW1乃至SWn-1を制御することに注意されたい。例えば、制御信号S1は、対応するスイッチング回路C1を構成するn個のスイッチング素子SW1乃至SWnを全て制御するのではなく、n−1個のスイッチング素子SW1乃至SWn-1を制御する。他の制御信号S2乃至Sz-1も同様である。つまり、制御信号S1乃至Sz-1は、対応するスイッチング回路に属するn−1個のスイッチング素子SW1乃至SWn-1を制御できるが、スイッチング素子SWnを制御できないことに注意されたい。制御信号S1乃至Sz-1が制御できないスイッチング素子SWnを制御する目的で、スイッチング回路制御手段20は、シフトレジスタ21だけでなく、(z-1)個のスイッチング回路C1乃至Cz-1に対応して(z-1)個のOR回路22_1乃至22_z-1を有している(図3には、OR回路22_1及び22_2は示されているが、その他のOR回路は図示省略されている)。OR回路22_1は、対応するスイッチング回路C1に入力される制御信号S1とその隣りのスイッチング回路C2に入力される制御信号S2との論理和を表すOR信号を制御信号S1’として出力する。この制御信号S1’によってスイッチング回路C1のスイッチング素子SWnの開閉が行われる。その他のOR回路22_2乃至22_z-1も同様のやり方で、対応するスイッチング回路C2乃至Cz-1のスイッチング素子SWnの開閉を行うための制御信号S2’乃至Sz-1’を出力する。
次に、上記のように構成された電圧供給装置1の動作について、図3及び図4を参照しながら説明する。
この電圧供給装置1は、先ず、ソースライン群GS1のソースラインLS1乃至LSn-1に階調電圧を供給するために、時刻t1乃至t2の期間、対応する階調電圧をビデオラインLV1乃至LVn-1に供給する。また、電圧供給装置1は、ソースライン群GS1のソースラインLSnに階調電圧を供給するために、時刻t1乃至t3の期間、対応する階調電圧をビデオラインLVnに供給する。
DフリップフロップFF1は、クロック信号CLKのパルスP1の立ち上がりに同期して、キャリー信号Carryのハイレベル電圧を取り込み、次のパルスP2が立ち上がるまで、ハイレベル電圧を出力し続ける。従って、時刻t1乃至t2の期間、制御信号S1はハイレベル電圧を有し、この結果、スイッチング回路C1のスイッチング素子SW1乃至SWn-1はオン状態になる。ソースライン群GS1のソースラインLS1乃至LSn-1は、このオン状態のスイッチング素子SW1乃至SWn-1を通じてビデオラインLV1乃至LVn-1に接続されたローインピーダンス状態LIになる(図4参照)。従って、ソースライン群GS1のソースラインLS1乃至LSn-1は、ビデオラインLV1乃至LVn-1から対応する階調電圧が供給される。この制御信号S1は、スイッチング回路C1だけでなくOR回路22_1にも入力される。OR回路22_1は制御信号S1だけでなく制御信号S2も入力されるが、制御信号S1がハイレベル電圧である場合、制御信号S2の電圧レベルとは無関係に、OR回路22_1はハイレベル電圧を出力する。従って、制御信号S1’は、時刻t1乃至t2の期間、ハイレベル電圧を有し、この結果、スイッチング回路C1のスイッチング素子SW1乃至SWn-1だけでなく、スイッチング素子SWnもオン状態になる。従って、ソースライン群GS1のソースラインLSnも、スイッチング回路C1のスイッチング素子SWnを通じてビデオラインLVnに接続されたローインピーダンス状態LIになり、ビデオラインLVnから対応する階調電圧が供給される。
即ち、時刻t1乃至t2の期間、スイッチング回路C1の全てのスイッチング素子SW1乃至SWnを通じて、ビデオラインLV1乃至LVnからソースライン群GS1の全てのソースラインLS1乃至LSnに、対応する階調電圧が供給される。尚、その他のスイッチング回路C2乃至Czでは、全てのスイッチング素子がオフ状態であるので、ソースライン群GS1用の階調電圧が他のソースライン群GS2乃至GSzに供給されることは無い。
次に、ソースライン群GS2のソースラインLS1乃至LSn-1に階調電圧を供給するために、時刻t2乃至t3の期間、ビデオラインLV1乃至LVn-1に、ソースライン群GS2用の階調電圧が供給される。従って、ビデオラインLV1乃至LVn-1には、時刻t1乃至t2において、ソースライン群GS1用の階調電圧が供給されるが、時刻t2乃至t3において、ソースライン群GS2用の階調電圧が供給される。しかしながら、ビデオラインLVnには、時刻t1乃至t2の期間だけでなく、時刻t2乃至t3の期間にもソースライン群GS1に属するソースラインLSn用の階調電圧が供給されることに注意されたい。この理由については後述する。
また、時刻t2において、制御信号S1はハイレベル電圧からローレベル電圧に変化するので、スイッチング回路C1のスイッチング素子SW1乃至SWn-1はオン状態からオフ状態に変化する。従って、ソースライン群GS1のソースラインLS1乃至LSn-1は、ビデオラインLV1乃至LVn-1から切り離されたハイインピーダンス状態HIになる。この結果、時刻t2乃至t3の期間にビデオラインLV1乃至LVn-1に供給されているソースライン群GS2用の階調電圧が、ソースライン群GS1のソースラインLS1乃至LSn-1に供給されることが防止される。
また、時刻t2において、制御信号S2がローレベル電圧からハイレベル電圧に変化するので、スイッチング回路C2のスイッチング素子SW1乃至SWn-1はオフ状態からオン状態に変化する。ソースライン群GS2のソースラインLS1乃至LSn-1は、このオン状態のスイッチング素子SW1乃至SWn-1を通じてビデオラインLV1乃至LVn-1に接続されたローインピーダンス状態LIになる。従って、ソースライン群GS2のソースラインLS1乃至LSn-1は、ビデオラインLV1乃至LVn-1から対応する階調電圧が供給される。
ここで、時刻t2において、制御信号S1はハイレベル電圧からローレベル電圧に変化するが、制御信号S2はローレベル電圧からハイレベル電圧に変化することに注意されたい。制御信号S1及びS2がこのように変化するので、OR回路22_1から出力される制御信号S1’は、時刻t1乃至t3を通じてハイレベル電圧を保ち、この結果、スイッチング回路C1のスイッチング素子SWnは時刻t1乃至t3を通じてオン状態を保つ。従って、スイッチング回路C1のスイッチング素子SW1乃至SWn-1は時刻t2以降はオフ状態であるのに対し、スイッチング回路C1のスイッチング素子SWnは時刻t2を経過しても、時刻t3まではオン状態を保つ。この結果、ソースライン群GS1のソースラインLSnは、時刻t1乃至t3の期間にわたって、ビデオラインLVnに接続されたローインピーダンス状態LIになる。従って、ソースライン群GS1のソースラインLSnは、時刻t1乃至t3の期間にわたって、ビデオラインLVnから対応する階調電圧が供給される。つまり、ソースライン群GS2のソースラインLS1が、時刻t2において、ハイインピーダンス状態HIからローインピーダンス状態LIに完全に切り替わるまでの間、ソースライン群GS1のソースラインLSnにはビデオラインLVnから対応する階調電圧が供給され続けている。従って、ソースライン群GS2のソースラインL1がローインピーダンス状態LIになった瞬間に(時刻t2)、クロストークによってソースライン群GS1のソースラインLSnの電圧が変動しても、ソースライン群GS1のソースラインLSnの電圧は、瞬時に元の階調電圧に戻る。このように、ソースライン群GS1のソースラインLSnに階調電圧が供給されている間に、ソースライン群GS2のソースラインLS1をハイインピーダンス状態HIからローインピーダンス状態LIに切り替えることによって、クロストークによる画像劣化が防止される。
ここで、図3に示す電圧供給装置1では、クロストークによる画像劣化を防止するために、ビデオラインLVnには、時刻t1乃至t2の期間だけでなく、時刻t2乃至t3の期間も、ソースライン群GS1に属するソースラインLSn用の階調電圧が供給されていることに注意されたい。このため、時刻t2乃至t3の期間に、ビデオラインLVnから、ソースライン群GS2に属するソースラインLSnに階調電圧を供給することができない。そこで、図3に示す電圧供給装置1は、n本のビデオラインLV1乃至LVnだけでなく、追加のビデオラインLVn+1を備えている。ビデオラインLVnには奇数番目のソースライン群GS1、GS3、・・・に属するソースラインLSn用の階調電圧が供給されるが、この追加のビデオラインLVn+1には偶数番目のソースライン群GS2、GS4、・・・に属するソースラインLSn用の階調電圧が供給される。
この追加のビデオラインLVn+1には、時刻2乃至t4の期間、ソースライン群GS2に属するソースラインLSn用の階調電圧が供給される。また、時刻t2乃至t3の期間、制御信号S2はハイレベル電圧であるのでOR回路22_2から出力される制御信号S2’はハイレベル電圧である。この結果、スイッチング回路C2では、スイッチング素子SW1乃至SWn-1だけでなく、スイッチング素子SWnも閉じた状態になる。従って、ソースライン群GS2のソースラインLSnは、追加のビデオラインLVn+1に接続されたローインピーダンス状態LIになり、追加のビデオラインLVn+1から対応する階調電圧が供給される。
また、ソースライン群GS3のソースラインLS1乃至LSnに階調電圧を供給する目的で、時刻t3乃至t4の期間、ビデオラインLV1乃至LVn-1に、ソースライン群GS3のソースラインLS1乃至LSn-1用の階調電圧が供給され、時刻t3乃至t5の期間、ビデオラインLVnにソースライン群GS3のソースラインLSn用の階調電圧が供給される。
時刻t3において、制御信号S2はハイレベル電圧からローレベル電圧に変化するので、スイッチング回路C2のスイッチング素子SW1乃至SWn-1はオン状態からオフ状態に変化する。従って、ソースライン群GS2のソースラインLS乃至LSn-1は、ビデオラインLV1乃至LVn-1から切り離されたハイインピーダンス状態HIになる。この結果、時刻t3乃至t4の期間にビデオラインLV1乃至LVn-1に供給されているソースライン群GS3用の階調電圧が、ソースライン群GS2のソースラインLS1乃至LSn-1に供給されることが防止される。
また、時刻t3において、制御信号S1’もハイレベル電圧からローレベル電圧に変化するので、スイッチング回路C1のスイッチング素子SWnはオン状態からオフ状態に変化する。従って、ソースライン群GS1のソースラインLSnは、ビデオラインLVnから切り離されたハイインピーダンス状態HIになる。この結果、時刻t3乃至t5の期間にビデオラインLVnに供給されているソースライン群GS3用の階調電圧が、ソースライン群GS1のソースラインLSnに供給されることが防止される。
ここで、時刻t3において、制御信号S2はハイレベル電圧からローレベル電圧に変化するが、制御信号S3はローレベル電圧からハイレベル電圧に変化することに注意されたい。制御信号S2及びS3がこのように変化するので、OR回路22_2から出力される制御信号S2’は、時刻t2乃至t3の期間だけでなく、時刻t3乃至t4の期間もハイレベル電圧を保つ。この結果、スイッチング回路C2のスイッチング素子SWnは時刻t2乃至t4の期間オン状態を保つので、ソースライン群GS2のソースラインLSnは、時刻t2乃至t4の期間にわたって、追加のビデオラインLVn+1に接続されたローインピーダンス状態LIを保つ。従って、ソースライン群GS2のソースラインLSnは、時刻t2乃至t4の期間にわたって、追加のビデオラインLVn+1から対応する階調電圧が供給され続ける。このため、クロストークによってソースライン群GS2のソースラインLSnの電圧が変動しても、ソースライン群GS2のソースラインLSnの電圧は、瞬時に元の階調電圧に戻り、クロストークによる画像劣化が防止される。
以下、他のソースライン群GS3乃至GSz-1にも、同様のやり方で対応する階調電圧が供給される。従って、隣接するソースライン群の間でのクロストークによる画像劣化が防止される。
尚、最後のソースライン群GSzは、他のソースライン群GS1乃至GSz-1と異なって、クロストークの原因となるソースライン群は存在しない。従って、最後のソースライン群GSzのソースラインLSnには、対応する階調電圧を2クロック期間に渡って供給する必要が無い。このような理由から、最後のソースライン群GSzでは、ソースラインLS1乃至LSn-1だけでなく、ソースラインLSnにも、対応する階調電圧が1クロック期間だけ供給される。この目的のため、追加のビデオラインLVn+1には、ソースライン群GSzに属するソースラインLSn用の階調電圧が、時刻tz乃至tz+1の期間(即ち、1クロック期間)だけ供給され、更に、シフトレジスタ21の最後段のDフリップフロップFFzから出力される制御信号Szが、スイッチング回路Czのスイッチング素子SW1乃至SWn-1だけでなくスイッチング素子SWnの制御も行っている。このような制御信号Szでスイッチング回路Czを制御することによって、最後のソースライン群GSzに属するn本のソースラインLS1乃至LSnに、1クロック期間だけ階調電圧を供給することができる。
また、図3の電圧供給装置1では、2本のビデオラインLVn及びLVn+1を使用して、各ソースライン群のソースラインLSnに階調電圧を供給している。しかしながら、3本以上のビデオラインを使用して各ソースライン群のソースラインLSnに階調電圧を供給してもよい。
また、図3の電圧供給装置1では、シフトレジスタ21から出力される2つの制御信号を利用してスイッチング素子SWnを制御するための制御信号S1’、S2’、・・・を生成している。しかしながら、これら制御信号S1’、S2’、・・・は、シフトレジスタ21から出力される信号を利用して生成する必要は無い。スイッチング素子SWnをその他のスイッチング素子SW1乃至SWn-1に対して独立に制御できるのであれば、スイッチング素子SWnを制御するための制御信号S1’、S2’、・・・は、どのようなやり方で生成してもよい。
図5は、画像表示装置に適用された本発明の第2実施形態の電圧供給装置2を示す概略構成図、図6は、図5に示す電圧供給装置2のタイミングチャートを示す。
図5及び図6の説明に当たっては、図3及び図4との相違点を主に説明する。
図5に示す電圧供給装置2と図3に示す電圧供給装置1との構成要素上の相違点は、図5の電圧供給装置2は、図3の電圧供給装置1が備えている追加のビデオラインLVn+1を備えていない点と、図5の電圧供給装置2のビデオラインLVnが全てのソースライン群のソースラインLSnに階調電圧を供給するように構成されている点と、図5の電圧供給装置2が、図3の電圧供給装置1が備えているスイッチング回路制御手段20とは異なる構成のスイッチング回路制御手段200を備えている点である。
ビデオラインLVnは、他のビデオラインLV1乃至LVn-1とは異なるタイミングで電圧が供給される。このことが、図6のタイミングチャートに具体的に示されている。図4の上部には、上から順に、ビデオラインLV1乃至LVn-1の電圧波形及びビデオラインLVnの電圧波形が示されている。これらビデオラインの電圧波形には、“GS1”、“GS2”、“GS3”等の符号が記入されていることに注意されたい。例えば、ビデオラインLV1乃至LVn-1の電圧波形には、1クロック期間毎に、“GS1”、“GS2”、“GS3”、・・・、“GSz”という符号が記入されている。より具体的には、例えば時刻t1乃至t2の期間に、“GS1”という符号が記入されている。これは、時刻t1乃至t2の期間は、ビデオラインLV1乃至LVn-1の各々に、ソースライン群GS1に属しているソースライン用の階調電圧が供給されていることを意味する。同様に、時刻tz乃至tz+1の期間は“GSz”という符号が記入されているので、ビデオラインLV1乃至LVn-1に、ソースライン群GSzに属しているソースライン用の階調電圧が供給されていることを意味する。このように、ビデオラインLV1乃至LVn-1には、1クロック期間毎に各ソースライン群用の階調電圧が順次に供給される。
一方、ビデオラインLVnの電圧波形にも、符号“GS1”、“GS2”、“GS3”・・・、“GSz”が記入されている。従って、ビデオラインLVnには、各ソースライン群のソースラインLSn用の階調電圧が順次に供給される。しかしながら、ビデオラインLVnには、ビデオラインLV1乃至LVn-1よりも遅延期間Pdだけ遅れて、対応する階調電圧が供給されることに注意されたい。
スイッチング回路制御手段200は、図3に示すシフトレジスタ21と同一構造のシフトレジスタ201を備えている。シフトレジスタ201から出力された制御信号S1乃至Szは、対応するスイッチング回路C1乃至Czに供給される。制御信号S1乃至Szは、対応するスイッチング回路C1乃至Czを構成するn個のスイッチング素子SW1乃至SWnを全て制御するのではなく、n−1個のスイッチング素子SW1乃至SWn-1を制御することに注意されたい。例えば、制御信号S1は、対応するスイッチング回路C1を構成するn個のスイッチング素子SW1乃至SWnを全て制御するのではなく、n−1個のスイッチング素子SW1乃至SWn-1を制御する。他の制御信号S2乃至Szも同様である。つまり、制御信号S1乃至Szは、対応するスイッチング回路に属するn−1個のスイッチング素子SW1乃至SWn-1を制御できるが、スイッチング素子SWnは制御できないことに注意されたい。制御信号S1乃至Szが制御できないスイッチング素子SWnを制御する目的で、このスイッチング回路制御手段200は、z個のスイッチング回路C1乃至Czに対応してz個の遅延回路202_1乃至202_zを有している。(図6には、遅延回路202_1、202_2及び202_zは示されているが、その他の遅延回路は図示省略されている)。遅延回路202_1は、対応するスイッチング回路C1に入力される制御信号S1を遅延させ、この遅延した制御信号S1を別の制御信号S1’として出力する。この制御信号S1’によってスイッチング回路C1のスイッチング素子SWnの開閉が行われる。その他の遅延回路202_2乃至202_zも同様のやり方で、対応するスイッチング回路C2乃至Czのスイッチング素子SWnの開閉を行うための制御信号S2’乃至Sz’を出力する。
以下に、電圧供給装置2の動作について説明する。
電圧供給装置2は、先ず、ソースライン群GS1のソースラインLS1乃至LSn-1に階調電圧を供給するために、時刻t1乃至t2の期間、対応する階調電圧をビデオラインLV1乃至LVn-1に供給する。また、電圧供給装置2は、ソースライン群GS1のソースラインLSnにも階調電圧を供給するために、対応する階調電圧をビデオラインLVnに供給するが、ビデオラインLVnには、ビデオラインLV1乃至LVn-1よりも遅延期間Pdだけ遅れて、対応する階調電圧が供給されることに注意されたい。
DフリップフロップFF1は、パルスP1の立ち上がりに同期して、キャリー信号Carryのハイレベル電圧を取り込み、次のパルスP2の立ち上がるまで、ハイレベル電圧を出力し続ける。従って、時刻t1乃至t2の期間、制御信号S1はハイレベル電圧を有し、この結果、スイッチング回路C1のスイッチング素子SW1乃至SWn-1はオン状態になる。ソースライン群GS1のソースラインLS1乃至LSn-1は、このオン状態のスイッチング素子SW1乃至SWn-1を通じてビデオラインLV1乃至LVn-1に接続されたローインピーダンス状態LIになる(図6参照)。従って、ソースライン群GS1のソースラインLS1乃至LSn-1は、ビデオラインLV1乃至LVn-1から対応する階調電圧が供給される。この制御信号S1は、スイッチング回路C1だけでなく遅延回路202_1にも入力される。この遅延回路202_1は、制御信号を遅延期間Pdだけ遅延させ、この遅延した制御信号S1を制御信号S1’として出力する。従って、スイッチング素子SWnは、スイッチング素子SW1乃至SWn-1よりも遅延期間Pdだけ遅れてオン状態になり、この結果、ソースライン群GS1のソースラインLSnは、ソースライン群GS1のソースラインLS1乃至LSn-1よりも、遅延期間Pdだけ遅れてローインピーダンス状態LIになる(図6参照)。
次に、ソースライン群GS2のソースラインLS1乃至LSn-1に階調電圧を供給するために、時刻t2乃至t3の期間、ビデオラインLV1乃至LVn-1に、対応する階調電圧を供給する。従って、ビデオラインLV1乃至LVn-1には、時刻t1乃至t2において、ソースライン群GS1用の階調電圧が供給されるが、時刻t2乃至t3において、隣りのソースライン群GS2用の階調電圧が供給される。しかしながら、ビデオラインLVnには、時刻t2よりも遅延期間Pdだけ遅い時刻t2’までソースライン群GS1に属するソースラインLSn用の階調電圧が供給されることに注意されたい。この理由については後述する。
また、時刻t2において、制御信号S1はハイレベル電圧からローレベル電圧に変化するので、スイッチング回路C1のスイッチング素子SW1乃至SWn-1はオン状態からオフ状態に変化する。従って、ソースライン群GS1のソースラインLS1乃至LSn-1は、ビデオラインLV1乃至LVn-1から切り離されたハイインピーダンス状態HIになる。この結果、時刻t2乃至t3の期間にビデオラインLV1乃至LVn-1に供給されているソースライン群GS2用の階調電圧が、ソースライン群GS1のソースラインLS1乃至LSn-1に供給されることが防止される。
また、時刻t2において、制御信号S2がローレベル電圧からハイレベル電圧に変化するので、スイッチング回路C2のスイッチング素子SW1乃至SWn-1はオフ状態からオン状態に変化する。ソースライン群GS2のソースラインLS1乃至LSn-1は、オン状態のスイッチング素子SW1乃至SWn-1を通じてビデオラインLV1乃至LVn-1に接続されたローインピーダンス状態LIになる。従って、ソースライン群GS2のソースラインLS1乃至LSn-1は、ビデオラインLV1乃至LVn-1から対応する階調電圧が供給される。
ここで、時刻t2において、制御信号S2はローレベル電圧からハイレベル電圧に変化するが、遅延信号S1’は時刻t2よりも遅延期間Pdだけ遅れて、ハイレベル電圧からローレベル電圧に変化することに注意されたい。従って、スイッチング回路C1のスイッチング素子SWnは、時刻t2を経過しても時刻t2’まではオン状態を保つ。この結果、ソースライン群GS1のソースラインLSnは、時刻t1’乃至t2’の期間にわたって、ビデオラインLVnに接続されたローインピーダンス状態LIになり、ソースライン群GS1のソースラインLSnに、ビデオラインLVnから対応する階調電圧が供給される。つまり、ソースライン群GS2のソースラインL1が、時刻t2において、ハイインピーダンス状態HIからローインピーダンス状態LIに完全に切り替わるまでの間、ソースライン群GS1のソースラインLSnにはビデオラインLVnから対応する階調電圧が供給され続ける。従って、ソースライン群GS2のソースラインL1がローインピーダンス状態LIになった瞬間に(時刻t2)、クロストークによってソースライン群GS1のソースラインLSnの電圧が変動しても、ソースライン群GS1のソースラインLSnの電圧は、瞬時に元の階調電圧に戻る。このようにして、クロストークによる画像劣化が防止される。尚、上記の遅延期間Pdは、クロストークにより変動したソースラインLSn上の電圧が元の階調電圧に戻るには、ソースラインLSnに対応する階調電圧をどのくらいの時間供給しなければならないのかという観点から決定すればよい。
また、時刻t2’乃至時刻t3’の期間には、ビデオラインLVnに、ソースライン群GS2のソースラインLSn用の階調電圧が供給される。時刻t2’において、制御信号2’はローレベル電圧からハイレベル電圧に変化するので、スイッチング回路C2のスイッチング素子SWnはオフ状態からオン状態に変化する。ソースライン群GS2のソースラインLSnは、このオン状態のスイッチング素子SWnを通じてビデオラインLVnに接続されたローインピーダンス状態LIになる。従って、ソースライン群GS2のソースラインLSnは、ビデオラインLVnから対応する階調電圧が供給される。
他のソースライン群GS3乃至GSzにも、同様のやり方で、対応する階調電圧が供給される。従って、隣接するソースライン群の間でのクロストークによる画像劣化が防止される。
尚、図5に示す電圧供給装置2では、クロストークによる画像劣化を防止する目的で、ビデオラインLVnに、他のビデオラインLV1乃至LVn-1に対して遅延期間Pdだけ遅れて、対応する階調電圧が供給される。従って、最後のソースライン群GSzに階調電圧を供給する場合も、対応するスイッチング回路Cz内のスイッチング素子SWnを他のスイッチング素子SW1乃至SWn-1よりも遅延期間Pdだけ遅れてオン状態にする必要がある。このような理由から、図5に示す電圧供給装置2は、最後のスイッチング回路Czに対応して遅延回路202_zを備え、最後のスイッチング回路Czのスイッチング素子を2つの制御信号Sz及びSz’で制御している。従って、スイッチング回路Czでは、スイッチング素子SW1乃至SWn-1は時刻tz+1においてオン状態からオフ状態に変化するのに対して、スイッチング素子SWnは時刻tz+1よりも遅延期間Pdだけ遅れた時刻tz+1’においてオン状態からオフ状態に変化する。ただし、最後のソースライン群GSzは、他のソースライン群GS1乃至GSz-1と異なって、クロストークの原因となるソースライン群は存在しないので、スイッチング回路Czでは、スイッチング素子SWnを他のスイッチング素子SW1乃至SWn-1と同じ時刻tz+1においてオン状態からオフ状態に変化させてもよい。
また、図5の電圧供給装置2では、シフトレジスタ21から出力される制御信号を利用してスイッチング素子SWnを制御するための制御信号S1’、S2’、・・・を生成している。しかしながら、これら制御信号S1’、S2’、・・・は、シフトレジスタ21から出力される信号を利用して生成する必要は無い。スイッチング素子SWnをその他のスイッチング素子SW1乃至SWn-1に対して独立に制御できるのであれば、スイッチング素子SWnを制御するための制御信号S1’、S2’、・・・は、どのようなやり方で生成してもよい。
尚、上記の第1及び第2実施形態では、本発明の電圧供給装置を画像表示装置に適用しているが、本発明の電圧供給装置は、クロストークによりライン上の電圧が所望の電圧からずれてしまうことを防止する必要がある装置であれば、画像表示装置以外にも適用できることに注意されたい。
クロストークによりライン上の電圧が所望の電圧からずれてしまうことを防止する必要がある装置、例えば液晶表示装置等の画像表示装置に利用することができる。
従来の電圧供給装置100の一例を示す概略構成図である。 図1に示す従来の電圧供給装置100のタイミングチャートを示す。 画像表示装置に適用された本発明の第1実施例の電圧供給装置1を示す概略構成図である。 図3に示す電圧供給装置1のタイミングチャートを示す。 画像表示装置に適用された本発明の第2実施形態の電圧供給装置2を示す概略構成図である。 図5に示す電圧供給装置2のタイミングチャートを示す。

Claims (15)

  1. 互いに隣接する一対の電圧ラインと、
    前記一対の電圧ラインのうちの一方の電圧ラインへの電圧の供給が停止された状態から前記一方の電圧ラインに電圧が供給された状態に遷移する間、前記一対の電圧ラインのうちの他方の電圧ラインに電圧を供給し続けるための制御手段とを有することを特徴とする電圧供給装置。
  2. 前記制御手段は、前記遷移の後、前記他方の電圧ラインへの電圧の供給を阻止する、請求項1に記載の電圧供給装置。
  3. 第1の中継ラインと、
    第2の中継ラインと、
    前記第1の中継ラインを通じて電圧が供給される第1の電圧ラインと、
    前記第2の中継ラインを通じて電圧が供給される第2の電圧ラインと、
    前記第2の電圧ラインに隣接し、前記第1の中継ラインを通じて電圧が供給される第3の電圧ラインと、
    前記第1の電圧ラインに電圧が供給された第1の電圧供給状態から、前記第3の電圧ラインに電圧が供給された第2の電圧供給状態に遷移する間、前記第2の電圧ラインに電圧を供給し続ける制御手段と、を有することを特徴とする電圧供給装置。
  4. 前記制御手段が、前記第1の中継ラインに前記第1の電圧ライン用の電圧を供給した後に前記第3の電圧ライン用の電圧を供給し、
    前記制御手段が、前記第1の中継ラインに前記第1の電圧ライン用の電圧が供給された状態から前記第1の中継ラインに前記第3の電圧ライン用の電圧が供給された状態に遷移する間、前記第2の中継ラインに前記第2の電圧ライン用の電圧を供給し続けることを特徴とする請求項3に記載の電圧供給装置。
  5. 前記制御手段が、前記第3の電圧ラインが前記第1の中継ラインから切り離された切断状態を、前記第3の電圧ラインが前記第1の中継ラインに接続された接続状態に切り替えるように構成され、
    前記制御手段が、前記第3の電圧ラインが前記第1の中継ラインから切り離された切断状態から、前記第3の電圧ラインが前記第1の中継ラインに接続された接続状態に遷移する間、前記第2の中継ラインを通じて前記第2の電圧ラインに第2の電圧ライン用の電圧を供給し続けることを特徴とする請求項4に記載の電圧供給装置。
  6. 前記制御手段が、前記第2の電圧ラインが前記第2の中継ラインから切り離された切断状態を、前記第2の電圧ラインが前記第2の中継ラインに接続された接続状態に切り替えるようにも構成され、
    前記制御手段が、前記第3の電圧ラインが前記第1の中継ラインから切り離された切断状態から、前記第3の電圧ラインが前記第1の中継ラインに接続された接続状態に遷移する間、前記第2の電圧ラインが前記第2の中継ラインに接続された接続状態を保つことを特徴とする請求項5に記載の電圧供給装置。
  7. 前記制御手段が、
    前記第1の電圧ラインが前記第1の中継ラインに接続された接続状態と、前記第1の電圧ラインが前記第1の中継ラインから切り離された切断状態とを確立するための第1のスイッチング手段と、
    前記第2の電圧ラインが前記第2の中継ラインに接続された接続状態と、前記第2の電圧ラインが前記第2の中継ラインから切り離された切断状態とを確立するための第2のスイッチング手段と、
    前記第3の電圧ラインが前記第1の中継ラインに接続された接続状態と、前記第3の電圧ラインが前記第1の中継ラインから切り離された切断状態とをを確立するための第3のスイッチング手段と、
    を有し、
    前記制御手段が、
    前記第1の電圧ラインが前記第1の中継ラインに接続され且つ前記第3の電圧ラインが前記第1の中継ラインから切り離された第1の状態から、前記第1の電圧ラインが前記第1の中継ラインから切り離され且つ前記第3の電圧ラインが前記第1の中継ラインに接続された第2の状態に遷移する間、前記第2の電圧ラインが前記第2の中継ラインに接続された接続状態が保たれるように、前記第1、第2及び第3のスイッチング手段を制御するスイッチング制御手段を有することを特徴とする請求項6に記載の電圧供給装置。
  8. 前記第1のスイッチング手段が、オン状態において前記第1の電圧ラインを前記第1の中継ラインに接続し、オフ状態において前記第1の電圧ラインを前記第1の中継ラインから切り離し、
    前記第2のスイッチング手段が、オン状態において前記第2の電圧ラインを前記第2の中継ラインに接続し、オフ状態において前記第2の電圧ラインを前記第2の中継ラインから切り離し、
    前記第3のスイッチング手段が、オン状態において前記第3の電圧ラインを前記第1の中継ラインに接続し、オフ状態において前記第3の電圧ラインを前記第1の中継ラインから切り離し、
    前記スイッチング制御手段が、前記第1のスイッチング手段がオン状態からオフ状態に遷移し且つ前記第3のスイッチング手段がオフ状態からオン状態に遷移する間、前記第2のスイッチング手段がオン状態を保つように、前記第1、第2及び第3のスイッチング手段を制御することを特徴とする請求項7に記載の電圧供給装置。
  9. 前記スイッチング制御手段が、前記第1のスイッチング手段を制御するための第1の制御信号と、前記第2のスイッチング手段を制御するための第2の制御信号と、前記第3のスイッチング手段を制御するための第3の制御信号とを出力し、
    前記第1の制御信号は、前記第1のスイッチング手段をオン状態にするための第1のオン電圧とオフ状態にするための第1のオフ電圧とを有し、
    前記第2の制御信号は、前記第2のスイッチング手段をオン状態にするための第2のオン電圧とオフ状態にするための第2のオフ電圧とを有し、
    前記第3の制御信号は、前記第3のスイッチング手段をオン状態にするための第3のオン電圧とオフ状態にするための第3のオフ電圧とを有し、
    前記スイッチング制御手段が、前記第1の制御信号が前記第1のオン電圧から前記第1のオフ電圧に遷移するとき、前記第3の制御信号が前記第3のオフ電圧から前記第3のオン電圧に遷移するように、前記第1及び第3の制御信号を出力し、
    前記スイッチング制御手段が、更に、前記第3の制御信号が前記第3のオフ電圧から前記第3のオン電圧に遷移する間、前記第2の制御信号が前記第2のオン電圧を有するように前記第2の制御信号を出力することを特徴とする請求項8に記載の電圧供給装置。
  10. 前記スイッチング制御手段が、前記第1の制御信号と前記第3の制御信号との論理和の演算を行い、前記論理和を表す信号を前記第2の制御信号として出力するOR回路を有することを特徴とする請求項9に記載の電圧供給装置。
  11. 前記スイッチング制御手段が、前記第1の制御信号を遅延させ、前記遅延した第1の制御信号を前記第2の制御信号として出力する遅延回路を有することを特徴とする請求項8に記載の電圧供給装置。
  12. 前記電圧供給装置が、
    追加の中継ラインと、
    前記第1の電圧ラインと前記第2の電圧ラインとを有する第1の電圧ライン群と、
    前記第3の電圧ラインと前記追加の中継ラインを通じて電圧が供給される第4の電圧ラインとを有する第2の電圧ライン群と、
    を備えることを特徴とする請求項3乃至10のうちのいずれか1項に記載の電圧供給装置。
  13. 前記電圧供給装置が、前記第4の電圧ラインに隣接し且つ前記第1の中継ラインを通じて電圧が供給される第5の電圧ラインを有し、
    前記制御手段が、前記第1の中継ラインを通じて前記第3の電圧ラインに電圧が供給されている状態から前記第1の中継ラインを通じて前記第5の電圧ラインに電圧が供給されている状態に遷移している間、前記追加の中継ラインを通じて前記第4の電圧ラインに電圧を供給し続けることを特徴とする請求項11に記載の電圧供給装置。
  14. 前記制御手段は、前記第1の電圧供給状態から前記第2の電圧供給状態への遷移の後、前記第2の電圧ラインへの電圧の供給を阻止する、請求項3乃至13のうちのいずれか一項に記載の電圧供給装置。
  15. 第1の中継ラインと、
    第2の中継ラインと、
    前記第1の中継ラインを通じて電圧が供給される第1の電圧ラインと、
    前記第2の中継ラインを通じて電圧が供給される第2の電圧ラインと、
    前記第2の電圧ラインに隣接し、前記第1の中継ラインを通じて電圧が供給される第3の電圧ラインと、
    前記第2の電圧ラインに電圧が供給されている間、前記第1の電圧ラインに電圧が供給された第1の電圧供給状態から、前記第3の電圧ラインに電圧が供給された第2の電圧供給状態に切り替える制御手段とを有することを特徴とする電圧供給装置。
JP2006521758A 2003-07-30 2004-07-28 電圧供給装置 Active JP4658048B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IB0303375 2003-07-30
PCT/IB2004/051304 WO2005010859A1 (en) 2003-07-30 2004-07-28 Voltage supplying device

Publications (2)

Publication Number Publication Date
JP2007501949A true JP2007501949A (ja) 2007-02-01
JP4658048B2 JP4658048B2 (ja) 2011-03-23

Family

ID=34090442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006521758A Active JP4658048B2 (ja) 2003-07-30 2004-07-28 電圧供給装置

Country Status (7)

Country Link
US (1) US8026888B2 (ja)
EP (1) EP1652168A1 (ja)
JP (1) JP4658048B2 (ja)
KR (1) KR101050646B1 (ja)
CN (1) CN100568333C (ja)
TW (1) TW200516537A (ja)
WO (1) WO2005010859A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107135354A (zh) * 2016-02-26 2017-09-05 苏州速迈医疗设备有限公司 3d摄像装置的连接控制组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08305322A (ja) * 1995-05-10 1996-11-22 Sharp Corp 表示装置
JPH0981089A (ja) * 1995-09-19 1997-03-28 Fujitsu Ltd アクティブマトリクス型液晶表示装置及びその駆動方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117599A (ja) * 1984-11-13 1986-06-04 キヤノン株式会社 映像表示装置のスイツチングパルス
JPH05210089A (ja) * 1992-01-31 1993-08-20 Sharp Corp アクティブマトリクス表示装置及びその駆動方法
TW491954B (en) * 1997-11-10 2002-06-21 Hitachi Device Eng Liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08305322A (ja) * 1995-05-10 1996-11-22 Sharp Corp 表示装置
JPH0981089A (ja) * 1995-09-19 1997-03-28 Fujitsu Ltd アクティブマトリクス型液晶表示装置及びその駆動方法

Also Published As

Publication number Publication date
JP4658048B2 (ja) 2011-03-23
EP1652168A1 (en) 2006-05-03
US8026888B2 (en) 2011-09-27
TW200516537A (en) 2005-05-16
CN1830016A (zh) 2006-09-06
US20070216820A1 (en) 2007-09-20
CN100568333C (zh) 2009-12-09
WO2005010859A1 (en) 2005-02-03
KR101050646B1 (ko) 2011-07-19
KR20060052922A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
US7508368B2 (en) Drive voltage generator circuit for driving LCD panel
USRE39366E1 (en) Liquid crystal driver and liquid crystal display device using the same
US9542902B2 (en) Display device driver
KR101782818B1 (ko) 데이터 처리 방법, 데이터 구동 회로 및 이를 포함하는 표시 장치
US8717338B2 (en) Display drive circuit
KR100661468B1 (ko) 행렬형으로 배치된 복수의 화소를 구비한 화상표시장치
RU2447517C1 (ru) Устройство отображения и мобильный терминал
US10431175B2 (en) Gate driver and control method thereof
JP5119810B2 (ja) 表示装置
KR101296494B1 (ko) 구동 회로, 액정 표시 장치, 및 전자 정보 기기
US7474305B2 (en) Data transfer method, image display device and signal line driving circuit, active-matrix substrate
KR20230106558A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
US20090262146A1 (en) Source driver
KR20170078924A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
US20150221274A1 (en) Display driver
WO2013047363A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
US20220148479A1 (en) Data driving circuit and a display device including the same
US9973192B2 (en) Liquid crystal drive circuit and liquid crystal drive circuit control method
JP4658048B2 (ja) 電圧供給装置
CN112951135A (zh) 用于显示器的***
US20240038194A1 (en) Drive circuit and display device
CN112951136A (zh) 用于显示器的驱动装置
CN116363981A (zh) 扫描驱动电路和显示装置
US20090237329A1 (en) Display device
KR20200079129A (ko) 레벨쉬프터 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100929

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4658048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250