JPH09289439A - 位相調整回路 - Google Patents
位相調整回路Info
- Publication number
- JPH09289439A JPH09289439A JP8100346A JP10034696A JPH09289439A JP H09289439 A JPH09289439 A JP H09289439A JP 8100346 A JP8100346 A JP 8100346A JP 10034696 A JP10034696 A JP 10034696A JP H09289439 A JPH09289439 A JP H09289439A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- voltage
- capacitor
- pulse voltage
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 マイクロコンピュータからの命令信号によっ
て遅延時間又は位相を自由に変化させることができる位
相調整回路を提供することを目的とする。 【解決手段】 位相調整回路は２対のトランジスタとコ
ンデンサとインバータとを含む。入力パルス電圧信号の
立ち下がりエッジでは、インバータの出力信号が反転す
るまでコンデンサに加わる電圧が増加し、入力パルス電
圧信号の立ち上がりエッジでは、インバータの出力信号
が反転するまでコンデンサに加わる電圧が減少する。第
１及び第２の制御用直流電圧Ｖ1 、Ｖ2 によって第１及
び第３のトランジスタのベース電位がそれぞれ調整さ
れ、それによってコンデンサに加わる電圧の変化率が調
整され、インバータの出力信号が反転する時点が変化す
る。それによって入力パルス電圧信号の立ち下がりエッ
ジ及び立ち上がりエッジが所望の遅延時間だけ遅延す
る。
て遅延時間又は位相を自由に変化させることができる位
相調整回路を提供することを目的とする。 【解決手段】 位相調整回路は２対のトランジスタとコ
ンデンサとインバータとを含む。入力パルス電圧信号の
立ち下がりエッジでは、インバータの出力信号が反転す
るまでコンデンサに加わる電圧が増加し、入力パルス電
圧信号の立ち上がりエッジでは、インバータの出力信号
が反転するまでコンデンサに加わる電圧が減少する。第
１及び第２の制御用直流電圧Ｖ1 、Ｖ2 によって第１及
び第３のトランジスタのベース電位がそれぞれ調整さ
れ、それによってコンデンサに加わる電圧の変化率が調
整され、インバータの出力信号が反転する時点が変化す
る。それによって入力パルス電圧信号の立ち下がりエッ
ジ及び立ち上がりエッジが所望の遅延時間だけ遅延す
る。
Description
【０００１】
【発明の属する技術分野】本発明はパルス電圧信号を所
定時間遅らせるためのパルス電圧遅延回路又は位相調整
回路に関し、より詳細には外部からの命令信号によって
遅延時間を可変制御することができる位相調整回路に関
する。
定時間遅らせるためのパルス電圧遅延回路又は位相調整
回路に関し、より詳細には外部からの命令信号によって
遅延時間を可変制御することができる位相調整回路に関
する。
【０００２】
【従来の技術】図３及び図４を参照して従来の位相調整
回路の例を説明する。これはビデオカメラの同期信号発
生回路に使用される従来の位相調整回路であり、図３は
その回路図、図４はその回路の各部の波形を示すタイム
チャートである。
回路の例を説明する。これはビデオカメラの同期信号発
生回路に使用される従来の位相調整回路であり、図３は
その回路図、図４はその回路の各部の波形を示すタイム
チャートである。
【０００３】入力端子１００より図４Ａに示す如き振幅
が＋５Ｖのパルス電圧信号Ｖ100 が入力され、インバー
タ又は反転回路１０１によって図４Ｂに示すように反転
される。インバータ１０１の出力信号Ｖ101 は不完全積
分回路１０２、１０３、１０４、１０５に入力される。
この不完全積分回路は２つの可変抵抗器１０２、１０３
とダイオード１０４とコンデンサ１０５とを含む。
が＋５Ｖのパルス電圧信号Ｖ100 が入力され、インバー
タ又は反転回路１０１によって図４Ｂに示すように反転
される。インバータ１０１の出力信号Ｖ101 は不完全積
分回路１０２、１０３、１０４、１０５に入力される。
この不完全積分回路は２つの可変抵抗器１０２、１０３
とダイオード１０４とコンデンサ１０５とを含む。
【０００４】図４Ｃは不完全積分回路の出力電圧Ｖ105
の波形を示す。不完全積分回路によって入力パルス電圧
は遅延される。入力電圧信号Ｖ101 の立ち上がりにて不
完全積分回路の出力電圧Ｖ105 は徐々に増加し、入力電
圧信号Ｖ101 の立ち下がりにて出力電圧Ｖ105 は徐々に
減少する。不完全積分回路の出力電圧、即ち、インバー
タ１０６の入力電圧Ｖ105 がインバータ１０６のしきい
値電圧＋２．５Ｖに達すると、インバータ１０６の出力
電圧Ｖ110 は反転する。
の波形を示す。不完全積分回路によって入力パルス電圧
は遅延される。入力電圧信号Ｖ101 の立ち上がりにて不
完全積分回路の出力電圧Ｖ105 は徐々に増加し、入力電
圧信号Ｖ101 の立ち下がりにて出力電圧Ｖ105 は徐々に
減少する。不完全積分回路の出力電圧、即ち、インバー
タ１０６の入力電圧Ｖ105 がインバータ１０６のしきい
値電圧＋２．５Ｖに達すると、インバータ１０６の出力
電圧Ｖ110 は反転する。
【０００５】図４Ｄはインバータ１０６の出力電圧Ｖ
110 の波形である。こうして不完全積分回路によって遅
延されたパルス電圧Ｖ105 はインバータ１０６によって
反転され波形整形されて出力端子１１０より出力され
る。
110 の波形である。こうして不完全積分回路によって遅
延されたパルス電圧Ｖ105 はインバータ１０６によって
反転され波形整形されて出力端子１１０より出力され
る。
【０００６】入力パルス電圧信号Ｖ100 の立ち下がりエ
ッジの時点をｔ1 、出力パルス電圧信号Ｖ110 の立ち下
がりエッジの時点をｔ1 ’とすると、遅延時間はＴ1 ＝
ｔ1’−ｔ1 である。入力パルス電圧信号Ｖ100 の立ち
上がりエッジの時点をｔ2 、出力パルス電圧信号Ｖ110
の立ち上がりエッジの時点をｔ2 ’とすると、遅延時間
はＴ2 ＝ｔ2 ’−ｔ2 である。これらの遅延時間Ｔ1 、
Ｔ2 （秒）は２つの抵抗器１０２、１０３の抵抗値Ｒ
102 、Ｒ103 とコンデンサ１０５の容量Ｃ105 によって
決まり、次のように表される。
ッジの時点をｔ1 、出力パルス電圧信号Ｖ110 の立ち下
がりエッジの時点をｔ1 ’とすると、遅延時間はＴ1 ＝
ｔ1’−ｔ1 である。入力パルス電圧信号Ｖ100 の立ち
上がりエッジの時点をｔ2 、出力パルス電圧信号Ｖ110
の立ち上がりエッジの時点をｔ2 ’とすると、遅延時間
はＴ2 ＝ｔ2 ’−ｔ2 である。これらの遅延時間Ｔ1 、
Ｔ2 （秒）は２つの抵抗器１０２、１０３の抵抗値Ｒ
102 、Ｒ103 とコンデンサ１０５の容量Ｃ105 によって
決まり、次のように表される。
【０００７】
【数１】Ｔ1 ＝Ｒ102 ×Ｃ105 Ｔ2 ＝Ｒ103 ×Ｃ105
【０００８】ここにＲ102 、Ｒ103 はそれぞれ可変抵抗
器１０２、１０３の抵抗値（Ω）、Ｃ105 はコンデンサ
１０５の容量（Ｆ）である。
器１０２、１０３の抵抗値（Ω）、Ｃ105 はコンデンサ
１０５の容量（Ｆ）である。
【０００９】本例の位相調整回路は、可変抵抗器１０
２、１０３の抵抗値Ｒ102 、Ｒ103 を変化させることに
よって、遅延時間Ｔ1 、Ｔ2 を変化させ、パルス電圧の
位相調整がなされるように構成されている。
２、１０３の抵抗値Ｒ102 、Ｒ103 を変化させることに
よって、遅延時間Ｔ1 、Ｔ2 を変化させ、パルス電圧の
位相調整がなされるように構成されている。
【００１０】
【発明が解決しようとする課題】従来のパルス電圧遅延
回路又は位相調整回路では、可変抵抗器の抵抗値を変化
させることによって遅延時間を自由に変化させることが
できるように構成されており、回路構成が簡単である利
点を有する。
回路又は位相調整回路では、可変抵抗器の抵抗値を変化
させることによって遅延時間を自由に変化させることが
できるように構成されており、回路構成が簡単である利
点を有する。
【００１１】しかしながら、この遅延回路はマイクロコ
ンピンュータに接続しマイクロコンピンュータからの命
令信号によって遅延時間を制御することはできない。
ンピンュータに接続しマイクロコンピンュータからの命
令信号によって遅延時間を制御することはできない。
【００１２】本発明は斯かる点に鑑み、マイクロコンピ
ンュータからの命令信号によって遅延時間を制御するこ
とができるパルス電圧遅延回路又は位相調整回路を提供
することを目的とする。
ンュータからの命令信号によって遅延時間を制御するこ
とができるパルス電圧遅延回路又は位相調整回路を提供
することを目的とする。
【００１３】本発明は斯かる点に鑑み、マイクロコンピ
ンュータからの命令信号によって位相調整することがで
きる位相調整回路を提供することを目的とする。
ンュータからの命令信号によって位相調整することがで
きる位相調整回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明によると、第１、
第２、第３及び第４のトランジスタと上記第１及び第３
のトランジスタのコレクタを接続する第１の接続点と上
記第２及び第４のトランジスタのコレクタを接続する第
２の接続点の間に接続されたコンデンサと該コンデンサ
に印加されている電圧が所定の値になると出力を反転さ
せるインバータとを含み、入力パルス電圧信号の立ち下
がりエッジ及び立ち上がりエッジを遅延させて上記イン
バータより出力パルス電圧信号を出力する位相調整回路
において、上記第２及び第４のトランジスタのベース電
位ＶB32 、ＶB34 は、それぞれ上記第１及び第３のトラ
ンジスタのベース電位ＶB31 、ＶB33 と異なる値となる
ように、上記第２及び第４のトランジスタのベースに
は、入力パルス電圧信号を所定の電圧差だけ直流変位さ
せた互いに異なるパルス電圧信号が印加され、上記入力
パルス電圧信号の立ち下がりエッジでは、上記第４のト
ランジスタはオンからオフになり上記第２のトランジス
タはオフからオンになり上記インバータの出力信号が反
転するまで上記コンデンサに加わる電圧が増加し、上記
入力パルス電圧信号の立ち上がりエッジでは、上記第２
のトランジスタはオンからオフになり上記第４のトラン
ジスタはオフからオンになり上記インバータの出力信号
が反転するまで上記コンデンサに加わる電圧が減少し、
上記第１及び第３のトランジスタのベース電位ＶB31 、
ＶB33 は第１及び第２の制御用直流電圧Ｖ1 、Ｖ2 によ
ってそれぞれ調整され、それによって上記コンデンサに
印加されている電圧の変化率が調整され、上記インバー
タの反転時間が調整され、上記入力パルス電圧信号の立
ち下がりエッジ及び立ち上がりエッジが所望の遅延時間
だけ遅延するように構成されている。
第２、第３及び第４のトランジスタと上記第１及び第３
のトランジスタのコレクタを接続する第１の接続点と上
記第２及び第４のトランジスタのコレクタを接続する第
２の接続点の間に接続されたコンデンサと該コンデンサ
に印加されている電圧が所定の値になると出力を反転さ
せるインバータとを含み、入力パルス電圧信号の立ち下
がりエッジ及び立ち上がりエッジを遅延させて上記イン
バータより出力パルス電圧信号を出力する位相調整回路
において、上記第２及び第４のトランジスタのベース電
位ＶB32 、ＶB34 は、それぞれ上記第１及び第３のトラ
ンジスタのベース電位ＶB31 、ＶB33 と異なる値となる
ように、上記第２及び第４のトランジスタのベースに
は、入力パルス電圧信号を所定の電圧差だけ直流変位さ
せた互いに異なるパルス電圧信号が印加され、上記入力
パルス電圧信号の立ち下がりエッジでは、上記第４のト
ランジスタはオンからオフになり上記第２のトランジス
タはオフからオンになり上記インバータの出力信号が反
転するまで上記コンデンサに加わる電圧が増加し、上記
入力パルス電圧信号の立ち上がりエッジでは、上記第２
のトランジスタはオンからオフになり上記第４のトラン
ジスタはオフからオンになり上記インバータの出力信号
が反転するまで上記コンデンサに加わる電圧が減少し、
上記第１及び第３のトランジスタのベース電位ＶB31 、
ＶB33 は第１及び第２の制御用直流電圧Ｖ1 、Ｖ2 によ
ってそれぞれ調整され、それによって上記コンデンサに
印加されている電圧の変化率が調整され、上記インバー
タの反転時間が調整され、上記入力パルス電圧信号の立
ち下がりエッジ及び立ち上がりエッジが所望の遅延時間
だけ遅延するように構成されている。
【００１５】
【発明の実施の形態】図１及び図２を参照して本発明に
よるパルス電圧遅延回路又は位相調整回路の例を説明す
る。図１に示すように本例の回路は、入力端子１０から
パルス電圧信号Ｖ10を入力すると所定の時間遅延された
パルス電圧信号Ｖ11が出力端子１１より出力される。遅
延時間の制御は端子１３、１４に印加する制御用直流電
圧信号Ｖ1 、Ｖ2 によってなされる。
よるパルス電圧遅延回路又は位相調整回路の例を説明す
る。図１に示すように本例の回路は、入力端子１０から
パルス電圧信号Ｖ10を入力すると所定の時間遅延された
パルス電圧信号Ｖ11が出力端子１１より出力される。遅
延時間の制御は端子１３、１４に印加する制御用直流電
圧信号Ｖ1 、Ｖ2 によってなされる。
【００１６】本例の回路はダイオード２１と１つのイン
バータ２７と２対のトランジスタ３１、３２、３３、３
４とコンデンサ４１とを含む。第１及び第３のトランジ
スタ３１、３３のベースにそれぞれ制御用直流電圧
Ｖ1 、Ｖ2 が印加されている。第２及び第４のトランジ
スタ３２、３４のベースは入力端子１０からパルス電圧
信号Ｖ10が印加される。第１及び第３のトランジスタ３
１、３３のコレクタの接続点３５と第２及び第４のトラ
ンジスタ３２、３４のコレクタの接続点３６の間にコン
デンサ４１が設けられている。
バータ２７と２対のトランジスタ３１、３２、３３、３
４とコンデンサ４１とを含む。第１及び第３のトランジ
スタ３１、３３のベースにそれぞれ制御用直流電圧
Ｖ1 、Ｖ2 が印加されている。第２及び第４のトランジ
スタ３２、３４のベースは入力端子１０からパルス電圧
信号Ｖ10が印加される。第１及び第３のトランジスタ３
１、３３のコレクタの接続点３５と第２及び第４のトラ
ンジスタ３２、３４のコレクタの接続点３６の間にコン
デンサ４１が設けられている。
【００１７】図２を参照して本回路の動作を説明する。
図２Ａは入力端子１０に供給されるパルス電圧信号
Ｖ10、図２Ｂは第２のトランジスタ３２のベース電圧Ｖ
B32 、図２Ｃは第４のトランジスタ３４のベース電圧Ｖ
B34 、図２Ｄは第２のトランジスタ３２のコレクタ電流
ＩC32 、図２Ｅは第４のトランジスタ３４のコレクタ電
流ＩC34 、図２Ｆはコンデンサ４１の電圧Ｖ41、図２Ｇ
は出力端子１１に出力される出力信号Ｖ11の波形であ
る。
図２Ａは入力端子１０に供給されるパルス電圧信号
Ｖ10、図２Ｂは第２のトランジスタ３２のベース電圧Ｖ
B32 、図２Ｃは第４のトランジスタ３４のベース電圧Ｖ
B34 、図２Ｄは第２のトランジスタ３２のコレクタ電流
ＩC32 、図２Ｅは第４のトランジスタ３４のコレクタ電
流ＩC34 、図２Ｆはコンデンサ４１の電圧Ｖ41、図２Ｇ
は出力端子１１に出力される出力信号Ｖ11の波形であ
る。
【００１８】入力端子１０に図２Ａに示す如き時点ｔ1
にて立ち下がり時点ｔ2 にて立ち上がるパルス電圧Ｖ10
を入力する。この例では、パルス電圧Ｖ10の電圧振幅は
＋３Ｖである。
にて立ち下がり時点ｔ2 にて立ち上がるパルス電圧Ｖ10
を入力する。この例では、パルス電圧Ｖ10の電圧振幅は
＋３Ｖである。
【００１９】図２Ｂに示すように第２のトランジスタ３
２のベース電圧ＶB32 の波形は、電圧信号Ｖ10をプラス
側に直流シフトした波形である。図２Ｃに示すように第
４のトランジスタ３４のベース電圧ＶB34 の波形は、電
圧信号Ｖ10をマイナス側に直流シフトした波形である。
２のベース電圧ＶB32 の波形は、電圧信号Ｖ10をプラス
側に直流シフトした波形である。図２Ｃに示すように第
４のトランジスタ３４のベース電圧ＶB34 の波形は、電
圧信号Ｖ10をマイナス側に直流シフトした波形である。
【００２０】第２のトランジスタ３２のベースには、抵
抗器５２を介して定電圧＋７Ｖと、抵抗器５３及びコン
デンサ４３を介して電圧信号Ｖ10とが印加される。それ
によって電圧信号Ｖ10はプラス側に直流シフトされ、図
２Ｂに示すように、＋３Ｖと０Ｖはそれぞれ＋４．７Ｖ
と＋３Ｖに変化する。第４のトランジスタ３４のベース
には、抵抗器５５を介して定電圧−５Ｖと、抵抗器５４
及びコンデンサ４４を介して電圧信号Ｖ10が印加され
る。それによって電圧信号Ｖ10はマイナス側に直流シフ
トされ、図２Ｃに示すように＋３Ｖと０Ｖはそれぞれ−
０．７Ｖと−２．９Ｖに変化する。
抗器５２を介して定電圧＋７Ｖと、抵抗器５３及びコン
デンサ４３を介して電圧信号Ｖ10とが印加される。それ
によって電圧信号Ｖ10はプラス側に直流シフトされ、図
２Ｂに示すように、＋３Ｖと０Ｖはそれぞれ＋４．７Ｖ
と＋３Ｖに変化する。第４のトランジスタ３４のベース
には、抵抗器５５を介して定電圧−５Ｖと、抵抗器５４
及びコンデンサ４４を介して電圧信号Ｖ10が印加され
る。それによって電圧信号Ｖ10はマイナス側に直流シフ
トされ、図２Ｃに示すように＋３Ｖと０Ｖはそれぞれ−
０．７Ｖと−２．９Ｖに変化する。
【００２１】入力端子１０と２つのトランジスタ３２、
３４のベースの間に２つのコンデンサ４３、４４が設け
られているため、図２Ｂ及び図２Ｃに示すように、ベー
ス電圧ＶB32 、ＶB34 の波形はそれぞれ時点ｔ1 、ｔ2
にて急峻に立ち下がり、立ち上がる。２つのコンデンサ
４３、４４を設けないと、破線にて示すように、ベース
電圧ＶB32 、ＶB34 の波形はそれぞれ時点ｔ1 、ｔ2 に
て立ち下がり及び立ち上がりが急峻でなくなる。この破
線の傾斜が十分大きく、時点ｔ1 、ｔ2 にて急峻に立ち
下がり、立ち上がる場合には２つのコンデンサ４３、４
４を使用しなくともよい。
３４のベースの間に２つのコンデンサ４３、４４が設け
られているため、図２Ｂ及び図２Ｃに示すように、ベー
ス電圧ＶB32 、ＶB34 の波形はそれぞれ時点ｔ1 、ｔ2
にて急峻に立ち下がり、立ち上がる。２つのコンデンサ
４３、４４を設けないと、破線にて示すように、ベース
電圧ＶB32 、ＶB34 の波形はそれぞれ時点ｔ1 、ｔ2 に
て立ち下がり及び立ち上がりが急峻でなくなる。この破
線の傾斜が十分大きく、時点ｔ1 、ｔ2 にて急峻に立ち
下がり、立ち上がる場合には２つのコンデンサ４３、４
４を使用しなくともよい。
【００２２】一方、第１及び第３のトランジスタ３１、
３３のベースには、端子１３、１４を経由して一定の制
御用直流電圧Ｖ1 、Ｖ2 が印加される。但し、第１のト
ランジスタ３１のベース電圧ＶB31 は、第２のトランジ
スタ３２のベース電圧ＶB32の範囲にあるように設定さ
れる。同様に、第３のトランジスタ３３のベース電圧Ｖ
B33 は、第４のトランジスタ３４のベース電圧ＶB34 の
範囲にあるように設定される。
３３のベースには、端子１３、１４を経由して一定の制
御用直流電圧Ｖ1 、Ｖ2 が印加される。但し、第１のト
ランジスタ３１のベース電圧ＶB31 は、第２のトランジ
スタ３２のベース電圧ＶB32の範囲にあるように設定さ
れる。同様に、第３のトランジスタ３３のベース電圧Ｖ
B33 は、第４のトランジスタ３４のベース電圧ＶB34 の
範囲にあるように設定される。
【００２３】
【数２】３．０Ｖ＜ＶB31 ＜４．７Ｖ −２．９Ｖ＜ＶB33 ＜−０．７Ｖ
【００２４】例えば、図示のように、第１のトランジス
タ３１のベースに＋５Ｖの定電圧が付加的に印加され、
第３のトランジスタ３３のベースに−５Ｖの定電圧が付
加的に印加されてよい。
タ３１のベースに＋５Ｖの定電圧が付加的に印加され、
第３のトランジスタ３３のベースに−５Ｖの定電圧が付
加的に印加されてよい。
【００２５】時点ｔ1 までは、第２のトランジスタ３２
はオフ状態であり第４のトランジスタ３４はオン状態で
ある。従って、図２Ｄに示すように第２のトランジスタ
３２のコレクタ電流ＩC32 はゼロであるが、図２Ｅに示
すように第４のトランジスタ３４のコレクタにはコンデ
ンサ４１より電流ＩC34 が流れ込み、コンデンサ４１の
電圧Ｖ41が低下する。しかしながら、ダイオード２１の
作用によって、コンデンサ４１の電圧Ｖ41が約０Ｖ（ダ
イオード２１の順方向の電圧降下は無視する。）以下に
なることはない。
はオフ状態であり第４のトランジスタ３４はオン状態で
ある。従って、図２Ｄに示すように第２のトランジスタ
３２のコレクタ電流ＩC32 はゼロであるが、図２Ｅに示
すように第４のトランジスタ３４のコレクタにはコンデ
ンサ４１より電流ＩC34 が流れ込み、コンデンサ４１の
電圧Ｖ41が低下する。しかしながら、ダイオード２１の
作用によって、コンデンサ４１の電圧Ｖ41が約０Ｖ（ダ
イオード２１の順方向の電圧降下は無視する。）以下に
なることはない。
【００２６】時点ｔ1 になると、逆に、第２のトランジ
スタ３２はオン状態となり第４のトランジスタ３４はオ
フ状態となる。従って、図２Ｄ及び図２Ｅに示すよう
に、第２のトランジスタ３２のコレクタに電流ＩC32 が
流れ、第４のトランジスタ３４のコレクタ電流ＩC34 は
ゼロとなる。
スタ３２はオン状態となり第４のトランジスタ３４はオ
フ状態となる。従って、図２Ｄ及び図２Ｅに示すよう
に、第２のトランジスタ３２のコレクタに電流ＩC32 が
流れ、第４のトランジスタ３４のコレクタ電流ＩC34 は
ゼロとなる。
【００２７】第１のトランジスタ３１のベース電圧Ｖ
B31 と第２のトランジスタ３２のベース電圧ＶB32 の差
がそのまま第１及び第２のトランジスタ３１、３２のエ
ミッタ電位の差として現れ、抵抗器５１にエミッタ電流
Ｉ51が流れる。第２のトランジスタ３２のコレクタ電流
ＩC32 はこのエミッタ電流Ｉ51は等しく、次の式によっ
て求められる。
B31 と第２のトランジスタ３２のベース電圧ＶB32 の差
がそのまま第１及び第２のトランジスタ３１、３２のエ
ミッタ電位の差として現れ、抵抗器５１にエミッタ電流
Ｉ51が流れる。第２のトランジスタ３２のコレクタ電流
ＩC32 はこのエミッタ電流Ｉ51は等しく、次の式によっ
て求められる。
【００２８】
【数３】ＩC32 ＝（ＶB31 −ＶB32 ）／Ｒ51≒（ＶB31
−３）／Ｒ51
−３）／Ｒ51
【００２９】 ここにＶB31 、ＶB32 は第１及び第２のト
ランジスタ３１、３２のベース電圧、Ｒ51は抵抗器５１
の抵抗値である。第２のトランジスタ３２のベース電圧
ＶB3 2 は図２Ｂに示すように＋３Ｖである。第２のトラ
ンジスタ３２のコレクタ電流ＩC32 はコンデンサ４１に
流れ込み、図２Ｆに示すように、コンデンサ４１の電圧
Ｖ41は上昇する。電圧Ｖ41の変化率は次のように表され
る。
ランジスタ３１、３２のベース電圧、Ｒ51は抵抗器５１
の抵抗値である。第２のトランジスタ３２のベース電圧
ＶB3 2 は図２Ｂに示すように＋３Ｖである。第２のトラ
ンジスタ３２のコレクタ電流ＩC32 はコンデンサ４１に
流れ込み、図２Ｆに示すように、コンデンサ４１の電圧
Ｖ41は上昇する。電圧Ｖ41の変化率は次のように表され
る。
【００３０】
【数４】ｄＶ41／ｄｔ＝ＩC32 ／Ｃ41
【００３１】ここに、Ｃ41はコンデンサ４１の容量であ
る。ＩC32 は第２のトランジスタ３２のコレクタ電流で
あり、数３の式に示されるように一定である。従って電
圧Ｖ 41の変化率は一定である。
る。ＩC32 は第２のトランジスタ３２のコレクタ電流で
あり、数３の式に示されるように一定である。従って電
圧Ｖ 41の変化率は一定である。
【００３２】コンデンサ４１の電圧Ｖ41が上昇し、イン
バータ２７の入力ゲートのしきい値を越えると、インバ
ータ２７の出力信号Ｖ11は反転する。インバータ２７の
入力ゲートのしきい値は、その電源電圧が＋３Ｖである
から、その半分の約＋１．５Ｖである。図２Ｇに示すよ
うに、コンデンサ４１の電圧Ｖ41が約＋１．５Ｖに達す
ると、インバータ２７の出力信号Ｖ11は反転する。時点
ｔ1 から、インバータ２７の出力信号Ｖ11が反転した時
点ｔ1 ’までの時間Ｔ1 が、入力パルス電圧Ｖ 10の立ち
下がりエッジの遅延時間であり、次のように表される。
バータ２７の入力ゲートのしきい値を越えると、インバ
ータ２７の出力信号Ｖ11は反転する。インバータ２７の
入力ゲートのしきい値は、その電源電圧が＋３Ｖである
から、その半分の約＋１．５Ｖである。図２Ｇに示すよ
うに、コンデンサ４１の電圧Ｖ41が約＋１．５Ｖに達す
ると、インバータ２７の出力信号Ｖ11は反転する。時点
ｔ1 から、インバータ２７の出力信号Ｖ11が反転した時
点ｔ1 ’までの時間Ｔ1 が、入力パルス電圧Ｖ 10の立ち
下がりエッジの遅延時間であり、次のように表される。
【００３３】
【数５】Ｔ1 ＝（Ｃ41／ＩC32 ）×１．５
【００３４】その後、コンデンサ４１の電圧Ｖ41は更に
上昇するが、ダイオード２１の作用によって＋３Ｖより
大きくなることはない。
上昇するが、ダイオード２１の作用によって＋３Ｖより
大きくなることはない。
【００３５】時点ｔ2 になると、第２のトランジスタ３
２はオフ状態となり、第４のトランジスタ３４はオン状
態となる。これは上述の時点ｔ1 になるまでの状態と同
じである。
２はオフ状態となり、第４のトランジスタ３４はオン状
態となる。これは上述の時点ｔ1 になるまでの状態と同
じである。
【００３６】第２のトランジスタ３２のベース電圧Ｖ
B32 と第４のトランジスタ３４のベース電圧ＶB34 の差
がそのまま第２及び第４のトランジスタ３２、３４のエ
ミッタ電位の差として現れ、抵抗器５６にエミッタ電流
Ｉ56が流れる。第４のトランジスタ３４のコレクタ電流
ＩC34 はこのエミッタ電流Ｉ56は略等しく、次の式によ
って求められる。
B32 と第４のトランジスタ３４のベース電圧ＶB34 の差
がそのまま第２及び第４のトランジスタ３２、３４のエ
ミッタ電位の差として現れ、抵抗器５６にエミッタ電流
Ｉ56が流れる。第４のトランジスタ３４のコレクタ電流
ＩC34 はこのエミッタ電流Ｉ56は略等しく、次の式によ
って求められる。
【００３７】
【数６】ＩC34 ＝（ＶB34 −ＶB33 ）／Ｒ56≒（−０．
７−ＶB33 ）／Ｒ56
７−ＶB33 ）／Ｒ56
【００３８】 ここにＶB33 、ＶB34 は第３及び第４のト
ランジスタ３３、３４のベース電圧、Ｒ56は抵抗器５６
の抵抗値である。第４のトランジスタ３４のベース電圧
ＶB3 4 は図２Ｃに示すように、略−０．７Ｖである。
ランジスタ３３、３４のベース電圧、Ｒ56は抵抗器５６
の抵抗値である。第４のトランジスタ３４のベース電圧
ＶB3 4 は図２Ｃに示すように、略−０．７Ｖである。
【００３９】上述の説明と同様に、第２のトランジスタ
３２のコレクタ電流ＩC32 はゼロとなり、第４のトラン
ジスタ３４のコレクタにコンデンサ４１より電流ＩC34
が流れ込み、コンデンサ４１の電圧Ｖ41が低下する。電
圧Ｖ41の変化率は次のように表される。
３２のコレクタ電流ＩC32 はゼロとなり、第４のトラン
ジスタ３４のコレクタにコンデンサ４１より電流ＩC34
が流れ込み、コンデンサ４１の電圧Ｖ41が低下する。電
圧Ｖ41の変化率は次のように表される。
【００４０】
【数７】ｄＶ41／ｄｔ＝ＩC34 ／Ｃ41
【００４１】コンデンサ４１の電圧Ｖ41が減少し、イン
バータ２７の入力ゲートのしきい値約＋１．５Ｖより小
さくなると、インバータ２７の出力信号Ｖ11は反転す
る。しかしながら、ダイオード２１の作用によって、コ
ンデンサ４１の電圧Ｖ41が約０Ｖ以下になることはな
い。
バータ２７の入力ゲートのしきい値約＋１．５Ｖより小
さくなると、インバータ２７の出力信号Ｖ11は反転す
る。しかしながら、ダイオード２１の作用によって、コ
ンデンサ４１の電圧Ｖ41が約０Ｖ以下になることはな
い。
【００４２】上述のように、インバータ２７の入力ゲー
トのしきい値は約＋１．５Ｖである。図２Ｇに示すよう
に、コンデンサ４１の電圧Ｖ41が約＋１．５Ｖに達する
と、インバータ２７の出力信号Ｖ11は反転する。時点ｔ
2 から、インバータ２７の出力信号Ｖ11が反転した時点
ｔ2 ’までの時間Ｔ2 が、入力パルス電圧Ｖ10の立ち上
がりエッジの遅延時間であり、次のように表される。
トのしきい値は約＋１．５Ｖである。図２Ｇに示すよう
に、コンデンサ４１の電圧Ｖ41が約＋１．５Ｖに達する
と、インバータ２７の出力信号Ｖ11は反転する。時点ｔ
2 から、インバータ２７の出力信号Ｖ11が反転した時点
ｔ2 ’までの時間Ｔ2 が、入力パルス電圧Ｖ10の立ち上
がりエッジの遅延時間であり、次のように表される。
【００４３】
【数８】Ｔ2 ＝（Ｃ41／ＩC34 ）×１．５
【００４４】数５の式及び数８の式より明らかなよう
に、入力パルス電圧Ｖの立ち下がりエッジの遅延時間Ｔ
1 は第２のトランジスタ３２のコレクタ電流ＩC32 によ
って決まり、立ち上がりエッジの遅延時間Ｔ2 は第４の
トランジスタ３４のコレクタ電流ＩC34 によって決ま
る。
に、入力パルス電圧Ｖの立ち下がりエッジの遅延時間Ｔ
1 は第２のトランジスタ３２のコレクタ電流ＩC32 によ
って決まり、立ち上がりエッジの遅延時間Ｔ2 は第４の
トランジスタ３４のコレクタ電流ＩC34 によって決ま
る。
【００４５】即ち、第２のトランジスタ３２のコレクタ
電流ＩC32 が大きいと入力パルス電圧Ｖの立ち下がりエ
ッジの遅延時間Ｔ1 が小さくなり、第２のトランジスタ
３２のコレクタ電流ＩC32 が小さいと入力パルス電圧Ｖ
の立ち下がりエッジの遅延時間Ｔ1 が大きくなる。同様
に、第４のトランジスタ３４のコレクタ電流ＩC34 が大
きいと入力パルス電圧Ｖの立ち上がりエッジの遅延時間
Ｔ2 が小さくなり、第４のトランジスタ４２のコレクタ
電流ＩC34 が小さいと入力パルス電圧Ｖの立ち上がりエ
ッジの遅延時間Ｔ2 が大きくなる。
電流ＩC32 が大きいと入力パルス電圧Ｖの立ち下がりエ
ッジの遅延時間Ｔ1 が小さくなり、第２のトランジスタ
３２のコレクタ電流ＩC32 が小さいと入力パルス電圧Ｖ
の立ち下がりエッジの遅延時間Ｔ1 が大きくなる。同様
に、第４のトランジスタ３４のコレクタ電流ＩC34 が大
きいと入力パルス電圧Ｖの立ち上がりエッジの遅延時間
Ｔ2 が小さくなり、第４のトランジスタ４２のコレクタ
電流ＩC34 が小さいと入力パルス電圧Ｖの立ち上がりエ
ッジの遅延時間Ｔ2 が大きくなる。
【００４６】数３の式より明らかなように、第２のトラ
ンジスタ３２のコレクタ電流ＩC32を大きくするために
は、第１のトランジスタ３１のベース電圧ＶB31 を大き
くすればよい。逆に、第２のトランジスタ３２のコレク
タ電流ＩC32 を小さくするためには、第１のトランジス
タ３１のベース電圧ＶB31 を小さくすればよい。第１の
トランジスタ３１のベース電圧ＶB31 は端子１３に印加
される制御用直流電圧Ｖ1 を変化させることによって制
御される。
ンジスタ３２のコレクタ電流ＩC32を大きくするために
は、第１のトランジスタ３１のベース電圧ＶB31 を大き
くすればよい。逆に、第２のトランジスタ３２のコレク
タ電流ＩC32 を小さくするためには、第１のトランジス
タ３１のベース電圧ＶB31 を小さくすればよい。第１の
トランジスタ３１のベース電圧ＶB31 は端子１３に印加
される制御用直流電圧Ｖ1 を変化させることによって制
御される。
【００４７】数６の式より明らかなように、第４のトラ
ンジスタ３４のコレクタ電流ＩC34を大きくするために
は、第３のトランジスタ３３のベース電圧ＶB33 を大き
くすればよい。逆に、第４のトランジスタ３４のコレク
タ電流ＩC34 を小さくするためには、第３のトランジス
タ３３のベース電圧ＶB33 を小さくすればよい。第３の
トランジスタ３３のベース電圧ＶB33 は端子１４に印加
される制御用直流電圧Ｖ2 を変化させることによって制
御される。
ンジスタ３４のコレクタ電流ＩC34を大きくするために
は、第３のトランジスタ３３のベース電圧ＶB33 を大き
くすればよい。逆に、第４のトランジスタ３４のコレク
タ電流ＩC34 を小さくするためには、第３のトランジス
タ３３のベース電圧ＶB33 を小さくすればよい。第３の
トランジスタ３３のベース電圧ＶB33 は端子１４に印加
される制御用直流電圧Ｖ2 を変化させることによって制
御される。
【００４８】こうして本例によると、端子１３、１４に
印加される制御用直流電圧Ｖ1 、Ｖ 2 を制御することに
よって、入力パルス電圧の立ち下がりエッジ及び立ち上
がりエッジの遅延時間Ｔ1 、Ｔ2 を自由に変化させるこ
とができる。端子１３、１４に印加される制御用直流電
圧Ｖ1 、Ｖ2 は、マイクロコンピュータからの命令信号
であってよい。
印加される制御用直流電圧Ｖ1 、Ｖ 2 を制御することに
よって、入力パルス電圧の立ち下がりエッジ及び立ち上
がりエッジの遅延時間Ｔ1 、Ｔ2 を自由に変化させるこ
とができる。端子１３、１４に印加される制御用直流電
圧Ｖ1 、Ｖ2 は、マイクロコンピュータからの命令信号
であってよい。
【００４９】以上本発明の実施の形態について詳細に説
明したが、本発明はこれらの例に限定されることなく特
許請求の範囲に記載された発明の範囲にて様々な変更等
が可能であることは当業者にとって理解されよう。
明したが、本発明はこれらの例に限定されることなく特
許請求の範囲に記載された発明の範囲にて様々な変更等
が可能であることは当業者にとって理解されよう。
【００５０】
【発明の効果】本発明によると、マイクロコンピンュー
タからの命令信号によって入力パルス電圧信号の遅延時
間を制御することができる利点を有する。
タからの命令信号によって入力パルス電圧信号の遅延時
間を制御することができる利点を有する。
【００５１】本発明によると、マイクロコンピンュータ
からの命令信号によって入力パルス電圧信号の位相調整
することができる利点を有する。
からの命令信号によって入力パルス電圧信号の位相調整
することができる利点を有する。
【００５２】本発明によると、マイクロコンピンュータ
からの命令信号によって入力パルス電圧信号の立ち下が
りエッジの遅延時間と立ち上がりエッジの遅延時間を独
立的に制御することができる利点を有する。
からの命令信号によって入力パルス電圧信号の立ち下が
りエッジの遅延時間と立ち上がりエッジの遅延時間を独
立的に制御することができる利点を有する。
【００５３】本発明によると、マイクロコンピンュータ
からの命令信号によってパルス電圧信号の位相を自由に
調整することができるから、通信手段を介して遠隔的
に、パルス電圧信号の位相を調整することができる利点
を有する。また、従来の機械的可変抵抗器を使用した場
合のように機械的誤差に起因する信頼性の低下、経年変
化等がない利点を有する。更に生産時に自動測定器と組
み合わせて自動調整が可能となり工数削減が可能とな
る。
からの命令信号によってパルス電圧信号の位相を自由に
調整することができるから、通信手段を介して遠隔的
に、パルス電圧信号の位相を調整することができる利点
を有する。また、従来の機械的可変抵抗器を使用した場
合のように機械的誤差に起因する信頼性の低下、経年変
化等がない利点を有する。更に生産時に自動測定器と組
み合わせて自動調整が可能となり工数削減が可能とな
る。
【図１】本発明による位相調整回路の例を示す図であ
る。
る。
【図２】図１の本発明の位相調整回路のタイムチャート
を示す図である。
を示す図である。
【図３】従来の位相調整回路の例を示す図である。
【図４】図３の従来の位相調整回路のタイムチャートを
示す図である。
示す図である。
１０ 入力端子、１１ 出力端子、１３，１４ 制御用
直流電圧入力端子、２１ダイオード、２７ インバー
タ、３１，３２，３３，３４ トランジスタ、３５，３
６ 接続点、４１，４３，４４ コンデンサ、５１，５
２，５３，５４，５５，５６ 抵抗器
直流電圧入力端子、２１ダイオード、２７ インバー
タ、３１，３２，３３，３４ トランジスタ、３５，３
６ 接続点、４１，４３，４４ コンデンサ、５１，５
２，５３，５４，５５，５６ 抵抗器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｌ 7/00 Ｈ０３Ｋ 19/00 １０１Ｎ
Claims (3)
- 【請求項１】 第１、第２、第３及び第４のトランジス
タと上記第１及び第３のトランジスタのコレクタを接続
する第１の接続点と上記第２及び第４のトランジスタの
コレクタを接続する第２の接続点の間に接続されたコン
デンサと該コンデンサに印加されている電圧が所定の値
になると出力を反転させるインバータとを含み、入力パ
ルス電圧信号の立ち下がりエッジ及び立ち上がりエッジ
を遅延させて上記インバータより出力パルス電圧信号を
出力する位相調整回路において、 上記第２及び第４のトランジスタのベース電位ＶB32 、
ＶB34 がそれぞれ上記第１及び第３のトランジスタのベ
ース電位ＶB31 、ＶB33 と異なる値となるように、上記
第２及び第４のトランジスタのベースには、入力パルス
電圧信号を所定の電圧差だけ直流変位させた互いに異な
るパルス電圧信号が印加され、 上記入力パルス電圧信号の立ち下がりエッジでは、上記
第４のトランジスタはオンからオフになり上記第２のト
ランジスタはオフからオンになり上記インバータの出力
信号が反転するまで上記コンデンサに加わる電圧が増加
し、 上記入力パルス電圧信号の立ち上がりエッジでは、上記
第２のトランジスタはオンからオフになり上記第４のト
ランジスタはオフからオンになり上記インバータの出力
信号が反転するまで上記コンデンサに加わる電圧が減少
し、 上記第１及び第３のトランジスタのベース電位ＶB31 、
ＶB33 は第１及び第２の制御用直流電圧Ｖ1 、Ｖ2 によ
ってそれぞれ調整され、それによって上記コンデンサに
印加されている電圧の変化率が調整され、上記インバー
タの反転時間が調整され、上記入力パルス電圧信号の立
ち下がりエッジ及び立ち上がりエッジが所望の遅延時間
だけ遅延するように構成されている位相調整回路。 - 【請求項２】 請求項１記載の位相調整回路において、
上記第１及び第３のトランジスタのベース電位ＶB31 、
ＶB33 は、それぞれ上記第２及び第４のトランジスタの
ベース電位ＶB32 、ＶB34 の変動範囲内の値であること
を特徴とする位相調整回路。 - 【請求項３】 請求項１及び２記載の位相調整回路にお
いて、上記コンデンサにはダイオードが接続され、上記
コンデンサに印加される電圧は所定の値を越えないこと
を特徴とする位相調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8100346A JPH09289439A (ja) | 1996-04-22 | 1996-04-22 | 位相調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8100346A JPH09289439A (ja) | 1996-04-22 | 1996-04-22 | 位相調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09289439A true JPH09289439A (ja) | 1997-11-04 |
Family
ID=14271557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8100346A Pending JPH09289439A (ja) | 1996-04-22 | 1996-04-22 | 位相調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09289439A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007124582A (ja) * | 2005-10-31 | 2007-05-17 | Toshiba Corp | 遅延検波回路、同期検波回路、無線受信装置および無線送信装置 |
| JP2010541321A (ja) * | 2007-09-21 | 2010-12-24 | クゥアルコム・インコーポレイテッド | 調整可能位相を有する信号生成器 |
| US8385474B2 (en) | 2007-09-21 | 2013-02-26 | Qualcomm Incorporated | Signal generator with adjustable frequency |
| CN114325189A (zh) * | 2021-12-29 | 2022-04-12 | 上海联影医疗科技股份有限公司 | 一种磁控管的工作状态检测方法、***、装置及设备 |
-
1996
- 1996-04-22 JP JP8100346A patent/JPH09289439A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007124582A (ja) * | 2005-10-31 | 2007-05-17 | Toshiba Corp | 遅延検波回路、同期検波回路、無線受信装置および無線送信装置 |
| JP2010541321A (ja) * | 2007-09-21 | 2010-12-24 | クゥアルコム・インコーポレイテッド | 調整可能位相を有する信号生成器 |
| US8385474B2 (en) | 2007-09-21 | 2013-02-26 | Qualcomm Incorporated | Signal generator with adjustable frequency |
| CN114325189A (zh) * | 2021-12-29 | 2022-04-12 | 上海联影医疗科技股份有限公司 | 一种磁控管的工作状态检测方法、***、装置及设备 |
| CN114325189B (zh) * | 2021-12-29 | 2024-04-05 | 上海联影医疗科技股份有限公司 | 一种磁控管的工作状态检测方法、***、装置及设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4825144A (en) | Dual channel current mode switching regulator | |
| JPH07230331A (ja) | 起動回路を有する基準電圧発生回路 | |
| US5227672A (en) | Digital clock selection and changeover apparatus | |
| US4893036A (en) | Differential signal delay circuit | |
| US6940985B2 (en) | Shock sound prevention circuit | |
| JPH02190022A (ja) | データ遅延回路 | |
| JPH09289439A (ja) | 位相調整回路 | |
| US4645946A (en) | Two phase trapezoidal signal generating circuit | |
| US5587679A (en) | Pulse generator including slew rate controller without complementary transistors | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| JPH054345Y2 (ja) | ||
| JPH054346Y2 (ja) | ||
| US6194922B1 (en) | Output buffer circuit for semiconductor device | |
| JP3180919B2 (ja) | ステップモータの定電流駆動回路 | |
| JPH0119471Y2 (ja) | ||
| JPS5834844Y2 (ja) | 位相比較回路 | |
| JP2786320B2 (ja) | サンプルホールド回路 | |
| JPH0229117A (ja) | リセット回路 | |
| JP3035413B2 (ja) | サンプル・ホールド回路 | |
| JPS5941638Y2 (ja) | 単安定マルチバイブレ−タ | |
| JP2579042B2 (ja) | サンプルホールド回路 | |
| JPH0218601Y2 (ja) | ||
| JPH1041791A (ja) | 三角波信号発生回路 | |
| JPS6027221A (ja) | 遅延装置 | |
| JPS628969B2 (ja) |