JPH0229117A - リセット回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　　要〕 コンピュータ、電卓、計測器、電子制御装置その他のデ
ジタル回路を有する機器もしくは装置に用いるリセット
回路に関し、 デジタル電子装置等の電源投入時に実行される自動リセ
ット操作を行うリセット回路において緩やかな電源電圧
の立上りを示す変化に対しても確実に作動するリセット
信号を生成させ得るリセット回路を提供することを目的
とし、 立上りの緩慢なパルス信号を立上りが所定時間遅れかつ
急峻となるパルス信号に波形整形する波形整形手段と、
該波形整形手段で得られた信号を遅延せしめるＲＣ時定
数回路を具備するように構成する。

〔産業上の利用分野〕

本発明はコンピュータ、電卓、計測器、電子制御装置そ
の他のデジタル回路を有する機器もしくは装置に用いる
リセット回路に関する。

〔従来の技術〕

第３図（ａ）には従来のリセット回路が示されている。

このリセット回路は、電源立上り時に、回路内のフリッ
プフロップ等を初期状態にもどしてから、動作を開始す
るために用いられる。同図において電源のプラス側端子
とマイナス側端子（接地電位）の間には抵抗Ｒ，とコン
デンサＣ３を直列に接続したＲＣ時定数回路が並列に接
続され、前記抵抗Ｒ１と前記コンデンサＣ１の接続部位
はインバータシュミットの入力端子に接続されている。

また、前記抵抗Ｒ１には前記プラス側端子へ向いてダイ
オードが並列に接続されている。なお、図示してないが
インバータシュミットはそれ自身を動作させるための電
源すなわち前記電源のプラス側端子と前記接地電位間に
生ずる電圧■、。が供給されている。

〔発明が解決しようとする課題〕

前記構成のものにおいて、電源電圧の立上り時間が速い
場合には殆ど問題なく所呵の作動を為させることができ
る。そのように作動する場合のタイムチャートは第３図
（ｂｌに示されている。すなわち、前記電源電圧Ｖ　Ｃ
（が完全に立上って時間Ｔを経過した後から、前記イン
バータシュミットの出力が立上っているので、得られた
リセット信号の電圧は安定しており、リセット信号の役
目を完全に果たす。しかしながら、電源電圧の立上り時
間が遅い場合には、前記電源電圧■。０が前記インバー
タシュミットのスレッシュホールド電圧まで上昇して間
もなく、すなわち電源投入後時間Ｔ２が経過した時、前
記インバータシュミットの入力電圧ＶＩＮも前記スレッ
シュホールド電圧に達し、リセット信号■。ＵＴが出力
される。ところが、該リセット信号の電圧は緩慢な立上
りの前記電源電圧ＶＣＣの変化に伴ってその後もゆっく
りと上昇して行く。それ故、リセットパルスが出力され
た時、その電圧は不十分なものであって、リセットされ
る回路素子のスレッシュホールド電圧のばらつきのため
ある回路には“１″として受は入れられても他の回路に
は１”として受は入れられずその結果動作が不安定とな
り、誤動作の原因になる等の問題があった。そのように
作動する場合のタイムチャートは第３図（Ｃ）に示され
ている。

ところで、近時、電源投入時の負荷電流の立上り時に発
生する商用電源の突入電流を抑えるためにいわゆるソフ
トスタート回路と呼称される回路を付加する電源回路方
式が採られる場合がある。

この場合、電源の出力電圧の立上りが緩やかになるため
、従来のリセット回路では装置が安定に動作しないこと
があった。

本発明では、デジタル電子装置等の電源投入時に実行さ
れる自動リセット操作を行うリセット回路において緩や
かな電源電圧の立上りを示す変化に対しても確実に作動
するリセット信号を生成させ得るリセット回路を提供す
ることを目的とする。

〔課題を解決するための手段〕

前記目的は、立上りの緩慢なパルス信号を立上りが所定
時間遅らされかつ急峻となるパルス信号に波形整形する
波形整形手段と該波形整形手段で得られた信号を遅延せ
しめるＲＣ時定数回路を備えたりセント回路を提供する
ことによって達成することができる。

〔作　　　用〕

本発明のリセット回路によれば、波形整形手段により電
源電圧■。、が十分に立上った時点の電圧変化に応答し
てパルス信号を得、該パルス信号に基づいてＲＣ時定数
回路でその時定数に適応する時間後、すなわち前記電源
電圧ＶＣＣが立上り切った定常状態に達した以降にリセ
ットパルスを得るようにすることができる。

〔実　　施　　例〕

以下、図面を参照しながら実施例と共に説明する。

第１図は本発明のり七ノド回路の一実施例を示す回路構
成図である。同図において、インバータシュミット１の
入力端子には電源電圧ＶＣｃを抵抗Ｒ２と抵抗Ｒ３で分
圧して得た分圧電圧■８を入力する。前記電源電圧ＶＣ
Ｃの定常値は５■であり、前記抵抗Ｒ２及び前記抵抗Ｒ
３の値は実施例のものでは前記電源電圧■。、の値が４
■に達した時、前記分圧電圧（前記抵抗Ｒ３の両端電圧
）が前記インバータシュミット１のスレッシュホールド
電圧値になるよう定めであるが前記電源電圧■ｃｃの定
常値が例えば１２Ｖを使用する場合もしくは電源投入後
その定常値に達するまでの時間の長短により種々に選定
され最適のリセット信号が得られるように定められる。

前記インバータシュミット１の出力■。はインバータシ
ュミット２へ入力し、該インバータシュミット２の出力
■、が前記分圧電圧■えと同極性になるようにしである
。該インバータシュミット２の出力側には抵抗Ｒ４とコ
ンデンサＣ２で構成したＲＣ時定数回路３を設けてあり
、該ＲＣ時定数回路３には前記インバータシュミット２
の出力■、を入力する。前記ＲＣ時定数回路３の出力（
前記コンデンサＣ２の両端電圧）はインバータシュミッ
ト４へ入力し該インバータシュミット４の出力にリセッ
ト信号ＲＥＳＥＴを得るよう構成する。前記各インバー
タシュミットはナンドシュミットを用いてインバータ動
作させて構成したり、その他の同等の他の回路で種々に
構成することができる。又、図示してないが前記インバ
ータシュミット自体には前記電源電圧ＶＣＣを供給する
。

前記のように構成した本発明のリセット回路の動作につ
いて以下説明する。第２図は動作の様子を示すタイムチ
ャートである。

先ず、電源が投入されると、その電源電圧ＶＣＣは次第
に上昇してゆく。それに伴って、前記インバータシュミ
ット１の入力電圧も上昇してゆき、これが、そのスレッ
シュホールド電圧に達すると、該インバータシュミット
ｌの出力■。は“０″に転じる。それに従って、前記イ
ンバータシュミット２も状態を転じて、その出力Ｖｓは
“０”から“１”に変わる。しかし、この時、前記電源
電圧ＶＣＣは立上り切っていないが間もなく定常状態に
入る。その間の時間よりも前記ＲＣ時定数回路３の時定
数を適宜長めに選定してあれば、該ＲＣ時定数回路の出
力■１が前記インバータシュミット４のスレッシュホー
ルド電圧値に達するまでの時間をその時定数に従って遅
延させることができる。

やがて、前記ＲＣ時定数回路の出力電圧■１が前記スレ
ッシュホールド電圧値に達すると、前記インバータシュ
ミット４は状態を変え、その出力ＲＥＳＥＴは“１”か
ら０”に転じる。このような動作により、リセット信号
を得ることができるが、実施例のものでは前記電源電圧
■。、が定常状態に達してからＴ３の時間だけ遅らせて
からリセット信号の状態を変化させているため、デジタ
ル回路等のイニシアルリセソト信号として安定に動作さ
せることができる。

前記電源が投入された後前記インバータシュミット２の
出力■、が立ち上がるまでは第２図のタイムチャートか
らも明らかなように一定の時間が経過するから、前記イ
ンバータシュミット１及び前記インバータシュミット２
は遅延回路と波形整形回路の双方の役を担う。これによ
り、前記ＲＣ時定数回路３の時定数を実際に実現し易い
値に設定できる。即ち、大容量の高張るコンデンサで構
成する必要はなく入手の容易な部品で構成することがで
きる。

も、電源電圧が定常状態に入ってから十分な時間の経過
後にリセット信号を得ることができるから、ソフトスタ
ート回路を有する電源回路を組み込んだデジタル機器で
あっても確実にパワーオンリセットを掛けてイニシアル
リセソトを実行することができ、便利である。

【図面の簡単な説明】

第１図は本発明の実施例を示す回路構成図、第２図は本
発明の動作の様子を示すタイムチャート、 第３図（ａｌ〜（Ｃ１は従来例を示す回路構成図とタイ
ムチャートである。 １．２．４・・・インバータシュミット３・・・ＲＣ時
定数回路 〔発明の効果〕 以上詳細に説明したように、本発明によれば、電源投入
後緩慢に立上る電源電圧の変化に対して特許出願人　　
富士通機電株式会社 本発明の実施例を飛す回路機成図 第　１　図

Claims (1)

1. 【特許請求の範囲】 　立上りの緩慢なパルス信号を立上りが所定時間遅れか
   つ急峻となるパルス信号に波形整形する波形整形手段と
   、 該波形整形手段で得られた信号を遅延せしめるＲＣ時定
   数回路（３）を具備することを特徴とするリセット回路
   。