JPH1041791A - 三角波信号発生回路 - Google Patents
三角波信号発生回路Info
- Publication number
- JPH1041791A JPH1041791A JP8196328A JP19632896A JPH1041791A JP H1041791 A JPH1041791 A JP H1041791A JP 8196328 A JP8196328 A JP 8196328A JP 19632896 A JP19632896 A JP 19632896A JP H1041791 A JPH1041791 A JP H1041791A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- triangular wave
- wave signal
- charge pump
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 三角波信号発生回路を構成する場合、三角波
信号のピークレベルを確保するために入力クロック信号
を高レベルに変換するため12V程度の高電圧源を必要
とするので、集積回路に適さない。 【解決手段】 容量C1に電圧上昇用の第1の制御電流
源(I1)と入力クロック信号のレベルによって導通す
る電圧下降用の第1の制御電流源の2倍の電流値の第2
の制御電流源(2I1)を接続して、三角波信号を発生
させる。第1および第2の基準電圧で発生三角波信号を
電圧比較し、第1および第2の検出パルス信号を出力す
る。そして、所望三角波信号における2つのパルス幅の
和でのみ第3の基準電圧の近傍で平衡する第1のチャー
ジポンプ回路を形成し、この出力信号で第1および第2
の制御電流源を制御するピークレベル制御を行う。
信号のピークレベルを確保するために入力クロック信号
を高レベルに変換するため12V程度の高電圧源を必要
とするので、集積回路に適さない。 【解決手段】 容量C1に電圧上昇用の第1の制御電流
源(I1)と入力クロック信号のレベルによって導通す
る電圧下降用の第1の制御電流源の2倍の電流値の第2
の制御電流源(2I1)を接続して、三角波信号を発生
させる。第1および第2の基準電圧で発生三角波信号を
電圧比較し、第1および第2の検出パルス信号を出力す
る。そして、所望三角波信号における2つのパルス幅の
和でのみ第3の基準電圧の近傍で平衡する第1のチャー
ジポンプ回路を形成し、この出力信号で第1および第2
の制御電流源を制御するピークレベル制御を行う。
Description
【0001】
【発明の属する技術分野】本発明は、入力されたクロッ
ク信号に応答して三角波信号を発生する三角波信号発生
回路に関するものである。
ク信号に応答して三角波信号を発生する三角波信号発生
回路に関するものである。
【0002】
【従来の技術】図12は、三角波信号発生回路を使用し
た高速PWM(パルス幅変調)回路の従来例を示すもの
である。クロック入力端子1には基準クロック信号が入
力され、アンプ17を介してクロック信号レベルが高レ
ベルに変換される。ボリュームVR1と容量C5からな
る時定数T1を持つ時定数回路を構成する。時定数T1
をクロック周期Toより十分に大きくすると、特定数回
路の出力には三角波信号が発生する。
た高速PWM(パルス幅変調)回路の従来例を示すもの
である。クロック入力端子1には基準クロック信号が入
力され、アンプ17を介してクロック信号レベルが高レ
ベルに変換される。ボリュームVR1と容量C5からな
る時定数T1を持つ時定数回路を構成する。時定数T1
をクロック周期Toより十分に大きくすると、特定数回
路の出力には三角波信号が発生する。
【0003】三角波信号レベルはボリュームVR1を調
整し時定数T1を制御することによって設定できる。三
角波信号は容量C6を介して直流カットされ、ボリュー
ムVR2と抵抗R3によって三角波信号の直流オフセッ
ト値が設定される。容量C6と抵抗R3からなる時定数
T2は時定数T1に対して十分大きくしておく。
整し時定数T1を制御することによって設定できる。三
角波信号は容量C6を介して直流カットされ、ボリュー
ムVR2と抵抗R3によって三角波信号の直流オフセッ
ト値が設定される。容量C6と抵抗R3からなる時定数
T2は時定数T1に対して十分大きくしておく。
【0004】信号レベルと直流オフセット値が設定され
た三角波信号を出力端子12に出力するものを三角波信
号発生回路18といい、図12の点線で示してある。
た三角波信号を出力端子12に出力するものを三角波信
号発生回路18といい、図12の点線で示してある。
【0005】三角波信号はレベル比較器21の非反転入
力端子に入力される。
力端子に入力される。
【0006】一方、PWMデータ20はD/A変換器1
9に入力されてアナログデータ化され、レベル比較器2
1の反転入力端子に入力されて三角波信号とレベル比較
され、出力端子22にPWM信号を出力する。PWM信
号の変調範囲は三角波信号のピークレベル値と直流オフ
セット値で設定できる。
9に入力されてアナログデータ化され、レベル比較器2
1の反転入力端子に入力されて三角波信号とレベル比較
され、出力端子22にPWM信号を出力する。PWM信
号の変調範囲は三角波信号のピークレベル値と直流オフ
セット値で設定できる。
【0007】一般にD/A変換器19のダイナミックレ
ンジを考慮すると1Vpp程度の三角波信号が必要であ
り、このためにはアンプ1に入力されるクロック信号の
レベルとして12Vpp程度は必要である。このクロッ
ク信号はデジタル回路より出力されるものであり、ジッ
タを含んでいる。図10(a)はジッタを含んだクロッ
ク信号を示し、図10(b)はこの場合の三角波信号を
示す。図10(b)からわかるように、クロック信号に
ジッタが発生した箇所で三角波信号のピークレベルおよ
びオフセットが変動する。
ンジを考慮すると1Vpp程度の三角波信号が必要であ
り、このためにはアンプ1に入力されるクロック信号の
レベルとして12Vpp程度は必要である。このクロッ
ク信号はデジタル回路より出力されるものであり、ジッ
タを含んでいる。図10(a)はジッタを含んだクロッ
ク信号を示し、図10(b)はこの場合の三角波信号を
示す。図10(b)からわかるように、クロック信号に
ジッタが発生した箇所で三角波信号のピークレベルおよ
びオフセットが変動する。
【0008】
【発明が解決しようとする課題】しかしながら、従来の
三角波信号発生回路は以下に述べる課題をもっている。
三角波信号発生回路は以下に述べる課題をもっている。
【0009】(課題1)三角波信号発生回路を構成する
場合、三角波信号のピークレベルを確保するために入力
クロック信号を高レベルに変換するため12V程度の高
電圧源を必要とするので、集積回路に適さない。また、
高速のレベル増幅器は高価であるばかりでなく、特に複
写機及びLBP(レーザ・ビーム・プリンタ)では高速
及び高精細化の為30MHz程度の高速PMWを必要と
するが、これに適する高速のレベル増幅器は実現が難し
い。
場合、三角波信号のピークレベルを確保するために入力
クロック信号を高レベルに変換するため12V程度の高
電圧源を必要とするので、集積回路に適さない。また、
高速のレベル増幅器は高価であるばかりでなく、特に複
写機及びLBP(レーザ・ビーム・プリンタ)では高速
及び高精細化の為30MHz程度の高速PMWを必要と
するが、これに適する高速のレベル増幅器は実現が難し
い。
【0010】(課題2)入力クロック信号のデューティ
比を確保することは三角波信号の対称性を保つ上で重要
であるが、デジタル回路では2倍周波数のクロック信号
を必要とすることを意味する。このことは、高速PWM
回路を構成する場合の大きな欠点である。
比を確保することは三角波信号の対称性を保つ上で重要
であるが、デジタル回路では2倍周波数のクロック信号
を必要とすることを意味する。このことは、高速PWM
回路を構成する場合の大きな欠点である。
【0011】(課題3)入力クロック信号に含まれるジ
ッタによって、三角波信号のピークレベル及びオフセッ
トが変動してしまう。すなわち、ジッタを有するクロッ
ク信号をPWM回路に使用した場合、PWM信号の幅ジ
ッタが発生し、複写機及びLBPなどでは画質上の問題
を引き起こす。
ッタによって、三角波信号のピークレベル及びオフセッ
トが変動してしまう。すなわち、ジッタを有するクロッ
ク信号をPWM回路に使用した場合、PWM信号の幅ジ
ッタが発生し、複写機及びLBPなどでは画質上の問題
を引き起こす。
【0012】よって本発明の第1の目的は、安定な回路
起動動作を行うことができる集積回路化に適した三角波
信号発生回路を提供することにある。
起動動作を行うことができる集積回路化に適した三角波
信号発生回路を提供することにある。
【0013】また、本発明の第2の目的は、入力クロッ
ク信号の2倍周波数のクロック信号を必要とすることな
く、高速動作に適しかつ安定な回路起動動作を行うこと
ができる集積回路化に適した三角波信号発生回路を提供
することにある。
ク信号の2倍周波数のクロック信号を必要とすることな
く、高速動作に適しかつ安定な回路起動動作を行うこと
ができる集積回路化に適した三角波信号発生回路を提供
することにある。
【0014】さらに、本発明の第3の目的は、入力クロ
ック信号のジッタに対しても安定に三角波信号を発生で
き、かつ集積回路化に適した三角波信号発生回路を提供
することにある。
ック信号のジッタに対しても安定に三角波信号を発生で
き、かつ集積回路化に適した三角波信号発生回路を提供
することにある。
【0015】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は入力クロック信号に応答して三角波信号
を発生する三角波信号発生装置において、第1の電流源
と、前記入力クロック信号の所定レベルによって導通し
前記第1の電流源のK倍(Kは正の数)の電流を出力す
る第2の電流源と、前記第1および第2の電流源に接続
された静電容量とを有する三角波信号発生手段と、前記
三角波信号発生手段から発生された三角波信号と、第1
および第2の基準信号とを比較することにより第1およ
び第2の検出パルス信号を出力する比較手段と、所望の
前記三角波信号における前記第1および第2の検出パル
ス信号のパルス幅の和でのみ第3の基準信号の近傍で平
衡する第1のチャージポンプ回路を含み、該回路の出力
信号により前記第1および第2の電流源を制御するピー
クレベル制御手段と、前記第1または第2の検出パルス
信号のいずれか一方を使用して、所望の前記三角波信号
におけるパルス幅のみにより前記第3の基準信号の近傍
で平衡する第2のチャージポンプ回路を含み、該回路の
出力で制御される第3の電流源からの出力電流を前記静
電容量に供給するオフセットレベル制御手段と、前記第
1のチャージポンプ回路と前記第2のチャージポンプ回
路とを接続する結合手段とを具備したものである。ここ
で、前記第2の電流源は、前記第1の電流源の2倍の電
流を出力するのが好適である。また、前記第1の電流源
は電圧上昇用の制御電流源であり、前記第2の電流源は
電圧下降用の制御電流源である。前記ピークレベル制御
手段は、縦続接続されたチャージポンプ回路とループフ
ィルタと誤差電圧発生回路とから成る。同様に、前記オ
フセットレベル制御手段は、縦続接続されたチャージポ
ンプ回路とループフィルタと誤差電圧発生回路とから成
る。そして、それぞれの前記手段を集積回路化すること
も可能である。
めに、本発明は入力クロック信号に応答して三角波信号
を発生する三角波信号発生装置において、第1の電流源
と、前記入力クロック信号の所定レベルによって導通し
前記第1の電流源のK倍(Kは正の数)の電流を出力す
る第2の電流源と、前記第1および第2の電流源に接続
された静電容量とを有する三角波信号発生手段と、前記
三角波信号発生手段から発生された三角波信号と、第1
および第2の基準信号とを比較することにより第1およ
び第2の検出パルス信号を出力する比較手段と、所望の
前記三角波信号における前記第1および第2の検出パル
ス信号のパルス幅の和でのみ第3の基準信号の近傍で平
衡する第1のチャージポンプ回路を含み、該回路の出力
信号により前記第1および第2の電流源を制御するピー
クレベル制御手段と、前記第1または第2の検出パルス
信号のいずれか一方を使用して、所望の前記三角波信号
におけるパルス幅のみにより前記第3の基準信号の近傍
で平衡する第2のチャージポンプ回路を含み、該回路の
出力で制御される第3の電流源からの出力電流を前記静
電容量に供給するオフセットレベル制御手段と、前記第
1のチャージポンプ回路と前記第2のチャージポンプ回
路とを接続する結合手段とを具備したものである。ここ
で、前記第2の電流源は、前記第1の電流源の2倍の電
流を出力するのが好適である。また、前記第1の電流源
は電圧上昇用の制御電流源であり、前記第2の電流源は
電圧下降用の制御電流源である。前記ピークレベル制御
手段は、縦続接続されたチャージポンプ回路とループフ
ィルタと誤差電圧発生回路とから成る。同様に、前記オ
フセットレベル制御手段は、縦続接続されたチャージポ
ンプ回路とループフィルタと誤差電圧発生回路とから成
る。そして、それぞれの前記手段を集積回路化すること
も可能である。
【0016】前記結合手段は抵抗素子である。あるい
は、前記結合手段はダイオード素子である。
は、前記結合手段はダイオード素子である。
【0017】また、前記入力クロック信号は2分周回路
とパルス遅延回路を含むクロック信号再生部を介して入
力し、前記第2のチャージポンプ回路の出力信号は前記
パルス遅延回路の遅延時間を制御することができる。
とパルス遅延回路を含むクロック信号再生部を介して入
力し、前記第2のチャージポンプ回路の出力信号は前記
パルス遅延回路の遅延時間を制御することができる。
【0018】さらに、発生した前記三角波信号を前記第
1または第2の基準信号の電圧に比べて所望三角波信号
の頂点電圧に近い第4の基準電圧で電圧比較して、この
出力信号で前記第2の制御電流源を制御することも可能
である。
1または第2の基準信号の電圧に比べて所望三角波信号
の頂点電圧に近い第4の基準電圧で電圧比較して、この
出力信号で前記第2の制御電流源を制御することも可能
である。
【0019】
【発明の実施の形態】本発明の好適な実施例では、容量
Cに電圧上昇用の第1の制御電流源と入力クロック信号
のレベルによって導通する電圧下降用の第1の制御電流
源の2倍の電流値の第2の制御電流源を接続して、三角
波信号を発生させる。第1および第2の基準電圧で発生
三角波信号を電圧比較し、第1および第2の検出パルス
信号を出力する。そして、所望三角波信号における2つ
のパルス幅の和でのみ第3の基準電圧の近傍で平衡する
第1のチャージポンプ回路を形成し、この出力信号で第
1および第2の制御電流源を制御するピークレベル制御
を行う。また、第1または第2の検出パルス信号の1つ
を使用して、所望三角波信号におけるパルス幅でのみ第
3の基準電圧の近傍で平衡する第2のチャージポンプ回
路を形成し、この出力信号で制御された正又は負の制御
電流を容量Cに供給するようにしたオフセットレベル制
御を行う。さらに、第1および第2のチャージポンプ回
路を結合回路で接続して発生三角波信号を所望三角波信
号にする(実施例1に対応する)。
Cに電圧上昇用の第1の制御電流源と入力クロック信号
のレベルによって導通する電圧下降用の第1の制御電流
源の2倍の電流値の第2の制御電流源を接続して、三角
波信号を発生させる。第1および第2の基準電圧で発生
三角波信号を電圧比較し、第1および第2の検出パルス
信号を出力する。そして、所望三角波信号における2つ
のパルス幅の和でのみ第3の基準電圧の近傍で平衡する
第1のチャージポンプ回路を形成し、この出力信号で第
1および第2の制御電流源を制御するピークレベル制御
を行う。また、第1または第2の検出パルス信号の1つ
を使用して、所望三角波信号におけるパルス幅でのみ第
3の基準電圧の近傍で平衡する第2のチャージポンプ回
路を形成し、この出力信号で制御された正又は負の制御
電流を容量Cに供給するようにしたオフセットレベル制
御を行う。さらに、第1および第2のチャージポンプ回
路を結合回路で接続して発生三角波信号を所望三角波信
号にする(実施例1に対応する)。
【0020】上記の結合回路は抵抗素子にすることがで
きる(実施例1に対応する)。
きる(実施例1に対応する)。
【0021】あるいは、上記の結合回路はダイオード素
子にすることができる(実施例1に対応する)。
子にすることができる(実施例1に対応する)。
【0022】また、入力クロック信号は2分周回路とパ
ルス遅延回路とEXOR(排他的論理和)回路から再作
成して入力する。第2のチャージポンプ回路の出力信号
は、パルス遅延回路の遅延時間を制御するようにする
(実施例2に対応する)。
ルス遅延回路とEXOR(排他的論理和)回路から再作
成して入力する。第2のチャージポンプ回路の出力信号
は、パルス遅延回路の遅延時間を制御するようにする
(実施例2に対応する)。
【0023】さらに、発生三角波信号を第1または第2
の基準電圧に比べ発生三角波信号の頂点電圧に近い第4
の基準電圧で電圧比較して、この出力信号で第2の制御
電流源を制御するようにする(実施例3に対応する)。
の基準電圧に比べ発生三角波信号の頂点電圧に近い第4
の基準電圧で電圧比較して、この出力信号で第2の制御
電流源を制御するようにする(実施例3に対応する)。
【0024】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。
細に説明する。
【0025】実施例1 図1は、本発明を適用した三角波信号発生回路を示す第
1の実施例を示すものである。容量C1には制御電流源
I1とスイッチSW1を介して制御電流源I1の2倍の
電流源2I1が接続される。スイッチSW1は入力クロ
ック信号のLレベル期間でONする様にしておくと容量
C1はクロック信号のHレベル期間で電流I1で充電さ
れ、Lレベル期間で電流I1で放電される為、容量C1
に三角波信号が発生しバッファ2を介して出力すること
ができる。
1の実施例を示すものである。容量C1には制御電流源
I1とスイッチSW1を介して制御電流源I1の2倍の
電流源2I1が接続される。スイッチSW1は入力クロ
ック信号のLレベル期間でONする様にしておくと容量
C1はクロック信号のHレベル期間で電流I1で充電さ
れ、Lレベル期間で電流I1で放電される為、容量C1
に三角波信号が発生しバッファ2を介して出力すること
ができる。
【0026】しかし、本回路を集積回路で構成する場
合、容量C1の絶対値は±30%程度変動し三角波信号
のピークレベルは確定できない。また2つの制御電流源
の比にも誤差が含まれるため、充電電流と放電電流のバ
ランスが確保されず、よって三角波信号のオフセットレ
ベルも確定できない。
合、容量C1の絶対値は±30%程度変動し三角波信号
のピークレベルは確定できない。また2つの制御電流源
の比にも誤差が含まれるため、充電電流と放電電流のバ
ランスが確保されず、よって三角波信号のオフセットレ
ベルも確定できない。
【0027】従って本実施例による三角波信号発生回路
は、ピークレベル制御ループとオフセットレベル制御ル
ープを設けている。まずピークレベル制御ループについ
て説明する。
は、ピークレベル制御ループとオフセットレベル制御ル
ープを設けている。まずピークレベル制御ループについ
て説明する。
【0028】バッファ2より出力される三角波信号はレ
ベル比較器3の反転入力端子とレベル比較器4の非反転
入力端子に入力される。レベル比較器3の非反転入力端
子には図7のケース3(a)に示すように所望三角波信
号の下頂点からピークレベルの10%高い電圧に相当す
る電圧V90が入力される。レベル比較器4の反転入力
端子には所望三角波信号の上頂点からピークレベルの1
0%低い電圧に相当する電圧V10が入力される。
ベル比較器3の反転入力端子とレベル比較器4の非反転
入力端子に入力される。レベル比較器3の非反転入力端
子には図7のケース3(a)に示すように所望三角波信
号の下頂点からピークレベルの10%高い電圧に相当す
る電圧V90が入力される。レベル比較器4の反転入力
端子には所望三角波信号の上頂点からピークレベルの1
0%低い電圧に相当する電圧V10が入力される。
【0029】レベル比較器3および4の出力はチャージ
ポンプ回路11に入力される。図3に示すチャージポン
プ回路11において、容量C3にはSW3およびSW4
を介して各々電流源I4が接続されている。SW3およ
びSW4は各々レベル比較器3および4で制御される。
一方、容量C3には電流源1.8×I4が接続されてい
る。図7のケース3(a)のように所望の三角波信号が
発生している時、レベル比較器4および3の出力には図
7のケース3(b),(c)のように入力クロック周期
の90%に相当するパルス信号が出力される。このとき
SW3、SW4から各々0.9×I4相当の電流が容量
C3に供給され、容量C3の充放電電流がバランスして
平衡状態になる。
ポンプ回路11に入力される。図3に示すチャージポン
プ回路11において、容量C3にはSW3およびSW4
を介して各々電流源I4が接続されている。SW3およ
びSW4は各々レベル比較器3および4で制御される。
一方、容量C3には電流源1.8×I4が接続されてい
る。図7のケース3(a)のように所望の三角波信号が
発生している時、レベル比較器4および3の出力には図
7のケース3(b),(c)のように入力クロック周期
の90%に相当するパルス信号が出力される。このとき
SW3、SW4から各々0.9×I4相当の電流が容量
C3に供給され、容量C3の充放電電流がバランスして
平衡状態になる。
【0030】本発明を適用した回路では三角波信号のス
ロープの直線性がよいので、図7に示したケース1およ
びケース2に三角波信号のオフセットレベルが異なって
いる場合でも、三角波信号の上下頂点レベルがV10及
びV90を越えていれば、三角波信号のピークレベルが
所望値の時、レベル比較器3,4の出力パルス幅の合計
値はクロック周期の180%になり、チャージポンプ回
路11の出力電圧は平衡状態になる。
ロープの直線性がよいので、図7に示したケース1およ
びケース2に三角波信号のオフセットレベルが異なって
いる場合でも、三角波信号の上下頂点レベルがV10及
びV90を越えていれば、三角波信号のピークレベルが
所望値の時、レベル比較器3,4の出力パルス幅の合計
値はクロック周期の180%になり、チャージポンプ回
路11の出力電圧は平衡状態になる。
【0031】チャージポンプ回路11の出力はループフ
ィルタ10に入力され適当にリップルを減少させる。続
いて誤差電圧発生回路9に入力し、この出力で制御電流
源I1および2×I1を制御する。三角波信号のピーク
レベルが小さい(大きい)時、チャージポンプ回路11
の出力電圧は下降(上昇)方向に移動し、制御電流I1
及び2×I1を各々大きく(小さく)するように制御す
る。また誤差電圧発生回路9では容量C1の標準容量値
に対するプリセット電流値Ioを設け、チャージポンプ
回路11の出力電圧ΔVppとすると、制御電流I1を
下式のように発生させる。
ィルタ10に入力され適当にリップルを減少させる。続
いて誤差電圧発生回路9に入力し、この出力で制御電流
源I1および2×I1を制御する。三角波信号のピーク
レベルが小さい(大きい)時、チャージポンプ回路11
の出力電圧は下降(上昇)方向に移動し、制御電流I1
及び2×I1を各々大きく(小さく)するように制御す
る。また誤差電圧発生回路9では容量C1の標準容量値
に対するプリセット電流値Ioを設け、チャージポンプ
回路11の出力電圧ΔVppとすると、制御電流I1を
下式のように発生させる。
【0032】
【数1】 I1=Io−k1×(ΔVpp−Vo)×Io …(1) k1は定数 基準電圧Voは定数 以上のように誤差電圧発生回路9を構成しておくと、チ
ャージポンプ回路11の出力電圧ΔVppは基準電圧V
oの近傍で平衡状態になる。
ャージポンプ回路11の出力電圧ΔVppは基準電圧V
oの近傍で平衡状態になる。
【0033】つぎに、オフセットレベル制御ループにつ
いて説明する。レベル比較器4の出力は図3のような構
成のチャージポンプ回路8に入力される。容量C2に電
流源0.9×I4とSW2を介して電流源I4が接続さ
れている。SW2はレベル比較器4の出力で制御され、
図7のケース3のように所望三角波信号が発生している
と、SW2から0.9×I4相当の電流が容量C2に供
給されてチャージポンプ回路8は平衡状態になる。
いて説明する。レベル比較器4の出力は図3のような構
成のチャージポンプ回路8に入力される。容量C2に電
流源0.9×I4とSW2を介して電流源I4が接続さ
れている。SW2はレベル比較器4の出力で制御され、
図7のケース3のように所望三角波信号が発生している
と、SW2から0.9×I4相当の電流が容量C2に供
給されてチャージポンプ回路8は平衡状態になる。
【0034】一方、三角波信号のオフセットレベルが高
い(低い)と、レベル比較器4の出力パルス幅はクロッ
ク周期の90%より小さく(大きく)なり、チャージポ
ンプ回路8の出力電圧は上昇(下降)する。チャージポ
ンプ回路8の出力は、リップルを適当に減少させるため
ループフィルタ6に入力され、この出力が誤差電圧発生
回路5に入力される。
い(低い)と、レベル比較器4の出力パルス幅はクロッ
ク周期の90%より小さく(大きく)なり、チャージポ
ンプ回路8の出力電圧は上昇(下降)する。チャージポ
ンプ回路8の出力は、リップルを適当に減少させるため
ループフィルタ6に入力され、この出力が誤差電圧発生
回路5に入力される。
【0035】誤差電圧発生回路5の出力は制御電流源I
2及びI3を制御し、(I2−I3)の充電電流が容量
C1に流れる。入力クロックのデューティ比が50%よ
り小さい(大きい)時または制御電流源2×I1が制御
電流源I1の2倍より小さい(大きい)時、オフセット
レベル制御電流(I2−I3)は正(負)になる。誤差
電圧発生回路5では、オフセットレベル制御電流(I2
−I3)の標準値を零として、またチャージポンプ回路
8の出力電圧をΔVduとすると、オフセットレベル制
御電流(I2−I3)を下式のように発生させる。
2及びI3を制御し、(I2−I3)の充電電流が容量
C1に流れる。入力クロックのデューティ比が50%よ
り小さい(大きい)時または制御電流源2×I1が制御
電流源I1の2倍より小さい(大きい)時、オフセット
レベル制御電流(I2−I3)は正(負)になる。誤差
電圧発生回路5では、オフセットレベル制御電流(I2
−I3)の標準値を零として、またチャージポンプ回路
8の出力電圧をΔVduとすると、オフセットレベル制
御電流(I2−I3)を下式のように発生させる。
【0036】
【数2】 (I2−I3)=−k2×(ΔVdu−Vo)×Io …(2) k2は定数 基準電圧Voは定数 基準電圧Ioは定数 以上のように誤差電圧発生回路5を構成しておくと、チ
ャージポンプ回路8の出力電圧ΔVduは基準電圧Vo
の近傍で平衡状態になる。ループフィルタ6,10はリ
ップルを減少させるのにはよいが、時定数を大きくする
制御の応答特性が悪化する。
ャージポンプ回路8の出力電圧ΔVduは基準電圧Vo
の近傍で平衡状態になる。ループフィルタ6,10はリ
ップルを減少させるのにはよいが、時定数を大きくする
制御の応答特性が悪化する。
【0037】上記の(2)式で示すオフセットレベル制
御電流は、入力クロック信号のデューティ誤差(一般に
1/2分周するので小さい)および制御電流I1と2×
I1の電流比誤差(集積回路化する場合相対精度設計で
きるので小さい)を補正すればよいので定数k2を0.
1程度に比較的小さくでき、ループフィルタ6の時定数
を大きくしなくてもオフセットレベル制御装置(I2−
I3)にリップルが大きく含まれることがない。
御電流は、入力クロック信号のデューティ誤差(一般に
1/2分周するので小さい)および制御電流I1と2×
I1の電流比誤差(集積回路化する場合相対精度設計で
きるので小さい)を補正すればよいので定数k2を0.
1程度に比較的小さくでき、ループフィルタ6の時定数
を大きくしなくてもオフセットレベル制御装置(I2−
I3)にリップルが大きく含まれることがない。
【0038】しかし、(1)式で示されるピークレベル
制御電流I1は、集積回路化した場合の容量C1の素子
バラツキ±30%および基準電流Ioのバラツキを考慮
すると±50%は制御する必要があるため定数k1を
0.5倍程度にする必要があり、ループフィルタ9の時
定数をループフィルタ6の時定数に比べて大きくする必
要がある。
制御電流I1は、集積回路化した場合の容量C1の素子
バラツキ±30%および基準電流Ioのバラツキを考慮
すると±50%は制御する必要があるため定数k1を
0.5倍程度にする必要があり、ループフィルタ9の時
定数をループフィルタ6の時定数に比べて大きくする必
要がある。
【0039】したがって、ピークレベル制御ループの応
答特性がオフセット制御ループに比べて遅くならざるを
得ない。
答特性がオフセット制御ループに比べて遅くならざるを
得ない。
【0040】以上説明した三角波発生回路においては、
回路起動動作を考慮する必要がある。回路起動時におい
てピークレベルが小さい時、ピークレベル制御の応答特
性に比べて速いことから、オフセットレベル制御電流
(I2−I3)が最大から最小を遷移して図8(a)の
ように所望三角波信号と異なる信号を発生する。このと
き、V10およびV90とレベル比較された出力信号を
図8の(b)および(C)に示す。
回路起動動作を考慮する必要がある。回路起動時におい
てピークレベルが小さい時、ピークレベル制御の応答特
性に比べて速いことから、オフセットレベル制御電流
(I2−I3)が最大から最小を遷移して図8(a)の
ように所望三角波信号と異なる信号を発生する。このと
き、V10およびV90とレベル比較された出力信号を
図8の(b)および(C)に示す。
【0041】オフセットレベル制御ループおよびピーク
レベル制御ループは、レベル比較された出力信号のパル
ス幅の合計値を検出して制御しているので、図8の
(b)および(c)に示すパルス幅の合計値がn倍(n
は整数)クロック周期の90%であれば、図8(a)の
異常状態で平衡状態に成り得る。
レベル制御ループは、レベル比較された出力信号のパル
ス幅の合計値を検出して制御しているので、図8の
(b)および(c)に示すパルス幅の合計値がn倍(n
は整数)クロック周期の90%であれば、図8(a)の
異常状態で平衡状態に成り得る。
【0042】この状態を回避するため、図1の三角波発
生回路ではチャージポンプ回路8とチャージポンプ回路
11との間に結合回路7を設ける。結合回路7は図3に
示すように抵抗であって、チャージポンプ回路8,11
に接続する。
生回路ではチャージポンプ回路8とチャージポンプ回路
11との間に結合回路7を設ける。結合回路7は図3に
示すように抵抗であって、チャージポンプ回路8,11
に接続する。
【0043】図8(a)の状態の時、ピークレベル制御
電流I1は最小になっており、ΔVppは最大になって
いる。オフセットレベル制御電流(I2−I3)が最大
(正)の時にΔVduは最小になり、結合回路7に直流
が流れてチャージポンプ回路11の出力電圧を下降させ
ることによってピークレベルを上昇させるように働き、
図8(a)の異常状態で平衡できなくなる。
電流I1は最小になっており、ΔVppは最大になって
いる。オフセットレベル制御電流(I2−I3)が最大
(正)の時にΔVduは最小になり、結合回路7に直流
が流れてチャージポンプ回路11の出力電圧を下降させ
ることによってピークレベルを上昇させるように働き、
図8(a)の異常状態で平衡できなくなる。
【0044】所望三角波信号が発生したときチャージポ
ンプ回路11とチャージポンプ回路8の出力電圧は双方
とも基準電圧Vo近傍におり、結合回路7の抵抗値R1
を回路動作に問題のない程度に大きくしておけばよい。
ンプ回路11とチャージポンプ回路8の出力電圧は双方
とも基準電圧Vo近傍におり、結合回路7の抵抗値R1
を回路動作に問題のない程度に大きくしておけばよい。
【0045】図4は結合回路7をダイオードD1にした
ものである。同様に、オフセットレベル制御電流(I2
−I3)が最大(正)の時、ΔVduは最小になり、結
合回路7に電流が流れてチャージポンプ回路11の出力
電圧を下降させることによってピークレベルを上昇させ
るように働き、図8(a)の異常状態で平衡できなくな
る。図4のように結合回路7をダイオードD1にする
と、所望三角波信号が発生した時、結合回路7は回路動
作にまったく影響しない。
ものである。同様に、オフセットレベル制御電流(I2
−I3)が最大(正)の時、ΔVduは最小になり、結
合回路7に電流が流れてチャージポンプ回路11の出力
電圧を下降させることによってピークレベルを上昇させ
るように働き、図8(a)の異常状態で平衡できなくな
る。図4のように結合回路7をダイオードD1にする
と、所望三角波信号が発生した時、結合回路7は回路動
作にまったく影響しない。
【0046】実施例2 図2は、本発明を適用した三角波信号発生回路の第2の
実施例を示すものである。図1の構成と同じ箇所につい
ては同番号をつけてある。図6(a)の入力クロック信
号1は分周回路13に入力され図6(b)のように2分
周される。分周回路13の出力はパルス遅延回路14と
EXOR(排他的論理和)回路15に入力される。
実施例を示すものである。図1の構成と同じ箇所につい
ては同番号をつけてある。図6(a)の入力クロック信
号1は分周回路13に入力され図6(b)のように2分
周される。分周回路13の出力はパルス遅延回路14と
EXOR(排他的論理和)回路15に入力される。
【0047】パルス遅延回路14は入力クロック信号周
期Toの半周期To/2だけパルスを遅延させる(図6
(d))。このパルス遅延回路14は図5のような構成
をしている。図6(b)を非反転入力信号PIとする
と、Q3/Eの信号は図6(c)の実線で示され、点線
で示されるのがQ8/Eの信号である。各々の信号のH
レベル及びLレベルは(Vcc−2VBE)及び(Vcc
−2(VBE+R2×I6))である。パルス遅延回路1
4のパルス遅延時間Tdは、制御電流I7で表される下
式のようになる。
期Toの半周期To/2だけパルスを遅延させる(図6
(d))。このパルス遅延回路14は図5のような構成
をしている。図6(b)を非反転入力信号PIとする
と、Q3/Eの信号は図6(c)の実線で示され、点線
で示されるのがQ8/Eの信号である。各々の信号のH
レベル及びLレベルは(Vcc−2VBE)及び(Vcc
−2(VBE+R2×I6))である。パルス遅延回路1
4のパルス遅延時間Tdは、制御電流I7で表される下
式のようになる。
【0048】
【数3】Td=2×C4×R2×I6/I7 …(3) 定電流I6は定数 抵抗R2は定数 パルス遅延時間TdがTo/2であると図6(e)に示
すように、デューティ比が50%に再生されたクロック
信号がEXOR回路15より出力される。ピークレベル
制御ループは図1の構成と同じである。
すように、デューティ比が50%に再生されたクロック
信号がEXOR回路15より出力される。ピークレベル
制御ループは図1の構成と同じである。
【0049】オフセットレベル制御ループにおいて誤差
電圧発生回路5の出力はパルス遅延回路14に入力さ
れ、制御電流I7を制御する。三角波信号のオフセット
レベルが所望より低い(高い)時、チャージポンプ回路
8の出力電圧ΔVduは下降(上昇)し、誤差電圧発生
回路5の出力電圧も下降(上昇)して制御電流I7を減
少(増大)させ、EXOR回路15の出力クロックのH
レベル期間を大きく(小さく)してオフセットレベルを
上昇(下降)させる。制御電流I7は下式のようにな
る。
電圧発生回路5の出力はパルス遅延回路14に入力さ
れ、制御電流I7を制御する。三角波信号のオフセット
レベルが所望より低い(高い)時、チャージポンプ回路
8の出力電圧ΔVduは下降(上昇)し、誤差電圧発生
回路5の出力電圧も下降(上昇)して制御電流I7を減
少(増大)させ、EXOR回路15の出力クロックのH
レベル期間を大きく(小さく)してオフセットレベルを
上昇(下降)させる。制御電流I7は下式のようにな
る。
【0050】
【数4】 I7=k3×(Io+k4×(ΔVdu−Vo)×Io) …(4) k3は定数 k4は定数 容量C4の標準値に対して、電流k3×Ioでパルス遅
延時間Tdが1/2Toになるように設計しておくと、
チャージポンプ回路8の出力電圧は基準電圧Vo近傍で
平衡状態になる。平衡状態における三角波信号の対称性
は、制御電流I1と(2×I1)の電流比で決定され
る。制御電流I1と(2×I1)の電流比は、集積回路
化すれば相対精度設計できるので誤差を小さくできる。
延時間Tdが1/2Toになるように設計しておくと、
チャージポンプ回路8の出力電圧は基準電圧Vo近傍で
平衡状態になる。平衡状態における三角波信号の対称性
は、制御電流I1と(2×I1)の電流比で決定され
る。制御電流I1と(2×I1)の電流比は、集積回路
化すれば相対精度設計できるので誤差を小さくできる。
【0051】以上の動作によって入力クロック信号のデ
ューティ比に関りなく対称な所望三角波信号が発生でき
る。チャージポンプ回路8とチャージポンプ回路11
は、図1と同様に抵抗又はダイオードからなる結合回路
7で結合されており、ΔVduが大きくなった時ΔVp
pを大きくなるように補正して三角波信号のピークレベ
ルを増大させ、図8(a)で示される回路起動時の異常
平衡状態から回避させる。
ューティ比に関りなく対称な所望三角波信号が発生でき
る。チャージポンプ回路8とチャージポンプ回路11
は、図1と同様に抵抗又はダイオードからなる結合回路
7で結合されており、ΔVduが大きくなった時ΔVp
pを大きくなるように補正して三角波信号のピークレベ
ルを増大させ、図8(a)で示される回路起動時の異常
平衡状態から回避させる。
【0052】実施例3 図9は、本発明を適用した三角波信号発生回路の第3の
実施例を示すものである。図10(a)のように入力ク
ロック信号にジッタが含まれている場合(時刻t3及び
t6でジッタ発生)、図1及び図2の三角波信号発生回
路は図12の従来例と同様にジッタ発生時に三角波信号
のピークレベルとオフセットレベルが変動する。図9の
三角波信号発生回路は、この点について考慮したもので
ある。図2と同じ動作を示す箇所については同じ番号を
付してある。
実施例を示すものである。図10(a)のように入力ク
ロック信号にジッタが含まれている場合(時刻t3及び
t6でジッタ発生)、図1及び図2の三角波信号発生回
路は図12の従来例と同様にジッタ発生時に三角波信号
のピークレベルとオフセットレベルが変動する。図9の
三角波信号発生回路は、この点について考慮したもので
ある。図2と同じ動作を示す箇所については同じ番号を
付してある。
【0053】図9において、ピーク制御電流(2×I
1)の導通を制御するスイッチSW1はエミッタ結合さ
れたトランジスタQ11、Q12から構成されている。
また出力三角波信号はレベル比較器16の反転入力端子
に入力され、非反転入力端子には所望三角波信号の下頂
点の近傍の電圧VL が入力されている。レベル比較器1
6の出力はトランジスタQ13/Bに入力され、Q13
/EはSW1(Q11/E又はQ12/E)に接続され
ている。次に、図11を参照して、この動作について説
明する。図11の(a)は入力クロック信号であり、
(b)はEXOR回路15の出力クロック信号であり、
(c)は発生三角波信号波形を示すものである。図11
(b),(c)の1はレベル比較器16およびトランジ
スタQ13が無い図2の実施例の時の波形である。そし
て、同図(b),(c)の2および3が図9の場合であ
り、Q12がONすることにより容量C1に放電電流I
1が供給されていて三角波スロープが下降し電圧VL に
達した時、レベル比較器16及びトランジスタQ13に
よってQ12に流れる電流をI1に制御して、スロープ
の下降を停止させる。
1)の導通を制御するスイッチSW1はエミッタ結合さ
れたトランジスタQ11、Q12から構成されている。
また出力三角波信号はレベル比較器16の反転入力端子
に入力され、非反転入力端子には所望三角波信号の下頂
点の近傍の電圧VL が入力されている。レベル比較器1
6の出力はトランジスタQ13/Bに入力され、Q13
/EはSW1(Q11/E又はQ12/E)に接続され
ている。次に、図11を参照して、この動作について説
明する。図11の(a)は入力クロック信号であり、
(b)はEXOR回路15の出力クロック信号であり、
(c)は発生三角波信号波形を示すものである。図11
(b),(c)の1はレベル比較器16およびトランジ
スタQ13が無い図2の実施例の時の波形である。そし
て、同図(b),(c)の2および3が図9の場合であ
り、Q12がONすることにより容量C1に放電電流I
1が供給されていて三角波スロープが下降し電圧VL に
達した時、レベル比較器16及びトランジスタQ13に
よってQ12に流れる電流をI1に制御して、スロープ
の下降を停止させる。
【0054】入力クロックの立ち上がりエッジでQ13
はOFFに転じ、容量C1には充電電流I1が流れて三
角波信号のスロープが図2の場合と同じ傾きで上昇す
る。そして、EXOR回路15の出力信号の立ち下がり
エッジでQ12はONに転じ、三角波信号のスロープが
図2の場合と同じ傾きで下降する。図9の場合でも電圧
V10及びV90とレベル比較した時、入力クロック信
号周期の90%のパルスが発生した場合のみ平衡状態に
なるので、図11の(c)から解るように三角波信号は
電圧VL 以上では図2の場合と波形は同じである。異な
っているのは、電圧VL 以下の電圧クリップ期間の半分
だけクロックデューティの再生に誤差が生じていること
である。
はOFFに転じ、容量C1には充電電流I1が流れて三
角波信号のスロープが図2の場合と同じ傾きで上昇す
る。そして、EXOR回路15の出力信号の立ち下がり
エッジでQ12はONに転じ、三角波信号のスロープが
図2の場合と同じ傾きで下降する。図9の場合でも電圧
V10及びV90とレベル比較した時、入力クロック信
号周期の90%のパルスが発生した場合のみ平衡状態に
なるので、図11の(c)から解るように三角波信号は
電圧VL 以上では図2の場合と波形は同じである。異な
っているのは、電圧VL 以下の電圧クリップ期間の半分
だけクロックデューティの再生に誤差が生じていること
である。
【0055】次に、図11の(b)′と(c)′を参照
して、入力クロックにジッタが発生した場合の動作につ
いて説明する。この(b)′と(c)′の1はジッタが
ない場合、2はジッタによってクロック信号の立ち上が
りエッジが進んだ場合、3はジッタによってクロック信
号の立ち上がりエッジが遅れた場合を示す。(c)′か
ら解るように、入力クロック信号のジッタを電圧VL 以
下のクリップ期間が吸収して三角波信号のピークレベル
およびオフセットレベルを変動させない。電圧VL 以下
のクリップ期間はジッタを吸収するだけの期間でよいの
で、前述のクロックデューティの再生に誤差や問題にな
るものではなく、このクロックデューティの再生に誤差
も入力クロック周期に対する比では入力クロック周期に
ほぼ関係ない。よって、予め制御電流(2×I1)を制
御電流I1の2倍に微増してクロックデューティ再生誤
差を補正すれば良い。なお、図1の三角波信号発生回路
においても、本実施例が適用できることは明らかであ
る。
して、入力クロックにジッタが発生した場合の動作につ
いて説明する。この(b)′と(c)′の1はジッタが
ない場合、2はジッタによってクロック信号の立ち上が
りエッジが進んだ場合、3はジッタによってクロック信
号の立ち上がりエッジが遅れた場合を示す。(c)′か
ら解るように、入力クロック信号のジッタを電圧VL 以
下のクリップ期間が吸収して三角波信号のピークレベル
およびオフセットレベルを変動させない。電圧VL 以下
のクリップ期間はジッタを吸収するだけの期間でよいの
で、前述のクロックデューティの再生に誤差や問題にな
るものではなく、このクロックデューティの再生に誤差
も入力クロック周期に対する比では入力クロック周期に
ほぼ関係ない。よって、予め制御電流(2×I1)を制
御電流I1の2倍に微増してクロックデューティ再生誤
差を補正すれば良い。なお、図1の三角波信号発生回路
においても、本実施例が適用できることは明らかであ
る。
【0056】
【発明の効果】以上説明した通り、本発明のよれば、以
下に列挙する効果を奏することができる。
下に列挙する効果を奏することができる。
【0057】(効果1)安定な回路起動動作行うことが
できる集積回路化に適した三角波信号発生回路が容易に
実現できる。
できる集積回路化に適した三角波信号発生回路が容易に
実現できる。
【0058】(効果2)入力クロック信号の2倍周波数
のクロック信号を必要とすることなく、高速動作に適し
かつ安定な回路起動動作を行うことができる集積回路化
に適した三角波発生回路が容易に実現できる。
のクロック信号を必要とすることなく、高速動作に適し
かつ安定な回路起動動作を行うことができる集積回路化
に適した三角波発生回路が容易に実現できる。
【0059】(効果3)入力クロック信号のジッタに対
しても安定に三角波信号を発生でき、かつ集積回路化に
適した三角波信号発生回路が容易に実現できる。
しても安定に三角波信号を発生でき、かつ集積回路化に
適した三角波信号発生回路が容易に実現できる。
【図1】第1の実施例による三角波信号発生回路を示す
図である。
図である。
【図2】第2の実施例による三角波信号発生回路を示す
図である。
図である。
【図3】チャージポンプ回路と結合回路を示す図であ
る。
る。
【図4】チャージポンプ回路と結合回路を示す図であ
る。
る。
【図5】図2に示したパルス遅延回路の回路構成を詳細
に示す図である。
に示す図である。
【図6】図2の動作を説明する波形図である。
【図7】図1の動作を説明する波形図である。
【図8】図1の動作を説明する波形図である。
【図9】第3の実施例による三角波信号発生回路を示す
図である。
図である。
【図10】従来技術の問題点を例示する説明図である。
【図11】図9の動作を説明する波形図である。
【図12】従来の高速PWM(パルス幅変調)回路を示
す図である。
す図である。
1 クロック入力端子 3 レベル比較器 4 レベル比較器 5 誤差電圧発生回路 6 ループフィルタ 7 結合回路 8 チャージポンプ回路 9 誤差電圧発生回路 10 ループフィルタ 11 チャージポンプ回路 13 分周回路 14 パルス遅延回路 15 EXOR(排他的論理和)回路 16 レベル比較器 17 高速パルスレベル増幅回路 18 従来の三角波信号発生回路 19 D/A変換器 21 レベル比較器
Claims (10)
- 【請求項1】 入力クロック信号に応答して三角波信号
を発生する三角波信号発生装置において、 第1の電流源と、前記入力クロック信号の所定レベルに
よって導通し前記第1の電流源のK倍(Kは正の数)の
電流を出力する第2の電流源と、前記第1および第2の
電流源に接続された静電容量とを有する三角波信号発生
手段と、 前記三角波信号発生手段から発生された三角波信号と、
第1および第2の基準信号とを比較することにより第1
および第2の検出パルス信号を出力する比較手段と、 所望の前記三角波信号における前記第1および第2の検
出パルス信号のパルス幅の和でのみ第3の基準信号の近
傍で平衡する第1のチャージポンプ回路を含み、該回路
の出力信号により前記第1および第2の電流源を制御す
るピークレベル制御手段と、 前記第1または第2の検出パルス信号のいずれか一方を
使用して、所望の前記三角波信号におけるパルス幅のみ
により前記第3の基準信号の近傍で平衡する第2のチャ
ージポンプ回路を含み、該回路の出力で制御される第3
の電流源からの出力電流を前記静電容量に供給するオフ
セットレベル制御手段と、 前記第1のチャージポンプ回路と前記第2のチャージポ
ンプ回路とを接続する結合手段とを具備したことを特徴
とする三角波信号発生回路。 - 【請求項2】 請求項1において、前記第2の電流源
は、前記第1の電流源の2倍の電流を出力することを特
徴とする三角波信号発生回路。 - 【請求項3】 請求項2において、前記第1の電流源は
電圧上昇用の制御電流源であり、前記第2の電流源は電
圧下降用の制御電流源であることを特徴とする三角波信
号発生回路。 - 【請求項4】 請求項1において、前記ピークレベル制
御手段は、縦続接続されたチャージポンプ回路とループ
フィルタと誤差電圧発生回路とから成ることを特徴とす
る三角波信号発生回路。 - 【請求項5】 請求項1において、前記オフセットレベ
ル制御手段は、縦続接続されたチャージポンプ回路とル
ープフィルタと誤差電圧発生回路とから成ることを特徴
とする三角波信号発生回路。 - 【請求項6】 請求項1において、それぞれの前記手段
を集積回路化したことを特徴とする三角波信号発生回
路。 - 【請求項7】 請求項1において、前記結合手段は抵抗
素子であることを特徴とする三角波信号発生回路。 - 【請求項8】 請求項1において、前記結合手段はダイ
オード素子であることを特徴とする三角波信号発生回
路。 - 【請求項9】 請求項1において、前記入力クロック信
号は2分周回路とパルス遅延回路を含むクロック信号再
生部を介して入力し、前記第2のチャージポンプ回路の
出力信号は前記パルス遅延回路の遅延時間を制御するよ
うにしたことを特徴とする三角波信号発生回路。 - 【請求項10】 請求項1において、発生した前記三角
波信号を前記第1または第2の基準信号の電圧に比べて
所望三角波信号の頂点電圧に近い第4の基準電圧で電圧
比較して、この出力信号で前記第2の制御電流源を制御
するようにしたことを特徴とする三角波信号発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8196328A JPH1041791A (ja) | 1996-07-25 | 1996-07-25 | 三角波信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8196328A JPH1041791A (ja) | 1996-07-25 | 1996-07-25 | 三角波信号発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1041791A true JPH1041791A (ja) | 1998-02-13 |
Family
ID=16356004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8196328A Pending JPH1041791A (ja) | 1996-07-25 | 1996-07-25 | 三角波信号発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1041791A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006047958B4 (de) * | 2005-10-17 | 2015-04-30 | Harman International Industries, Incorporated | Generator für eine exakte Dreieckssignalform |
CN109889188A (zh) * | 2019-04-17 | 2019-06-14 | 广州恒众车联网智能电子技术有限公司 | 三角波产生装置及*** |
-
1996
- 1996-07-25 JP JP8196328A patent/JPH1041791A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006047958B4 (de) * | 2005-10-17 | 2015-04-30 | Harman International Industries, Incorporated | Generator für eine exakte Dreieckssignalform |
CN109889188A (zh) * | 2019-04-17 | 2019-06-14 | 广州恒众车联网智能电子技术有限公司 | 三角波产生装置及*** |
CN109889188B (zh) * | 2019-04-17 | 2024-05-24 | 广州市恒众车联网科技股份有限公司 | 三角波产生装置及*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3982342B2 (ja) | D級増幅器における三角波生成回路および該三角波生成回路を用いたd級増幅器 | |
US5502419A (en) | Pulse width modulation signal generation and triangular wave signal generator for the same | |
US5389829A (en) | Output limiter for class-D BICMOS hearing aid output amplifier | |
JP2000056843A (ja) | 基準電圧生成回路 | |
US6885177B2 (en) | Switching regulator and slope correcting circuit | |
US9059688B2 (en) | High-precision oscillator systems with feed forward compensation for CCFL driver systems and methods thereof | |
KR100534211B1 (ko) | 반도체 장치에 있어서의 듀티 사이클 보정회로 | |
JP2008141376A (ja) | Pwm駆動装置及びその出力オフセット補正方法 | |
JP3648223B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの駆動回路 | |
JP3786431B2 (ja) | 位相同期回路、情報処理装置及び情報処理システム | |
JPH1041791A (ja) | 三角波信号発生回路 | |
JPH11214971A (ja) | デューティー比制限機能付きパルス発生回路及びdc/dcコンバータ | |
JP3141810B2 (ja) | 発振回路 | |
JPH0362050B2 (ja) | ||
JPH08274635A (ja) | 位相ロック回路 | |
JP2009141408A (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JPH10313235A (ja) | V/f変換回路 | |
JP2897706B2 (ja) | 基準電圧発生回路 | |
JP3372564B2 (ja) | Pwm信号発生装置 | |
JPH06303122A (ja) | 入力回路 | |
JP2002258956A (ja) | 電圧制御回路 | |
JP2000013193A (ja) | 定電流回路およびパルス幅変換回路 | |
JP5294690B2 (ja) | 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路 | |
JPH05338258A (ja) | 三角波信号発生回路 | |
JP3616180B2 (ja) | 位相制御回路およびこれを用いるデジタルビデオテープ再生装置 |