JPH0927565A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0927565A JPH0927565A JP17582995A JP17582995A JPH0927565A JP H0927565 A JPH0927565 A JP H0927565A JP 17582995 A JP17582995 A JP 17582995A JP 17582995 A JP17582995 A JP 17582995A JP H0927565 A JPH0927565 A JP H0927565A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- external connection
- connection terminal
- substrate
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 リペアの温度条件においても安定な外部接続
端子を備えた半導体装置を提供すること。 【解決手段】 基板２表面から突出して形成された外部
接続端子４を備え、この外部接続端子４のはんだ付けに
よって母基板に実装される半導体装置１において、外部
接続端子４が、実装に使用されるはんだの融点よりも高
い融点の導電性ペーストからなっている。
端子を備えた半導体装置を提供すること。 【解決手段】 基板２表面から突出して形成された外部
接続端子４を備え、この外部接続端子４のはんだ付けに
よって母基板に実装される半導体装置１において、外部
接続端子４が、実装に使用されるはんだの融点よりも高
い融点の導電性ペーストからなっている。
Description
【０００１】
【発明の属する技術分野】本発明は、基板表面から突出
して形成された外部接続端子を備えた半導体装置に関す
るものである。
して形成された外部接続端子を備えた半導体装置に関す
るものである。
【０００２】
【従来の技術】現在、半導体装置が使用される条件が多
様化していることから、特に、温度条件に対して安定な
半導体装置の開発が切望されている。上記温度条件に
は、例えば母基板に実装された半導体装置が不良である
と判明したとき、この不良半導体装置を交換する際の温
度条件、すなわちリペアの際の温度条件がある。例え
ば、基板表面から突出して形成された外部接続端子を備
えたＢＧＡ（BallGrid Array)等の半導体装置は、外部
接続端子のはんだ付けによってマザー基板に実装されて
おり、よってリペアの際の温度条件は上記はんだの融点
以上となっている。
様化していることから、特に、温度条件に対して安定な
半導体装置の開発が切望されている。上記温度条件に
は、例えば母基板に実装された半導体装置が不良である
と判明したとき、この不良半導体装置を交換する際の温
度条件、すなわちリペアの際の温度条件がある。例え
ば、基板表面から突出して形成された外部接続端子を備
えたＢＧＡ（BallGrid Array)等の半導体装置は、外部
接続端子のはんだ付けによってマザー基板に実装されて
おり、よってリペアの際の温度条件は上記はんだの融点
以上となっている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記外
部接続端子を備えた半導体装置では、通常、外部接続端
子自体がはんだからなっているため、リペアする際に外
部接続端子が溶融して基板から取れたり、変形したりす
る。このため、再び外部接続端子を一つずつ形成し直さ
なければ再実装することができないという課題がある。
本発明は上記課題を解決するためになされたものであ
り、リペアの温度条件においても安定な外部接続端子を
備えた半導体装置を提供することを目的としている。
部接続端子を備えた半導体装置では、通常、外部接続端
子自体がはんだからなっているため、リペアする際に外
部接続端子が溶融して基板から取れたり、変形したりす
る。このため、再び外部接続端子を一つずつ形成し直さ
なければ再実装することができないという課題がある。
本発明は上記課題を解決するためになされたものであ
り、リペアの温度条件においても安定な外部接続端子を
備えた半導体装置を提供することを目的としている。
【０００４】
【課題を解決するための手段】本発明は、基板表面から
突出して形成された外部接続端子を備え、この外部接続
端子のはんだ付けによって母基板に実装される半導体装
置においてなされたものであり、外部接続端子が、実装
に使用されるはんだの融点よりも高い融点の導電性ペー
ストからなっているものである。
突出して形成された外部接続端子を備え、この外部接続
端子のはんだ付けによって母基板に実装される半導体装
置においてなされたものであり、外部接続端子が、実装
に使用されるはんだの融点よりも高い融点の導電性ペー
ストからなっているものである。
【０００５】本発明によれば、外部接続端子が実装に使
用されるはんだの融点よりも高い融点の導電性ペースト
からなっているため、半導体装置を実装した後に行うリ
ペアの際も外部接続端子が溶融することがなく、外部接
続端子の変形等が起きないという作用が得られる。
用されるはんだの融点よりも高い融点の導電性ペースト
からなっているため、半導体装置を実装した後に行うリ
ペアの際も外部接続端子が溶融することがなく、外部接
続端子の変形等が起きないという作用が得られる。
【０００６】
【発明の実施の形態】以下、本発明の半導体装置の実施
形態例を図面に基づいて説明する。図１は本発明の第１
実施形態例を示す要部側断面図である。図１に示すよう
にこの半導体装置１では、ＢＧＡ基板２の一方の面に銅
パターンからなる複数のランド３が形成されており、各
ランド３上には例えば半球状の高さ０．５ｍｍ程度の外
部接続端子４が基板２表面から突出した状態で形成され
ている。外部接続端子４の表面は金メッキされており、
また基板２表面のランド３間は、レジスト等の絶縁膜５
で覆われている。
形態例を図面に基づいて説明する。図１は本発明の第１
実施形態例を示す要部側断面図である。図１に示すよう
にこの半導体装置１では、ＢＧＡ基板２の一方の面に銅
パターンからなる複数のランド３が形成されており、各
ランド３上には例えば半球状の高さ０．５ｍｍ程度の外
部接続端子４が基板２表面から突出した状態で形成され
ている。外部接続端子４の表面は金メッキされており、
また基板２表面のランド３間は、レジスト等の絶縁膜５
で覆われている。
【０００７】上記外部接続端子４は、後述する実装の際
に使用されるはんだの融点よりも高い融点の導電性ペー
ストからなっている。導電性ペーストは、金属フィラー
とバインダーと溶剤とを主成分とし、さらに添加剤等が
加えられて調整されているものであり、上記金属フィラ
ーとして例えば銅、銀等が用いられ、バインダーとして
フェノール系、エポキシ系、アクリル系の熱硬化性樹脂
等が用いられる。またこれら金属フィラー等の成分比
は、実装に使用されるはんだの融点に基づき、その融点
よりも高い融点になるように設定される。例えばはんだ
の融点が２００℃である場合、２００℃より融点が高い
導電性ペーストとして、金属フィラーを約９０％、バイ
ンダーを約１０％、溶剤を数％含有してなるものが調整
される。
に使用されるはんだの融点よりも高い融点の導電性ペー
ストからなっている。導電性ペーストは、金属フィラー
とバインダーと溶剤とを主成分とし、さらに添加剤等が
加えられて調整されているものであり、上記金属フィラ
ーとして例えば銅、銀等が用いられ、バインダーとして
フェノール系、エポキシ系、アクリル系の熱硬化性樹脂
等が用いられる。またこれら金属フィラー等の成分比
は、実装に使用されるはんだの融点に基づき、その融点
よりも高い融点になるように設定される。例えばはんだ
の融点が２００℃である場合、２００℃より融点が高い
導電性ペーストとして、金属フィラーを約９０％、バイ
ンダーを約１０％、溶剤を数％含有してなるものが調整
される。
【０００８】一方、上記基板２の他方の面には、半導体
素子６が搭載されているとともに配線７が形成されてい
る。そして半導体素子６と配線７とが例えばワイヤー８
によって接続されており、さらに半導体素子６とワイヤ
ー８とがモールド材（図示略）によって封止されてい
る。
素子６が搭載されているとともに配線７が形成されてい
る。そして半導体素子６と配線７とが例えばワイヤー８
によって接続されており、さらに半導体素子６とワイヤ
ー８とがモールド材（図示略）によって封止されてい
る。
【０００９】このような半導体装置１における外部接続
端子４の形成方法としては、図２に示すようなスクリー
ン印刷法が用いられる。すなわち、複数のランド３と絶
縁膜５とが形成された基板２の一方の面上に、開口部２
２ａを有するスクリーン１１を、その各ランド３の直上
に開口部１１ａが位置するように配置する。そして、こ
のスクリーン１１上に導電性ペースト４１を供給した
後、スクリーン１１上をスキージ１２をＸ方向にスライ
ドさせることにより、開口部１１ａを通して各ランド３
上に導電性ペースト４１を印刷する。次いで１５０℃程
度の熱処理を行って、印刷された導電性ペースト４１を
硬化させて外部接続端子４を得、その後、外部接続端子
４の表面に金メッキを施す。
端子４の形成方法としては、図２に示すようなスクリー
ン印刷法が用いられる。すなわち、複数のランド３と絶
縁膜５とが形成された基板２の一方の面上に、開口部２
２ａを有するスクリーン１１を、その各ランド３の直上
に開口部１１ａが位置するように配置する。そして、こ
のスクリーン１１上に導電性ペースト４１を供給した
後、スクリーン１１上をスキージ１２をＸ方向にスライ
ドさせることにより、開口部１１ａを通して各ランド３
上に導電性ペースト４１を印刷する。次いで１５０℃程
度の熱処理を行って、印刷された導電性ペースト４１を
硬化させて外部接続端子４を得、その後、外部接続端子
４の表面に金メッキを施す。
【００１０】上記のごとく外部接続端子４が形成される
半導体装置１は、外部接続端子４のはんだ付けにより母
基板（以下、マザー基板と記す）に実装される。またマ
ザー基板に実装された半導体装置１をリペアする際は、
マザー基板における半導体装置１の実装面とは反対の面
に部品が搭載されている場合、実装に使用されたはんだ
の融点以上、例えば２００℃以上のホットエアーを半導
体装置１とマザー基板との間に吹き付けてはんだを溶融
させることにより、マザー基板から半導体装置１を取り
外す。そして、新たな半導体装置１をはんだ付けにより
マザー基板に実装する。
半導体装置１は、外部接続端子４のはんだ付けにより母
基板（以下、マザー基板と記す）に実装される。またマ
ザー基板に実装された半導体装置１をリペアする際は、
マザー基板における半導体装置１の実装面とは反対の面
に部品が搭載されている場合、実装に使用されたはんだ
の融点以上、例えば２００℃以上のホットエアーを半導
体装置１とマザー基板との間に吹き付けてはんだを溶融
させることにより、マザー基板から半導体装置１を取り
外す。そして、新たな半導体装置１をはんだ付けにより
マザー基板に実装する。
【００１１】またマザー基板における半導体装置１の実
装面とは反対の面に部品が搭載されていない場合、その
面を下にしてマザー基板をオーブン上に載置し、マザー
基板を例えば２００℃以上に加熱してはんだを溶融させ
ることにより、マザー基板から半導体装置１を取り外
す。この後、新たな半導体装置１をはんだ付けによりマ
ザー基板に実装する。
装面とは反対の面に部品が搭載されていない場合、その
面を下にしてマザー基板をオーブン上に載置し、マザー
基板を例えば２００℃以上に加熱してはんだを溶融させ
ることにより、マザー基板から半導体装置１を取り外
す。この後、新たな半導体装置１をはんだ付けによりマ
ザー基板に実装する。
【００１２】上記したようにこの実施形態例の半導体装
置１では、外部接続端子４がはんだの融点よりも高い融
点の導電性ペースト４１からなっているため、上記リペ
アの際に外部接続端子４が溶融することがなく、外部接
続端子４の変形等が起きない。したがってリペアの際の
温度条件にも安定であり、マザー基板から取り外した後
でも外部接続端子４の形状が保持されていることから、
そのまま再実装することができるので、リペア対策に非
常に効果的なものとなる。また基板２上の全ての外部接
続端子４をスクリーン印刷により一括して形成すること
ができるので、量産に非常に有効なものとなる。
置１では、外部接続端子４がはんだの融点よりも高い融
点の導電性ペースト４１からなっているため、上記リペ
アの際に外部接続端子４が溶融することがなく、外部接
続端子４の変形等が起きない。したがってリペアの際の
温度条件にも安定であり、マザー基板から取り外した後
でも外部接続端子４の形状が保持されていることから、
そのまま再実装することができるので、リペア対策に非
常に効果的なものとなる。また基板２上の全ての外部接
続端子４をスクリーン印刷により一括して形成すること
ができるので、量産に非常に有効なものとなる。
【００１３】次に本発明の第２実施形態例を図３を用い
て説明する。図３に示すように、この実施形態例におい
て上記実施形態例と相違するのは、基板２１にバイアホ
ール２１ａが形成されており、外部接続端子２３がこの
バイアホール２１ａ内に埋め込まれた埋め込み部２３ａ
を有して構成されている点である。すなわち、この半導
体装置２０では、基板２１に当該基板２０を貫通する複
数のバイアホール２１ａが形成されており、少なくとも
基板２１の一方の面には各バイアホール２１ａの周縁を
囲むようにしてランド２２が形成されている。そして、
各バイアホール２１ａ位置には、前述した実施形態例と
同様の導電性ペーストからなる外部接続端子２３がそれ
ぞれ形成されている。
て説明する。図３に示すように、この実施形態例におい
て上記実施形態例と相違するのは、基板２１にバイアホ
ール２１ａが形成されており、外部接続端子２３がこの
バイアホール２１ａ内に埋め込まれた埋め込み部２３ａ
を有して構成されている点である。すなわち、この半導
体装置２０では、基板２１に当該基板２０を貫通する複
数のバイアホール２１ａが形成されており、少なくとも
基板２１の一方の面には各バイアホール２１ａの周縁を
囲むようにしてランド２２が形成されている。そして、
各バイアホール２１ａ位置には、前述した実施形態例と
同様の導電性ペーストからなる外部接続端子２３がそれ
ぞれ形成されている。
【００１４】外部接続端子２３は、バイアホール２１ａ
内に埋め込まれた埋め込み部２３ａと、埋め込み部２３
ａから連続して形成されるとともに基板２１の一方の面
から突出した例えば半球状の突出部２３ｂとからなり、
突出部２３ｂはランド２２上に配置された状態となって
いる。また外部接続端子２３の突出部２３ｂの表面は、
半導体装置２０を実装するマザー基板におけるボンディ
ング面と同じメッキが施されている。
内に埋め込まれた埋め込み部２３ａと、埋め込み部２３
ａから連続して形成されるとともに基板２１の一方の面
から突出した例えば半球状の突出部２３ｂとからなり、
突出部２３ｂはランド２２上に配置された状態となって
いる。また外部接続端子２３の突出部２３ｂの表面は、
半導体装置２０を実装するマザー基板におけるボンディ
ング面と同じメッキが施されている。
【００１５】このような半導体装置における外部接続端
子２３の形成方法としては、前述の実施形態例と同様に
スクリーン印刷法が用いられる。すなわち図４に示すよ
うに、基板２１の一方の面上に、開口部３１ａを有する
スクリーン３１を、バイアホール２１ａと各ランド２２
との直上に開口部３１ａが位置するように配置する。そ
して、このスクリーン３１上に導電性ペースト２３１を
供給した後、スクリーン３１上をスキージ３２をＸ方向
にスライドさせる。このことにより、開口部３１ａを通
してバイアホール２１ａ内と開口部３１ａ内とに導電性
ペースト２３１が供給されて、導電性ペースト２３１が
印刷される。次いで１５０℃程度の熱処理を行って、印
刷された導電性ペースト２３１を硬化させて外部接続端
子２３を得、その後、外部接続端子２３の表面にメッキ
を施す。
子２３の形成方法としては、前述の実施形態例と同様に
スクリーン印刷法が用いられる。すなわち図４に示すよ
うに、基板２１の一方の面上に、開口部３１ａを有する
スクリーン３１を、バイアホール２１ａと各ランド２２
との直上に開口部３１ａが位置するように配置する。そ
して、このスクリーン３１上に導電性ペースト２３１を
供給した後、スクリーン３１上をスキージ３２をＸ方向
にスライドさせる。このことにより、開口部３１ａを通
してバイアホール２１ａ内と開口部３１ａ内とに導電性
ペースト２３１が供給されて、導電性ペースト２３１が
印刷される。次いで１５０℃程度の熱処理を行って、印
刷された導電性ペースト２３１を硬化させて外部接続端
子２３を得、その後、外部接続端子２３の表面にメッキ
を施す。
【００１６】上記の半導体装置２０では、外部接続端子
２３の形成に際して、スクリーン印刷により埋め込み部
２３ａと突出部２３ｂとからなる外部接続端子２３を一
度に形成することができるので、量産に非常に有効なも
のとなる。しかも外部接続端子２３は、基板２１を貫通
するバイアホール２１ａを埋め込んでなる埋め込み部２
３ａを有して構成されているので、半導体素子６からの
熱を放熱する機能を兼ね備えたものとなる。したがって
この実施形態例の半導体装置２０は、前述した実施形態
例と同様にリペア対策に効果的であるのに加えて放熱性
が高いものとなるとともに、放熱対策としてとられてい
た回路設計の規制を緩和できるので、柔軟な回路設計を
行うことができるものとなる。
２３の形成に際して、スクリーン印刷により埋め込み部
２３ａと突出部２３ｂとからなる外部接続端子２３を一
度に形成することができるので、量産に非常に有効なも
のとなる。しかも外部接続端子２３は、基板２１を貫通
するバイアホール２１ａを埋め込んでなる埋め込み部２
３ａを有して構成されているので、半導体素子６からの
熱を放熱する機能を兼ね備えたものとなる。したがって
この実施形態例の半導体装置２０は、前述した実施形態
例と同様にリペア対策に効果的であるのに加えて放熱性
が高いものとなるとともに、放熱対策としてとられてい
た回路設計の規制を緩和できるので、柔軟な回路設計を
行うことができるものとなる。
【００１７】
【発明の効果】以上説明したように本発明の半導体装置
によれば、外部接続端子が実装に使用されるはんだの融
点よりも高い融点の導電性ペーストからなっていること
から、リペアの際の温度条件にも安定であり、母基板か
ら取り外した後でも外部接続端子の形状が保持されてそ
のまま再実装することができる。したがって本発明は、
リペア対策にも非常に効果的な半導体装置となる。
によれば、外部接続端子が実装に使用されるはんだの融
点よりも高い融点の導電性ペーストからなっていること
から、リペアの際の温度条件にも安定であり、母基板か
ら取り外した後でも外部接続端子の形状が保持されてそ
のまま再実装することができる。したがって本発明は、
リペア対策にも非常に効果的な半導体装置となる。
【図１】本発明の半導体装置の第１実施形態例を示す要
部側断面図である。
部側断面図である。
【図２】第１実施形態例の半導体装置における外部接続
端子の形成方法を説明するための模式図である。
端子の形成方法を説明するための模式図である。
【図３】本発明の半導体装置の第２実施形態例を示す要
部側断面図である。
部側断面図である。
【図４】第２実施形態例の半導体装置における外部接続
端子の形成方法を説明するための模式図である。
端子の形成方法を説明するための模式図である。
１、２０ 半導体装置 ２、２１ 基板 ４、２３ 外部接続端子 ２１ａ バイア
ホール ２３ａ 埋め込み部 ２３ｂ 突出部 ４１、２３１ 導電性ペースト
ホール ２３ａ 埋め込み部 ２３ｂ 突出部 ４１、２３１ 導電性ペースト
Claims (2)
- 【請求項１】 基板表面から突出して形成された外部接
続端子を備え、該外部接続端子のはんだ付けによって母
基板に実装される半導体装置において、 前記外部接続端子は、前記はんだの融点よりも高い融点
の導電性ペーストからなることを特徴とする半導体装
置。 - 【請求項２】 前記基板には、該基板を貫通するバイア
ホールが形成されてなり、 前記外部接続端子は、前記バイアホール内に埋め込まれ
た埋め込み部と、該埋め込み部から連続して形成される
とともに前記基板表面から突出した突出部とからなるこ
とを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17582995A JPH0927565A (ja) | 1995-07-12 | 1995-07-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17582995A JPH0927565A (ja) | 1995-07-12 | 1995-07-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0927565A true JPH0927565A (ja) | 1997-01-28 |
Family
ID=16002953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17582995A Pending JPH0927565A (ja) | 1995-07-12 | 1995-07-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0927565A (ja) |
-
1995
- 1995-07-12 JP JP17582995A patent/JPH0927565A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100843737B1 (ko) | 솔더 조인트의 신뢰성이 개선된 반도체 패키지 | |
| US6521997B1 (en) | Chip carrier for accommodating passive component | |
| US6514845B1 (en) | Solder ball contact and method | |
| US7036712B2 (en) | Methods to couple integrated circuit packages to bonding pads having vias | |
| US20210329793A1 (en) | Method for producing a circuit board arrangement, and circuit board arrangement | |
| KR0146063B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH10163267A (ja) | バンプ付きワークの実装方法および実装基板 | |
| JP2636779B2 (ja) | ボール状外部接続端子の構造およびその形成方法 | |
| JPH0927565A (ja) | 半導体装置 | |
| JP3423174B2 (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| KR100665288B1 (ko) | 플립칩 패키지 제조방법 | |
| KR100233864B1 (ko) | 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법 | |
| JPH10224024A (ja) | 部品実装方法 | |
| US20070040279A1 (en) | Switching device for altering built-in function of IC chip | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JPH0766318A (ja) | 半導体装置 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JPH1092965A (ja) | 面実装型半導体パッケージ | |
| JPH11274356A (ja) | 表面実装型電子部品及びその実装方法 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JPH10125720A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3076953B2 (ja) | Ｔｇａ型半導体装置 | |
| JPH09148495A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH07176681A (ja) | 半導体回路パッケージ |