KR100665288B1 - 플립칩 패키지 제조방법 - Google Patents

플립칩 패키지 제조방법 Download PDF

Info

Publication number
KR100665288B1
KR100665288B1 KR1020050109043A KR20050109043A KR100665288B1 KR 100665288 B1 KR100665288 B1 KR 100665288B1 KR 1020050109043 A KR1020050109043 A KR 1020050109043A KR 20050109043 A KR20050109043 A KR 20050109043A KR 100665288 B1 KR100665288 B1 KR 100665288B1
Authority
KR
South Korea
Prior art keywords
chip
underfill film
package substrate
package
underfill
Prior art date
Application number
KR1020050109043A
Other languages
English (en)
Inventor
이영학
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050109043A priority Critical patent/KR100665288B1/ko
Application granted granted Critical
Publication of KR100665288B1 publication Critical patent/KR100665288B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

본 발명은 언더필 필름을 이용한 반도체 플립칩 패키지 제조방법에 관한 것으로, 하면에 솔더범프가 형성된 복수의 단자를 갖는 칩을 포함한 플립칩 패키지 제조공정에 있어서, 상기 칩의 솔더범프 위치에 대응하는 영역에 복수의 본딩패드가 형성된 회로패턴을 갖는 패키지 기판과, 상기 칩의 솔더범프 위치에 대응하는 영역에 복수의 홀이 형성된 비유동성 언더필 필름을 마련하는 단계와, 상기 비유동성 언더필 필름의 홀이 상기 본딩패드에 각각 위치하도록, 상기 패키지 기판 상에 상기 비유동성 언더필 필름을 배치하는 단계와 상기 칩의 솔더범프가 상기 비유동성 언더필 필름의 홀에 각각 삽입되도록 상기 패키지 기판 상에 탑재하는 단계와, 상기 칩의 솔더범프를 용융시켜 상기 칩의 단자와 상기 패키지 기판의 본딩패드를 전기적 기계적으로 접속시키는 단계 및 상기 언더필 필름을 상기 칩과 상기 패키지 기판 사이에 밀착되도록 상기 언더필 필름을 용융시킨 후상기 언더필 필름을 경화시키는 단계를 포함한다.
언더필(underfill), 플립칩 패키지(flip chip package)

Description

플립칩 패키지 제조방법{FABRICATION METHOD OF FLIP CHIP PACKAGE}
도1a 내지 도1e는 종래의 플립칩 패키지 제조방법을 설명하기 위한 각 공정별 단면도이다.
도2a 내지 도2c는 니들의 이동방향에 따른 언더필 충진상태를 나타내는 개략도이다.
도3a 내지 도3f는 본 발명의 일 실시형태에 따른 플립칩 패키지 제조방법을 설명하기 위한 각 공정별 단면도이다.
도4a 및 도4b는 각각 본 발명의 일실시형태에 채용되는 반도체 칩과 비유동성 언더필 필름의 평면도이다.
<도면의 주요부분에 대한 부호설명>
11,31: 패키지 기판 12,32: 본딩패드
34: 비유동성 언더필 필름 15,35: 반도체 칩
16,36: 칩 단자 17,37: 솔더범프
본 발명은 플립칩 패키지 제조방법에 관한 것으로서, 보다 상세하게는 칩 본체와 패키지기판 사이에 제공되는 언더필로 인한 불량을 개선하는 플립칩 패키지 제조방법에 관한 것이다.
통상적으로 칩 패키지는 실장방법에 따라, DIP(Dual In-line Package), PGA(Pin Grid Array)와 같은 삽입방식과, QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Arrary), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grad Array)와 같은 표면실장(Surface Mount Technology, SMT)방식으로 구분된다.
특히, 표면실장형 패키지는 전자장치의 소형화에 유리하여 삽입형 패키지보다 널리 사용된다. 이러한 표면실장형 패키지에서 칩과 패키지기판의 접속방법으로는 반도체 칩의 고성능화에 의해 증가된 단자의 수를 제한된 패키지 본체면적에 수용하기 위해 주로 플립칩 본딩방법이 채용된다.
이러한 플립칩 패키지 제조공정에서는, 일반적으로 반도체 칩과 패키지기판 사이 공간에 언더필(underfil)이 제공된다. 상기 언더필은 기계적 충격 및 접합부의 부식과 같은 외부의 영향으로부터 패키지구조를 보호하고, 칩과 기판의 열팽창 계수 차이로 인한 응력을 최소함으로써 패키지 제품의 신뢰성을 향상시키는 역할을 한다.
하지만, 종래의 플립칩 패키지 제조방법에서 사용되는 언더필 충진공정은 언 더필 물질의 유동성 등과 관련하여 공정상 많은 문제가 있다. 이러한 문제에 대해서 도1a 내지 도1e에 도시된 종래 플립칩 패키지 제조공정을 참조하여 상세히 설명한다.
도1a 내지 도1e는 종래의 플립칩 패키지 제조방법을 설명하기 위한 각 공정별 단면도이다.
종래의 플립칩 패키지 제조공정은 도1a와 같이, 인쇄회로기판과 같은 패키지 기판(11)을 마련하는 공정으로 시작된다. 상기 패키지 기판(11)은 반도체 칩(15)의 단자 위치에 대응하는 회로패턴(미도시)영역에 형성된 본딩패드(12)가 형성된다.
이어, 도1b와 같이 솔더범프(17)가 형성된 칩 단자(16)가 본딩패드(12) 상에 배열되도록, 패키지 기판(11) 상에 반도체 칩(15)을 탑재하고, 도1c와 같이 솔더범프(17)를 리플로우(reflow)시켜 상기 반도체 칩(15)의 단자(16)를 상기 패키지 기판(11)의 본딩패드(12)에 전기적 기계적으로 접속시킨다.
다음으로, 도1d와 같이 니들(N)과 같은 장비를 이용하여 플립칩 본딩된 반도체 칩(15)과 패키지기판(11) 사이의 공간에 액상 언더필 수지(19)를 충진시키고, 경화공정으로 액상 언더필 수지를 언더필구조물(19')로 경화시킴으로써 도1e와 같은 플립칩 패키지(10)를 완성할 수 있다.
이와 같이, 종래의 방식에 의한 언더필 형성공정은, 니들을 통해 액상인 언더필 수지(19)를 상기 반도체 칩(15)과 상기 패키지 기판(11) 사이의 공간에 충진 시키는 방식으로 수행된다.
이러한 니들을 통한 언더필 충진공정은 도2a 내지 도2c에 예시된 바와 같이, 반도체 칩과 패키지 기판 사이의 공간 전체영역에 걸쳐 비교적 균일한 양으로 언더필 수지(29)를 제공하기 위해서, 니들을 반도체 칩(25)의 측면을 따라 일정한 궤적(화살표로 표시됨)을 갖도록 이동시키는 방식으로 실시된다.
하지만, 니들을 이동시키면서 액상 언더필 수지(29)를 제공하더라도, 니들 이동공간 확보의 어려움과 인쇄회로기판의 회로 패턴 및 본딩패드와 칩의 솔더에 의한 언더필 용액이 확산속도 차이로 인하여, 도2a 내지 도2c와 같이, 에어갭 또는 공극(V)이 불가피하게 발생된다. 이러한 공극(V)은 원하는 언더필 기능을 현저히 저하시키며, 장기적으로는 수분이 침투하여 패키지의 신뢰성에 큰 악영향을 끼칠 수 있다.
또한, 종래의 언더필 충진공정은 니들과 같은 언더필 용액 제공수단이 필수적으로 요청되므로, 니들을 배치하기 위한 여유공간이 패키지기판 상에 적어도 2㎜간격을 갖도록 확보되어야 한다. 하지만, 이는 공간적 소모이며, 플립칩을 사용하는 제품들을 소형화하는데 큰 장애요인이 된다.
본 발명은 상술된 종래 기술의 문제를 해결하기 위한 것으로서, 언더필 물질을 미리 가공한 비유동성 언더필 필름을 이용함으로써 공극발생과 그로 인한 패키 지의 신뢰성 저하를 방지하면서 소형화에 유리한 패키지 기판의 제조방법을 제공하는데 있다.
상기한 기술적 해결과제를 실현하기 위해서, 본 발명은, 하면에 솔더범프가 형성된 복수의 단자를 갖는 칩을 포함한 플립칩 패키지 제조공정에 있어서, 상기 칩의 솔더범프 위치에 대응하는 영역에 복수의 본딩패드가 형성된 회로패턴을 갖는 패키지 기판과, 상기 칩의 솔더범프 위치에 대응하는 영역에 복수의 홀이 형성된 비유동성 언더필 필름을 마련하는 단계와, 상기 비유동성 언더필 필름의 홀이 상기 본딩패드에 각각 위치하도록, 상기 패키지 기판 상에 상기 비유동성 언더필 필름을 배치하는 단계와, 상기 칩의 솔더범프가 상기 비유동성 언더필 필름의 홀에 각각 삽입되도록 상기 패키지 기판 상에 탑재하는 단계와, 상기 칩의 솔더범프를 용융시켜 상기 칩의 단자와 상기 패키지 기판의 본딩패드를 전기적 기계적으로 접속시키는 단계 및 상기 언더필 필름을 상기 칩과 상기 패키지 기판 사이에 밀착되도록 상기 언더필 필름을 경화시키는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시형태에서, 전체 공정시간을 단축하고 비용을 절감하기 위하여, 상기 솔더범프 용융과 언더필 필름의 용융은 동일 공정에 의하여 연속적으로 수행될 수 있다. 상기 공정은 리플로우 공정 또는 열압착 공정이 될 수 있다.
한편, 상기 언더필 필름의 두께는 상기 언더필 필름의 재질에 따라 상기 패 키지 기판과 상기 칩 사이의 간격의 80 내지 100%인 것일 수 있다.
또한, 상기 언더필 필름의 홀의 직경은 상기 솔더범프의 용융에 따른 크기의 증가를 고려하여 상기 솔더범프의 직경보다 5% 내지 20% 큰 것일 수 있다.
나아가, 상기 언더필 필름은, 솔더범프와 언더필 필름을 용융시키는 단계에 있어서, 솔더범프가 용융되기 전에 언더필 필름이 용융되어 상기 칩 단자와 패키지 기판의 본딩패드의 접속 불량을 발생시키는 것을 감소시키기 위해, 솔더범프의 용융점보다 높은 용융점을 갖는 물질로 이루어진 것일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도3a 내지 도3e는 종래의 플립칩 패키지 제조방법을 설명하기 위한 각 공정별 단면도이다.
도3a와 같이, 본 발명에 의한 플립칩 패키지 제조공정은, 패키지 기판(31)을 마련한다.
상기 패키지 기판(31)은 종래 기술에 의한 패키지 기판(11)과 동일하며 상기 패키지 기판(31)은 반도체 칩(35)의 단자 위치에 대응하는 회로패턴(미도시)영역에 형성된 본딩패드(32)가 형성되는 인쇄회로기판이다. 상기 패키지 기판(31)에 대하여 본 발명에 의한 추가적인 공정은 없다.
이어, 도3b와 같이 언더필 필름(34)을 홀(H)이 상기 패키지 기판(31)의 본딩패드(32)에 위치되도록 상기 패키지 기판(31)에 배치하고, 도3c와 같이 솔더범프(37)가 형성된 칩 단자(36)가 본딩패드(32) 상에 배열되도록, 패키지 기판(31) 상에 반도체 칩(35)을 탑재한다.
도4a 및 4b에서 도시된 것과 같이, 상기 비유동성 언더필 필름(34)은 복수의 홀(H)을 가지고 있으며, 상기 홀(H)은 상기 패키지 기판에 탑재되는 반도체 칩(35)의 단자(36)에 형성된 복수의 솔더범프(37)에 대응된다.상기 홀(H)은 대응되는 솔더범프(37)를 삽입하기 위한 것으로 상기 홀(H)의 직경(d)은 상기 솔더범프의 용융에 따른 크기의 증가를 고려하여 상기 솔더범프(37)의 직경(l)보다 5% 내지 20% 더 클 수 있다.
또한, 상기 언더필 필름(34)의 두께(t)는 필름의 재질에 따라 달라질 수 있으며, 상기 패키지 기판(31)과 상기 반도체 칩(35)의 두께의 80% 내지 100%가 될 수 있다.
다음으로, 도3d와 같이 솔더범프(37)을 용융시켜 상기 반도체 칩(35)과 상기 패키지 기판(31)을 전기적 기계적으로 접속시킨다.
본 발명의 실시예에서, 상기 솔더범프를 용융시켜 패키지 기판에 접속시키는 공정은 리플로우(reflow) 공정 또는 열압착 공정이 될 수 있다. 열압착 공정의 경우에는 리플로우 공정보다 낮은 온도에서 수행될 수 있다.
마지막으로, 상기 반도체 칩(35)과 상기 패키지 기판(31)을 밀착시키기 위하여 상기 언더필 필름(34)을 용융시켜고 언더필구조물(34')로 경화시킴으로써 도3e와 같은 플립칩 패키지(30)를 완성할 수 있다.
본 발명의 일실시형태에서, 바람직하게는 상기 솔더범프(37)을 용융시켜 패키지 기판(31)에 접속시키는 단계와 상기 언더필 필름(34)을 용융시키는 단계는 동일 공정에 의해 수행될 수 있다. 상기 공정에 있어서, 언더필 필름(34)이 솔더범프(37)보다 용융점이 낮은 경우에는 언더필 필름(34)이 솔더범프(37)보다 먼저 용융되어 솔더범프(37)와 본딩패드(32) 사이에 불량이 일어날 수 있으므로, 바람직하게는 상기 언더필 필름(34)의 용융점은 솔더범프(37)의 용융점보다 더 높은 것일 수 있다.
상기 공정은 상기 리플로우 공정은 열압착 공정이 될 수 있다. 열압착 공정에서 상기 패키지(30)에 가해지는 온도는 리플로우 공정에서의 온도보다 낮으므로, 열압착 공정에 사용되는 언더필 필름의 용융점은 리플로우 공정에 사용되는 언더필 필름의 용융점보다 낮은 것일 수 있다.
특히, 이 경우에, 본딩패드와 단자를 접속시키는 리플로우공정은, 상기 언더필 필름에 유동성을 부여하는 과정은 상기 솔더범프가 용융되어 접속되는 과정에 후속하여 연속적으로 실시될 수 있는 적절한 온도조건에서 실행될 수 있다.
이와 같이, 본 발명에 의하여 완성된 상기 플립칩 패키지(30)은 비유동성 언 더필 필름을 용융시켜 반도체 칩과 패키지 기판을 밀착시킴으로써 에어갭과 공극의 발생을 차단하여, 반도체 패키지의 신뢰성을 높인다.
또한, 언더필 용액 충전에 필요한 니들의 배치공간이 요구되지 않으므로, 반도체 패키지와 상기 반도체 패키지가 장착되는 전자 제품의 소형화에 기여할 수 있다.
앞서 설명된 실시형태에서는, 단일 플립칩을 포함한 통상의 패키지구조를 동시하여 설명하였으나, 이에 한정되지는 않는다. 즉, 본 발명은 플립칩 외에도 추가적으로 다른 칩부품이 실장된 형태를 갖는 특정기능을 갖는 패키지형태의 모듈에도 유사하게 적용될 수 있다. 따라서, 본 명세서에서 사용되는 플립칩 패키지라는 용어는 단일 플립칩을 갖는 패키지뿐만이 아니라, 다른 칩 부품을 추가적으로 포함한 모듈형태의 패키지도 포함되는 의미로 이해되어야 할 것이다.
이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 명백할 것이다.
상술한 바와 같이, 본 발명에 의한 패키지 기판의 제조방법에 따르면, 종래의 언더필 수지 대신에 비유동성 언더필 필름을 사용함으로써 종래의 방법에 의한 공극발생과 그에 따른 패키지의 신뢰성 저하를 방지하고, 언더필 공정에 있어서 필요한 공간을 없애 소형화에 유리한 패키지 기판의 제조할 수 있다.

Claims (6)

  1. 하면에 솔더범프가 형성된 복수의 단자를 갖는 칩을 포함한 플립칩 패키지 제조공정에 있어서,
    상기 칩의 솔더범프 위치에 대응하는 영역에 복수의 본딩패드가 형성된 회로패턴을 갖는 패키지 기판과, 상기 칩의 솔더범프 위치에 대응하는 영역에 복수의 홀이 형성된 비유동성 언더필 필름을 마련하는 단계;
    상기 비유동성 언더필 필름의 홀이 상기 본딩패드에 각각 위치하도록, 상기 패키지 기판 상에 상기 비유동성 언더필 필름을 배치하는 단계;
    상기 칩의 솔더범프가 상기 비유동성 언더필 필름의 홀에 각각 삽입되도록 상기 패키지 기판 상에 탑재하는 단계;
    상기 칩의 솔더범프를 용융시켜 상기 칩의 단자와 상기 패키지 기판의 본딩패드를 전기적 기계적으로 접속시키는 단계;
    상기 언더필 필름이 상기 칩과 상기 패키지 기판 사이에 밀착되도록 상기 언더필 필름에 유동성을 부여한 후 상기 언더필 필름을 경화시키는 단계를 포함하는 플립칩 패키지 제조방법.
  2. 제1항에 있어서,
    상기 칩 단자와 상기 패키지 기판의 본딩패드를 접속시키는 단계는, 리플로우 공정 또는 열압착공정인 것을 특징으로 하는 플립칩 패키지 제조방법.
  3. 제1항에 있어서,
    상기 언더필 필름의 두께는 상기 패키지 기판과 상기 칩 사이의 간격의 80 내지 100%인 것을 특징으로 하는 플립칩 패키지 제조방법.
  4. 제1항에 있어서,
    상기 언더필 필름의 홀은 상기 솔더범프의 직경보다 5% 내지 20% 큰 직경을 갖는 것을 특징으로 하는 플립칩 패키지 제조방법.
  5. 제1항에 있어서,
    상기 언더필 필름은, 상기 칩 단자와 상기 패키지 기판의 본딩패드를 접속시키는 단계에서 사용되는 온도보다 높은 용융점을 갖는 물질로 이루어진 것을 특징으로 하는 플립칩 패키지 제조방법.
  6. 제5항에 있어서,
    상기 접속시키는 공정은 리플로우공정이며, 상기 리플로우공정은 상기 언더필 필름에 유동성을 부여하는 과정은 상기 솔더범프가 용융되어 접속되는 과정에 후속하여 연속적으로 실시될 수 있는 온도조건에서 실행되는 것을 특징으로 하는 플립칩 패키지 제조방법.
KR1020050109043A 2005-11-15 2005-11-15 플립칩 패키지 제조방법 KR100665288B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050109043A KR100665288B1 (ko) 2005-11-15 2005-11-15 플립칩 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050109043A KR100665288B1 (ko) 2005-11-15 2005-11-15 플립칩 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR100665288B1 true KR100665288B1 (ko) 2007-01-09

Family

ID=37867054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050109043A KR100665288B1 (ko) 2005-11-15 2005-11-15 플립칩 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR100665288B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391346B1 (ko) * 2011-03-25 2014-05-07 가부시키가이샤 히타치세이사쿠쇼 프린트 기판의 제조 장치 및 제조 방법
KR102177853B1 (ko) * 2019-05-30 2020-11-11 서울대학교 산학협력단 플렉서블 기판에서의 납땜 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081884A (ko) * 1997-04-28 1998-11-25 가네코히사시 돌출 전극을 갖는 반도체 장치
JPH11330158A (ja) 1998-05-13 1999-11-30 Hitachi Ltd 半導体装置およびその製造方法
JP2003324126A (ja) 2002-05-02 2003-11-14 Seiko Epson Corp 電子部品の実装構造、電子部品モジュール、および電子部品の実装方法
KR20040004761A (ko) * 2000-04-25 2004-01-14 아트멜 코포레이숀 웨이퍼 단계에서 집적 회로를 형성하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081884A (ko) * 1997-04-28 1998-11-25 가네코히사시 돌출 전극을 갖는 반도체 장치
JPH11330158A (ja) 1998-05-13 1999-11-30 Hitachi Ltd 半導体装置およびその製造方法
KR20040004761A (ko) * 2000-04-25 2004-01-14 아트멜 코포레이숀 웨이퍼 단계에서 집적 회로를 형성하는 방법
JP2003324126A (ja) 2002-05-02 2003-11-14 Seiko Epson Corp 電子部品の実装構造、電子部品モジュール、および電子部品の実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391346B1 (ko) * 2011-03-25 2014-05-07 가부시키가이샤 히타치세이사쿠쇼 프린트 기판의 제조 장치 및 제조 방법
KR102177853B1 (ko) * 2019-05-30 2020-11-11 서울대학교 산학협력단 플렉서블 기판에서의 납땜 방법

Similar Documents

Publication Publication Date Title
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
US6734557B2 (en) Semiconductor device
US7061122B2 (en) Components, methods and assemblies for multi-chip packages
US6987058B2 (en) Methods for underfilling and encapsulating semiconductor device assemblies with a single dielectric material
US6133064A (en) Flip chip ball grid array package with laminated substrate
US8039307B2 (en) Mounted body and method for manufacturing the same
KR100244965B1 (ko) 인쇄회로기판과 볼 그리드 어레이 패키지의 제조 방법
KR20010066907A (ko) 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의적층 방법
US20080174978A1 (en) Electronic component built-in substrate and method of manufacturing electronic component built-in substrate
KR100691443B1 (ko) 플립칩 패키지 및 그 제조방법
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
KR100520080B1 (ko) 반도체칩 표면실장방법
KR100665288B1 (ko) 플립칩 패키지 제조방법
US20090272563A1 (en) Electronic carrier board
JP2812238B2 (ja) 金属バンプを有するｌｓｉパッケージの実装方法
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
US20070138632A1 (en) Electronic carrier board and package structure thereof
US20200365503A1 (en) Wiring board, electronic device, and method for designing wiring board
US20050196907A1 (en) Underfill system for die-over-die arrangements
US7064451B2 (en) Area array semiconductor device and electronic circuit board utilizing the same
JPH08139226A (ja) 半導体回路装置及びその回路実装方法
KR100199851B1 (ko) 칩 스케일 패키지 및 그의 제조 방법
JP2000151086A (ja) プリント回路ユニット及びその製造方法
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101011

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee