JPH10125720A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH10125720A JPH10125720A JP27464096A JP27464096A JPH10125720A JP H10125720 A JPH10125720 A JP H10125720A JP 27464096 A JP27464096 A JP 27464096A JP 27464096 A JP27464096 A JP 27464096A JP H10125720 A JPH10125720 A JP H10125720A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- integrated circuit
- circuit device
- semiconductor integrated
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 バンプの接続寿命を向上させる。
【解決手段】 半導体チップを搭載する素子搭載基板2
と、前記半導体チップおよびその周辺部を封止した封止
部3と、バンプ4の直径より僅かに小さい厚さで形成さ
れ、かつ隣接するバンプ4間に介在するとともに素子搭
載基板2のバンプ搭載面2aにポッティングによって滴
下されて設けられた熱硬化性樹脂6とからなり、熱硬化
性樹脂6の厚さを制御して、BGAを実装基板5に実装
した際のバンプ4の接続高さ4aを調整する。
と、前記半導体チップおよびその周辺部を封止した封止
部3と、バンプ4の直径より僅かに小さい厚さで形成さ
れ、かつ隣接するバンプ4間に介在するとともに素子搭
載基板2のバンプ搭載面2aにポッティングによって滴
下されて設けられた熱硬化性樹脂6とからなり、熱硬化
性樹脂6の厚さを制御して、BGAを実装基板5に実装
した際のバンプ4の接続高さ4aを調整する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、素子搭載基板と実装基板とをバンプを介し
て接続する際のバンプ接続寿命を向上させる半導体集積
回路装置およびその製造方法に関する。
関し、特に、素子搭載基板と実装基板とをバンプを介し
て接続する際のバンプ接続寿命を向上させる半導体集積
回路装置およびその製造方法に関する。
【0002】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【0003】多ピン化に対応する半導体集積回路装置と
して、半導体素子を搭載した素子搭載基板がボール電極
であるバンプを介して実装基板(プリント配線基板とも
いう)に実装されるBGA(Ball Grid Array)が知られ
ている。
して、半導体素子を搭載した素子搭載基板がボール電極
であるバンプを介して実装基板(プリント配線基板とも
いう)に実装されるBGA(Ball Grid Array)が知られ
ている。
【0004】前記BGAには、素子搭載基板がセラミッ
クによって形成されたものや放熱板を搭載したものがあ
り、これらの半導体集積回路装置においては重量が増え
るため、バンプを介して実装基板に実装した際に、その
自重によってバンプが潰れることがある。
クによって形成されたものや放熱板を搭載したものがあ
り、これらの半導体集積回路装置においては重量が増え
るため、バンプを介して実装基板に実装した際に、その
自重によってバンプが潰れることがある。
【0005】ここで、バンプの潰れ対策として、素子搭
載基板の中心付近のバンプに高融点のバンプを取り付
け、また、素子搭載基板の外周部に低融点のバンプを取
り付けたものがある。
載基板の中心付近のバンプに高融点のバンプを取り付
け、また、素子搭載基板の外周部に低融点のバンプを取
り付けたものがある。
【0006】なお、BGAの構造とその実装技術につい
ては、例えば、株式会社工業調査会、1994年9月1
日発行、「電子材料9月号」、49〜54頁に記載され
ている。
ては、例えば、株式会社工業調査会、1994年9月1
日発行、「電子材料9月号」、49〜54頁に記載され
ている。
【0007】
【発明が解決しようとする課題】ところが、前記した技
術においては、BGAを実装基板に搭載してリフローを
行うと、BGAの素子搭載基板とこれを実装する実装基
板との熱膨張係数が異なるため、バンプに応力が加わ
り、これにより、バンプの接続寿命が短くなることが問
題とされる。
術においては、BGAを実装基板に搭載してリフローを
行うと、BGAの素子搭載基板とこれを実装する実装基
板との熱膨張係数が異なるため、バンプに応力が加わ
り、これにより、バンプの接続寿命が短くなることが問
題とされる。
【0008】特に、放熱板などを備えたことにより自重
が大きくなったBGAでは、実装基板に実装する際、B
GAの自重によりバンプが潰れ、バンプの接続高さが低
くなる。
が大きくなったBGAでは、実装基板に実装する際、B
GAの自重によりバンプが潰れ、バンプの接続高さが低
くなる。
【0009】これにより、バンプに加わる応力が大きく
なり、前記同様、バンプの接続寿命が短くなる。
なり、前記同様、バンプの接続寿命が短くなる。
【0010】さらに、バンプが潰れることにより、バン
プが他の隣接したバンプと接触し、電気的にショートす
るという問題も起こる。
プが他の隣接したバンプと接触し、電気的にショートす
るという問題も起こる。
【0011】本発明の目的は、バンプの接続寿命を向上
させる半導体集積回路装置およびその製造方法を提供す
ることにある。
させる半導体集積回路装置およびその製造方法を提供す
ることにある。
【0012】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0013】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0014】すなわち、本発明の半導体集積回路装置
は、バンプを介して実装基板に実装されるものであり、
半導体素子を搭載する素子搭載基板と、前記バンプの直
径より小さい厚さで形成されかつ隣接するバンプ間に介
在するとともに前記素子搭載基板のバンプ搭載面に設け
られた絶縁層とを有し、前記絶縁層の厚さによって、前
記半導体集積回路装置を前記実装基板に実装した際の前
記バンプの接続高さを調整し得るものである。
は、バンプを介して実装基板に実装されるものであり、
半導体素子を搭載する素子搭載基板と、前記バンプの直
径より小さい厚さで形成されかつ隣接するバンプ間に介
在するとともに前記素子搭載基板のバンプ搭載面に設け
られた絶縁層とを有し、前記絶縁層の厚さによって、前
記半導体集積回路装置を前記実装基板に実装した際の前
記バンプの接続高さを調整し得るものである。
【0015】これにより、リフローの際に、バンプの絶
縁層から突出した突出部だけが潰れるため、絶縁層の厚
さを制御することにより、半導体集積回路装置を実装基
板に実装した際のバンプの接続高さを調整することがで
きる。
縁層から突出した突出部だけが潰れるため、絶縁層の厚
さを制御することにより、半導体集積回路装置を実装基
板に実装した際のバンプの接続高さを調整することがで
きる。
【0016】その結果、比較的自重の大きな半導体集積
回路装置であっても、バンプの潰れを防止することがで
き、したがって、バンプに掛かる応力を低減することが
できる。
回路装置であっても、バンプの潰れを防止することがで
き、したがって、バンプに掛かる応力を低減することが
できる。
【0017】これにより、バンプの接続寿命を向上させ
ることができるとともに、バンプの接続不良を低減する
ことができる。
ることができるとともに、バンプの接続不良を低減する
ことができる。
【0018】さらに、本発明の半導体集積回路装置は、
前記絶縁層が前記バンプとほぼ等しい熱膨張係数の材料
によって形成されているものである。
前記絶縁層が前記バンプとほぼ等しい熱膨張係数の材料
によって形成されているものである。
【0019】また、本発明の半導体集積回路装置の製造
方法は、半導体素子が搭載された素子搭載基板を準備す
る工程と、前記素子搭載基板のバンプ搭載面にバンプを
取り付ける工程と、前記バンプの直径より小さい厚さに
形成されかつ隣接するバンプ間に介在する絶縁層を前記
素子搭載基板のバンプ搭載面に設ける工程と、前記絶縁
層の厚さによって前記バンプの接続高さを所定の高さに
調整するとともに、前記バンプを介して前記素子搭載基
板と実装基板とを電気的に接続させて前記半導体集積回
路装置を前記実装基板に実装する工程とを含むものであ
る。
方法は、半導体素子が搭載された素子搭載基板を準備す
る工程と、前記素子搭載基板のバンプ搭載面にバンプを
取り付ける工程と、前記バンプの直径より小さい厚さに
形成されかつ隣接するバンプ間に介在する絶縁層を前記
素子搭載基板のバンプ搭載面に設ける工程と、前記絶縁
層の厚さによって前記バンプの接続高さを所定の高さに
調整するとともに、前記バンプを介して前記素子搭載基
板と実装基板とを電気的に接続させて前記半導体集積回
路装置を前記実装基板に実装する工程とを含むものであ
る。
【0020】さらに、本発明の半導体集積回路装置の製
造方法は、前記素子搭載基板のバンプ搭載面に前記絶縁
層を設ける際に、前記バンプ搭載面にバンプ搭載後、ポ
ッティングによって熱硬化性樹脂を前記バンプ搭載面に
供給することにより、前記熱硬化性樹脂によって前記バ
ンプの周囲を充填し、その後、加熱して前記熱硬化性樹
脂を硬化させ、前記絶縁層を形成するものである。
造方法は、前記素子搭載基板のバンプ搭載面に前記絶縁
層を設ける際に、前記バンプ搭載面にバンプ搭載後、ポ
ッティングによって熱硬化性樹脂を前記バンプ搭載面に
供給することにより、前記熱硬化性樹脂によって前記バ
ンプの周囲を充填し、その後、加熱して前記熱硬化性樹
脂を硬化させ、前記絶縁層を形成するものである。
【0021】なお、本発明の半導体集積回路装置の製造
方法は、前記ポッティングによって前記熱硬化性樹脂を
前記バンプ搭載面に供給する際に、予め定められた所定
量の前記熱硬化性樹脂を供給することにより、加熱して
前記熱硬化性樹脂を硬化させた際に前記熱硬化性樹脂を
所定の厚さに形成するものである。
方法は、前記ポッティングによって前記熱硬化性樹脂を
前記バンプ搭載面に供給する際に、予め定められた所定
量の前記熱硬化性樹脂を供給することにより、加熱して
前記熱硬化性樹脂を硬化させた際に前記熱硬化性樹脂を
所定の厚さに形成するものである。
【0022】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【0023】図1は本発明による半導体集積回路装置の
構造の実施の形態の一例を一部破断して示す正面図、図
2は本発明による半導体集積回路装置の製造方法の実施
の形態の一例を示す図であり、(a) は正面図、(b),
(c)は一部破断して示す正面図、図3は本発明による
半導体集積回路装置の実装基板への実装状態の実施の形
態の一例を一部破断して示す正面図である。
構造の実施の形態の一例を一部破断して示す正面図、図
2は本発明による半導体集積回路装置の製造方法の実施
の形態の一例を示す図であり、(a) は正面図、(b),
(c)は一部破断して示す正面図、図3は本発明による
半導体集積回路装置の実装基板への実装状態の実施の形
態の一例を一部破断して示す正面図である。
【0024】本実施の形態による半導体集積回路装置
は、はんだなどによって形成されたボール電極であるバ
ンプ4を介してプリント配線基板などの実装基板5に実
装されるものであり、ここでは、前記半導体集積回路装
置としてBGAを取り上げて説明する。
は、はんだなどによって形成されたボール電極であるバ
ンプ4を介してプリント配線基板などの実装基板5に実
装されるものであり、ここでは、前記半導体集積回路装
置としてBGAを取り上げて説明する。
【0025】前記BGAの構成は、半導体素子である半
導体チップ1を搭載する素子搭載基板2(パッケージ基
板ともいう)と、半導体チップ1およびその周辺部を封
止した封止部3と、バンプ4の直径より僅かに小さい厚
さで形成されかつ隣接するバンプ4間に介在するととも
に素子搭載基板2のバンプ搭載面2aに設けられた絶縁
層である熱硬化性樹脂6とからなり、熱硬化性樹脂6の
厚さを制御して、前記BGAを実装基板5に実装した際
のバンプ4の接続高さ4aを調整し得るものである。
導体チップ1を搭載する素子搭載基板2(パッケージ基
板ともいう)と、半導体チップ1およびその周辺部を封
止した封止部3と、バンプ4の直径より僅かに小さい厚
さで形成されかつ隣接するバンプ4間に介在するととも
に素子搭載基板2のバンプ搭載面2aに設けられた絶縁
層である熱硬化性樹脂6とからなり、熱硬化性樹脂6の
厚さを制御して、前記BGAを実装基板5に実装した際
のバンプ4の接続高さ4aを調整し得るものである。
【0026】さらに、本実施の形態のBGAに設けられ
た絶縁層である熱硬化性樹脂6は、素子搭載基板2にバ
ンプ4が搭載された後、ディスペンサ7などを用いてポ
ッティングによりペースト状で素子搭載基板2のバンプ
搭載面2aに供給(塗布)され、これにより、各々のバ
ンプ4の周囲を充填して形成されたものであり、塗布す
る際に、その塗布厚を制御して塗布する。
た絶縁層である熱硬化性樹脂6は、素子搭載基板2にバ
ンプ4が搭載された後、ディスペンサ7などを用いてポ
ッティングによりペースト状で素子搭載基板2のバンプ
搭載面2aに供給(塗布)され、これにより、各々のバ
ンプ4の周囲を充填して形成されたものであり、塗布す
る際に、その塗布厚を制御して塗布する。
【0027】すなわち、素子搭載基板2のバンプ搭載面
2aに前記絶縁層を形成する際には、その厚さを制御し
て形成する。
2aに前記絶縁層を形成する際には、その厚さを制御し
て形成する。
【0028】なお、本実施の形態においては、絶縁層で
ある熱硬化性樹脂6が、バンプ4とほぼ等しい熱膨張係
数の材料によって形成されている場合を説明する。
ある熱硬化性樹脂6が、バンプ4とほぼ等しい熱膨張係
数の材料によって形成されている場合を説明する。
【0029】例えば、本実施の形態におけるバンプ4
は、63%SnPbのはんだによって形成されており
(ただし、はんだ以外の金などによって形成されていて
もよい)、この際、はんだの熱膨張係数が約25×10
-6(K-1)であるため、熱硬化性樹脂6はその熱膨張係
数が、例えば、約22×10-6(K-1)、あるいは、約
21×10-6(K-1)程度のものを用いる。
は、63%SnPbのはんだによって形成されており
(ただし、はんだ以外の金などによって形成されていて
もよい)、この際、はんだの熱膨張係数が約25×10
-6(K-1)であるため、熱硬化性樹脂6はその熱膨張係
数が、例えば、約22×10-6(K-1)、あるいは、約
21×10-6(K-1)程度のものを用いる。
【0030】さらに、バンプ4の直径が、例えば、0.6
mmであるため、熱硬化性樹脂6の厚さをこれより僅か
に小さい厚さ、すなわち、0.5mm程度に形成する。
mmであるため、熱硬化性樹脂6の厚さをこれより僅か
に小さい厚さ、すなわち、0.5mm程度に形成する。
【0031】この場合、0.6mm−0.5mm=0.1mm
が、熱硬化性樹脂6から突出するバンプ4の突出量であ
り、この突出した突出部4bが、BGAの実装基板5へ
の実装時のリフローの際に溶けて実装基板5上の電極と
接続する。
が、熱硬化性樹脂6から突出するバンプ4の突出量であ
り、この突出した突出部4bが、BGAの実装基板5へ
の実装時のリフローの際に溶けて実装基板5上の電極と
接続する。
【0032】また、素子搭載基板2は、比較的重いアル
ミナセラミックなどによって形成され、その厚さは、例
えば、2mm程度である。
ミナセラミックなどによって形成され、その厚さは、例
えば、2mm程度である。
【0033】さらに、素子搭載基板2におけるバンプ搭
載面2aと反対側の表面2bには、半導体チップ1が搭
載(ダイボンディング)され、半導体チップ1と素子搭
載基板2との対応する電極同士がボンディングワイヤ8
によって電気的に接続されている。
載面2aと反対側の表面2bには、半導体チップ1が搭
載(ダイボンディング)され、半導体チップ1と素子搭
載基板2との対応する電極同士がボンディングワイヤ8
によって電気的に接続されている。
【0034】なお、素子搭載基板2のバンプ搭載面2a
には、例えば、1.27mmピッチでかつ格子状にバンプ
搭載電極が配置され、このバンプ搭載電極に各々のバン
プ4が取り付けられている。
には、例えば、1.27mmピッチでかつ格子状にバンプ
搭載電極が配置され、このバンプ搭載電極に各々のバン
プ4が取り付けられている。
【0035】また、封止部3は、素子搭載基板2の表面
2bにおいて半導体チップ1とボンディングワイヤ8と
その周辺部とを封止したものであり、例えば、エポキシ
系のポッティング樹脂によって形成されている。
2bにおいて半導体チップ1とボンディングワイヤ8と
その周辺部とを封止したものであり、例えば、エポキシ
系のポッティング樹脂によって形成されている。
【0036】本実施の形態による半導体集積回路装置の
製造方法について説明する。
製造方法について説明する。
【0037】なお、本実施の形態においても、半導体集
積回路装置がBGAの場合について説明する。
積回路装置がBGAの場合について説明する。
【0038】また、本実施の形態による半導体集積回路
装置の製造方法は、前記BGAを製造してこれを実装基
板5に実装する工程である。
装置の製造方法は、前記BGAを製造してこれを実装基
板5に実装する工程である。
【0039】まず、アルミナセラミックなどによって形
成され、かつ半導体素子である半導体チップ1が搭載さ
れた素子搭載基板2を準備する。
成され、かつ半導体素子である半導体チップ1が搭載さ
れた素子搭載基板2を準備する。
【0040】さらに、素子搭載基板2のバンプ搭載面2
aに形成されたバンプ搭載電極に63%SnPbのバン
プ4を、所定のフラックスを用いて仮固定する。
aに形成されたバンプ搭載電極に63%SnPbのバン
プ4を、所定のフラックスを用いて仮固定する。
【0041】その後、約230℃のリフロー炉にこれを
通して加熱することにより、図2(a)に示すように、
バンプ4の固定を行う。
通して加熱することにより、図2(a)に示すように、
バンプ4の固定を行う。
【0042】なお、この時のバンプ4の高さは、ほぼ0.
6mmである。
6mmである。
【0043】さらに、バンプ4の直径より僅かに小さい
厚さに形成され、かつ隣接するバンプ4間に介在する絶
縁層である熱硬化性樹脂6を素子搭載基板2のバンプ搭
載面2aに設ける。
厚さに形成され、かつ隣接するバンプ4間に介在する絶
縁層である熱硬化性樹脂6を素子搭載基板2のバンプ搭
載面2aに設ける。
【0044】ここで、本実施の形態においては、熱硬化
性樹脂6をバンプ4とほぼ等しい熱膨張係数の材料によ
って形成する。
性樹脂6をバンプ4とほぼ等しい熱膨張係数の材料によ
って形成する。
【0045】すなわち、バンプ4の材料が63%SnP
bのはんだであり、このはんだの熱膨張係数が約25×
10-6(K-1)であるため、熱硬化性樹脂6にはその熱
膨張係数が、例えば、約22×10-6(K-1)、あるい
は、約21×10-6(K-1)程度のエポキシ系樹脂を用
いる。
bのはんだであり、このはんだの熱膨張係数が約25×
10-6(K-1)であるため、熱硬化性樹脂6にはその熱
膨張係数が、例えば、約22×10-6(K-1)、あるい
は、約21×10-6(K-1)程度のエポキシ系樹脂を用
いる。
【0046】また、本実施の形態においては、素子搭載
基板2のバンプ搭載面2aに熱硬化性樹脂6を供給する
際に、バンプ搭載面2aのバンプ搭載電極にバンプ4を
搭載した後、図2(b)に示すディスペンサ7を用い、
これにより、ポッティングすなわちペースト状の熱硬化
性樹脂6を滴下してバンプ搭載面2aに供給する。
基板2のバンプ搭載面2aに熱硬化性樹脂6を供給する
際に、バンプ搭載面2aのバンプ搭載電極にバンプ4を
搭載した後、図2(b)に示すディスペンサ7を用い、
これにより、ポッティングすなわちペースト状の熱硬化
性樹脂6を滴下してバンプ搭載面2aに供給する。
【0047】その後、熱硬化性樹脂6によってバンプ4
の周囲を充填し、その後、150℃に加熱して熱硬化性
樹脂6を硬化させ、前記絶縁層を形成する。
の周囲を充填し、その後、150℃に加熱して熱硬化性
樹脂6を硬化させ、前記絶縁層を形成する。
【0048】なお、ディスペンサ7によって熱硬化性樹
脂6を滴下する(ポッティングする)際に、バンプ搭載
面2a上における熱硬化性樹脂6の塗布厚が0.5mmと
なるように制御する。
脂6を滴下する(ポッティングする)際に、バンプ搭載
面2a上における熱硬化性樹脂6の塗布厚が0.5mmと
なるように制御する。
【0049】これは、予め定められた所定量の熱硬化性
樹脂6を供給することにより、加熱して熱硬化性樹脂6
を硬化させた際に熱硬化性樹脂6を所定の厚さ(本実施
の形態においては0.5mm)に形成するものである。
樹脂6を供給することにより、加熱して熱硬化性樹脂6
を硬化させた際に熱硬化性樹脂6を所定の厚さ(本実施
の形態においては0.5mm)に形成するものである。
【0050】すなわち、予め、実験もしくはシミュレー
ションなどによって、ポッティング後の塗布厚が0.5m
mとなるような熱硬化性樹脂6の供給量を求めておき、
これにより、1つのBGAに対して予め定められた所定
量の熱硬化性樹脂6を供給する。
ションなどによって、ポッティング後の塗布厚が0.5m
mとなるような熱硬化性樹脂6の供給量を求めておき、
これにより、1つのBGAに対して予め定められた所定
量の熱硬化性樹脂6を供給する。
【0051】その結果、図1または図2(c)に示すよ
うに、各々のバンプ4の周囲を熱硬化性樹脂6によって
充填し、かつ各々のバンプ4の先端の突出部4bを0.1
mm程度熱硬化性樹脂6から突出させたBGAを製造で
きる。
うに、各々のバンプ4の周囲を熱硬化性樹脂6によって
充填し、かつ各々のバンプ4の先端の突出部4bを0.1
mm程度熱硬化性樹脂6から突出させたBGAを製造で
きる。
【0052】その後、熱硬化性樹脂6の厚さによってバ
ンプ4の接続高さ4aを所定の高さ(本実施の形態では
約0.5mm)に調整するとともに、バンプ4を介して素
子搭載基板2と実装基板5とを電気的に接続させて前記
BGAを実装基板5に実装する。
ンプ4の接続高さ4aを所定の高さ(本実施の形態では
約0.5mm)に調整するとともに、バンプ4を介して素
子搭載基板2と実装基板5とを電気的に接続させて前記
BGAを実装基板5に実装する。
【0053】ここで、実装基板5に前記BGAを実装す
る際には、予め、実装基板5上の電極にはんだペースト
を印刷しておき、前記BGAのバンプ4と位置を合わせ
た後、対応する実装基板5上の電極に押し付けて仮固定
する。
る際には、予め、実装基板5上の電極にはんだペースト
を印刷しておき、前記BGAのバンプ4と位置を合わせ
た後、対応する実装基板5上の電極に押し付けて仮固定
する。
【0054】続いて、これをリフロー炉に搬入し、バン
プ4を溶融させる。
プ4を溶融させる。
【0055】これにより、図3に示すように、前記BG
Aを実装基板5に実装することができる。
Aを実装基板5に実装することができる。
【0056】なお、バンプ4が溶ける際、BGAの自重
によってバンプ4は僅かに潰れる(バンプ4の突出部4
bが潰れる)が、バンプ4の周囲に熱硬化性樹脂6を充
填固着しているため、バンプ4が熱硬化性樹脂6の厚さ
以上に沈み込むことはない(本実施の形態においては、
バンプ4の直径が約0.6mmから0.5mm程度にな
る)。
によってバンプ4は僅かに潰れる(バンプ4の突出部4
bが潰れる)が、バンプ4の周囲に熱硬化性樹脂6を充
填固着しているため、バンプ4が熱硬化性樹脂6の厚さ
以上に沈み込むことはない(本実施の形態においては、
バンプ4の直径が約0.6mmから0.5mm程度にな
る)。
【0057】本実施の形態の半導体集積回路装置および
その製造方法によれば、以下のような作用効果が得られ
る。
その製造方法によれば、以下のような作用効果が得られ
る。
【0058】すなわち、バンプ4の直径より小さい厚さ
で素子搭載基板2のバンプ搭載面2aに設けられた熱硬
化性樹脂6(絶縁層)を有することによって、リフロー
の際に、バンプ4の熱硬化性樹脂6から突出した突出部
4bだけが潰れるため、熱硬化性樹脂6の厚さを制御す
ることにより、BGAを実装基板5に実装した際のバン
プ4の接続高さ4aを調整することができる。
で素子搭載基板2のバンプ搭載面2aに設けられた熱硬
化性樹脂6(絶縁層)を有することによって、リフロー
の際に、バンプ4の熱硬化性樹脂6から突出した突出部
4bだけが潰れるため、熱硬化性樹脂6の厚さを制御す
ることにより、BGAを実装基板5に実装した際のバン
プ4の接続高さ4aを調整することができる。
【0059】これにより、比較的自重の大きなBGAで
あっても、バンプ4の潰れを防止することができ、した
がって、バンプ4に掛かる応力を低減することができ
る。
あっても、バンプ4の潰れを防止することができ、した
がって、バンプ4に掛かる応力を低減することができ
る。
【0060】その結果、バンプ4の接続寿命を向上させ
ることができるとともに、バンプ4の接続不良を低減す
ることができる。
ることができるとともに、バンプ4の接続不良を低減す
ることができる。
【0061】さらに、熱硬化性樹脂6が素子搭載基板2
のバンプ搭載面2aで隣接するバンプ4間に介在するこ
とにより、隣接したバンプ4同士の電気的ショートを防
ぐことができる。
のバンプ搭載面2aで隣接するバンプ4間に介在するこ
とにより、隣接したバンプ4同士の電気的ショートを防
ぐことができる。
【0062】これにより、バンプ4の接続信頼性を向上
させることができる。
させることができる。
【0063】また、熱硬化性樹脂6が隣接したバンプ4
間に介在してバンプ4同士の電気的ショートを防ぐこと
ができるため、比較的大きな直径のバンプ4を用いるこ
とが可能になる。
間に介在してバンプ4同士の電気的ショートを防ぐこと
ができるため、比較的大きな直径のバンプ4を用いるこ
とが可能になる。
【0064】これにより、バンプ4の接続高さ4aを高
くすることができ、バンプ4において発生する歪み量を
低減できるため、その結果、バンプ4の接続寿命を延ば
すことができる。
くすることができ、バンプ4において発生する歪み量を
低減できるため、その結果、バンプ4の接続寿命を延ば
すことができる。
【0065】さらに、BGAに設けられた熱硬化性樹脂
6がバンプ4とほぼ等しい熱膨張係数の材料(本実施の
形態では、エポキシ系樹脂)によって形成されているこ
とにより、リフローの際にバンプ4が変形した場合に、
熱硬化性樹脂6もこれに追従して変形するため、バンプ
4にかかる応力を低減することができる。
6がバンプ4とほぼ等しい熱膨張係数の材料(本実施の
形態では、エポキシ系樹脂)によって形成されているこ
とにより、リフローの際にバンプ4が変形した場合に、
熱硬化性樹脂6もこれに追従して変形するため、バンプ
4にかかる応力を低減することができる。
【0066】その結果、バンプ4の接続不良を低減させ
ることができる。
ることができる。
【0067】なお、素子搭載基板2のバンプ搭載面2a
に熱硬化性樹脂6を設ける際に、ポッティングによって
熱硬化性樹脂6をバンプ搭載面2aに供給し、バンプ4
の周囲を充填した後、熱硬化させることにより、容易に
熱硬化性樹脂6を形成することができる。
に熱硬化性樹脂6を設ける際に、ポッティングによって
熱硬化性樹脂6をバンプ搭載面2aに供給し、バンプ4
の周囲を充填した後、熱硬化させることにより、容易に
熱硬化性樹脂6を形成することができる。
【0068】さらに、熱硬化性樹脂6を供給する際に、
予め定められた所定量の熱硬化性樹脂6を供給すること
により、熱硬化性樹脂6を熱硬化させた際に、全面ほぼ
均一な所定の厚さに形成することができる。
予め定められた所定量の熱硬化性樹脂6を供給すること
により、熱硬化性樹脂6を熱硬化させた際に、全面ほぼ
均一な所定の厚さに形成することができる。
【0069】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【0070】例えば、前記実施の形態においては、絶縁
層が熱硬化性樹脂6によって形成されている場合を説明
したが、図4に示す他の実施の形態のように、前記絶縁
層が複数の小孔9aを有した薄板部材9によって形成さ
れていてもよい。
層が熱硬化性樹脂6によって形成されている場合を説明
したが、図4に示す他の実施の形態のように、前記絶縁
層が複数の小孔9aを有した薄板部材9によって形成さ
れていてもよい。
【0071】つまり、前記実施の形態において、前記絶
縁層として薄板部材9を用いる場合、例えば、厚さ0.5
mmでエポキシ系樹脂からなりかつ耐熱性を有した絶縁
性の薄板部材9を用いる。
縁層として薄板部材9を用いる場合、例えば、厚さ0.5
mmでエポキシ系樹脂からなりかつ耐熱性を有した絶縁
性の薄板部材9を用いる。
【0072】ここで、図4に示すBGAにおいては、薄
板部材9の複数の小孔9aに各々のバンプ4が配置され
て薄板部材9によって各々のバンプ4が囲まれている。
板部材9の複数の小孔9aに各々のバンプ4が配置され
て薄板部材9によって各々のバンプ4が囲まれている。
【0073】すなわち、BGAを製造する際に、素子搭
載基板2にバンプ4を搭載した後、各々のバンプ4を各
小孔9aに配置させながら薄板部材9を素子搭載基板2
のバンプ搭載面2aに設ける(接合させる)。
載基板2にバンプ4を搭載した後、各々のバンプ4を各
小孔9aに配置させながら薄板部材9を素子搭載基板2
のバンプ搭載面2aに設ける(接合させる)。
【0074】これにより、前記絶縁層が薄板部材9によ
って形成されているため、その厚さ制御が容易になると
ともに、絶縁層である薄板部材9の厚さを高精度に制御
できる。
って形成されているため、その厚さ制御が容易になると
ともに、絶縁層である薄板部材9の厚さを高精度に制御
できる。
【0075】その結果、バンプ4の接続高さ4aを高精
度に調整することが可能になる。
度に調整することが可能になる。
【0076】また、前記実施の形態においては、素子搭
載基板2がアルミナセラミックなどによって形成されて
いる場合を説明したが、素子搭載基板2は、アルミナセ
ラミック以外の他の材料によって形成されていてもよ
い。
載基板2がアルミナセラミックなどによって形成されて
いる場合を説明したが、素子搭載基板2は、アルミナセ
ラミック以外の他の材料によって形成されていてもよ
い。
【0077】さらに、BGAは放熱板などを備えたもの
であってもよい。
であってもよい。
【0078】なお、前記実施の形態においては、熱硬化
性樹脂6がディスペンサ7を用いたポッティングによっ
て塗布される場合を説明したが、熱硬化性樹脂6を素子
搭載基板2のバンプ搭載面2aに塗布する際に、熱硬化
性樹脂6の厚さを制御可能であれば、ポッティング以外
の他の塗布手段によって塗布してもよい。
性樹脂6がディスペンサ7を用いたポッティングによっ
て塗布される場合を説明したが、熱硬化性樹脂6を素子
搭載基板2のバンプ搭載面2aに塗布する際に、熱硬化
性樹脂6の厚さを制御可能であれば、ポッティング以外
の他の塗布手段によって塗布してもよい。
【0079】また、前記実施の形態においては、半導体
チップ1の電極と素子搭載基板2の電極とがボンディン
グワイヤ8によって電気的に接続されている場合を説明
したが、前記実施の形態の半導体集積回路装置は、半導
体チップ1を搭載する素子搭載基板2とこれを実装する
実装基板5とがバンプ4を介して接続されていれば、半
導体チップ1の接続については、フリップチップ接続の
ように、半導体チップ1と素子搭載基板2とが小形バン
プによって接続されていてもよい。
チップ1の電極と素子搭載基板2の電極とがボンディン
グワイヤ8によって電気的に接続されている場合を説明
したが、前記実施の形態の半導体集積回路装置は、半導
体チップ1を搭載する素子搭載基板2とこれを実装する
実装基板5とがバンプ4を介して接続されていれば、半
導体チップ1の接続については、フリップチップ接続の
ように、半導体チップ1と素子搭載基板2とが小形バン
プによって接続されていてもよい。
【0080】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0081】(1).バンプの直径より小さい厚さで素
子搭載基板のバンプ搭載面に設けられた絶縁層を有する
ことによって、絶縁層の厚さを制御することにより、半
導体集積回路装置を実装基板に実装した際のバンプの接
続高さを調整することができる。これにより、バンプの
潰れを防止することができるため、バンプに掛かる応力
を低減することができる。その結果、バンプの接続寿命
を向上させることができるとともに、バンプの接続不良
を低減することができる。
子搭載基板のバンプ搭載面に設けられた絶縁層を有する
ことによって、絶縁層の厚さを制御することにより、半
導体集積回路装置を実装基板に実装した際のバンプの接
続高さを調整することができる。これにより、バンプの
潰れを防止することができるため、バンプに掛かる応力
を低減することができる。その結果、バンプの接続寿命
を向上させることができるとともに、バンプの接続不良
を低減することができる。
【0082】(2).絶縁層が素子搭載基板のバンプ搭
載面で隣接するバンプ間に介在することにより、隣接し
たバンプ同士の電気的ショートを防ぐことができる。こ
れにより、バンプの接続信頼性を向上させることができ
る。
載面で隣接するバンプ間に介在することにより、隣接し
たバンプ同士の電気的ショートを防ぐことができる。こ
れにより、バンプの接続信頼性を向上させることができ
る。
【0083】(3).半導体集積回路装置に設けられた
絶縁層がバンプとほぼ等しい熱膨張係数の材料によって
形成されていることにより、リフローの際にバンプが変
形した場合に、絶縁層もこれに追従して変形するため、
バンプにかかる応力を低減することができる。その結
果、バンプの接続不良を低減させることができる。
絶縁層がバンプとほぼ等しい熱膨張係数の材料によって
形成されていることにより、リフローの際にバンプが変
形した場合に、絶縁層もこれに追従して変形するため、
バンプにかかる応力を低減することができる。その結
果、バンプの接続不良を低減させることができる。
【0084】(4).熱硬化性樹脂を供給する際に、予
め定められた所定量の熱硬化性樹脂を供給することによ
り、熱硬化性樹脂を熱硬化させた際に、全面ほぼ均一な
所定の厚さに形成することができる。
め定められた所定量の熱硬化性樹脂を供給することによ
り、熱硬化性樹脂を熱硬化させた際に、全面ほぼ均一な
所定の厚さに形成することができる。
【図1】本発明による半導体集積回路装置の構造の実施
の形態の一例を一部破断して示す正面図である。
の形態の一例を一部破断して示す正面図である。
【図2】(a),(b),(c)は、本発明による半導体集
積回路装置の製造方法の実施の形態の一例を示す図であ
り、(a) は正面図、(b),(c)は一部破断して示す
正面図である。
積回路装置の製造方法の実施の形態の一例を示す図であ
り、(a) は正面図、(b),(c)は一部破断して示す
正面図である。
【図3】本発明による半導体集積回路装置の実装基板へ
の実装状態の実施の形態の一例を一部破断して示す正面
図である。
の実装状態の実施の形態の一例を一部破断して示す正面
図である。
【図4】本発明の他の実施の形態である半導体集積回路
装置の実装基板への実装状態を一部破断して示す正面図
である。
装置の実装基板への実装状態を一部破断して示す正面図
である。
1 半導体チップ(半導体素子) 2 素子搭載基板 2a バンプ搭載面 2b 表面 3 封止部 4 バンプ 4a 接続高さ 4b 突出部 5 実装基板 6 熱硬化性樹脂(絶縁層) 7 ディスペンサ 8 ボンディングワイヤ 9 薄板部材(絶縁層) 9a 小孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊池 卓 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 三輪 孝志 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (9)
- 【請求項1】 バンプを介して実装基板に実装される半
導体集積回路装置であって、 半導体素子を搭載する素子搭載基板と、 前記バンプの直径より小さい厚さで形成され、かつ隣接
するバンプ間に介在するとともに前記素子搭載基板のバ
ンプ搭載面に設けられた絶縁層とを有し、 前記絶縁層の厚さによって、前記半導体集積回路装置を
前記実装基板に実装した際の前記バンプの接続高さを調
整し得ることを特徴とする半導体集積回路装置。 - 【請求項2】 請求項1記載の半導体集積回路装置であ
って、前記絶縁層は、前記素子搭載基板に前記バンプが
搭載された後、前記素子搭載基板のバンプ搭載面に供給
された熱硬化性樹脂により前記バンプの周囲を充填して
形成されていることを特徴とする半導体集積回路装置。 - 【請求項3】 請求項1記載の半導体集積回路装置であ
って、前記絶縁層が複数の小孔を有した薄板部材によっ
て形成され、前記複数の小孔に各々のバンプが配置され
て前記薄板部材によって各々のバンプが囲まれているこ
とを特徴とする半導体集積回路装置。 - 【請求項4】 請求項1,2または3記載の半導体集積
回路装置であって、前記絶縁層が前記バンプとほぼ等し
い熱膨張係数の材料によって形成されていることを特徴
とする半導体集積回路装置。 - 【請求項5】 バンプを介して実装基板に実装される半
導体集積回路装置の製造方法であって、 半導体素子が搭載された素子搭載基板を準備する工程
と、 前記素子搭載基板のバンプ搭載面にバンプを取り付ける
工程と、 前記バンプの直径より小さい厚さに形成され、かつ隣接
するバンプ間に介在する絶縁層を前記素子搭載基板のバ
ンプ搭載面に設ける工程と、 前記絶縁層の厚さによって前記バンプの接続高さを所定
の高さに調整するとともに、前記バンプを介して前記素
子搭載基板と前記実装基板とを電気的に接続させて前記
半導体集積回路装置を前記実装基板に実装する工程とを
含むことを特徴とする半導体集積回路装置の製造方法。 - 【請求項6】 請求項5記載の半導体集積回路装置の製
造方法であって、前記素子搭載基板のバンプ搭載面に前
記絶縁層を設ける際に、前記バンプ搭載面にバンプ搭載
後、ポッティングによって熱硬化性樹脂を前記バンプ搭
載面に供給することにより、前記熱硬化性樹脂によって
前記バンプの周囲を充填し、その後、加熱して前記熱硬
化性樹脂を硬化させ、前記絶縁層を形成することを特徴
とする半導体集積回路装置の製造方法。 - 【請求項7】 請求項6記載の半導体集積回路装置の製
造方法であって、前記ポッティングによって前記熱硬化
性樹脂を前記バンプ搭載面に供給する際に、予め定めら
れた所定量の前記熱硬化性樹脂を供給することにより、
加熱して前記熱硬化性樹脂を硬化させた際に前記熱硬化
性樹脂を所定の厚さに形成することを特徴とする半導体
集積回路装置の製造方法。 - 【請求項8】 請求項5記載の半導体集積回路装置の製
造方法であって、前記素子搭載基板のバンプ搭載面に前
記絶縁層を設ける際に、前記絶縁層として複数の小孔を
有した薄板部材を用い、前記複数の小孔に各々のバンプ
を配置させて前記薄板部材を前記素子搭載基板のバンプ
搭載面に設けることを特徴とする半導体集積回路装置の
製造方法。 - 【請求項9】 請求項5,6,7または8記載の半導体
集積回路装置の製造方法であって、前記絶縁層を前記バ
ンプとほぼ等しい熱膨張係数の材料によって形成するこ
とを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27464096A JPH10125720A (ja) | 1996-10-17 | 1996-10-17 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27464096A JPH10125720A (ja) | 1996-10-17 | 1996-10-17 | 半導体集積回路装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10125720A true JPH10125720A (ja) | 1998-05-15 |
Family
ID=17544529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27464096A Pending JPH10125720A (ja) | 1996-10-17 | 1996-10-17 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10125720A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483190B1 (en) | 1999-10-20 | 2002-11-19 | Fujitsu Limited | Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method |
JP2005538565A (ja) * | 2002-09-11 | 2005-12-15 | フリースケール セミコンダクター インコーポレイテッド | マシンビジョンシステム内で照射された際に高度なパターン認識を示す半導体装置 |
WO2013036948A1 (en) * | 2011-09-09 | 2013-03-14 | Qualcomm Incorporated | Soldering relief method and semiconductor device employing same |
US8742603B2 (en) | 2010-05-20 | 2014-06-03 | Qualcomm Incorporated | Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC) |
-
1996
- 1996-10-17 JP JP27464096A patent/JPH10125720A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483190B1 (en) | 1999-10-20 | 2002-11-19 | Fujitsu Limited | Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method |
US7436062B2 (en) | 1999-10-20 | 2008-10-14 | Fujitsu Limited | Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method |
JP2005538565A (ja) * | 2002-09-11 | 2005-12-15 | フリースケール セミコンダクター インコーポレイテッド | マシンビジョンシステム内で照射された際に高度なパターン認識を示す半導体装置 |
JP4684652B2 (ja) * | 2002-09-11 | 2011-05-18 | フリースケール セミコンダクター インコーポレイテッド | マシンビジョンシステム内で照射された際に高度なパターン認識を示す半導体装置 |
US8742603B2 (en) | 2010-05-20 | 2014-06-03 | Qualcomm Incorporated | Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC) |
WO2013036948A1 (en) * | 2011-09-09 | 2013-03-14 | Qualcomm Incorporated | Soldering relief method and semiconductor device employing same |
US8461676B2 (en) | 2011-09-09 | 2013-06-11 | Qualcomm Incorporated | Soldering relief method and semiconductor device employing same |
US8841168B2 (en) | 2011-09-09 | 2014-09-23 | Qualcomm Incorporated | Soldering relief method and semiconductor device employing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
JP2001127186A (ja) | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 | |
JPH1154884A (ja) | 半導体装置の実装構造 | |
WO2006071611A1 (en) | Microelectronic package having stacked semiconductor devices and a process for its fabrication | |
JPH10270592A (ja) | 半導体装置及びその製造方法 | |
JPH0982884A (ja) | マルチチップモジュール及びその製造方法 | |
US20060157865A1 (en) | Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor | |
JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
US6396155B1 (en) | Semiconductor device and method of producing the same | |
JPH10112478A (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
JP2001250876A (ja) | 半導体装置及びその製造方法 | |
JPH10125720A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
JP2004186629A (ja) | 半導体装置およびその製造方法 | |
JPH10112472A (ja) | 半導体装置及びその製造方法 | |
JPH10261735A (ja) | 半導体装置およびその製造方法 | |
JPH11176849A (ja) | 半導体装置の製造方法 | |
JPH1187906A (ja) | 半導体装置およびその実装方法 | |
JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
JPH11224915A (ja) | 半導体接続用基板 | |
JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
JP2002164471A (ja) | 薄型半導体装置及びその製造方法 |