JPH10125720A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH10125720A
JPH10125720A JP27464096A JP27464096A JPH10125720A JP H10125720 A JPH10125720 A JP H10125720A JP 27464096 A JP27464096 A JP 27464096A JP 27464096 A JP27464096 A JP 27464096A JP H10125720 A JPH10125720 A JP H10125720A
Authority
JP
Japan
Prior art keywords
bump
integrated circuit
circuit device
semiconductor integrated
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27464096A
Other languages
English (en)
Inventor
Yuji Watanabe
祐二 渡邊
Eiji Yamaguchi
栄次 山口
Fujiaki Nose
藤明 野瀬
Taku Kikuchi
卓 菊池
Takashi Miwa
孝志 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27464096A priority Critical patent/JPH10125720A/ja
Publication of JPH10125720A publication Critical patent/JPH10125720A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 バンプの接続寿命を向上させる。 【解決手段】 半導体チップを搭載する素子搭載基板２
と、前記半導体チップおよびその周辺部を封止した封止
部３と、バンプ４の直径より僅かに小さい厚さで形成さ
れ、かつ隣接するバンプ４間に介在するとともに素子搭
載基板２のバンプ搭載面２ａにポッティングによって滴
下されて設けられた熱硬化性樹脂６とからなり、熱硬化
性樹脂６の厚さを制御して、ＢＧＡを実装基板５に実装
した際のバンプ４の接続高さ４ａを調整する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、素子搭載基板と実装基板とをバンプを介し
て接続する際のバンプ接続寿命を向上させる半導体集積
回路装置およびその製造方法に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】多ピン化に対応する半導体集積回路装置と
して、半導体素子を搭載した素子搭載基板がボール電極
であるバンプを介して実装基板（プリント配線基板とも
いう）に実装されるＢＧＡ（Ball Grid Array)が知られ
ている。
【０００４】前記ＢＧＡには、素子搭載基板がセラミッ
クによって形成されたものや放熱板を搭載したものがあ
り、これらの半導体集積回路装置においては重量が増え
るため、バンプを介して実装基板に実装した際に、その
自重によってバンプが潰れることがある。
【０００５】ここで、バンプの潰れ対策として、素子搭
載基板の中心付近のバンプに高融点のバンプを取り付
け、また、素子搭載基板の外周部に低融点のバンプを取
り付けたものがある。
【０００６】なお、ＢＧＡの構造とその実装技術につい
ては、例えば、株式会社工業調査会、１９９４年９月１
日発行、「電子材料９月号」、４９〜５４頁に記載され
ている。
【０００７】
【発明が解決しようとする課題】ところが、前記した技
術においては、ＢＧＡを実装基板に搭載してリフローを
行うと、ＢＧＡの素子搭載基板とこれを実装する実装基
板との熱膨張係数が異なるため、バンプに応力が加わ
り、これにより、バンプの接続寿命が短くなることが問
題とされる。
【０００８】特に、放熱板などを備えたことにより自重
が大きくなったＢＧＡでは、実装基板に実装する際、Ｂ
ＧＡの自重によりバンプが潰れ、バンプの接続高さが低
くなる。
【０００９】これにより、バンプに加わる応力が大きく
なり、前記同様、バンプの接続寿命が短くなる。
【００１０】さらに、バンプが潰れることにより、バン
プが他の隣接したバンプと接触し、電気的にショートす
るという問題も起こる。
【００１１】本発明の目的は、バンプの接続寿命を向上
させる半導体集積回路装置およびその製造方法を提供す
ることにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、本発明の半導体集積回路装置
は、バンプを介して実装基板に実装されるものであり、
半導体素子を搭載する素子搭載基板と、前記バンプの直
径より小さい厚さで形成されかつ隣接するバンプ間に介
在するとともに前記素子搭載基板のバンプ搭載面に設け
られた絶縁層とを有し、前記絶縁層の厚さによって、前
記半導体集積回路装置を前記実装基板に実装した際の前
記バンプの接続高さを調整し得るものである。
【００１５】これにより、リフローの際に、バンプの絶
縁層から突出した突出部だけが潰れるため、絶縁層の厚
さを制御することにより、半導体集積回路装置を実装基
板に実装した際のバンプの接続高さを調整することがで
きる。
【００１６】その結果、比較的自重の大きな半導体集積
回路装置であっても、バンプの潰れを防止することがで
き、したがって、バンプに掛かる応力を低減することが
できる。
【００１７】これにより、バンプの接続寿命を向上させ
ることができるとともに、バンプの接続不良を低減する
ことができる。
【００１８】さらに、本発明の半導体集積回路装置は、
前記絶縁層が前記バンプとほぼ等しい熱膨張係数の材料
によって形成されているものである。
【００１９】また、本発明の半導体集積回路装置の製造
方法は、半導体素子が搭載された素子搭載基板を準備す
る工程と、前記素子搭載基板のバンプ搭載面にバンプを
取り付ける工程と、前記バンプの直径より小さい厚さに
形成されかつ隣接するバンプ間に介在する絶縁層を前記
素子搭載基板のバンプ搭載面に設ける工程と、前記絶縁
層の厚さによって前記バンプの接続高さを所定の高さに
調整するとともに、前記バンプを介して前記素子搭載基
板と実装基板とを電気的に接続させて前記半導体集積回
路装置を前記実装基板に実装する工程とを含むものであ
る。
【００２０】さらに、本発明の半導体集積回路装置の製
造方法は、前記素子搭載基板のバンプ搭載面に前記絶縁
層を設ける際に、前記バンプ搭載面にバンプ搭載後、ポ
ッティングによって熱硬化性樹脂を前記バンプ搭載面に
供給することにより、前記熱硬化性樹脂によって前記バ
ンプの周囲を充填し、その後、加熱して前記熱硬化性樹
脂を硬化させ、前記絶縁層を形成するものである。
【００２１】なお、本発明の半導体集積回路装置の製造
方法は、前記ポッティングによって前記熱硬化性樹脂を
前記バンプ搭載面に供給する際に、予め定められた所定
量の前記熱硬化性樹脂を供給することにより、加熱して
前記熱硬化性樹脂を硬化させた際に前記熱硬化性樹脂を
所定の厚さに形成するものである。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００２３】図１は本発明による半導体集積回路装置の
構造の実施の形態の一例を一部破断して示す正面図、図
２は本発明による半導体集積回路装置の製造方法の実施
の形態の一例を示す図であり、（ａ) は正面図、（ｂ),
（ｃ）は一部破断して示す正面図、図３は本発明による
半導体集積回路装置の実装基板への実装状態の実施の形
態の一例を一部破断して示す正面図である。
【００２４】本実施の形態による半導体集積回路装置
は、はんだなどによって形成されたボール電極であるバ
ンプ４を介してプリント配線基板などの実装基板５に実
装されるものであり、ここでは、前記半導体集積回路装
置としてＢＧＡを取り上げて説明する。
【００２５】前記ＢＧＡの構成は、半導体素子である半
導体チップ１を搭載する素子搭載基板２（パッケージ基
板ともいう）と、半導体チップ１およびその周辺部を封
止した封止部３と、バンプ４の直径より僅かに小さい厚
さで形成されかつ隣接するバンプ４間に介在するととも
に素子搭載基板２のバンプ搭載面２ａに設けられた絶縁
層である熱硬化性樹脂６とからなり、熱硬化性樹脂６の
厚さを制御して、前記ＢＧＡを実装基板５に実装した際
のバンプ４の接続高さ４ａを調整し得るものである。
【００２６】さらに、本実施の形態のＢＧＡに設けられ
た絶縁層である熱硬化性樹脂６は、素子搭載基板２にバ
ンプ４が搭載された後、ディスペンサ７などを用いてポ
ッティングによりペースト状で素子搭載基板２のバンプ
搭載面２ａに供給（塗布）され、これにより、各々のバ
ンプ４の周囲を充填して形成されたものであり、塗布す
る際に、その塗布厚を制御して塗布する。
【００２７】すなわち、素子搭載基板２のバンプ搭載面
２ａに前記絶縁層を形成する際には、その厚さを制御し
て形成する。
【００２８】なお、本実施の形態においては、絶縁層で
ある熱硬化性樹脂６が、バンプ４とほぼ等しい熱膨張係
数の材料によって形成されている場合を説明する。
【００２９】例えば、本実施の形態におけるバンプ４
は、６３％ＳｎＰｂのはんだによって形成されており
（ただし、はんだ以外の金などによって形成されていて
もよい）、この際、はんだの熱膨張係数が約２５×１０
-6（Ｋ-1）であるため、熱硬化性樹脂６はその熱膨張係
数が、例えば、約２２×１０-6（Ｋ-1）、あるいは、約
２１×１０-6（Ｋ-1）程度のものを用いる。
【００３０】さらに、バンプ４の直径が、例えば、0.６
ｍｍであるため、熱硬化性樹脂６の厚さをこれより僅か
に小さい厚さ、すなわち、0.５ｍｍ程度に形成する。
【００３１】この場合、0.６ｍｍ−0.５ｍｍ＝0.１ｍｍ
が、熱硬化性樹脂６から突出するバンプ４の突出量であ
り、この突出した突出部４ｂが、ＢＧＡの実装基板５へ
の実装時のリフローの際に溶けて実装基板５上の電極と
接続する。
【００３２】また、素子搭載基板２は、比較的重いアル
ミナセラミックなどによって形成され、その厚さは、例
えば、２ｍｍ程度である。
【００３３】さらに、素子搭載基板２におけるバンプ搭
載面２ａと反対側の表面２ｂには、半導体チップ１が搭
載（ダイボンディング）され、半導体チップ１と素子搭
載基板２との対応する電極同士がボンディングワイヤ８
によって電気的に接続されている。
【００３４】なお、素子搭載基板２のバンプ搭載面２ａ
には、例えば、1.２７ｍｍピッチでかつ格子状にバンプ
搭載電極が配置され、このバンプ搭載電極に各々のバン
プ４が取り付けられている。
【００３５】また、封止部３は、素子搭載基板２の表面
２ｂにおいて半導体チップ１とボンディングワイヤ８と
その周辺部とを封止したものであり、例えば、エポキシ
系のポッティング樹脂によって形成されている。
【００３６】本実施の形態による半導体集積回路装置の
製造方法について説明する。
【００３７】なお、本実施の形態においても、半導体集
積回路装置がＢＧＡの場合について説明する。
【００３８】また、本実施の形態による半導体集積回路
装置の製造方法は、前記ＢＧＡを製造してこれを実装基
板５に実装する工程である。
【００３９】まず、アルミナセラミックなどによって形
成され、かつ半導体素子である半導体チップ１が搭載さ
れた素子搭載基板２を準備する。
【００４０】さらに、素子搭載基板２のバンプ搭載面２
ａに形成されたバンプ搭載電極に６３％ＳｎＰｂのバン
プ４を、所定のフラックスを用いて仮固定する。
【００４１】その後、約２３０℃のリフロー炉にこれを
通して加熱することにより、図２（ａ）に示すように、
バンプ４の固定を行う。
【００４２】なお、この時のバンプ４の高さは、ほぼ0.
６ｍｍである。
【００４３】さらに、バンプ４の直径より僅かに小さい
厚さに形成され、かつ隣接するバンプ４間に介在する絶
縁層である熱硬化性樹脂６を素子搭載基板２のバンプ搭
載面２ａに設ける。
【００４４】ここで、本実施の形態においては、熱硬化
性樹脂６をバンプ４とほぼ等しい熱膨張係数の材料によ
って形成する。
【００４５】すなわち、バンプ４の材料が６３％ＳｎＰ
ｂのはんだであり、このはんだの熱膨張係数が約２５×
１０-6（Ｋ-1）であるため、熱硬化性樹脂６にはその熱
膨張係数が、例えば、約２２×１０-6（Ｋ-1）、あるい
は、約２１×１０-6（Ｋ-1）程度のエポキシ系樹脂を用
いる。
【００４６】また、本実施の形態においては、素子搭載
基板２のバンプ搭載面２ａに熱硬化性樹脂６を供給する
際に、バンプ搭載面２ａのバンプ搭載電極にバンプ４を
搭載した後、図２（ｂ）に示すディスペンサ７を用い、
これにより、ポッティングすなわちペースト状の熱硬化
性樹脂６を滴下してバンプ搭載面２ａに供給する。
【００４７】その後、熱硬化性樹脂６によってバンプ４
の周囲を充填し、その後、１５０℃に加熱して熱硬化性
樹脂６を硬化させ、前記絶縁層を形成する。
【００４８】なお、ディスペンサ７によって熱硬化性樹
脂６を滴下する（ポッティングする）際に、バンプ搭載
面２ａ上における熱硬化性樹脂６の塗布厚が0.５ｍｍと
なるように制御する。
【００４９】これは、予め定められた所定量の熱硬化性
樹脂６を供給することにより、加熱して熱硬化性樹脂６
を硬化させた際に熱硬化性樹脂６を所定の厚さ（本実施
の形態においては0.５ｍｍ）に形成するものである。
【００５０】すなわち、予め、実験もしくはシミュレー
ションなどによって、ポッティング後の塗布厚が0.５ｍ
ｍとなるような熱硬化性樹脂６の供給量を求めておき、
これにより、１つのＢＧＡに対して予め定められた所定
量の熱硬化性樹脂６を供給する。
【００５１】その結果、図１または図２（ｃ）に示すよ
うに、各々のバンプ４の周囲を熱硬化性樹脂６によって
充填し、かつ各々のバンプ４の先端の突出部４ｂを0.１
ｍｍ程度熱硬化性樹脂６から突出させたＢＧＡを製造で
きる。
【００５２】その後、熱硬化性樹脂６の厚さによってバ
ンプ４の接続高さ４ａを所定の高さ（本実施の形態では
約0.５ｍｍ）に調整するとともに、バンプ４を介して素
子搭載基板２と実装基板５とを電気的に接続させて前記
ＢＧＡを実装基板５に実装する。
【００５３】ここで、実装基板５に前記ＢＧＡを実装す
る際には、予め、実装基板５上の電極にはんだペースト
を印刷しておき、前記ＢＧＡのバンプ４と位置を合わせ
た後、対応する実装基板５上の電極に押し付けて仮固定
する。
【００５４】続いて、これをリフロー炉に搬入し、バン
プ４を溶融させる。
【００５５】これにより、図３に示すように、前記ＢＧ
Ａを実装基板５に実装することができる。
【００５６】なお、バンプ４が溶ける際、ＢＧＡの自重
によってバンプ４は僅かに潰れる（バンプ４の突出部４
ｂが潰れる）が、バンプ４の周囲に熱硬化性樹脂６を充
填固着しているため、バンプ４が熱硬化性樹脂６の厚さ
以上に沈み込むことはない（本実施の形態においては、
バンプ４の直径が約0.６ｍｍから0.５ｍｍ程度にな
る）。
【００５７】本実施の形態の半導体集積回路装置および
その製造方法によれば、以下のような作用効果が得られ
る。
【００５８】すなわち、バンプ４の直径より小さい厚さ
で素子搭載基板２のバンプ搭載面２ａに設けられた熱硬
化性樹脂６（絶縁層）を有することによって、リフロー
の際に、バンプ４の熱硬化性樹脂６から突出した突出部
４ｂだけが潰れるため、熱硬化性樹脂６の厚さを制御す
ることにより、ＢＧＡを実装基板５に実装した際のバン
プ４の接続高さ４ａを調整することができる。
【００５９】これにより、比較的自重の大きなＢＧＡで
あっても、バンプ４の潰れを防止することができ、した
がって、バンプ４に掛かる応力を低減することができ
る。
【００６０】その結果、バンプ４の接続寿命を向上させ
ることができるとともに、バンプ４の接続不良を低減す
ることができる。
【００６１】さらに、熱硬化性樹脂６が素子搭載基板２
のバンプ搭載面２ａで隣接するバンプ４間に介在するこ
とにより、隣接したバンプ４同士の電気的ショートを防
ぐことができる。
【００６２】これにより、バンプ４の接続信頼性を向上
させることができる。
【００６３】また、熱硬化性樹脂６が隣接したバンプ４
間に介在してバンプ４同士の電気的ショートを防ぐこと
ができるため、比較的大きな直径のバンプ４を用いるこ
とが可能になる。
【００６４】これにより、バンプ４の接続高さ４ａを高
くすることができ、バンプ４において発生する歪み量を
低減できるため、その結果、バンプ４の接続寿命を延ば
すことができる。
【００６５】さらに、ＢＧＡに設けられた熱硬化性樹脂
６がバンプ４とほぼ等しい熱膨張係数の材料（本実施の
形態では、エポキシ系樹脂）によって形成されているこ
とにより、リフローの際にバンプ４が変形した場合に、
熱硬化性樹脂６もこれに追従して変形するため、バンプ
４にかかる応力を低減することができる。
【００６６】その結果、バンプ４の接続不良を低減させ
ることができる。
【００６７】なお、素子搭載基板２のバンプ搭載面２ａ
に熱硬化性樹脂６を設ける際に、ポッティングによって
熱硬化性樹脂６をバンプ搭載面２ａに供給し、バンプ４
の周囲を充填した後、熱硬化させることにより、容易に
熱硬化性樹脂６を形成することができる。
【００６８】さらに、熱硬化性樹脂６を供給する際に、
予め定められた所定量の熱硬化性樹脂６を供給すること
により、熱硬化性樹脂６を熱硬化させた際に、全面ほぼ
均一な所定の厚さに形成することができる。
【００６９】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００７０】例えば、前記実施の形態においては、絶縁
層が熱硬化性樹脂６によって形成されている場合を説明
したが、図４に示す他の実施の形態のように、前記絶縁
層が複数の小孔９ａを有した薄板部材９によって形成さ
れていてもよい。
【００７１】つまり、前記実施の形態において、前記絶
縁層として薄板部材９を用いる場合、例えば、厚さ0.５
ｍｍでエポキシ系樹脂からなりかつ耐熱性を有した絶縁
性の薄板部材９を用いる。
【００７２】ここで、図４に示すＢＧＡにおいては、薄
板部材９の複数の小孔９ａに各々のバンプ４が配置され
て薄板部材９によって各々のバンプ４が囲まれている。
【００７３】すなわち、ＢＧＡを製造する際に、素子搭
載基板２にバンプ４を搭載した後、各々のバンプ４を各
小孔９ａに配置させながら薄板部材９を素子搭載基板２
のバンプ搭載面２ａに設ける（接合させる）。
【００７４】これにより、前記絶縁層が薄板部材９によ
って形成されているため、その厚さ制御が容易になると
ともに、絶縁層である薄板部材９の厚さを高精度に制御
できる。
【００７５】その結果、バンプ４の接続高さ４ａを高精
度に調整することが可能になる。
【００７６】また、前記実施の形態においては、素子搭
載基板２がアルミナセラミックなどによって形成されて
いる場合を説明したが、素子搭載基板２は、アルミナセ
ラミック以外の他の材料によって形成されていてもよ
い。
【００７７】さらに、ＢＧＡは放熱板などを備えたもの
であってもよい。
【００７８】なお、前記実施の形態においては、熱硬化
性樹脂６がディスペンサ７を用いたポッティングによっ
て塗布される場合を説明したが、熱硬化性樹脂６を素子
搭載基板２のバンプ搭載面２ａに塗布する際に、熱硬化
性樹脂６の厚さを制御可能であれば、ポッティング以外
の他の塗布手段によって塗布してもよい。
【００７９】また、前記実施の形態においては、半導体
チップ１の電極と素子搭載基板２の電極とがボンディン
グワイヤ８によって電気的に接続されている場合を説明
したが、前記実施の形態の半導体集積回路装置は、半導
体チップ１を搭載する素子搭載基板２とこれを実装する
実装基板５とがバンプ４を介して接続されていれば、半
導体チップ１の接続については、フリップチップ接続の
ように、半導体チップ１と素子搭載基板２とが小形バン
プによって接続されていてもよい。
【００８０】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００８１】（１）．バンプの直径より小さい厚さで素
子搭載基板のバンプ搭載面に設けられた絶縁層を有する
ことによって、絶縁層の厚さを制御することにより、半
導体集積回路装置を実装基板に実装した際のバンプの接
続高さを調整することができる。これにより、バンプの
潰れを防止することができるため、バンプに掛かる応力
を低減することができる。その結果、バンプの接続寿命
を向上させることができるとともに、バンプの接続不良
を低減することができる。
【００８２】（２）．絶縁層が素子搭載基板のバンプ搭
載面で隣接するバンプ間に介在することにより、隣接し
たバンプ同士の電気的ショートを防ぐことができる。こ
れにより、バンプの接続信頼性を向上させることができ
る。
【００８３】（３）．半導体集積回路装置に設けられた
絶縁層がバンプとほぼ等しい熱膨張係数の材料によって
形成されていることにより、リフローの際にバンプが変
形した場合に、絶縁層もこれに追従して変形するため、
バンプにかかる応力を低減することができる。その結
果、バンプの接続不良を低減させることができる。
【００８４】（４）．熱硬化性樹脂を供給する際に、予
め定められた所定量の熱硬化性樹脂を供給することによ
り、熱硬化性樹脂を熱硬化させた際に、全面ほぼ均一な
所定の厚さに形成することができる。
【図面の簡単な説明】
【図１】本発明による半導体集積回路装置の構造の実施
の形態の一例を一部破断して示す正面図である。
【図２】（ａ),（ｂ),（ｃ）は、本発明による半導体集
積回路装置の製造方法の実施の形態の一例を示す図であ
り、（ａ) は正面図、（ｂ),（ｃ）は一部破断して示す
正面図である。
【図３】本発明による半導体集積回路装置の実装基板へ
の実装状態の実施の形態の一例を一部破断して示す正面
図である。
【図４】本発明の他の実施の形態である半導体集積回路
装置の実装基板への実装状態を一部破断して示す正面図
である。
【符号の説明】
１ 半導体チップ（半導体素子） ２ 素子搭載基板 ２ａ バンプ搭載面 ２ｂ 表面 ３ 封止部 ４ バンプ ４ａ 接続高さ ４ｂ 突出部 ５ 実装基板 ６ 熱硬化性樹脂（絶縁層） ７ ディスペンサ ８ ボンディングワイヤ ９ 薄板部材（絶縁層） ９ａ 小孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊池 卓 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 三輪 孝志 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 バンプを介して実装基板に実装される半
    導体集積回路装置であって、 半導体素子を搭載する素子搭載基板と、 前記バンプの直径より小さい厚さで形成され、かつ隣接
    するバンプ間に介在するとともに前記素子搭載基板のバ
    ンプ搭載面に設けられた絶縁層とを有し、 前記絶縁層の厚さによって、前記半導体集積回路装置を
    前記実装基板に実装した際の前記バンプの接続高さを調
    整し得ることを特徴とする半導体集積回路装置。
  2. 【請求項２】 請求項１記載の半導体集積回路装置であ
    って、前記絶縁層は、前記素子搭載基板に前記バンプが
    搭載された後、前記素子搭載基板のバンプ搭載面に供給
    された熱硬化性樹脂により前記バンプの周囲を充填して
    形成されていることを特徴とする半導体集積回路装置。
  3. 【請求項３】 請求項１記載の半導体集積回路装置であ
    って、前記絶縁層が複数の小孔を有した薄板部材によっ
    て形成され、前記複数の小孔に各々のバンプが配置され
    て前記薄板部材によって各々のバンプが囲まれているこ
    とを特徴とする半導体集積回路装置。
  4. 【請求項４】 請求項１，２または３記載の半導体集積
    回路装置であって、前記絶縁層が前記バンプとほぼ等し
    い熱膨張係数の材料によって形成されていることを特徴
    とする半導体集積回路装置。
  5. 【請求項５】 バンプを介して実装基板に実装される半
    導体集積回路装置の製造方法であって、 半導体素子が搭載された素子搭載基板を準備する工程
    と、 前記素子搭載基板のバンプ搭載面にバンプを取り付ける
    工程と、 前記バンプの直径より小さい厚さに形成され、かつ隣接
    するバンプ間に介在する絶縁層を前記素子搭載基板のバ
    ンプ搭載面に設ける工程と、 前記絶縁層の厚さによって前記バンプの接続高さを所定
    の高さに調整するとともに、前記バンプを介して前記素
    子搭載基板と前記実装基板とを電気的に接続させて前記
    半導体集積回路装置を前記実装基板に実装する工程とを
    含むことを特徴とする半導体集積回路装置の製造方法。
  6. 【請求項６】 請求項５記載の半導体集積回路装置の製
    造方法であって、前記素子搭載基板のバンプ搭載面に前
    記絶縁層を設ける際に、前記バンプ搭載面にバンプ搭載
    後、ポッティングによって熱硬化性樹脂を前記バンプ搭
    載面に供給することにより、前記熱硬化性樹脂によって
    前記バンプの周囲を充填し、その後、加熱して前記熱硬
    化性樹脂を硬化させ、前記絶縁層を形成することを特徴
    とする半導体集積回路装置の製造方法。
  7. 【請求項７】 請求項６記載の半導体集積回路装置の製
    造方法であって、前記ポッティングによって前記熱硬化
    性樹脂を前記バンプ搭載面に供給する際に、予め定めら
    れた所定量の前記熱硬化性樹脂を供給することにより、
    加熱して前記熱硬化性樹脂を硬化させた際に前記熱硬化
    性樹脂を所定の厚さに形成することを特徴とする半導体
    集積回路装置の製造方法。
  8. 【請求項８】 請求項５記載の半導体集積回路装置の製
    造方法であって、前記素子搭載基板のバンプ搭載面に前
    記絶縁層を設ける際に、前記絶縁層として複数の小孔を
    有した薄板部材を用い、前記複数の小孔に各々のバンプ
    を配置させて前記薄板部材を前記素子搭載基板のバンプ
    搭載面に設けることを特徴とする半導体集積回路装置の
    製造方法。
  9. 【請求項９】 請求項５，６，７または８記載の半導体
    集積回路装置の製造方法であって、前記絶縁層を前記バ
    ンプとほぼ等しい熱膨張係数の材料によって形成するこ
    とを特徴とする半導体集積回路装置の製造方法。
JP27464096A 1996-10-17 1996-10-17 半導体集積回路装置およびその製造方法 Pending JPH10125720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27464096A JPH10125720A (ja) 1996-10-17 1996-10-17 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27464096A JPH10125720A (ja) 1996-10-17 1996-10-17 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH10125720A true JPH10125720A (ja) 1998-05-15

Family

ID=17544529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27464096A Pending JPH10125720A (ja) 1996-10-17 1996-10-17 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH10125720A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483190B1 (en) 1999-10-20 2002-11-19 Fujitsu Limited Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method
JP2005538565A (ja) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド マシンビジョンシステム内で照射された際に高度なパターン認識を示す半導体装置
WO2013036948A1 (en) * 2011-09-09 2013-03-14 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US8742603B2 (en) 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483190B1 (en) 1999-10-20 2002-11-19 Fujitsu Limited Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method
US7436062B2 (en) 1999-10-20 2008-10-14 Fujitsu Limited Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method
JP2005538565A (ja) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド マシンビジョンシステム内で照射された際に高度なパターン認識を示す半導体装置
JP4684652B2 (ja) * 2002-09-11 2011-05-18 フリースケール セミコンダクター インコーポレイテッド マシンビジョンシステム内で照射された際に高度なパターン認識を示す半導体装置
US8742603B2 (en) 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
WO2013036948A1 (en) * 2011-09-09 2013-03-14 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US8841168B2 (en) 2011-09-09 2014-09-23 Qualcomm Incorporated Soldering relief method and semiconductor device employing same

Similar Documents

Publication Publication Date Title
US6326700B1 (en) Low profile semiconductor package and process for making the same
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
JPH1154884A (ja) 半導体装置の実装構造
WO2006071611A1 (en) Microelectronic package having stacked semiconductor devices and a process for its fabrication
JPH10270592A (ja) 半導体装置及びその製造方法
JPH0982884A (ja) マルチチップモジュール及びその製造方法
US20060157865A1 (en) Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor
JPH07245360A (ja) 半導体パッケージおよびその製造方法
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
US6396155B1 (en) Semiconductor device and method of producing the same
JPH10112478A (ja) ボールグリッドアレイ半導体装置及びその実装方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2001250876A (ja) 半導体装置及びその製造方法
JPH10125720A (ja) 半導体集積回路装置およびその製造方法
JPH07226455A (ja) 半導体パッケージおよびその製造方法
JP2004186629A (ja) 半導体装置およびその製造方法
JPH10112472A (ja) 半導体装置及びその製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JPH11176849A (ja) 半導体装置の製造方法
JPH1187906A (ja) 半導体装置およびその実装方法
JP3337922B2 (ja) 半導体装置及びその製造方法
JPH11224915A (ja) 半導体接続用基板
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JPH09283555A (ja) 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ
JP2002164471A (ja) 薄型半導体装置及びその製造方法