JPH0758244A - 半導体パッケージ及び半導体パッケージの製造方法 - Google Patents
半導体パッケージ及び半導体パッケージの製造方法Info
- Publication number
- JPH0758244A JPH0758244A JP22514793A JP22514793A JPH0758244A JP H0758244 A JPH0758244 A JP H0758244A JP 22514793 A JP22514793 A JP 22514793A JP 22514793 A JP22514793 A JP 22514793A JP H0758244 A JPH0758244 A JP H0758244A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- solder
- holes
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体が搭載される第１プリント配線板と半
導体の各ゲート端子に対応するアウターリードが設けら
れた第２プリント配線板の２つの配線板からなり、各第
１プリント配線板と第２配線板とを高精度をもって相互
に位置合わせ可能であり、且つ、両者間の接続信頼性に
優れた半導体パッケージを提供する。 【構成】 第１プリント配線板２と第２プリント配線板
３とを相互に接続するに際して、先ず、第１プリント配
線板２の下面に形成された各半田バンプ１０を、第２プ
リント配線板３に設けられた各バンプ穴１１内に嵌入す
ることにより各プリント配線板２、３相互の位置合わせ
を行なうように半導体パッケージ１を構成する。また、
各プリント配線板２、３相互を位置決めした後、各半田
バンプ１０及び１４の溶融温度以上で熱処理を行い、各
バンプ穴１１内で双方の半田バンプ１０、１４の溶融接
合を行なうように構成する。
導体の各ゲート端子に対応するアウターリードが設けら
れた第２プリント配線板の２つの配線板からなり、各第
１プリント配線板と第２配線板とを高精度をもって相互
に位置合わせ可能であり、且つ、両者間の接続信頼性に
優れた半導体パッケージを提供する。 【構成】 第１プリント配線板２と第２プリント配線板
３とを相互に接続するに際して、先ず、第１プリント配
線板２の下面に形成された各半田バンプ１０を、第２プ
リント配線板３に設けられた各バンプ穴１１内に嵌入す
ることにより各プリント配線板２、３相互の位置合わせ
を行なうように半導体パッケージ１を構成する。また、
各プリント配線板２、３相互を位置決めした後、各半田
バンプ１０及び１４の溶融温度以上で熱処理を行い、各
バンプ穴１１内で双方の半田バンプ１０、１４の溶融接
合を行なうように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体を搭載するため
の、いわゆる半導体パッケージに関し、特に、半導体が
搭載される第１プリント配線板と半導体の各ゲート端子
に対応するアウターリードが設けられた第２プリント配
線板の２つの配線板からなり、各第１プリント配線板と
第２配線板とを高精度をもって相互に位置合わせ可能で
あり、且つ、両者間の接続信頼性に優れた半導体パッケ
ージ、及び、その半導体パッケージの製造方法に関する
ものである。
の、いわゆる半導体パッケージに関し、特に、半導体が
搭載される第１プリント配線板と半導体の各ゲート端子
に対応するアウターリードが設けられた第２プリント配
線板の２つの配線板からなり、各第１プリント配線板と
第２配線板とを高精度をもって相互に位置合わせ可能で
あり、且つ、両者間の接続信頼性に優れた半導体パッケ
ージ、及び、その半導体パッケージの製造方法に関する
ものである。
【０００２】
【従来の技術】従来より、マザーボード（プリント配線
板からなる）上に各種の半導体素子（チップ）を効率良
く搭載し、また、電気的に接続すべく種々の形態を有す
る半導体パッケージが提案されている。かかる半導体パ
ッケージには、従来から知られているように、接続方式
から大別すれば、半導体パッケージを構成するプリント
配線板の一面から外部接続端子となる複数個の導体ピン
が形成されたピングリッドアレイ（ＰＧＡ）タイプ、半
導体パッケージのプリント配線板における一面又は側面
に形成された導体パターンを外部接続端子として使用す
るランド（パッド）グリットアレイ、リードレスチップ
キャリア（ＬＣＣ）タイプ、半導体パッケージのプリン
ト配線板における２辺からリードフレーム等からなる外
部接続端子が形成されたデュアルインラインパッケージ
（ＤＩＰ）やプリント配線板の４辺から外部接続端子が
形成されたクワッドフラットパッケージ（ＱＦＰ）タイ
プの４種類のタイプが存在する。
板からなる）上に各種の半導体素子（チップ）を効率良
く搭載し、また、電気的に接続すべく種々の形態を有す
る半導体パッケージが提案されている。かかる半導体パ
ッケージには、従来から知られているように、接続方式
から大別すれば、半導体パッケージを構成するプリント
配線板の一面から外部接続端子となる複数個の導体ピン
が形成されたピングリッドアレイ（ＰＧＡ）タイプ、半
導体パッケージのプリント配線板における一面又は側面
に形成された導体パターンを外部接続端子として使用す
るランド（パッド）グリットアレイ、リードレスチップ
キャリア（ＬＣＣ）タイプ、半導体パッケージのプリン
ト配線板における２辺からリードフレーム等からなる外
部接続端子が形成されたデュアルインラインパッケージ
（ＤＩＰ）やプリント配線板の４辺から外部接続端子が
形成されたクワッドフラットパッケージ（ＱＦＰ）タイ
プの４種類のタイプが存在する。
【０００３】ところで、近年、前記した各半導体パッケ
ージにおいては、半導体自体の高機能化、多機能化等に
伴って単位面積当りの外部接続端子数が増加の一途を辿
ってきている。かかる状況下、前記した各種の半導体パ
ッケージの内、単位面積当りの外部接続端子の数を比較
的多く設けることができることから、ピングリッドアレ
イタイプが多用されてきたが、このピングリッドアレイ
タイプのパッケージを使用する場合にはマザーボード側
において各ピンを挿入実装するための多数のスルーホー
ルが必要となる。かかるスルーホールの存在は、マザー
ボードを構成するプリント配線板における配線の高密度
化を著しく阻害するものであり、また、ピングリッドア
レイタイプのパッケージ自体が高価なものであるという
欠点がある。そこで、最近では、表面実装用の外部接続
端子を有し、且つ、コストの低い半導体パッケージとし
て、樹脂をベースとして形成されるプリント配線板と銅
や４２アロイからなるリードフレームとを組み合わせて
なる前記デュアルインラインパッケージやクワッドフラ
ットパッケージが使用されるようになってきている。
ージにおいては、半導体自体の高機能化、多機能化等に
伴って単位面積当りの外部接続端子数が増加の一途を辿
ってきている。かかる状況下、前記した各種の半導体パ
ッケージの内、単位面積当りの外部接続端子の数を比較
的多く設けることができることから、ピングリッドアレ
イタイプが多用されてきたが、このピングリッドアレイ
タイプのパッケージを使用する場合にはマザーボード側
において各ピンを挿入実装するための多数のスルーホー
ルが必要となる。かかるスルーホールの存在は、マザー
ボードを構成するプリント配線板における配線の高密度
化を著しく阻害するものであり、また、ピングリッドア
レイタイプのパッケージ自体が高価なものであるという
欠点がある。そこで、最近では、表面実装用の外部接続
端子を有し、且つ、コストの低い半導体パッケージとし
て、樹脂をベースとして形成されるプリント配線板と銅
や４２アロイからなるリードフレームとを組み合わせて
なる前記デュアルインラインパッケージやクワッドフラ
ットパッケージが使用されるようになってきている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記し
たデュアルインラインパッケージやクワッドフラットパ
ッケージにおいても、半導体自体の高機能化、多機能化
等に伴って多数の外部接続端子を設ける必要がある点で
変わりがない。従って、かかる点を解決するためには、
各パッケージを構成するプリント配線板の周端部におい
て非常に狭いピッチをもって中継パッド（１列又は千鳥
状に２列に配列される）を形成するとともに、リードフ
レームにおいては中継パッド間のピッチに合致させて各
リード間のピッチも狭く形成しなければならならず、こ
れより各中継パッドとリードフレームとを正確に位置合
わせするのが困難になるという問題がある。
たデュアルインラインパッケージやクワッドフラットパ
ッケージにおいても、半導体自体の高機能化、多機能化
等に伴って多数の外部接続端子を設ける必要がある点で
変わりがない。従って、かかる点を解決するためには、
各パッケージを構成するプリント配線板の周端部におい
て非常に狭いピッチをもって中継パッド（１列又は千鳥
状に２列に配列される）を形成するとともに、リードフ
レームにおいては中継パッド間のピッチに合致させて各
リード間のピッチも狭く形成しなければならならず、こ
れより各中継パッドとリードフレームとを正確に位置合
わせするのが困難になるという問題がある。
【０００５】また、各中継パッドと各フレームとを半田
にて接続するに際して、スクリーン印刷法等により各中
継パッドに必要量の半田を供給した後、プリント配線板
に対してリードフレームの位置合わせを行い、半田の溶
融温度以上の温度にて熱処理をして各中継パッドと各リ
ードとの接続を行なっている。このようにして各中継パ
ッドとリードフレームとの半田接続を行なう場合には、
前記のように、各中継パッド間のピッチ及び各リード間
のピッチは非常に狭くされていることから、各中継パッ
ドへ適量の半田を供給することが極めて困難なものとな
り、場合によっては半田不足による接続不良が発生した
り、半田供給量が過多になって相互に近接する中継パッ
ド間で短絡（ブリッジ）が発生する虞が多分に存すると
いう問題があった。
にて接続するに際して、スクリーン印刷法等により各中
継パッドに必要量の半田を供給した後、プリント配線板
に対してリードフレームの位置合わせを行い、半田の溶
融温度以上の温度にて熱処理をして各中継パッドと各リ
ードとの接続を行なっている。このようにして各中継パ
ッドとリードフレームとの半田接続を行なう場合には、
前記のように、各中継パッド間のピッチ及び各リード間
のピッチは非常に狭くされていることから、各中継パッ
ドへ適量の半田を供給することが極めて困難なものとな
り、場合によっては半田不足による接続不良が発生した
り、半田供給量が過多になって相互に近接する中継パッ
ド間で短絡（ブリッジ）が発生する虞が多分に存すると
いう問題があった。
【０００６】本発明は前記従来の問題点を解消するため
になされたものであり、半導体が搭載される第１プリン
ト配線板と半導体の各ゲート端子に対応するアウターリ
ードが設けられた第２プリント配線板の２つの配線板か
らなり、各第１プリント配線板と第２配線板とを高精度
をもって相互に位置合わせ可能であり、且つ、両者間の
接続信頼性に優れた半導体パッケージ、及び、半導体パ
ッケージの製造方法を提供することを目的とする。
になされたものであり、半導体が搭載される第１プリン
ト配線板と半導体の各ゲート端子に対応するアウターリ
ードが設けられた第２プリント配線板の２つの配線板か
らなり、各第１プリント配線板と第２配線板とを高精度
をもって相互に位置合わせ可能であり、且つ、両者間の
接続信頼性に優れた半導体パッケージ、及び、半導体パ
ッケージの製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するため
本発明に係る半導体パッケージは、複数個のゲート端子
を有する半導体チップが搭載されるとともに各ゲート端
子が接続される複数個のランドが形成され、各ランドと
導通する箇所に設けられた第１半田バンプを有する第１
プリント配線板と、前記各第１半田バンプに対応して複
数個の穴が形成された絶縁フィルムと、各穴の下面から
連続して絶縁フィルムに形成された複数のアウターリー
ドと、各アウターリード上に設けられるとともに各穴の
一部に充填された第２半田バンプとを有する第２プリン
ト配線板とからなる半導体パッケージであって、前記各
第１プリント配線板と第２プリント配線板は、前記第１
半田バンプを前記各穴に嵌入するとともに、各第１半田
バンプ及び第２半田バンプとを溶融接合することによ
り、相互に接続される構成とされる。
本発明に係る半導体パッケージは、複数個のゲート端子
を有する半導体チップが搭載されるとともに各ゲート端
子が接続される複数個のランドが形成され、各ランドと
導通する箇所に設けられた第１半田バンプを有する第１
プリント配線板と、前記各第１半田バンプに対応して複
数個の穴が形成された絶縁フィルムと、各穴の下面から
連続して絶縁フィルムに形成された複数のアウターリー
ドと、各アウターリード上に設けられるとともに各穴の
一部に充填された第２半田バンプとを有する第２プリン
ト配線板とからなる半導体パッケージであって、前記各
第１プリント配線板と第２プリント配線板は、前記第１
半田バンプを前記各穴に嵌入するとともに、各第１半田
バンプ及び第２半田バンプとを溶融接合することによ
り、相互に接続される構成とされる。
【０００８】また、本発明に係る半導体パッケージの製
造方法は、第１プリント配線板に複数個のスルーホール
を穿設し、各スルーホール内に導体を充填形成した後、
各導体の一端に対応して第１プリント配線板の一面に複
数個のランドを形成する第１工程と、半導体チップに設
けられた複数個のゲート端子のそれぞれを前記各ランド
にボンディングする第２工程と、前記各導体の他端に対
応して第１プリント配線板の他面に複数個の第１半田バ
ンプを形成する第３工程と、前記各第１半田バンプに対
応して、絶縁フィルムからなる第２プリント配線板に複
数個の穴を形成する第４工程と、前記各穴の下面から連
続する複数のアウターリードを含む所定の回路パターン
を形成する第５工程と、前記各穴の一部に半田を充填し
て前記各アウターリード上に第２半田バンプを形成する
第６工程と、前記第１半田バンプを前記各穴に嵌入する
とともに、各第１半田バンプ及び第２半田バンプとを溶
融接合する第７工程とからなる。
造方法は、第１プリント配線板に複数個のスルーホール
を穿設し、各スルーホール内に導体を充填形成した後、
各導体の一端に対応して第１プリント配線板の一面に複
数個のランドを形成する第１工程と、半導体チップに設
けられた複数個のゲート端子のそれぞれを前記各ランド
にボンディングする第２工程と、前記各導体の他端に対
応して第１プリント配線板の他面に複数個の第１半田バ
ンプを形成する第３工程と、前記各第１半田バンプに対
応して、絶縁フィルムからなる第２プリント配線板に複
数個の穴を形成する第４工程と、前記各穴の下面から連
続する複数のアウターリードを含む所定の回路パターン
を形成する第５工程と、前記各穴の一部に半田を充填し
て前記各アウターリード上に第２半田バンプを形成する
第６工程と、前記第１半田バンプを前記各穴に嵌入する
とともに、各第１半田バンプ及び第２半田バンプとを溶
融接合する第７工程とからなる。
【０００９】
【作用】前記構成を有する本発明に係る半導体パッケー
ジでは、半導体チップが搭載された第１プリント配線板
とアウターリードが形成された第２プリント配線板とを
接続する場合、先ず、第１プリント配線板において半導
体チップの各ゲート端子が接続された各ランドと導通す
る箇所に設けられた各第１半田バンプを、第２プリント
配線板における絶縁フィルムに形成された各穴に嵌入す
ることにより、第１及び第２プリント配線板相互の位置
合わせが行なわれる。このとき、各第１及び第２プリン
ト配線板の相互は、各第１半田バンプと各穴とにより確
実、且つ、正確に位置合わせされ得る。
ジでは、半導体チップが搭載された第１プリント配線板
とアウターリードが形成された第２プリント配線板とを
接続する場合、先ず、第１プリント配線板において半導
体チップの各ゲート端子が接続された各ランドと導通す
る箇所に設けられた各第１半田バンプを、第２プリント
配線板における絶縁フィルムに形成された各穴に嵌入す
ることにより、第１及び第２プリント配線板相互の位置
合わせが行なわれる。このとき、各第１及び第２プリン
ト配線板の相互は、各第１半田バンプと各穴とにより確
実、且つ、正確に位置合わせされ得る。
【００１０】この後、第１プリント配線板の各第１半田
バンプと第２プリント配線板の各穴の一部に充填された
第２半田バンプとが溶融接合される。このとき、第１プ
リント配線板において各第１半田バンプと半導体チップ
の各ゲート端子が接続される各ランドとは導通されてお
り、また、第２半田バンプと絶縁フィルムに形成された
各アウターリードとは溶融接続されるので、これより第
１プリント配線板における半導体チップの各ゲート端子
と第２プリント配線板における各アウターリードとが信
頼性良く相互に接続されるものである。
バンプと第２プリント配線板の各穴の一部に充填された
第２半田バンプとが溶融接合される。このとき、第１プ
リント配線板において各第１半田バンプと半導体チップ
の各ゲート端子が接続される各ランドとは導通されてお
り、また、第２半田バンプと絶縁フィルムに形成された
各アウターリードとは溶融接続されるので、これより第
１プリント配線板における半導体チップの各ゲート端子
と第２プリント配線板における各アウターリードとが信
頼性良く相互に接続されるものである。
【００１１】また、本発明に係る半導体パッケージの製
造方法では、第１工程及び第２工程を介して半導体チッ
プの各ゲート端子が第１プリント配線板上の各ランドと
ボンディングされ、更に、第３工程により、各ランドに
導通されたスルーホール内の導体側の面に第１半田バン
プが形成される。そして、第４工程乃至第６工程を経た
後、絶縁フィルムからなる第２プリント配線板に、複数
個の穴、各穴の下面に連続するアウターリード、及び、
各アウターリード上に第２半田バンプが形成される。
造方法では、第１工程及び第２工程を介して半導体チッ
プの各ゲート端子が第１プリント配線板上の各ランドと
ボンディングされ、更に、第３工程により、各ランドに
導通されたスルーホール内の導体側の面に第１半田バン
プが形成される。そして、第４工程乃至第６工程を経た
後、絶縁フィルムからなる第２プリント配線板に、複数
個の穴、各穴の下面に連続するアウターリード、及び、
各アウターリード上に第２半田バンプが形成される。
【００１２】このように、第１プリント配線板及び第２
プリント配線板を形成した後、第７工程において、第１
プリント配線板の各第１半田バンプが第２プリント配線
板の各穴に嵌入されるとともに、各第１半田バンプ及び
第２半田バンプとが溶融接合されることにより、半導体
パッケージが製造されるものである。
プリント配線板を形成した後、第７工程において、第１
プリント配線板の各第１半田バンプが第２プリント配線
板の各穴に嵌入されるとともに、各第１半田バンプ及び
第２半田バンプとが溶融接合されることにより、半導体
パッケージが製造されるものである。
【００１３】
【実施例】以下、本発明を具体化した一実施例に基づい
て図面を参照しつつ詳細に説明する。図１は、半導体パ
ッケージを構成する２つのプリント配線板を断面にて模
式的に示す説明図である。図１において、半導体パッケ
ージ１は第１プリント配線板２と第２プリント配線板３
とを相互に接続してなる。
て図面を参照しつつ詳細に説明する。図１は、半導体パ
ッケージを構成する２つのプリント配線板を断面にて模
式的に示す説明図である。図１において、半導体パッケ
ージ１は第１プリント配線板２と第２プリント配線板３
とを相互に接続してなる。
【００１４】先ず、第１プリント配線板２について説明
する。第１プリント配線板２はセラミック基板からな
り、その上面には後述する半導体チップ４に設けられて
いる複数個の各ゲート端子に対応してランド５（図１中
には２つのランド５が示されている）が形成されてい
る。また、各ランド５にパターン接続されたランド６、
７が設けられている。更に、各ランド５、６、７に対応
して、第１プリント配線板２にはスルーホール８が穿設
されており、各スルーホール８内には、後述するよう
に、モリブデンとタングステンよりなる導電ペーストを
焼成することにより得られる導体９が充填されている。
また、各導体９の下端面には、それぞれ半田バンプ１０
が設けられている。かかる半田バンプ１０の形成方法と
しては、第１プリント配線板２における各導体９の下端
面を除いた部分を半田レジストでマスクした後半田槽に
ディッピングする方法、各導体９の下端面に対して選択
的に半田メッキする方法、及び、半田粒子とフラックス
からなるバインダとを混練した半田クリームを各導体９
の下端面にスクリーン印刷する方法があり、本実施例で
はいずれの方法も適用可能である。
する。第１プリント配線板２はセラミック基板からな
り、その上面には後述する半導体チップ４に設けられて
いる複数個の各ゲート端子に対応してランド５（図１中
には２つのランド５が示されている）が形成されてい
る。また、各ランド５にパターン接続されたランド６、
７が設けられている。更に、各ランド５、６、７に対応
して、第１プリント配線板２にはスルーホール８が穿設
されており、各スルーホール８内には、後述するよう
に、モリブデンとタングステンよりなる導電ペーストを
焼成することにより得られる導体９が充填されている。
また、各導体９の下端面には、それぞれ半田バンプ１０
が設けられている。かかる半田バンプ１０の形成方法と
しては、第１プリント配線板２における各導体９の下端
面を除いた部分を半田レジストでマスクした後半田槽に
ディッピングする方法、各導体９の下端面に対して選択
的に半田メッキする方法、及び、半田粒子とフラックス
からなるバインダとを混練した半田クリームを各導体９
の下端面にスクリーン印刷する方法があり、本実施例で
はいずれの方法も適用可能である。
【００１５】そして、第１プリント配線板２の上面にお
ける中央位置には、半導体チップ４がボンディングされ
ており、半導体チップ４の上面に設けられている複数個
の各ゲート端子と前記した各ランド５とはワイヤボンデ
ィングにより相互に接続されている。
ける中央位置には、半導体チップ４がボンディングされ
ており、半導体チップ４の上面に設けられている複数個
の各ゲート端子と前記した各ランド５とはワイヤボンデ
ィングにより相互に接続されている。
【００１６】次に、前記のように構成される第１プリン
ト配線板２を作成する方法について説明する。先ず、セ
ラミック基板の本体となるセラミック材料より基板形状
に成形し、次いて各スルーホール８を形成する。この
後、各スルーホール８内にモリブデン、タングステンよ
りなる導電ペーストを充填し、焼成を行なう。これによ
り、各スルーホール８内に導体９を充填してなるセラミ
ック基板が形成される。更に、そのセラミック基板上に
前記各ランド５、６、７を含む所定の回路パターンを形
成し、半導体チップ４をセラミック基板上の所定の位置
にボンディングした後、ワイヤボンディングにより半導
体チップ４に設けられている各ゲート端子と各ランド５
とを接続する。そして、このように構成されたセラミッ
ク基板の下面において各導体９の下端面を除く部分を半
田レジストでマスクし、この後、セラミック基板を半田
槽にディッピングする。かかるディッピングにより各導
体９の下端面には半田バンプ１０が形成される。このよ
うにして第１プリント配線板２が作成されるものであ
る。
ト配線板２を作成する方法について説明する。先ず、セ
ラミック基板の本体となるセラミック材料より基板形状
に成形し、次いて各スルーホール８を形成する。この
後、各スルーホール８内にモリブデン、タングステンよ
りなる導電ペーストを充填し、焼成を行なう。これによ
り、各スルーホール８内に導体９を充填してなるセラミ
ック基板が形成される。更に、そのセラミック基板上に
前記各ランド５、６、７を含む所定の回路パターンを形
成し、半導体チップ４をセラミック基板上の所定の位置
にボンディングした後、ワイヤボンディングにより半導
体チップ４に設けられている各ゲート端子と各ランド５
とを接続する。そして、このように構成されたセラミッ
ク基板の下面において各導体９の下端面を除く部分を半
田レジストでマスクし、この後、セラミック基板を半田
槽にディッピングする。かかるディッピングにより各導
体９の下端面には半田バンプ１０が形成される。このよ
うにして第１プリント配線板２が作成されるものであ
る。
【００１７】続いて、第２プリント配線板３について図
１乃至図３に基づき説明する。ここに、図２は第２プリ
ント配線板３の平面図、図３は第２プリント配線板３の
裏面図である。これらの各図において、第２プリント配
線板３の基材は、耐熱性を有するポリイミドフィルム
（厚さ７５μｍ）からなり、かかるポリイミドフィルム
には、図２、図３に示すように、前記各半田バンプ１０
に対応して複数個のバンプ穴１１が形成されるととも
に、各バンプ穴１１の周囲において更に４つの長孔１２
が形成されている。また、ポリイミドフィルムの下面に
おいて、各バンプ穴１１の下面を閉塞しつつ各バンプ穴
１１から連続して長孔１２に渡ってアウターリード１３
が設けられている。各アウターリード１３は、後述する
ように、ポリイミドフィルムの下面に接着された銅箔を
エッチング加工することにより形成されるものである。
また、各バンプ穴１１内には、前記と同様の方法によ
り、各バンプ穴１１を下方から部分的に充填すべく半田
バンプ１４が設けられている。ここに、各半田バンプ１
４は、図１に示すように、各バンプ穴１１に連続して設
けられた各アウターリード１３に接触されている。
１乃至図３に基づき説明する。ここに、図２は第２プリ
ント配線板３の平面図、図３は第２プリント配線板３の
裏面図である。これらの各図において、第２プリント配
線板３の基材は、耐熱性を有するポリイミドフィルム
（厚さ７５μｍ）からなり、かかるポリイミドフィルム
には、図２、図３に示すように、前記各半田バンプ１０
に対応して複数個のバンプ穴１１が形成されるととも
に、各バンプ穴１１の周囲において更に４つの長孔１２
が形成されている。また、ポリイミドフィルムの下面に
おいて、各バンプ穴１１の下面を閉塞しつつ各バンプ穴
１１から連続して長孔１２に渡ってアウターリード１３
が設けられている。各アウターリード１３は、後述する
ように、ポリイミドフィルムの下面に接着された銅箔を
エッチング加工することにより形成されるものである。
また、各バンプ穴１１内には、前記と同様の方法によ
り、各バンプ穴１１を下方から部分的に充填すべく半田
バンプ１４が設けられている。ここに、各半田バンプ１
４は、図１に示すように、各バンプ穴１１に連続して設
けられた各アウターリード１３に接触されている。
【００１８】尚、図２、図３において、各アウターリー
ド１３の一部のみが示されているが、各アウターリード
１３は４方向に延びて形成されているのはいうまでもな
い。また、各アウターリード１３の端部に形成されてい
るランド１５（図３参照）は、チェッカー用のランドで
あり、半導体チップ４が所定の動作を行なうかどうかを
確認する際に使用されるものである。
ド１３の一部のみが示されているが、各アウターリード
１３は４方向に延びて形成されているのはいうまでもな
い。また、各アウターリード１３の端部に形成されてい
るランド１５（図３参照）は、チェッカー用のランドで
あり、半導体チップ４が所定の動作を行なうかどうかを
確認する際に使用されるものである。
【００１９】次に、前記のように構成される第２プリン
ト配線板３を作成する方法について図４に基づき説明す
る。図４は第２プリント配線板３を作成する一連の工程
を連続的に示す説明図であり、先ず、７５μｍ厚のポリ
イミドフィルムＦを用意し、そのフィルムＦの一面に接
着剤層１６を塗布する（図４（Ａ））。そして、接着剤
層１６を乾燥させて接着剤層１６が半硬化状態（指で触
ってみて乾燥状態が確認できる程度の状態）にした後、
打ち抜き加工により前記各バンプ穴１１、長孔１２を穿
設する（図４（Ｂ））。この後、ポリイミドフィルムＦ
の一面（下面）に銅箔１７を接着剤１６を介して接着す
る（図４（Ｃ））。このように銅箔１７を接着したポリ
イミドフィルムＦの銅箔１７面に、前記各アウターリー
ド１３を含む所定の回路パターンの形成部分を除いてエ
ッチングレジスト１８を塗布するとともに、エッチング
レジスト１８の露光、現像を行なう（図４（Ｄ））。こ
の後、更にエッチング加工を行なうことにより不要な銅
箔１７部分を除去し（図４（Ｅ））、最後にエッチング
レジスト１８を除去した後、前記と同様の方法により、
各バンプ穴１１内に半田バンプ１４を設けることにより
第２プリント配線板３が作成される（図４（Ｆ））。
ト配線板３を作成する方法について図４に基づき説明す
る。図４は第２プリント配線板３を作成する一連の工程
を連続的に示す説明図であり、先ず、７５μｍ厚のポリ
イミドフィルムＦを用意し、そのフィルムＦの一面に接
着剤層１６を塗布する（図４（Ａ））。そして、接着剤
層１６を乾燥させて接着剤層１６が半硬化状態（指で触
ってみて乾燥状態が確認できる程度の状態）にした後、
打ち抜き加工により前記各バンプ穴１１、長孔１２を穿
設する（図４（Ｂ））。この後、ポリイミドフィルムＦ
の一面（下面）に銅箔１７を接着剤１６を介して接着す
る（図４（Ｃ））。このように銅箔１７を接着したポリ
イミドフィルムＦの銅箔１７面に、前記各アウターリー
ド１３を含む所定の回路パターンの形成部分を除いてエ
ッチングレジスト１８を塗布するとともに、エッチング
レジスト１８の露光、現像を行なう（図４（Ｄ））。こ
の後、更にエッチング加工を行なうことにより不要な銅
箔１７部分を除去し（図４（Ｅ））、最後にエッチング
レジスト１８を除去した後、前記と同様の方法により、
各バンプ穴１１内に半田バンプ１４を設けることにより
第２プリント配線板３が作成される（図４（Ｆ））。
【００２０】続いて、前記のように作成された各第１プ
リント配線板２と第２プリント配線板３とを相互に接続
する方法について説明する。先ず、第１プリント配線板
２の下面に設けられた各半田バンプ１０と第２プリント
配線板３に形成された各バンプ穴１１とが、それぞれ相
互に対向するように配置する（図１参照）。この後、第
１プリント配線板２の各半田バンプ１０を第２プリント
配線板３の各バンプ穴１１内に嵌入して、各第１及び第
２プリント配線板２、３相互の位置合わせを行なう。こ
のとき、各第１及び第２プリント配線板２、３相互にお
ける位置決めは、各半田バンプ１０と各バンプ穴１１と
により行なわれることから、位置決めのために特別な治
具を必要とせず、また、高精度をもって各プリント配線
板２、３相互の位置決めが行なわれ得る。
リント配線板２と第２プリント配線板３とを相互に接続
する方法について説明する。先ず、第１プリント配線板
２の下面に設けられた各半田バンプ１０と第２プリント
配線板３に形成された各バンプ穴１１とが、それぞれ相
互に対向するように配置する（図１参照）。この後、第
１プリント配線板２の各半田バンプ１０を第２プリント
配線板３の各バンプ穴１１内に嵌入して、各第１及び第
２プリント配線板２、３相互の位置合わせを行なう。こ
のとき、各第１及び第２プリント配線板２、３相互にお
ける位置決めは、各半田バンプ１０と各バンプ穴１１と
により行なわれることから、位置決めのために特別な治
具を必要とせず、また、高精度をもって各プリント配線
板２、３相互の位置決めが行なわれ得る。
【００２１】前記のように各プリント配線板２、３相互
を位置決めした後、各半田バンプ１０及び１４の溶融温
度以上で熱処理を行い、各バンプ穴１１内で双方の半田
バンプ１０、１４の溶融接合を行なう。これにより、各
半田バンプ１０、１４を介して、第１プリント配線板２
における各ランド５、６、７と第２プリント配線板３に
おける各アウターリード１３との電気的接続が行なわれ
ることとなる。
を位置決めした後、各半田バンプ１０及び１４の溶融温
度以上で熱処理を行い、各バンプ穴１１内で双方の半田
バンプ１０、１４の溶融接合を行なう。これにより、各
半田バンプ１０、１４を介して、第１プリント配線板２
における各ランド５、６、７と第２プリント配線板３に
おける各アウターリード１３との電気的接続が行なわれ
ることとなる。
【００２２】このとき、第１プリント配線板２におい
て、各半田バンプ１０は配線板２の下面の全体を利用し
て設けられているので、各半田バンプ１０間のピッチを
大きくすることが可能となるとともに、各半田バンプ１
０自体も大きく形成することが可能となり、これに伴っ
て第２プリント配線板３における各バンプ穴１１のピッ
チを大きくして各アウターリード１３間のピッチを大き
く形成することが可能となるものである。これにより、
各アウターリード１３間でブリッジが発生したり、各半
田バンプ１０、１４間で接続不良が発生することを確実
に防止して接続信頼性を高くすることが可能となる。
て、各半田バンプ１０は配線板２の下面の全体を利用し
て設けられているので、各半田バンプ１０間のピッチを
大きくすることが可能となるとともに、各半田バンプ１
０自体も大きく形成することが可能となり、これに伴っ
て第２プリント配線板３における各バンプ穴１１のピッ
チを大きくして各アウターリード１３間のピッチを大き
く形成することが可能となるものである。これにより、
各アウターリード１３間でブリッジが発生したり、各半
田バンプ１０、１４間で接続不良が発生することを確実
に防止して接続信頼性を高くすることが可能となる。
【００２３】また、第２プリント配線板３は、フレキシ
ビリティに富むポリイミドフィルムＦから構成されてい
るので、かかるフレキシビリティに基づいて各半田バン
プ１０、１４による接合部にかかる応力は緩和され得、
これより各種ヒートサイクルが行なわれる際における接
続信頼性も良好なものとすることが可能となる。
ビリティに富むポリイミドフィルムＦから構成されてい
るので、かかるフレキシビリティに基づいて各半田バン
プ１０、１４による接合部にかかる応力は緩和され得、
これより各種ヒートサイクルが行なわれる際における接
続信頼性も良好なものとすることが可能となる。
【００２４】以上詳細に説明した通り本実施例に係る半
導体パッケージ１では、第１プリント配線板２と第２プ
リント配線板３とを相互に接続するに際して、先ず、第
１プリント配線板２の下面に形成された各半田バンプ１
０を、第２プリント配線板３に設けられた各バンプ穴１
１内に嵌入することにより各プリント配線板２、３相互
の位置合わせを行なうようにしたので、位置決めのため
に特別な治具を必要とせず、また、高精度をもって各プ
リント配線板２、３相互の位置決めを行なうことができ
る。
導体パッケージ１では、第１プリント配線板２と第２プ
リント配線板３とを相互に接続するに際して、先ず、第
１プリント配線板２の下面に形成された各半田バンプ１
０を、第２プリント配線板３に設けられた各バンプ穴１
１内に嵌入することにより各プリント配線板２、３相互
の位置合わせを行なうようにしたので、位置決めのため
に特別な治具を必要とせず、また、高精度をもって各プ
リント配線板２、３相互の位置決めを行なうことができ
る。
【００２５】また、前記のように各プリント配線板２、
３相互を位置決めした後、各半田バンプ１０及び１４の
溶融温度以上で熱処理を行い、各バンプ穴１１内で双方
の半田バンプ１０、１４の溶融接合を行なうようにし、
また、第１プリント配線板２において、各半田バンプ１
０は配線板２の下面の全体を利用して設けられているの
で、各半田バンプ１０間のピッチを大きくすることがで
きるとともに、各半田バンプ１０自体も大きく形成する
ことができ、また、これに伴って第２プリント配線板３
における各バンプ穴１１のピッチを大きくして各アウタ
ーリード１３間のピッチを大きく形成することができ
る。これにより、各アウターリード１３間でブリッジが
発生したり、各半田バンプ１０、１４間で接続不良が発
生することを確実に防止して接続信頼性を高くすること
ができるものである。
３相互を位置決めした後、各半田バンプ１０及び１４の
溶融温度以上で熱処理を行い、各バンプ穴１１内で双方
の半田バンプ１０、１４の溶融接合を行なうようにし、
また、第１プリント配線板２において、各半田バンプ１
０は配線板２の下面の全体を利用して設けられているの
で、各半田バンプ１０間のピッチを大きくすることがで
きるとともに、各半田バンプ１０自体も大きく形成する
ことができ、また、これに伴って第２プリント配線板３
における各バンプ穴１１のピッチを大きくして各アウタ
ーリード１３間のピッチを大きく形成することができ
る。これにより、各アウターリード１３間でブリッジが
発生したり、各半田バンプ１０、１４間で接続不良が発
生することを確実に防止して接続信頼性を高くすること
ができるものである。
【００２６】更に、第２プリント配線板３は、フレキシ
ビリティに富むポリイミドフィルムＦから構成されてい
るので、かかるフレキシビリティに基づいて各半田バン
プ１０、１４による接合部にかかる応力は緩和され得、
これより各種ヒートサイクルが行なわれる際における接
続信頼性も良好なものとすることができる。
ビリティに富むポリイミドフィルムＦから構成されてい
るので、かかるフレキシビリティに基づいて各半田バン
プ１０、１４による接合部にかかる応力は緩和され得、
これより各種ヒートサイクルが行なわれる際における接
続信頼性も良好なものとすることができる。
【００２７】尚、本発明は前記実施例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲内で種々の改
良、変更が可能であることは勿論である。例えば、前記
実施例では第１プリント配線板２をセラミック基板から
構成するようにしたが、他の基板、例えば、ガラスエポ
キシ基板や紙−フェノール基板であっても良いことは明
かである。また、前記実施例では第２プリント配線板３
としてポリイミドフィルムＦから構成するようにした
が、耐熱性を有する絶縁フィルムであれば各種のフィル
ムが適用可能であることは明白である。
ではなく、本発明の要旨を逸脱しない範囲内で種々の改
良、変更が可能であることは勿論である。例えば、前記
実施例では第１プリント配線板２をセラミック基板から
構成するようにしたが、他の基板、例えば、ガラスエポ
キシ基板や紙−フェノール基板であっても良いことは明
かである。また、前記実施例では第２プリント配線板３
としてポリイミドフィルムＦから構成するようにした
が、耐熱性を有する絶縁フィルムであれば各種のフィル
ムが適用可能であることは明白である。
【００２８】
【発明の効果】以上説明した通り本発明は、半導体が搭
載される第１プリント配線板と半導体の各ゲート端子に
対応するアウターリードが設けられた第２プリント配線
板の２つの配線板からなり、各第１プリント配線板と第
２配線板とを高精度をもって相互に位置合わせ可能であ
り、且つ、両者間の接続信頼性に優れた半導体パッケー
ジ、及び、半導体パッケージの製造方法を提供すること
ができ、その奏する効果は大である。
載される第１プリント配線板と半導体の各ゲート端子に
対応するアウターリードが設けられた第２プリント配線
板の２つの配線板からなり、各第１プリント配線板と第
２配線板とを高精度をもって相互に位置合わせ可能であ
り、且つ、両者間の接続信頼性に優れた半導体パッケー
ジ、及び、半導体パッケージの製造方法を提供すること
ができ、その奏する効果は大である。
【図１】半導体パッケージを構成する２つのプリント配
線板を断面にて模式的に示す説明図である。
線板を断面にて模式的に示す説明図である。
【図２】第２プリント配線板３の平面図である。
【図３】第２プリント配線板３の裏面図である。
【図４】第２プリント配線板３を作成する一連の工程を
連続的に示す説明図である。
連続的に示す説明図である。
１・・・半導体パッケージ、２・・・第１プリント配線
板、３・・・第２プリント配線板、４・・・半導体チッ
プ、５、６、７・・・ランド、８・・・スルーホール、
９・・・導体、１０・・・半田バンプ、１１・・・バン
プ穴、１３・・・アウターリード、半田バンプ、Ｆ・・
・ポリイミドフィルム
板、３・・・第２プリント配線板、４・・・半導体チッ
プ、５、６、７・・・ランド、８・・・スルーホール、
９・・・導体、１０・・・半田バンプ、１１・・・バン
プ穴、１３・・・アウターリード、半田バンプ、Ｆ・・
・ポリイミドフィルム
Claims (2)
- 【請求項１】 複数個のゲート端子を有する半導体チ
ップが搭載されるとともに各ゲート端子が接続される複
数個のランドが形成され、各ランドと導通する箇所に設
けられた第１半田バンプを有する第１プリント配線板
と、 前記各第１半田バンプに対応して複数個の穴が形成され
た絶縁フィルムと、各穴の下面から連続して絶縁フィル
ムに形成された複数のアウターリードと、各アウターリ
ード上に設けられるとともに各穴の一部に充填された第
２半田バンプとを有する第２プリント配線板とからなる
半導体パッケージであって、 前記各第１プリント配線板と第２プリント配線板は、前
記第１半田バンプを前記各穴に嵌入するとともに、各第
１半田バンプ及び第２半田バンプとを溶融接合すること
により、相互に接続されることを特徴とする半導体パッ
ケージ。 - 【請求項２】 第１プリント配線板に複数個のスルー
ホールを穿設し、各スルーホール内に導体を充填形成し
た後、各導体の一端に対応して第１プリント配線板の一
面に複数個のランドを形成する第１工程と、 半導体チップに設けられた複数個のゲート端子のそれぞ
れを前記各ランドにボンディングする第２工程と、 前記各導体の他端に対応して第１プリント配線板の他面
に複数個の第１半田バンプを形成する第３工程と、 前記各第１半田バンプに対応して、絶縁フィルムからな
る第２プリント配線板に複数個の穴を形成する第４工程
と、 前記各穴の下面から連続する複数のアウターリードを含
む所定の回路パターンを形成する第５工程と、 前記各穴の一部に半田を充填して前記各アウターリード
上に第２半田バンプを形成する第６工程と、 前記第１半田バンプを前記各穴に嵌入するとともに、各
第１半田バンプ及び第２半田バンプとを溶融接合する第
７工程とからなる半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22514793A JP3334958B2 (ja) | 1993-08-17 | 1993-08-17 | 半導体パッケージ及び半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22514793A JP3334958B2 (ja) | 1993-08-17 | 1993-08-17 | 半導体パッケージ及び半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758244A true JPH0758244A (ja) | 1995-03-03 |
| JP3334958B2 JP3334958B2 (ja) | 2002-10-15 |
Family
ID=16824688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22514793A Expired - Fee Related JP3334958B2 (ja) | 1993-08-17 | 1993-08-17 | 半導体パッケージ及び半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3334958B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005228990A (ja) * | 2004-02-13 | 2005-08-25 | Ricoh Microelectronics Co Ltd | 回路基板用部材の製造方法、中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板。 |
| WO2006126683A1 (ja) | 2005-05-27 | 2006-11-30 | Kirin Beer Kabushiki Kaisha | 密封容器内の酸素量の測定方法及びこれに用いる密封容器のピアス装置 |
| US7893550B2 (en) | 2006-09-22 | 2011-02-22 | Samsung Electronics Co., Ltd. | Semiconductor package comprising alignment members |
| JP2014002789A (ja) * | 2013-09-06 | 2014-01-09 | Dainippon Printing Co Ltd | タッチパネルセンサ |
-
1993
- 1993-08-17 JP JP22514793A patent/JP3334958B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005228990A (ja) * | 2004-02-13 | 2005-08-25 | Ricoh Microelectronics Co Ltd | 回路基板用部材の製造方法、中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板。 |
| JP4503309B2 (ja) * | 2004-02-13 | 2010-07-14 | リコーマイクロエレクトロニクス株式会社 | 中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板 |
| WO2006126683A1 (ja) | 2005-05-27 | 2006-11-30 | Kirin Beer Kabushiki Kaisha | 密封容器内の酸素量の測定方法及びこれに用いる密封容器のピアス装置 |
| US7893550B2 (en) | 2006-09-22 | 2011-02-22 | Samsung Electronics Co., Ltd. | Semiconductor package comprising alignment members |
| JP2014002789A (ja) * | 2013-09-06 | 2014-01-09 | Dainippon Printing Co Ltd | タッチパネルセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3334958B2 (ja) | 2002-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8076787B2 (en) | Semiconductor device, manufacturing method thereof, and manufacturing method of semiconductor module | |
| US5440452A (en) | Surface mount components and semifinished products thereof | |
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
| JP3679199B2 (ja) | 半導体パッケージ装置 | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| US6887778B2 (en) | Semiconductor device and manufacturing method | |
| JPH04192596A (ja) | 電子部品の表面実装構造 | |
| US6222738B1 (en) | Packaging structure for a semiconductor element flip-chip mounted on a mounting board having staggered bump connection location on the pads and method thereof | |
| US20060097400A1 (en) | Substrate via pad structure providing reliable connectivity in array package devices | |
| JP2000232180A (ja) | 配線基板および半導体装置 | |
| JPH09321173A (ja) | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 | |
| JP3334958B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP3279765B2 (ja) | セラミックパッケージ | |
| JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2004014568A (ja) | 半導体装置 | |
| KR100370839B1 (ko) | 반도체패키지용써킷테이프 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPH02252248A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080802 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090802 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120802 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120802 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130802 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |