JP3076953B2 - Ｔｇａ型半導体装置 - Google Patents

Ｔｇａ型半導体装置

Info

Publication number
JP3076953B2
JP3076953B2 JP20930394A JP20930394A JP3076953B2 JP 3076953 B2 JP3076953 B2 JP 3076953B2 JP 20930394 A JP20930394 A JP 20930394A JP 20930394 A JP20930394 A JP 20930394A JP 3076953 B2 JP3076953 B2 JP 3076953B2
Authority
JP
Japan
Prior art keywords
semiconductor device
hole
semiconductor element
type semiconductor
tga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20930394A
Other languages
English (en)
Other versions
JPH0855932A (ja
Inventor
勝房 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP20930394A priority Critical patent/JP3076953B2/ja
Publication of JPH0855932A publication Critical patent/JPH0855932A/ja
Application granted granted Critical
Publication of JP3076953B2 publication Critical patent/JP3076953B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＴＧＡ型半導体装置に
係る、詳細には、半導体素子搭載基板の上面側の導電回
路パターンと下面側の導電配線パターンとを連通した貫
通孔の内周面に導体層を設けたスルーホールの構成に関
する。
【０００２】
【従来の技術】従来、ＩＣ、ＬＳＩ等の半導体装置は、
実装基板（プリント基板）上の配線パターンの接続端子
に半田などを用いて接続されている。これらは、多数本
の端子リードが樹脂封止体の周縁部から突出したＤＩ
Ｐ、ＳＯＰ、ＱＦＰなどのほかに、ＢＧＡ（ボール・グ
リッド・アレイ）と指称され、半導体素子搭載基板の下
面側に半田ボールが形成されており、該半田ボールを用
いて実装基板上に搭載し、接続する半導体装置が提案さ
れている。この半導体装置を実装基板（プリント基板）
に実装するには、前記実装基板上の配線パターンに載置
し、位置決めを行い、加熱により固着を行えばよく、実
装が容易であることから注目されている。
【０００３】この一例として、例えば米国特許番号第５
２１６２７８に記載されたものがある。この半導体装置
は、貫通孔の内周面に銅めっき層からなる導体層を形成
したスルーホールを設け、両面に回路パターンが形成さ
れた半導体素子搭載基板と、その表面に半導体素子を搭
載し、ボンディングワイヤの一端部を前記半導体素子の
電極パットの一つに接続し、その他端部を前記回路パタ
ーンの端子リードの一つに接続して電気的導通回路を形
成し、その表面側を封止樹脂で封止した樹脂封止体と、
前記基板の裏面側にソルダー・ボール（半田ボール）を
形成してなるいわゆるＢＧＡ（ボール・グリッド・アレ
イ）がある。
【０００４】このような、ＢＧＡ（ボール・グリッド・
アレイ）型の半導体装置の実装基板への実装は、実装基
板（プリント基板）上の配線パターンの接続端子にクリ
ーム半田もしくはフラックスを塗布し、前記接続端子に
前記ソルダー・ボール（半田ボール）を位置決めさせ、
その後、リフロー装置に通して加熱を行ってソルダー・
ボール（半田ボール）を溶融し、実装基板（プリント基
板）上の接続端子に接続されて完了する。
【０００５】
【発明が解決しようとする課題】しかしながら、この種
の半導体装置の裏面には、ソルダー・ボール（半田ボー
ル）が設けられているので、搬送等の取扱いの際に、ソ
ルダー・ボールの脱落や損傷が生じ、表面状態が悪化し
てボンディング特性が低下する等の問題があった。その
ため、これを保護するキャリアを必要とし、半導体装置
のコストが高くなるという問題があった。
【０００６】また、実装の際に、リフロー装置により溶
融したソルダー・ボール（半田ボール）が接合加圧もし
くは自重により潰れ、ソルダー・ボール径が大きくな
り、接続端子領域からはみ出して他の接続端子や端子リ
ードなどとの間に半田ブリッジが形成される虞があり、
狭ピッチ化された微細なパターンとの接続に対応できな
いという問題があった。
【０００７】本発明は、上記の実情に鑑みてなされたも
のであって、狭ピッチ化された微細なパターンとの接続
に際しても、実装及び取扱いが容易な信頼性の高い接続
構造を備えた半導体装置を提供することを目的とする。
【０００８】
【問題を解決するための手段】上記目的を達成するべ
く、本願発明のＴＧＡ型半導体装置は、半導体素子搭載
基板の特定領域に、格子状に配列したスルーホールを配
し、半導体素子搭載基板の上面側に半導体素子が搭載さ
れていると共に、その周辺を取り囲むように、該半導体
素子の電極端子に内部接続された電気的導通回路が形成
されたＴＧＡ（スルーホール・グリッド・アレイ）型半
導体装置にあって、スルーホールの内周面に、導電性接
合材料を容易に解離させるＮｉからなる導体層を設ける
と共に、スルーホールの内部に導体層から容易に離脱す
るクリーム半田の導電性接合材料を充填して成ることを
特徴とする。
【０００９】
【作用】本発明の請求項１記載のＴＧＡ型半導体装置に
よれば、スルーホールの内部に充填された導電性接合材
料と、スルーホールの内周面に前記導電性接合材料を容
易に離脱させることの可能な導体層とを設けているの
で、これを加熱することにより、電気的結合に必要なだ
けの量の前記導電性接合材料がスルーホールの内周面か
ら実装基板の接続端子領域に離脱し、前記ＴＧＡ型半導
体装置を実装基板の接続端子に容易に接合することがで
きる。 これによって、実装基板の極めて高精度で微細
な接続端子の狭ピッチ化に対応することができる。
【００１０】また、半導体装置の裏面側にソルダー・ボ
ール（半田ボール）の突起物を形成する必要がなく、半
導体装置の製造工程が簡素化されるので、従来技術に比
べて、その実装及びその取り扱いが容易となり、ボンデ
ィング特性を著しく向上させると共に、生産性を著しく
向上させる。
【００１１】さらにまた、半導体装置と実装基板との接
合の良否の確認は、上面側から導電性接合材料の離脱状
態の有無を確認する簡単な外観検査で行うことができ
る。
【００１２】
【実施例】続いて、本発明の一実施例について添付図面
に基づき説明する。
【００１３】ここで、図１は本発明の実施例に係るＴＧ
Ａ型半導体装置を示す平面図、図２は本発明の実施例に
係るＴＧＡ型半導体装置の構成の概要を示す断面図、図
３は本発明の実施例に係るＴＧＡ型半導体装置に設けた
スルホールの構成の概要を示す部分断面図、図４は本発
明の実施例に係る半導体装置の実装状態の概要を示す断
面図である。
【００１４】まず、図１、２に示すように、本発明の実
施例に係るＴＧＡ型半導体装置１０は、四辺形のガラス
・クロス・エポキシ樹脂から成り、アディティブ法もし
くはサブトラクティブ法などの慣用手段で形成された半
導体素子搭載基板１１の上面側に形成された半導体素子
搭載層１２に半導体素子１３が搭載されている。
【００１５】そして、一端部が前記半導体素子１３の電
極端子１４の１っに、他端部が前記基板１１の上面側に
形成された導体回路パターン１５の端子リード１６の１
っに、ボンディングワイヤ１７が接続されて電気的導通
回路が形成されている。
【００１６】これら前記半導体素子１３、ボンディング
ワイヤ１７及び導体回路パターン１５の一端部側が封止
樹脂で樹脂封止されている。
【００１７】ここで、前記半導体装置１０においては、
前記基板１１の外縁部に沿ってその内部側に、前記基板
１１の上面側に形成された導体回路パターン１５とその
下面側に形成された導体配線パターン１８の外部接続パ
ット１９とを電気的に接続するスルーホール２０が形成
されている。
【００１８】しかも、前記スルーホール２０には、その
内周面に導電性接合材料２５を容易に離脱させることが
可能な前記導体層２０ｂが設けてあり、その内部には、
導電性接合材料２５が充填された図１、２に示す構成と
されている。
【００１９】ここで実施の一例として、前記スルーホー
ル２０の導体層２０ｂは、内層から表層に向かって、銅
めっき層２１、ニッケルめっき層２２が積層されてい
る。このスルーホール２０の内周面における空気と接す
るニッケルめっき層２２は半田を容易に解離させるとい
う性質を有する。また、その内部に充填された導電性接
合材料２５には、導電性接合材料２５の一例であるクリ
ーム半田２５ａが慣用の手段で充填されている。さら
に、半導体素子搭載基板の所要部分には、絶縁体の一例
であるソルダーレジストによりカバーコート２６が形成
されている。ここで、図２、図３から分かるように、導
電性接合材料２５は接合に際してスルーホール２０の内
周面から容易に解離するので、スルーホール２０部にお
ける半導体素子基板１１の裏面側に突出するクリーム半
田２５ａの突起は概ねカバーコート２６の高さと同じ程
度に形成できる。
【００２０】続いて、本発明の一実施例に係るＴＧＡ型
半導体装置１０の実装にあっては、図４に示すように、
実装基板（ＰＷＢ）２３のボンディング端子２４のボン
ディング位置上に、ＴＧＡ型半導体装置を吸着した図示
していない移載ヘッドを移動することにより、前記ボン
ディング端子のそれぞれに対応するＴＧＡ型半導体装置
のスルーホール２０を位置決めし、移載ヘッドを降下さ
せてＴＧＡ型半導体装置１０を前記実装基板に載置す
る。
【００２１】次に、この実装基板２３を図示していない
リフロー装置内に搬入して加熱すると、前記スルーホー
ル内部に充填されているクリーム半田２５ａが溶融し流
動性がよくなり、しかも、上述の如くスルーホール２０
の内周面には半田が容易に解離するニッケルめっきを形
成するので、該クリーム半田２５ａがスルーホール２０
の内周面の導体層２０ｂから容易に自重で離脱し、前記
ＴＧＡ型半導体装置１０と前記実装基板２３とが接合さ
れて実装が完了する。
【００２２】ここで、実装基板のボンディグ端子２４に
スクリーン印刷法により、クリーム半田を薄く塗布した
実装基板を用いれば、より接合性を向上させることがで
きる。また、本構成では、接続に必要な量のクリーム半
田が離脱するので、半導体素子基板１１の裏面側に突出
するスルーホール２０部のクリーム半田２５ａの突起の
高さが抑えられ、しかも、図４に示すように、形成され
た接合半田２５ａが占める領域がボンディグ端子２４の
大きさの範囲内に納まる。よって、従来技術のＢＧＡ型
半導体装置の実装の際に生じていた、リフロー時に溶融
したソルダーボールが、ＢＧＡ型半導体装置の自重また
は接合加圧で押し潰されボンディグ端子２４領域からは
み出し、隣接する他ボンディグ端子２４領域間で半田ブ
リッジを形成する虞がなくなる。これによって、半導体
装置の端子リ−ド間隔の狭小化が可能となり、半導体装
置の端子リ−ド間の挟ピッチ化という要望に対応するこ
とができる。
【００２３】以上、実施例に基づき説明したが、本発明
はこれら実施例に限定されるものではなく、要旨を逸脱
しない範囲での設計などの変更があっても本願に含まれ
る。
【００２４】
【発明の効果】以上説明してきたように、本発明のＴＧ
Ａ型半導体装置によれば、内周面には容易に導電性接合
材料を離脱させることが可能な導体層を形成すると共
に、その内部に導電性接合材料を充填したスルーホール
を設けているので、従来技術のＢＧＡ型半導体装置に比
べて、ソルダーボールの形成が不要となる。その結果と
して、取扱いが容易になり生産効率が著しく向上し、製
造コストの低減化が図れる。 さらに、半導体装置の端
子リード間隔の狭ピッチ化の要望に対応することができ
る。しかも、接続状態を従来の様な高価なＸ線検査装置
などを使用することなく簡単なカメラなどの装置で外観
検査を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施例に係るＴＧＡ型半導体装置を示
す平面図である。
【図２】本発明の実施例に係るＴＧＡ型半導体装置の構
成の概要を示す断面図である。
【図３】本発明の実施例に係るＴＧＡ型半導体装置に設
けたスルーホールの構成の概要を示す部分断面図であ
る。
【図４】本発明の実施例に係る半導体装置の実装状態の
概要を示す断面図である。
【符号の説明】
１０ ＴＧＡ型半導体装置 １１ 半導体素子基板 １２ 半導体素子搭載層 １３ 半導体素子 １４ 半導体素子の電極端子 １５ 導体回路パターン １６ 端子リード １７ ボンディングワイヤ １８ 導体配線パターン １９ 外部接続パット ２０ スルーホール ２０ａ 貫通孔 ２０ｂ 導体層 ２１ 銅めっき層 ２２ ニッケルめっき層 ２３ 実装基板（ＰＷＢ） ２４ ボンディング端子 ２５ 導電性接合材料 ２５ａ クリーム半田 ２６ カバーコート

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子搭載基板の特定領域に、格子
    状に配列したスルーホールを配し、前記半導体素子搭載
    基板の上面側に半導体素子が搭載されていると共に、そ
    の周辺を取り囲むように、該半導体素子の電極端子に内
    部接続された電気的導通回路が形成されたＴＧＡ（スル
    ーホール・グリッド・アレイ）型半導体装置にあって、 前記スルーホールの内周面に、導電性接合材料を容易に
    解離させるＮｉからなる導体層を設けると共に、 前記スルーホールの内部に前記導体層から容易に離脱す
    るクリーム半田の導電性接合材料を充填して成ることを
    特徴とするＴＧＡ型半導体装置の製造方法。
JP20930394A 1994-08-09 1994-08-09 Ｔｇａ型半導体装置 Expired - Fee Related JP3076953B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20930394A JP3076953B2 (ja) 1994-08-09 1994-08-09 Ｔｇａ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20930394A JP3076953B2 (ja) 1994-08-09 1994-08-09 Ｔｇａ型半導体装置

Publications (2)

Publication Number Publication Date
JPH0855932A JPH0855932A (ja) 1996-02-27
JP3076953B2 true JP3076953B2 (ja) 2000-08-14

Family

ID=16570726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20930394A Expired - Fee Related JP3076953B2 (ja) 1994-08-09 1994-08-09 Ｔｇａ型半導体装置

Country Status (1)

Country Link
JP (1) JP3076953B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013877A (en) * 1998-03-12 2000-01-11 Lucent Technologies Inc. Solder bonding printed circuit boards

Also Published As

Publication number Publication date
JPH0855932A (ja) 1996-02-27

Similar Documents

Publication Publication Date Title
KR960006710B1 (ko) 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
US6389689B2 (en) Method of fabricating semiconductor package
US6717264B2 (en) High density integrated circuit package
GB2286084A (en) Electronic package with thermally conductive support
KR20030008616A (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
KR0185570B1 (ko) 칩 스케일 패키지의 제조 방법
KR100226335B1 (ko) 플라스틱 성형회로 패키지
US6137170A (en) Mount for semiconductor device
JP3305477B2 (ja) 半導体装置とその製造方法及びその実装構造と実装方法
JP2606603B2 (ja) 半導体装置及びその製造方法及びその実装検査方法
JP3076953B2 (ja) Ｔｇａ型半導体装置
KR960035997A (ko) 반도체 패키지 및 그 제조방법
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JP4038021B2 (ja) 半導体装置の製造方法
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
WO2006106564A1 (ja) 半導体装置の実装方法および半導体装置
JPH08148526A (ja) 半導体装置
JPH10178144A (ja) Ｂｇａ型電子部品の同軸電極構造
JP2000307025A (ja) 電子部品とその製造方法および電子部品実装体
US20220201865A1 (en) Electric component
JP3030605B2 (ja) 半導体装置
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JPH10150065A (ja) チップサイズパッケージ
JP2002151627A (ja) 半導体装置、その製造方法および実装方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080616

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees