JPH09237421A - 記録再生装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】 ウォブルアドレスと同期マークを正確に再生
する。 【解決手段】 トラックの方向に２分割されている受光
素子６１Ａの出力と６１Ｂの出力を、加算器６４で加算
し、減算器６５で減算する。割算器６６において減算器
６５の出力を加算器６４の出力で割算することにより、
減算器６５の出力を正規化する。バンドパスフィルタ６
７により、比較的高い周波数帯域の同期マーク成分を抽
出し、バンドパスフィルタ６８により、比較定期低い周
波数帯域のウォブルアドレス成分を抽出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記録再生装置およ
び方法に関し、特に、アドレス情報または同期情報を、
より正確に検出することができるようにした、記録再生
装置および方法に関する。

【０００２】

【従来の技術】ディスクのトラック上の所定の位置にデ
ータを記録し、記録されたデータのうち所定の位置のも
のを読み出すことができるようにするには、トラックの
位置を示すアドレス情報をトラックに記録する必要があ
る。一部の光ディスクにおいては、このアドレス情報
が、プリグルーブとして予め形成されたトラックをアド
レス情報に対応してウォブリングすることで記録されて
いる。所望の位置にアクセスするとき、このウォブリン
グにより記録されたアドレス情報を再生してその位置を
特定する。

【０００３】さらに一部の光ディスクにおいては、デー
タの記録再生に必要なクロックを生成するために、プリ
グルーブ上に所定の数の同期マークが予め形成されてい
る。この同期マークは、一定の周期で形成されているた
め、これを再生し、これに同期して、データの記録また
は再生に必要なクロックを生成することができる。

【０００４】

【発明が解決しようとする課題】このように、プリグル
ーブに予め形成されたアドレス情報や同期情報は、ディ
スクにレーザ光を照射したとき、その反射率の変化とし
て検出される。従って、再生モード時においては、一定
の強度のレーザ光をディスクに照射して、その反射光か
らデータを再生するので、比較的容易にアドレス情報と
同期情報をレベルの変化として検出することができる。

【０００５】しかしながら記録モード時においては、ピ
ットあるいはマーク（以下単にマークと称する）をトラ
ック上に形成するとき、レーザ光の強度を大きくし、マ
ークを形成しない位置においては、レーザ光の強度を再
生モード時における場合と同一の強度にまで低下させ
る。その結果、記録モード時におけるディスクからの反
射光の強度は、記録データ（マーク形成位置）に対応し
て変化する。従って、特に記録モード時において、アド
レス情報や同期情報を正確に再生することが困難になる
課題があった。

【０００６】本発明はこのような状況に鑑みてなされた
ものであり、再生モード時はもとより、記録モード時に
おいても、アドレス情報や同期情報を正確に再生するこ
とができるようにするものである。

【０００７】

【課題を解決するための手段】請求項１に記載の記録再
生装置は、トラックの主に左側の成分と主に右側の成分
をそれぞれ検出する第１の検出手段と、左側の成分と右
側の成分の差を演算する第１の演算手段と、検出手段に
より検出された成分の大きさを演算する第２の演算手段
と、左側の成分と右側の成分の差を正規化する演算を行
う第３の演算手段と、第３の演算手段により正規化され
た後の左側の成分と右側の成分の差を利用して、アドレ
ス情報または同期情報を検出する第２の検出手段とを備
えることを特徴とする。

【０００８】請求項７に記載の記録再生方法は、トラッ
クの主に左側の成分と主に右側の成分をそれぞれ検出す
る第１のステップと、左側の成分と右側の成分の差を演
算する第２のステップと、検出された成分の大きさを演
算する第３のステップと、左側の成分と右側の成分の差
を正規化する演算を行う第４のステップと、正規化され
た後の左側の成分と右側の成分の差を利用して、アドレ
ス情報または同期情報を検出する第５のステップとを備
えることを特徴とする。

【０００９】請求項１に記載の記録再生装置および請求
項７に記載の記録再生方法においては、検出された左側
の成分と右側の成分の差が、成分の大きさに対応して正
規化される。

【００１０】

【発明の実施の形態】図１は、本発明の記録再生装置に
おいてデータが記録再生される光ディスクの構成例を示
している。同図に示したように、ディスク（光ディス
ク）１には、プリグルーブ２がスパイラル状に内周から
外周に向かって予め形成されている。もちろん、このプ
リグルーブ２は、同心円状に形成することも可能であ
る。

【００１１】また、このプリグルーブ２は、図１におい
てその一部を拡大して示したように、その左右の側壁
が、アドレス情報に対応してウォブリングされ、周波数
変調波に対応して蛇行している。１つのトラックは、複
数のウォブリングアドレスフレームを有している。

【００１２】図２は、ウォブリングアドレスフレームの
構成（フォーマット）を示している。同図に示したよう
に、ウォブリングアドレスフレームは４８ビットで構成
され、最初の４ビットは、ウォブリングアドレスフレー
ムのスタートを示す同期信号（Sync）とされる。次の４
ビットは、複数の記録層のうちいずれの層であるかを表
すレイヤー（Layer）とされている。次の２０ビットは
トラックアドレス（トラック番号）とされる。さらに次
の４ビットは、アドレスフレームのフレーム番号を表す
ようになされている。その後の１４ビットは、誤り検出
符号（CRC）とされ、同期信号（Sync）を除いたデータ
に対するエラー検出符号が記録される。最後の２ビット
（Reserved）は、将来のために予備として確保されてい
る。

【００１３】ウォブリングアドレスフレームは、１トラ
ック（１回転）につき例えば、８アドレスフレーム分、
ディスクの回転角速度が一定のＣＡＶディスク状に記録
されている。従って、図２のフレーム番号としては、例
えば０乃至７の値が記録される。

【００１４】図３は、図２に示すフォーマットのアドレ
スフレームに対応して、プリグルーブ２をウォブリング
させるためのウォブリング信号を発生するウォブリング
信号発生回路の構成例を表している。発生回路１１は、
１１５．２ｋＨｚの周波数の信号を発生する。発生回路
１１が発生する信号は、割算回路１２に供給され、値
７．５で割算された後、周波数１５．３６ｋＨｚのバイ
フェーズクロック信号としてバイフェーズ変調回路１３
に供給されている。バイフェーズ変調回路１３にはま
た、図２に示すフレームフォーマットのＡＤＩＰ（Ａｄ
ｄｒｅｓｓ ＩｎＰｒｅ−ｇｒｏｏｖｅ）データが供給
されている。

【００１５】バイフェーズ変調回路１３は、割算器１２
より供給されるバイフェーズクロックを、図示せぬ回路
から供給されるＡＤＩＰデータ（アドレスデータ）でバ
イフェーズ変調し、バイフェーズ信号をＦＭ変調回路１
５に出力している。ＦＭ変調回路１５にはまた、発生回
路１１が発生した１１５．２ｋＨｚの信号を、割算器１
４により値２で割算して得られた周波数５７．６ｋＨｚ
のキャリアが入力されている。ＦＭ変調回路１５は、こ
の割算器１４より入力されるキャリアを、バイフェーズ
変調回路１３より入力されるバイフェーズ信号で周波数
変調し、その結果得られる周波数変調信号を出力する。
ディスク１のプリグルーブ２の左右側壁は、この周波数
変調信号に対応して形成（ウォブリング）される。

【００１６】図４と図５は、バイフェーズ変調回路１３
が出力するバイフェーズ信号の例を表している。この実
施例においては、先行するビットが０であるとき、図４
に示すように、同期パターン（ＳＹＮＣ）として、“１
１１０１０００”が用いられ、先行するビットが１であ
るとき、同期パターンとして、図５に示すように、図４
に示す場合と逆相の“０００１０１１１”が用いられ
る。ＳＹＮＣは変調では現れない規則外のユニークパタ
ーンとされる。

【００１７】アドレスデータ（ＡＤＩＰデータ）のデー
タビット（Data Bits）のうち、“０”は、バイフェー
ズ変調され、“１１”（前のチャンネルビットが０のと
き）または“００”（前のチャンネルビットが１のと
き）のチャンネルビット（Channel Bits）に変換され
る。また、“１”は、“１０”（前のチャンネルビット
が０のとき）または“０１”（前のチャンネルビットが
１のとき）のチャンネルビットに変換される。２つのパ
ターンのいずれに変換されるかは、前の符号に依存す
る。すなわち、図４と図５の「Ｗａｖｅ Ｆｏｒｍ」
（波形）は、チャンネルビットの１，０のパターンを、
１を高レベル、０を低レベルの信号として表したもので
あるが、この波形が連続するように、２つのパターンの
いずれかが選択される。

【００１８】ＦＭ変調回路１５は、図４または図５に示
したようなバイフェーズ信号に対応して、割算器１４よ
り供給されるキャリアを図６に示すように周波数変調す
る。

【００１９】すなわち、チャンネルビットデータ（バイ
フェーズ信号）が０であるとき、ＦＭ変調回路１５は、
１データビットの半分の長さに対応する期間に、３．５
波のキャリアを出力する。この３．５波のキャリアは、
正の半波または負の半波から始まるものとされる。

【００２０】これに対して、チャンネルビットデータ
（バイフェーズ信号）が１であるとき、１データビット
の半分の長さに対応する期間に、４波のキャリアが出力
される。この４波のキャリアも正の半波から始まるキャ
リアまたは負の半波から始まるキャリアとされる。

【００２１】従って、ＦＭ変調回路１５は、データ０に
対応してチャンネルデータビット００が入力されると、
データビットの長さに対応する期間に、７波（＝３．５
＋３．５）の周波数変調波を出力し、チャンネルデータ
ビット１１が入力されると、８波（＝４＋４）の周波数
変調波を出力する。また、データ１に対応してチャンネ
ルデータビット１０または０１が入力されると、７．５
波（＝４＋３．５＝３．５＋４）の周波数変調波が出力
される。

【００２２】ＦＭ変調回路１５に入力される５７．６ｋ
Ｈｚのキャリアは、７．５波に対応しており、ＦＭ変調
回路１５は、データに対応して、この７．５波のキャリ
ア、またはこれを±６．６７％（＝０．５／７．５）ず
らした７波または８波の周波数変調波を生成する。

【００２３】上述したように、チャンネルデータ０とチ
ャンネルデータ１に対応する、それぞれ正の半波から始
まるキャリアと負の半波から始まるキャリアは、前の信
号と連続する方が選択される。

【００２４】図７は、このようにして、ＦＭ変調回路１
５より出力される周波数変調波の例を表している。この
例においては、最初のデータビットが０とされており、
そのチャンネルデータビットは００とされている。最初
のチャンネルデータビット０に対して、始点から正の半
波で始まる３．５波のキャリアが選択されている。その
結果、そのキャリアの終点は、正の半波で終了する。そ
こで次のチャンネルデータビット０に対して、負の半波
から始まる３．５波が選択され、データビット０に対し
て、合計７波の周波数変調波とされる。

【００２５】このデータビット０の次には、データビッ
ト１（チャンネルビット１０）が続いている。前のデー
タビット０に対応するチャンネルデータビット０の３．
５波は、負の半波で終了しているため、データビット１
に対応する最初のチャンネルデータビット１の４波のキ
ャリアとしては、正の半波から始まるものが選択され
る。このチャンネルデータビット１の４波は負の半波で
終了するので、次のチャンネルデータビット０の４波
は、正の半波から始まるものが選択される。

【００２６】以下同様にして、データビット１（チャン
ネルデータビット１０），データビット０（チャンネル
データビット１１），データビット０（チャンネルデー
タビット００）に対応して、７．５波、８波、７波のキ
ャリアが、データビットの境界部（始点と終点）におい
て連続するように形成出力される。

【００２７】図７に示すように、この実施例において
は、チャンネルビットの長さは、７波、７．５波、また
は８波のキャリアのいずれの場合においても、キャリア
の波長の１／２の整数倍の長さとされている。すなわ
ち、チャンネルビットの長さは、７波のキャリア（周波
数変調波）の波長の１／２の７倍の長さとされ、かつ、
８波のキャリア（周波数変調波）の１／２の８倍の長さ
とされている。そして、チャンネルビットの長さは、
７．５波のキャリアの波長の１／２の７倍（チャンネル
ビットが０のとき）、または８倍（チャンネルビットが
１のとき）とされる。

【００２８】さらに、この実施例においては、バイフェ
ーズ変調されたチャンネルビットの境界部（終点または
始点）が、周波数変調波のゼロクロス点となるようにな
されている。これにより、アドレスデータ（チャンネル
ビットデータ）と周波数変調波の位相が一致し、そのビ
ットの境界部の識別が容易となり、アドレスデータビッ
トの誤検出を防止することができ、その結果、アドレス
情報の正確な再生が容易となる。

【００２９】また、この実施例においては、データビッ
トの境界部（始点と終点）と、周波数変調波のエッジ
（ゼロクロス点）が対応するようになされている。これ
により、周波数変調波のエッジを基準としてクロックを
生成することもできる。ただし、この実施例において
は、図９を参照して後述するように、クロック同期マー
クを基準にしてクロックが生成される。

【００３０】図８は、プリグルーブを有するディスク１
を製造するための記録装置（ディスク形成装置）の構成
例を表している。ウォブリング信号発生回路２１は、上
述した図３に示す構成を有しており、ＦＭ変調回路１５
が出力する周波数変調信号を合成回路２２に供給してい
る。マーク信号発生回路２３は、所定のタイミングにお
いてクロック同期マーク信号を発生し、合成回路２２に
出力している。合成回路２２は、ウォブリング信号発生
回路２１が出力する周波数変調信号と、マーク信号発生
回路２３が出力するクロック同期マーク信号とを合成
し、記録回路２４に出力している。

【００３１】合成回路２２は、クロック同期マーク信号
が供給されたとき、そのクロック同期マーク（Fine Clo
ck Mark）を、図９に示すように、ウォブリング信号発
生回路２１より供給されるキャリアに合成する。記録再
生データの変調を、ＤＶＤ等のＥＦＭ（Eight To Fourt
een Modulation：（８−１４）変調）＋とした場合、ク
ロック同期マークの長さは、６乃至４２Ｔ（Ｔはビット
セルの長さ）の長さとされる。

【００３２】すなわち、図９（Ａ）乃至（Ｄ）に示すよ
うに、チャンネルビットデータが００（データ０），１
１（データ０），１０（データ１）または０１（データ
１）であるとき、それぞれのデータの中心（チャンネル
ビットの切り替え点）のキャリアのゼロクロス点におい
て、アドレス情報の変調周波数（５７．６ｋＨｚ）より
高い周波数のクロック同期マークを合成させる。このク
ロック同期マークは、各データビット毎、あるいは所定
の数のデータビット毎に、１つのアドレスフレームに複
数個のクロック同期マークが存在するように記録され
る。

【００３３】このように、アドレスデータビットの中心
（チャンネルデータビットの切り替え点）に対応するウ
ォブリング周波数変調波のゼロクロス点にクロック同期
マークを挿入することで、クロック同期マークの振幅変
動が少なくなり、その検出が容易となる。

【００３４】すなわち、ＦＭ変調回路１５において、チ
ャンネルデータビットが０のとき、例えば中心周波数か
ら−５％だけ周波数をずらすように周波数変調し、チャ
ンネルデータビットが１のとき、＋５％だけ中心周波数
からずれるように、周波数変調を行うようにした場合、
データビットまたはチャンネルデータビットの境界部と
周波数変調波のゼロクロス点が一致せず、チャンネルデ
ータビット（またはデータビット）を誤検出し易い。ま
た、クロック同期マークの挿入位置は、必ずしもゼロク
ロス点とはならず、周波数変調波の所定の振幅値を有す
る点に重畳される。その結果、クロック同期マークのレ
ベルが、その振幅値の分だけ、増加または減少し、その
検出が困難になる。本実施例によれば、常に、周波数変
調波のゼロクロスの位置にクロック同期マークが配置さ
れるので、その検出（周波数変調波との識別）が容易と
なる。

【００３５】記録回路２４は、合成回路２２より供給さ
れた信号に対応して光ヘッド２５を制御し、原盤２６に
プリグルーブ（クロック同期マークを含む）を形成する
ためのレーザ光を発生させる。スピンドルモータ２７
は、原盤２６を一定の角速度（ＣＡＶ）で回転させるよ
うになされている。

【００３６】すなわち、ウォブリング信号発生回路２１
が発生した周波数変調信号が、合成回路２２においてマ
ーク信号発生回路２３より出力されたクロック同期マー
ク信号と合成され、記録回路２４に入力される。記録回
路２４は、合成回路２２より入力された信号に対応して
光ヘッド２５を制御し、レーザ光を発生させる。光ヘッ
ド２５より発生したレーザ光が、スピンドルモータ２７
で一定の角速度で回転されている原盤２６に照射され
る。

【００３７】原盤２６を現像し、この原盤２６からスタ
ンパを作成し、スタンパから多数のレプリカとしてのデ
ィスク１を形成する。これにより、上述したクロック同
期マークを有するプリグルーブ２が形成されたディスク
１が得られることになる。

【００３８】図１０は、このようにして得られたディス
ク１に対して、データを記録または再生する光ディスク
記録再生装置の構成例を表している。スピンドルモータ
３１は、ディスク１を所定の角速度で回転するようにな
されている。光ヘッド３２は、ディスク１に対してレー
ザ光を照射し、ディスク１に対してデータを記録すると
ともに、その反射光からデータを再生するようになされ
ている。記録再生回路３３は、図示せぬ装置から入力さ
れる記録データをメモリ３４に一旦記憶させ、メモリ３
４に記録単位としての１クラスタ分のデータ（または１
セクタ分のデータでもよい）が記憶されたとき、この１
クラスタ分のデータを読み出し、所定の方式で変調する
などして、光ヘッド３２に出力するようになされてい
る。また、記録再生回路３３は、光ヘッド３２より入力
されたデータを適宜復調し、図示せぬ装置に出力するよ
うになされている。

【００３９】アドレス発生読取回路３５は、制御回路３
８からの制御に対応してトラック（プリグルーブ２）内
に記録するデータアドレス（セクタアドレス）（図１３
を参照して後述する）を発生し、記録再生回路３３に出
力している。記録再生回路３３は、このアドレスを図示
せぬ装置から供給される記録データに付加して、光ヘッ
ド３２に出力している。また、記録再生回路３３は、光
ヘッド３２がディスク１のトラックから再生する再生デ
ータ中にアドレスデータが含まれるとき、これを分離
し、アドレス発生読取回路３５に出力している。アドレ
ス発生読取回路３５は、読み取ったアドレスを制御回路
３８に出力する。

【００４０】ウォブル／マーク再生回路４８は、光ヘッ
ド３２が再生出力するＲＦ信号からマーク検出回路３６
へ供給する信号と、フレームアドレス検出回路３７へ供
給する信号とを再生し、それぞれの回路に出力するよう
になされている。

【００４１】マーク検出回路３６は、ウォブル／マーク
再生回路４８が再生出力するＲＦ信号からクロック同期
マークに対応する成分を検出している。フレームアドレ
ス検出回路３７は、ウォブル／マーク再生回路４８が出
力するＲＦ信号からウォブリング信号に含まれるアドレ
ス情報（図２のトラック番号やフレーム番号）を読み取
り、クラスタカウンタ４６と制御回路３８に供給するよ
うになされている。

【００４２】マーク周期検出回路４０は、マーク検出回
路３６がクロック同期マークを検出したとき出力する検
出パルスの周期性を判定する。すなわち、クロック同期
マークは一定の周期で発生するため、マーク検出回路３
６より入力される検出パルスが、この一定の周期で発生
した検出パルスであるか否かを判定し、一定の周期で発
生した検出パルスであれば、その検出パルスに同期した
パルスを発生し、後段のＰＬＬ回路４１の位相比較器４
２に出力する。また、マーク周期検出回路４０は、一定
の周期で検出パルスが入力されてこない場合において
は、後段のＰＬＬ回路４１が誤った位相にロックしない
ように、所定のタイミングで疑似パルスを発生する。

【００４３】ＰＬＬ回路４１は、位相比較器４２の他、
ローパスフィルタ（ＬＰＦ）４３、電圧制御発振器（Ｖ
ＣＯ）４４、および分周器４５を有している。位相比較
器４２は、マーク周期検出回路４０からの入力と、分周
器４５からの入力との位相を比較し、その位相誤差を出
力する。ローパスフィルタ４３は、位相比較器４２の出
力する位相誤差信号を平滑し、ＶＣＯ４４に出力する。
ＶＣＯ４４は、ローパスフィルタ４３の出力に対応する
位相のクロックを発生し、分周器４５に出力する。分周
器４５は、ＶＣＯ４４より入力されるクロックを所定の
値（制御回路３８で指定する値）で分周し、分周した結
果を位相比較器４２に出力している。

【００４４】ＶＣＯ４４の出力するクロックは、各回路
に供給されるとともに、クラスタカウンタ４６にも供給
される。クラスタカウンタ４６は、フレームアドレス検
出回路３７より供給されるフレームアドレスを基準とし
て、ＶＣＯ４４の出力するクロックの数を計数し、その
計数値が予め設定された所定の値（１クラスタの長さに
対応する値）に達したとき、クラスタスタートパルスを
発生し、制御回路３８に出力している。

【００４５】スレッドモータ３９は、制御回路３８に制
御され、光ヘッド３２をディスク１の所定のトラック位
置に移送するようになされている。また、制御回路３８
は、スピンドルモータ３１を制御し、ディスク１を所定
の角速度（ＣＡＶ）で回転させるようになされている。

【００４６】ＲＯＭ４７には、アドレスフレーム中のト
ラック番号（図２）と、ディスク１のデータ記録領域を
区分したゾーンとの対応関係を規定するテーブルが記憶
されている。

【００４７】すなわち、制御回路３８は、ディスク１を
図１１に示すように、複数のゾーン（この実施例の場
合、第０ゾーン乃至第ｍ＋１ゾーンのｍ＋２個のゾー
ン）に区分してデータを記録または再生する。いま、第
０ゾーンの１トラック当たりのデータフレーム（このデ
ータフレームは、図２を参照して説明したアドレスフレ
ームとは異なり、データのブロックの単位である）の数
をｎ個とするとき、次の第１ゾーンにおいては、１トラ
ック当たりのデータフレーム数はｎ＋８とされる。以
下、同様に、より外周側のゾーンは、隣接する内周側の
ゾーンに較べて８個づつデータフレーム数が増加し、最
外周の第ｍ＋１ゾーンにおいては、ｎ＋８×（ｍ＋１）
個のデータフレーム数となる。

【００４８】第０ゾーンの最内周線密度と同じ線密度
で、ｎ＋８フレームの容量が得られる半径位置から第１
ゾーンに切り替えられる。以下同様に、第ｍゾーンで
は、第０ゾーンの最内周線密度と同じ線密度で、ｎ＋８
×ｍフレームの容量が得られる半径位置から第ｍゾーン
とされる。

【００４９】例えば、ディスク１の半径が、２４mm乃至
５８mmの範囲を記録再生エリアとし、トラックピッチを
０．８７μｍ、線密度を０．３８μｍ／ｂｉｔとする
と、記録再生エリアは、９３個のゾーンに区分される。
ディスク半径が２４mmの第０ゾーンにおいては、１トラ
ック（１回転）当たり５２０フレームとなり、ゾーンが
１づつインクリメントするにつれて、１トラック当たり
８フレームが増加される。

【００５０】後述するように、この実施例の場合、１セ
クタは２４フレーム（データフレーム）により構成され
るので、ゾーン毎にインクリメントされるフレームの数
（＝８）は、この１セクタを構成するフレームの数（＝
２４）より小さい値に設定されていることになる。これ
により、より細かい単位で多くのゾーンを形成すること
が可能となり、ディスク１の容量を大きくすることがで
きる。この方式をゾーンＣＬＤ（Constant Linear Denc
ity）と称する。

【００５１】なお、この実施例においては、各ゾーンの
トラック数を、記録再生単位を構成するデータフレーム
数（４２０フレーム）の１倍としたが、整数倍とするこ
とができる。これにより、余剰なデータフレームが発生
することがなくなり、各ゾーンに整数個の記録再生単位
（ブロック）が配置されることになり、ゾーニング効率
を向上させることができる。その結果、ゾーンＣＡＶよ
り大きく、ゾーンＣＬＶよりは小さいが、ゾーンＣＬＶ
に近い容量を得ることができる。

【００５２】また、このように、ＣＬＶに近いゾーニン
グを行うことにより、ゾーンと次のゾーンにおけるクロ
ック周波数の変化が小さくなり、ＣＬＶ専用の再生装置
により再生した場合においても、クロック周波数が変化
するゾーン間においてもクロックの抽出が可能となり、
ゾーン間を連続して再生することができる。

【００５３】次に、図１０の実施例の動作について説明
する。ここでは、データ記録モード時の動作について説
明する。光ヘッド３２は光ディスク１にレーザ光を照射
し、その反射光から得られるＲＦ信号を出力する。ウォ
ブル／マーク再生回路４８は、このＲＦ信号から、フレ
ームアドレス検出用の成分を抽出し、フレームアドレス
検出回路３７に出力する。フレームアドレス検出回路３
７は、この成分からウォブリング情報（アドレス情報）
を読み取り、その読み取り結果を制御回路３８に出力す
るとともに、クラスタカウンタ４６にも供給する。

【００５４】また、ウォブル／マーク再生回路４８はＲ
Ｆ信号から、マーク検出用の成分を抽出し、マーク検出
回路３６に出力する。マーク検出回路３６は、この成分
から、クロック同期マーク（図９のファインクロックマ
ーク）を検出し、マーク周期検出回路４０に供給する。

【００５５】マーク周期検出回路４０は、クロック同期
マークの周期性を判定し、それに対応した所定のパルス
を発生し、ＰＬＬ回路４１に出力する。ＰＬＬ回路４１
はこのパルスに同期したクロック（記録クロック）を生
成し、クラスタカウンタ４６に供給する。

【００５６】制御回路３８は、フレームアドレス検出回
路３７より供給されるフレームアドレス（フレーム番
号）から、１トラック（１回転）における基準のクロッ
ク同期マークの位置を検出することができる。例えばフ
レーム番号０のフレーム（アドレスフレーム）の最初に
検出されるクロック同期マークを基準として、記録クロ
ックのカウント値より、トラック上の任意の位置（１回
転中の任意の位置）にアクセスすることが可能となる。

【００５７】以上のようにして、トラック上の任意の位
置にアクセスした場合、さらにそのアクセス点が、どの
ゾーンに属するか否かを判定し、そのゾーンに対応する
周波数のクロックをＶＣＯ４４に発生させる必要があ
る。そこで、制御回路３８は、図１２のフローチャート
に示すようなクロック切り替え処理をさらに実行する。

【００５８】すなわち、最初にステップＳ１において、
制御回路３８は、フレームアドレス検出回路３７が出力
したアクセス点のフレームアドレスの中からトラック番
号を読み取る。そして、ステップＳ２において、ステッ
プＳ１で読み取ったトラック番号に対応するゾーンを、
ＲＯＭ４７に記憶されているテーブルから読み取る。上
述したように、ＲＯＭ４７のテーブルには、各番号のト
ラックが、例えば第０ゾーン乃至第９２ゾーンのいずれ
のゾーンに属するかが、予め記憶されている。

【００５９】そこで、ステップＳ３において、いま読み
取ったトラック番号が、それまでアクセスしていたゾー
ンと異なる新しいゾーンであるか否かを判定する。新し
いゾーンであると判定された場合においては、ステップ
Ｓ４に進み、制御回路３８は、分周器４５を制御し、そ
の新しいゾーンに対応する分周比を設定させる。これに
より、各ゾーン毎に異なる周波数の記録クロックがＶＣ
Ｏ４４より出力されることになる。

【００６０】なお、ステップＳ３において、現在のゾー
ンが新しいゾーンではないと判定された場合において
は、ステップＳ４の処理はスキップされる。すなわち、
分周器４５の分周比は変更されず、そのままとされる。

【００６１】次に、記録データのフォーマットについて
説明する。この実施例においては、上述したように、１
クラスタ（３２ｋバイト）を単位として、データが記録
されるが、このクラスタは次のようにして構成される。

【００６２】すなわち、２ｋバイト（２０４８バイト）
のデータが、１セクタ分のデータとして抽出され、これ
に図１３に示すように、１６バイトのオーバーヘッドが
付加される。このオーバーヘッドには、セクタアドレス
（図１０のアドレス発生読取回路３５で発生され、ある
いは読み取られるアドレス）と、エラー検出のためのエ
ラー検出符号などが含まれている。

【００６３】この、合計２０６４（＝２０４８＋１６）
バイトのデータが、図１４に示すように、１２×１７２
（＝２０６４）バイトのデータとされる。そして、この
１セクタ分のデータが１６個集められ、１９２（＝１２
×１６）×１７２バイトのデータとされる。この１９２
×１７２バイトのデータに対して、１０バイトの内符号
（ＰＩ）と１６バイトの外符号（ＰＯ）が、横方向およ
び縦方向の各バイトに対して、パリティとして付加され
る。

【００６４】さらに、このようにして２０８（＝１９２
＋１６）×１８２（＝１７２＋１０）バイトにブロック
化されたデータのうち、１６×１８２バイトの外符号
（ＰＯ）は、１６個の１×１８２バイトのデータに区分
され、図１５に示すように、１２×１８２バイトの番号
０乃至番号１５の１６個のセクタデータの下に１個ずつ
付加されて、インタリーブされる。そして、１３（＝１
２＋１）×１８２バイトのデータが１セクタのデータと
される。

【００６５】さらに、図１５に示す２０８×１８２バイ
トのデータは、図１６に示すように、縦方向に２分割さ
れ、１フレームが９１バイトのデータとされ、２０８×
２フレームのデータとされる。そして、この２０８×２
フレームのデータの先頭に、２×２フレームのリンクデ
ータ（リンクエリアのデータ）が付加される（より正確
には、図１７を参照して後述するように、４フレーム分
のデータの一部がクラスタの先頭に記録され、残りはク
ラスタの最後に記録される）。９１バイトのフレームデ
ータの先頭には、さらに２バイトのフレーム同期信号
（ＦＳ）が付加される。その結果、図１６に示すよう
に、１フレームのデータは合計９３バイトのデータとな
り、合計２１０（＝２０８＋２）×（９３×２）バイト
（４２０フレーム）のブロックのデータとなる。これ
が、１クラスタ（記録の単位としてのブロック）分のデ
ータとなる。そのオーバヘッド部分を除いた実データ部
の大きさは３２ｋバイト（＝２０４８×１６／１０２４
ｋバイト）となる。

【００６６】すなわち、この実施例の場合、１クラスタ
が１６セクタにより構成され、１セクタが２４フレーム
により構成される。

【００６７】このようなデータが、ディスク１にクラス
タ単位で記録されるので、クラスタとクラスタの間に
は、図１７に示すように、リンクエリアが配置される。

【００６８】図１７に示すように、リンクエリアは、４
つのフレーム（データフレーム）により構成され、デー
タエリア（クラスタ中）の場合と同様に、１フレームの
データは９３バイトとされる。各フレームの先頭には、
２バイトのフレーム同期信号（ＦＳ）（Frame Sync）が
配置されている。

【００６９】リンクエリアは、３２ｋバイトのデータブ
ロック（クラスタ）の前に、８６バイトと３フレームの
データを付加して記録する。８６バイトのデータのう
ち、先頭の２０バイトはプリバッファ（Prebuffer）と
ＡＬＰＣ（Automatic Laser Power Control）とされ
る。プリバッファは、ジッタによるクラスタのスタート
位置のずれを吸収するバッファであり、ＡＬＰＣは、レ
ーザ光の記録時または再生時の出力を所定の値に設定す
るためのデータが記録される記録パワー設定用エリアで
ある。

【００７０】次の６６バイトには、Ｓｌｉｃｅ／ＰＬＬ
が配置される。Ｓｌｉｃｅは、再生データを２値化する
ための時定数を設定するためのデータであり、ＰＬＬ
は、クロックを再生するためのデータである。

【００７１】続く２つのフレームには、Ｓｌｉｃｅ／Ｐ
ＬＬが、それぞれ配置される。最後の１フレームには、
先頭の８３バイトに、Ｓｌｉｃｅ／ＰＬＬが配置され、
次の４バイトに同期信号（Ｓｙｎｃ）が配置され、最後
の４バイトは、将来の利用のために留保（Ｒｅｓｅｒｖ
ｅ）とされる。

【００７２】また、３２ｋバイト（クラスタ）のデータ
ブロックの後には、２バイトのフレーム同期信号、１バ
イトのポストアンブル（Postamble）および８バイトの
ポストバッファ（Postbuffer）が形成される。ポストア
ンブルは、最後のデータのマーク長を調節し、信号極性
を戻すためのデータが記録される。ポストバッファは、
偏心などによるジッタを吸収するためのバッファエリア
である。ジッタが全く存在しない理想的な状態の場合、
８バイトのポストバッファのうち４バイトがオーバーラ
ップして、次のクラスタのプリバッファおよびＡＬＰＣ
が記録される。

【００７３】このリンクエリアをＲＯＭディスクにも適
用し、ＲＯＭディスクとＲＡＭディスクを共通のフォー
マットにすることも可能である。その場合、ＲＯＭディ
スクでは、リンクエリアのポストバッファ、プリバッフ
ァ、およびＡＬＰＣに情報を記録することが可能であ
る。例えば、アドレスを入れ、アドレスの情報確率を上
げるようにすることも可能である。

【００７４】次に、ウォブル／マーク再生回路４８のよ
り詳細な構成と動作について説明する。ウォブル／マー
ク再生回路４８は、例えば図１８に示すように構成され
る。光ヘッド３２が有する受光素子６１は、トラックの
主に右側の成分と主に左側の成分を検出できるように、
トラックと並行な方向に、受光素子６１Ａと６１Ｂに、
２分割されている。受光素子６１Ａの出力は、Ａ／Ｄ変
換器６２に入力され、アナログ信号からデジタル信号に
変換された後、加算器６４と減算器６５に出力されるよ
うになされている。また、同様に、他方の受光素子６１
Ｂの出力も、Ａ／Ｄ変換器６３でアナログ信号からデジ
タル信号に変換された後、加算器６４と減算器６５に出
力されるようになされている。加算器６４は、Ａ／Ｄ変
換器６２とＡ／Ｄ変換器６３より供給された信号を加算
し、割算器６６に出力している。減算器６５は、Ａ／Ｄ
変換器６２より出力された信号からＡ／Ｄ変換器６３よ
り出力された信号を減算し、割算器６６に出力してい
る。

【００７５】割算器６６は、減算器６５より供給された
信号を加算器６４より供給された信号で割算するように
なされている。バンドパスフィルタ６７は、割算器６６
より供給された信号のうち、図９を参照して説明したフ
ァインクロックマーク（クロック同期マーク）に対応し
た周波数成分を抽出し、マーク検出回路３６へ出力する
ようになされている。また、バンドパスフィルタ６８
は、割算器６６の出力信号からウォブル信号成分を含む
周波数帯域（バンドパスフィルタ６７で抽出する周波数
帯域より低い周波数帯域）の成分を抽出し、フレームア
ドレス検出回路３７へ出力するようになされている。

【００７６】次に、図１９のタイミングチャートを参照
して、その動作について説明する。いま、図１９（Ａ）
に示すように、プリグルーブ２上のクロック同期マーク
（ファインクロックマーク）の近傍に、記録データに対
応するマーク（ピット）を形成するものとする。光ヘッ
ド３２がディスク１に対して出射するレーザ光の強度
は、このマークの位置において、マークを形成しない位
置における場合より大きな値に制御される。これによ
り、プリグルーブ２上にはマークが形成される。

【００７７】このとき、ディスク１からの反射光を受光
している受光素子６１Ａと６１Ｂは、それぞれ図１９
（Ｂ）と（Ｃ）に示す信号を出力する。すなわち、受光
素子６１Ａの出力は、基本的にファインクロックマーク
に対応して、そのレベルが正弦波状に滑らかに変化する
が、マーク（ピット）が形成されている位置において
は、その出力レベルが低下する。

【００７８】一方、受光素子６１Ｂの出力のうちファイ
ンクロックマーク成分は、図１９（Ｃ）に示すように、
図１９（Ｂ）に示す受光素子６１Ａの出力とほぼ逆相の
状態の正弦波状の信号となる。しかしながら、マーク
（ピット）に対応する成分は、受光素子６１Ａにおける
場合と同様に、マークに対応して、その出力レベルが低
下する。すなわちクロック同期マーク成分（ウォブルア
ドレス成分も同様）は、受光素子６１Ａと受光素子６１
Ｂにおいて逆相の状態となるが、マーク（ピット）成分
は同相の状態となる。

【００７９】加算器６４で、受光素子６１Ａの出力と受
光素子６１Ｂの出力を、それぞれＡ／Ｄ変換器６２とＡ
／Ｄ変換器６３でＡ／Ｄ変換した後、加算すると、図１
９（Ｄ）に示すように、逆相成分であるクロック同期マ
ーク情報とウォブルアドレス情報が相殺され、マーク
（ピット）成分が抽出される。

【００８０】これに対して減算器６５が出力する受光素
子６１の出力から受光素子６１Ｂの出力を減算した結果
は、図１９（Ｅ）に示すように、基本的には同相成分で
あるマーク（ピット）成分が除去され、逆相成分である
クロック同期マーク成分とアドレス情報成分が抽出され
る。

【００８１】しかしながら、上述したように、マーク
（ピット）形成位置においては、レーザ光の強度が再生
モード時における場合より大きなレベルに設定されるた
め、マークを形成しない位置における再生レベルと、マ
ークを形成した位置における再生レベルとが不連続とな
り、結果的に、図１９（Ｅ）に示すように、減算器６５
の出力には、マーク成分（同相成分）が十分に抑圧され
ないで残ることになる。

【００８２】そこで、割算器６６において、減算器６５
の出力（図１９（Ｅ））を加算器６４の出力（図１９
（Ｄ））で割算することで、図１９（Ｆ）に示すよう
に、マーク成分に対応する変化を十分抑圧した同期マー
ク成分（アドレス成分）を抽出することができる。すな
わち、加算器６４の出力は、記録データに対応するレー
ザ光の強度変化成分を含んでいるため、加算器６４の出
力で減算器６５の出力を割算することで、減算器６５の
出力が正規化され、マーク（ピット）成分が抑圧され
る。

【００８３】このようにして割算器６６が出力する信号
は、マーク成分が十分抑圧された信号となる。そして、
この信号には、同期マーク成分とウォブルアドレス成分
が含まれていることになる。

【００８４】そこで、バンドパスフィルタ６７により同
期マーク成分に対応する比較的高い周波数帯域の成分を
抽出する。その結果、バンドパスフィルタ６７の出力信
号には、より低い周波数帯域のウォブルアドレス信号が
実質的に含まれない信号となるため、マーク検出回路３
６は、バンドパスフィルタ６７の出力からファインクロ
ックマークを正確に検出することができる。

【００８５】一方、バンドパスフィルタ６８は、割算器
６６の出力から比較的低い周波数帯域のウォブルアドレ
ス成分の周波数帯域を抽出する。これにより、バンドパ
スフィルタ６８の出力には、実質的にファインクロック
マーク成分が含まれないこととなり、フレームアドレス
検出回路３７は、ウォブルアドレス成分を正確に検出す
ることが可能となる。

【００８６】一方、再生モード時においても、基本的に
上述した場合と同様の動作が行われるが、再生モード時
においては、レーザビームの強度は一定とされるため、
記録モード時における場合より、さらに正確にファイン
クロックマークとウォブルアドレスを再生することがで
きる。

【００８７】図２０は、ウォブル／マーク再生回路４８
の他の実施例を表している。この実施例においては、Ａ
／Ｄ変換器６２の出力が割算器６６Ａに供給され、Ａ／
Ｄ変換器６３の出力が割算器６６Ｂに供給されている。
そして、加算器６４の出力が、割算器６６Ａと６６Ｂに
供給されている。減算器６５は、割算器６６Ａの出力か
ら割算器６６Ｂの出力を減算して、バンドパスフィルタ
６７と６８に出力するようになされている。その他の構
成は、図１８における場合と同様である。

【００８８】すなわち、図１８の実施例においては、減
算器６５の出力を割算器６６において、加算器６４の出
力で割算することにより、正規化を行うようにしている
が、図２０の実施例においては、Ａ／Ｄ変換器６２の出
力自体を、割算器６６Ａで加算器６４の出力で割算する
ことにより正規化している。また、同様に、Ａ／Ｄ変換
器６３の出力自体を割算器６６Ｂにおいて、加算器６４
の出力で割算することにより正規化している。

【００８９】このように、先に正規化された割算器６６
Ａの出力と割算器６６Ｂの出力を減算器６５に供給し、
割算器６６Ａの出力から割算器６６Ｂの出力を減算して
いる。このようにしても、図１８における場合と同様の
信号を得ることができる。

【００９０】図２１は、ウォブル／マーク再生回路４８
のさらに他の実施例を表している。この実施例は、図２
０の実施例をアナログ的に構成した場合の例を表してい
る。すなわち、図２１の実施例においては、受光素子６
１Ａの出力と受光素子６１Ｂの出力が、アナログ信号の
まま加算器（加算増幅器）７４において加算された後、
割算器７６Ａと７６Ｂに供給される。割算器７６Ａは、
受光素子６１Ａの出力を加算器７４の出力でアナログ的
に割算し、得られた結果を減算器（差動増幅器）７５の
非反転入力端子に供給する。また、割算器７６Ｂは、受
光素子６１Ｂの出力を加算器７４の出力でアナログ的に
割算した後、減算器７５の反転入力端子に供給する。

【００９１】減算器７５は、割算器７６Ａの出力から、
割算器７６Ｂの出力をアナログ的に減算した後、バンド
パスフィルタ７７とバンドパスフィルタ７８に供給す
る。バンドパスフィルタ７７とバンドパスフィルタ７８
は、減算器７５より入力された信号から、アナログ的に
所定の周波数帯域の成分を抽出し、それぞれマーク検出
回路３６またはフレームアドレス検出回路３７に供給す
る。

【００９２】このように、図２１の実施例は、図２０の
実施例においてデジタル的に行われている処理をアナロ
グ的に行っている。

【００９３】図２２は、ウォブル／マーク再生回路４８
のさらに他の実施例を表している。この実施例において
は、受光素子６１Ａの出力がゲインコントロール回路８
１とエンベロープ検出回路８２に供給されている。エン
ベロープ検出回路８２は、入力された信号のエンベロー
プを検出し、ゲインコントロール回路８１に出力してい
る。同様に、受光素子６１Ｂの出力がゲインコントロー
ル回路８３とエンベロープ検出回路８４に供給されてい
る。エンベロープ検出回路８４は、入力された信号のエ
ンベロープを検出し、ゲインコントロール回路８３に出
力している。

【００９４】減算器７５はゲインコントロール回路８１
の出力とゲインコントロール回路８３の出力を減算し、
バンドパスフィルタ７７と７８に出力している。

【００９５】次に、図２３のタイミングチャートを参照
して、その動作について説明する。エンベロープ検出回
路８２は、受光素子６１Ａの出力（図２３（Ａ））のエ
ンベロープを検出する。このエンベロープ検出回路８２
で検出するエンベロープの周波数は、図２３（Ａ）にお
いて破線で示すような、ディスク１の回転により規定さ
れる周波数より若干高い程度の、比較的低い周波数であ
る。受光素子６１Ａの出力する信号のエンベロープは、
図２３（Ａ）において実線で示すように、ウォブリング
アドレス信号とファインクロックマーク信号に対応して
変化するが、エンベロープ検出回路８２は、このような
信号に対応する高い周波数のエンベロープは検出しな
い。

【００９６】従って、エンベロープ検出回路８２の検出
結果をゲインコントロール回路８１に供給して、ゲイン
コントロール回路８１において、受光素子６１Ａの出力
信号のレベルを、エンベロープ検出回路８２からの検出
信号に対応して制御すると、図２３（Ｃ）に示すような
信号が得られる。この信号においては、ディスク１の反
射ムラに起因するレベルの変化は抑圧されているが、ウ
ォブリングアドレス信号成分とファインクロックマーク
成分は残されている。

【００９７】同様に、エンベロープ検出回路８４は、受
光素子６１Ｂの出力（図２３（Ｂ））のエンベロープを
検出する。このエンベロープ検出回路８４で検出するエ
ンベロープの周波数は、図２３（Ｂ）において破線で示
すような、ディスク１の回転により規定される周波数よ
り若干高い程度の、比較的低い周波数である。受光素子
６１Ｂの出力する信号のエンベロープは、図２３（Ｂ）
において実線で示すように、ウォブリングアドレス信号
とファインクロックマーク信号に対応して変化するが、
エンベロープ検出回路８４は、このような信号に対応す
る高い周波数のエンベロープは検出しない。

【００９８】従って、エンベロープ検出回路８４の検出
結果をゲインコントロール回路８３に供給して、ゲイン
コントロール回路８３において、受光素子６１Ｂの出力
信号のレベルを、エンベロープ検出回路８４からの検出
信号に対応して制御すると、図２３（Ｄ）に示すような
信号が得られる。この信号においては、ディスク１の反
射ムラに起因するレベルの変化は抑圧されているが、ウ
ォブリングアドレス信号成分とファインクロックマーク
成分は残されている。

【００９９】すなわち、この実施例においては、エンベ
ロープ検出回路８２と８４で、受光素子６１Ａと６１Ｂ
の出力の大きさを検出し、ゲインコントロール回路８１
と８３でその正規化を行っていることになる。

【０１００】従って、減算器７５において、ゲインコン
トロール回路８１の出力からゲインコントロール回路８
３の出力を減算すると、図２３（Ｅ）に示すように、デ
ィスク１の反射ムラ成分が除去され、ウォブリングアド
レス信号成分とファインクロックマーク信号成分を含む
信号が得られるので、バンドパスフィルタ７７と７８
で、それぞれの信号成分を抽出することができる。

【０１０１】なお、本発明は、光ディスク以外のディス
クにデータを記録または再生する場合にも適用すること
が可能である。

【０１０２】

【発明の効果】以上の如く、請求項１に記載の記録再生
装置および請求項７に記載の記録再生方法によれば、ト
ラックの主に左側の成分と右側の成分の差を、その大き
さに対応して正規化して、アドレス情報または同期情報
を検出するようにしたので、再生モード時はもとより、
記録モード時においても、アドレス情報または同期情報
を正確に再生することが可能となる。

【図面の簡単な説明】

【図１】ディスクがウォブリングされた状態を説明する
図である。

【図２】ウォブリングアドレスフレームの構成例を示す
図である。

【図３】ウォブリング信号発生回路の構成例を示す図で
ある。

【図４】図３のバイフェーズ変調回路１３が出力するバ
イフェーズ信号の例を示す図である。

【図５】図３のバイフェーズ変調回路１３が出力するバ
イフェーズ信号の他の例を示す図である。

【図６】図３のＦＭ変調回路１５が行う周波数変調を説
明する図である。

【図７】図３のＦＭ変調回路１５の出力する周波数変調
波を示す図である。

【図８】プリグルーブを有するディスク１を製造するた
めの記録装置の構成例を示す図である。

【図９】図８の合成回路２２の動作を説明する図であ
る。

【図１０】本発明の記録再生装置を応用した光ディスク
記録再生装置の構成例を示すブロック図である。

【図１１】ディスクにおけるゾーンを説明する図であ
る。

【図１２】図１０の実施例におけるクロック切り替え処
理を説明するフローチャートである。

【図１３】１セクタ分のデータのフォーマットを説明す
る図である。

【図１４】３２ｋバイトのデータの構成を説明する図で
ある。

【図１５】図１４の外符号をインタリーブした状態を説
明する図である。

【図１６】３２ｋバイトのブロックのデータの構成を説
明する図である。

【図１７】リンクエリアの構成例を示す図である。

【図１８】図１０のウォブル／マーク再生回路４８の構
成例を示すブロック図である。

【図１９】図１８の実施例の動作を説明するタイミング
チャートである。

【図２０】図１０のウォブル／マーク再生回路４８の他
の実施例の構成を示すブロック図である。

【図２１】図１０のウォブル／マーク再生回路４８のさ
らに他の実施例の構成を示すブロック図である。

【図２２】図１０のウォブル／マーク再生回路４８の他
の実施例の構成を示すブロック図である。

【図２３】図２２の実施例の動作を説明するタイミング
チャートである。

【符号の説明】

１ 光ディスク， ２ プリグルーブ， １１ 発生回
路， １２，１４ 割算器， １３ バイフェーズ変調
回路， １５ ＦＭ変調回路， ２１ ウォブリング信
号発生回路， ２２ 合成回路， ２３ マーク信号発
生回路， ２４記録回路， ２５ 光ヘッド， ２６
原盤， ２７ スピンドルモータ，３１ スピンドルモ
ータ， ３２ 光ヘッド， ３３ 記録再生回路， ３
４メモリ， ３５ アドレス発生読取回路， ３６ マ
ーク検出回路， ３７ フレームアドレス検出回路，
３８ 制御回路， ３９ スレッドモータ， ４０マー
ク周期検出回路， ４１ ＰＬＬ回路， ４２ 位相比
較器， ４３ ＬＰＦ， ４４ ＶＣＯ， ４５ 分周
器， ４６ クラスタカウンタ， ４７ＲＯＭ， ４８
ウォブル／マーク再生回路， ６１Ａ，６１Ｂ 受光
素子，６４ 加算器， ６５ 減算器， ６６ 割算
器， ６７，６８ バンドパスフィルタ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 データを記録するトラックが、プリグル
   ーブとして予め形成されているとともに、前記プリグル
   ーブが、アドレス情報と同期情報に対応して変調されて
   いる記録媒体に対して、データを記録しつつ、前記アド
   レス情報または同期情報を再生する記録媒体記録再生装
   置において、 前記トラックの主に左側の成分と主に右側の成分をそれ
   ぞれ検出する第１の検出手段と、 前記左側の成分と右側の成分の差を演算する第１の演算
   手段と、 前記検出手段により検出された成分の大きさを演算する
   第２の演算手段と、 前記左側の成分と右側の成分の差を正規化する演算を行
   う第３の演算手段と、 前記第３の演算手段により正規化された後の前記左側の
   成分と右側の成分の差を利用して、前記アドレス情報ま
   たは同期情報を検出する第２の検出手段とを備えること
   を特徴とする記録再生装置。
2. 【請求項２】 前記第２の演算手段は、前記検出手段に
   より検出された左側の成分と右側の成分を加算して前記
   成分の大きさを演算し、 前記第３の演算手段は、前記第１の演算手段の出力を前
   記第２の演算手段の出力で割り算することにより正規化
   を行うことを特徴とする請求項１に記載の記録再生装
   置。
3. 【請求項３】 前記第２の演算手段は、前記検出手段に
   より検出された左側の成分と右側の成分を加算して前記
   成分の大きさを演算し、 前記第３の演算手段は、前記第１の検出手段の出力する
   前記左側の成分と右側の成分を前記第２の演算手段の出
   力で割り算することにより正規化を行い、 前記第１の演算手段は、前記第３の演算手段により正規
   化された後の前記左側の成分と右側の成分の差を演算す
   ることを特徴とする請求項１に記載の記録再生装置。
4. 【請求項４】 前記第２の演算手段は、前記検出手段に
   より検出された左側の成分と右側の成分のエンベロープ
   から前記成分の大きさを演算し、 前記第３の演算手段は、前記第１の検出手段の出力する
   前記左側の成分と右側の成分の大きさを、前記第２の演
   算手段の出力で制御することにより正規化を行い、 前記第１の演算手段は、前記第３の演算手段により正規
   化された後の前記左側の成分と右側の成分の差を演算す
   ることを特徴とする請求項１に記載の記録再生装置。
5. 【請求項５】 前記第３の演算手段の出力のうち、第１
   の周波数帯域の成分を抽出して、前記第２の検出手段に
   出力する第１の抽出手段と、 前記第３の演算手段の出力のうち、前記第１の周波数帯
   域より高い第２の周波数帯域の成分を抽出して、前記第
   ２の検出手段に出力する第２の抽出手段とをさらに備え
   ることを特徴とする請求項１に記載の記録再生装置。
6. 【請求項６】 前記第１の検出手段の出力をデジタル信
   号に変換して前記第１および第２の演算手段に供給する
   変換手段を さらに備えることを特徴とする請求項１に記載の記録再
   生装置。
7. 【請求項７】 データを記録するトラックが、プリグル
   ーブとして予め形成されているとともに、前記プリグル
   ーブが、アドレス情報と同期情報に対応して変調されて
   いる記録媒体に対して、データを記録しつつ、前記アド
   レス情報または同期情報を再生する記録再生方法におい
   て、 前記トラックの主に左側の成分と主に右側の成分をそれ
   ぞれ検出する第１のステップと、 前記左側の成分と右側の成分の差を演算する第２のステ
   ップと、 検出された成分の大きさを演算する第３のステップと、 前記左側の成分と右側の成分の差を正規化する演算を行
   う第４のステップと、 正規化された後の前記左側の成分と右側の成分の差を利
   用して、前記アドレス情報または同期情報を検出する第
   ５のステップとを備えることを特徴とする記録再生方
   法。