JP4193800B2 - ディスク - Google Patents

Description

本発明は、ディスクに関し、特に、アドレスの検出を容易にし、また、より高密度にデータを記録または再生することができるようにしたディスクに関する。

ディスクにデータを記録するには、データを所定の位置に記録することができるように、アドレス情報を予め記録しておく必要がある。このアドレス情報は、プリグルーブを、アドレス情報で周波数変調した周波数変調波によりウォブリングすることにより記録される場合がある。

このようなことは、ＭＤ（ミニディスク）（商標）、ＣＤＲ（記録が可能なコンパクトディスク）（ＣＤ）などにおいて行われている。

すなわち、これらのディスクにおいては、データを記録するトラックをプリグルーブとして、予め形成するようにするのであるが、このプリグルーブの側壁をアドレス情報に対応してウォブリングする（蛇行させる）。このようにすると、ウォブリング情報（アドレス情報）からアドレスを読み取ることができ、所望の位置にデータを記録することができる。

ところで、従来、ウォブリング情報（アドレスデータ）と周波数変調波の位相が正確には一致していないため、アドレスデータのビットの境界部の識別が困難であり、アドレスデータを誤検出するおそれがあった。

また、ウォブリング情報は、記録再生情報に対して、非常に低密度であるため、このウォブリング情報を基準として、所定のセクタにデータを記録するようにすると、セクタの記録位置が記録の度にずれる結果となり、前後のセクタと干渉することがある。また、偏心などによるジッタを吸収するためには、セクタとセクタの間に実質的にデータが記録されないバッファエリアを形成しておく必要があるが、このように前後のセクタとの干渉が大きいと、このバッファエリアを大きくしなければならないことになる。その結果、実質的にデータを記録することができない領域が増加し、結果的に、そのディスクの記録容量が低下してしまうことになる。その結果、非常に冗長なシステムとなり、高密度にランダム記録再生を行うことが困難になる課題があった。

そこで、ディスクの容量をできるだけ大きくするために、角速度を一定とするＣＡＶ（Constant Angular Velocity）ディスクとせずに、線速度一定のＣＬＶ（Constant Linear Velocity）ディスクとすることが考えられる。しかしながら、ＣＬＶディスクは、ＣＡＶディスクに較べて迅速なアクセスが困難となる。

そこで、ＣＡＶディスクとＣＬＶディスクの中間のディスクとして、ゾーンＣＡＶディスクが知られている。このゾーンＣＡＶディスクにおいては、ディスクのデータ記録領域が、複数のゾーンに区分される。ディスクは、角速度が一定となるように回転されるが、各ゾーンにおいては、より外周側のゾーンが、より内周側のゾーンより、１トラック（１回転）当りのセクタ数が多くなるようになされている。これにより、ＣＡＶディスクより記録密度を向上させることができるとともに、ＣＬＶディスクにおける場合より、迅速なアクセスが可能となる。

しかしながら、最近、データの高密度化にともなって、データのエラーを訂正する符号量を大きくする傾向にある。その結果、上記したゾーンＣＡＶディスクにおいても、十分な容量の確保が困難になる課題があった。

本発明はこのような状況に鑑みてなされたものであり、クロックの検出を容易にするとともに、より高密度にデータを記録再生するようにすることができるようにするものである。

本発明のディスクは、アドレス情報を表すデータビットは、所定の期間において３．５波長となる第１のキャリアと、前記所定の期間において、前記第１のキャリアより半波長分多い４波長となる第２のキャリアとを有することを特徴とする。

前記第1及び第2のキャリアは、それぞれ正の半波から始まるキャリアと負の半波から始まるキャリアを有するようにさせることができ、直前のデータビットとの境界部において周波数変調波の位相が一致するように、直前の前記データビットが正の半波で終了するとき、負の半波から始まるキャリアが選択され、直前の前記データビットが負の半波で終了するとき、正の半波から始まるキャリアが選択されるようにすることができる。

本発明のディスクにおいては、アドレス情報を表すデータビットが、所定の期間において３．５波長となる第１のキャリアと、前記所定の期間において、前記第１のキャリアより半波長分多い４波長となる第２のキャリアとを有する。

本発明によれば、アドレスデータ（チャンネルビットデータ）と周波数変調波の位相が一致するので、そのビットの境界部の識別が容易となり（周波数変調波の検出が容易となり）、アドレスデータビットの誤検出を防止することが可能となり、結果として、アドレス情報の正確な再生が容易になると共に、周波数変調波のエッジを基準として正確にクロックを生成することが可能となる。

図１は、本発明のディスクを応用した光ディスクの構成例を示している。同図に示したように、ディスク（光ディスク）１には、プリグルーブ２がスパイラル状に内周から外周に向かって予め形成されている。もちろん、このプリグルーブ２は、同心円状に形成することも可能である。

また、このプリグルーブ２は、図１においてその一部を拡大して示したように、その左右の側壁が、アドレス情報に対応してウォブリングされ、周波数変調波に対応して蛇行している。１つのトラックは、複数のウォブリングアドレスフレームを有している。

図２は、ウォブリングアドレスフレームの構成（フォーマット）を示している。同図に示したように、ウォブリングアドレスフレームは４８ビットで構成され、最初の４ビットは、ウォブリングアドレスフレームのスタートを示す同期信号（Sync）とされる。次の４ビットは、複数の記録層のうちいずれの層であるかを表すレイヤー（Layer）とされている。次の２０ビットはトラックアドレス（ト ラック番号）とされる。さらに次の４ビットは、アドレスフレームのフレーム番号を表すようになされている。その後の１４ビットは、誤り訂正符号（CRC）と され、同期信号（Sync）を除いたエラー訂正符号が記録される。最後の２ビット（Reserved）は、将来のために予備として確保されている。

ウォブリングアドレスフレームは、１トラック（１回転）につき例えば、８フレーム分、ディスクの回転角速度が一定のＣＡＶディスク状に記録されている。従って、図２のフレーム番号としては、例えば０乃至７の値が記録される。

図３は、図２に示すフォーマットのアドレスフレームに対応して、プリグルーブ２をウォブリングさせるためのウォブリング信号を発生するウォブリング信号発生回路の構成例を表している。発生回路１１は、１１５．２ｋＨｚの周波数の信号を発生する。発生回路１１が発生する信号は、割算回路１２に供給され、値７．５で割算された後、周波数１５．３６ｋＨｚのバイフェーズクロック信号としてバイフェーズ変調回路１３に供給されている。バイフェーズ変調回路１３にはまた、図２に示すフレームフォーマットのＡＤＩＰ（Ａｄｄｒｅｓｓ Ｉｎ Ｐｒｅ−ｇｒｏｏｖｅ）データが供給されている。

バイフェーズ変調回路１３は、割算器１２より供給されるバイフェーズクロックを、図示せぬ回路から供給されるＡＤＩＰデータ（アドレスデータ）でバイフェーズ変調し、バイフェーズ信号をＦＭ変調回路１５に出力している。ＦＭ変調回路１５にはまた、発生回路１１が発生した１１５．２ｋＨｚの信号を、割算器１４により値２で割算して得られた周波数５７．６ｋＨｚのキャリアが入力されている。ＦＭ変調回路１５は、この割算器１４より入力されるキャリアを、バイフェーズ変調回路１３より入力されるバイフェーズ信号で周波数変調し、その結果得られる周波数変調信号を出力する。ディスク１のプリグルーブ２の左右側壁は、この周波数変調信号に対応して形成（ウォブリング）される。

図４と図５は、バイフェーズ変調回路１３が出力するバイフェーズ信号の例を表している。この実施例においては、先行するビットが０であるとき、図４に示すように、同期パターン（ＳＹＮＣ）として、“１１１０１０００”が用いられ、先行するビットが１であるとき、同期パターンとして、図５に示すように、図４に示す場合と逆相の“０００１０１１１”が用いられる。ＳＹＮＣは変調では現れない規則外のユニークパターンとされる。

アドレスデータ（ＡＤＩＰデータ）のデータビット（Data Bits）のうち、“ ０”は、バイフェーズ変調され、“１１”（前のチャンネルビットが０のとき）または“００”（前のチャンネルビットが１のとき）のチャンネルビット（Channel Bits）に変換される。また、“１”は、“１０”（前のチャンネルビットが０のとき）または“０１”（前のチャンネルビットが１のとき）のチャンネルビットに変換される。２つのパターンのいずれに変換されるかは、前の符号に依存する。すなわち、図４と図５の「Ｗａｖｅ Ｆｏｒｍ」（波形）は、チャンネルビットの１，０のパターンを、１を高レベル、０を低レベルの信号として表したものであるが、この波形が連続するように、２つのパターンのいずれかが選択される。

ＦＭ変調回路１５は、図４または図５に示したようなバイフェーズ信号に対応して、割算器１４より供給されるキャリアを図６に示すように周波数変調する。

すなわち、チャンネルビットデータ（バイフェーズ信号）が０であるとき、ＦＭ変調回路１５は、１データビットの半分の長さに対応する期間に、３．５波のキャリアを出力する。この３．５波のキャリアは、正の半波または負の半波から始まるものとされる。

これに対して、チャンネルビットデータ（バイフェーズ信号）が１であるとき、１データビットの半分の長さに対応する期間に、４波のキャリアが出力される。この４波のキャリアも正の半波から始まるキャリアまたは負の半波から始まるキャリアとされる。

従って、ＦＭ変調回路１５は、データ０に対応してチャンネルデータビット００が入力されると、データビットの長さに対応する期間に、７波（＝３．５＋３．５）の周波数変調波を出力し、チャンネルデータビット１１が入力されると、８波（＝４＋４）の周波数変調波を出力する。また、データ１に対応してチャンネルデータビット１０または０１が入力されると、７．５波（＝４＋３．５＝３．５＋４）の周波数変調波が出力される。

ＦＭ変調回路１５に入力される５７．６ｋＨｚのキャリアは、７．５波に対応しており、ＦＭ変調回路１５は、データに対応して、この７．５波のキャリア、またはこれを±６．６７％（＝０．５／７．５）ずらした７波または８波の周波数変調波を生成する。

上述したように、チャンネルデータ０とチャンネルデータ１に対応する、それぞれ正の半波から始まるキャリアと負の半波から始まるキャリアは、前の信号と連続する方が選択される。

図７は、このようにして、ＦＭ変調回路１５より出力される周波数変調波の例を表している。この例においては、最初のデータビットが０とされており、そのチャンネルデータビットは００とされている。最初のチャンネルデータビット０に対して、始点から正の半波で始まる３．５波のキャリアが選択されている。その結果、そのキャリアの終点は、正の半波で終了する。そこで次のチャンネルデータビット０に対して、負の半波から始まる３．５波が選択され、データビット０に対して、合計７波の周波数変調波とされる。

このデータビット０の次には、データビット１（チャンネルビット１０）が続いている。前のデータビット０に対応するチャンネルデータビット０の３．５波は、負の半波で終了しているため、データビット１に対応する最初のチャンネルデータビット１の４波のキャリアとしては、正の半波から始まるものが選択される。このチャンネルデータビット１の４波は負の半波で終了するので、次のチャンネルデータビット０の４波は、正の半波から始まるものが選択される。

以下同様にして、データビット１（チャンネルデータビット１０），データビット０（チャンネルデータビット１１），データビット０（チャンネルデータビット００）に対応して、７．５波、８波、７波のキャリアが、データビットの境界部（始点と終点）において連続するように形成出力される。

図７に示すように、この実施例においては、チャンネルビットの長さは、７波、７．５波、または８波のキャリアのいずれの場合においても、キャリアの波長の１／２の整数倍の長さとされている。すなわち、チャンネルビットの長さは、７波のキャリア（周波数変調波）の波長の１／２の７倍の長さとされ、かつ、８波のキャリア（周波数変調波）の１／２の８倍の長さとされている。そして、チャンネルビットの長さは、３．５波と４波から構成された、７．５波のキャリアの、３．５波の波長の１／２の７倍（チャンネルビットが０のとき）、または、４波の波長の８倍（チャンネルビットが１のとき）とされる。

さらに、この実施例においては、バイフェーズ変調されたチャンネルビットの境界部（終点または始点）が、周波数変調波のゼロクロス点となるようになされている。これにより、アドレスデータ（チャンネルビットデータ）と周波数変調波の位相が一致し、そのビットの境界部の識別が容易となり、アドレスデータビットの誤検出を防止することができ、その結果、アドレス情報の正確な再生が容易となる。

また、この実施例においては、データビットの境界部（始点と終点）と、周波数変調波のエッジ（ゼロクロス点）が対応するようになされている。これにより、周波数変調波のエッジを基準としてクロックを生成することもできる。ただし、この実施例においては、図９を参照して後述するように、クロック同期マークを基準にしてクロックが生成される。

図８は、プリグルーブを有するディスク１を製造するための記録装置（ディスク形成装置）の構成例を表している。ウォブリング信号発生回路２１は、上述した図３に示す構成を有しており、ＦＭ変調回路１５が出力する周波数変調信号を合成回路２２に供給している。マーク信号発生回路２３は、所定のタイミングにおいてクロック同期マーク信号を発生し、合成回路２２に出力している。合成回路２２は、ウォブリング信号発生回路２１が出力する周波数変調信号と、マーク信号発生回路２３が出力するクロック同期マーク信号とを合成し、記録回路２４に出力している。

合成回路２２は、クロック同期マーク信号が供給されたとき、そのクロック同期マーク（Fine Clock Mark）を、図９に示すように、ウォブリング信号発生回 路２１より供給されるキャリアに合成する。記録再生データの変調を、ＤＶＤ等のＥＦＭ（Eight To Fourteen Modulation：（８−１４）変調）＋とした場合、クロック同期マークの長さは、６乃至１４Ｔ（Ｔはビットセルの長さ）の長さとされる。

すなわち、図９（ａ）乃至（ｄ）に示すように、チャンネルビットデータが００（データ０），１１（データ０），１０（データ１）または０１（データ１）であるとき、それぞれのデータの中心（チャンネルビットの切り替え点）のキャリアのゼロクロス点において、アドレス情報の変調周波数（５７．６ｋＨｚ）より高い周波数のクロック同期マークを合成させる。このクロック同期マークは、各データビット毎、あるいは所定の数のデータビット毎に記録される。

このように、アドレスデータビットの中心（チャンネルデータビットの切り替え点）に対応するウォブリング周波数変調波のゼロクロス点にクロック同期マークを挿入することで、クロック同期マークの振幅変動が少なくなり、その検出が容易となる。

すなわち、ＦＭ変調回路１５において、チャンネルデータビットが０のとき、例えば中心周波数から−５％だけ周波数をずらすように周波数変調し、チャンネルデータビットが１のとき、＋５％だけ中心周波数からずれるように、周波数変調を行うようにした場合、データビットまたはチャンネルデータビットの境界部と周波数変調波のゼロクロス点が一致せず、チャンネルデータビット（またはデータビット）を誤検出し易い。また、クロック同期マークの挿入位置は、必ずしもゼロクロス点とはならず、周波数変調波の所定の振幅値を有する点に重畳される。その結果、クロック同期マークのレベルが、その振幅値の分だけ、増加または減少し、その検出が困難になる。本実施例によれば、常に、周波数変調波のゼロクロスの位置にクロック同期マークが配置されるので、その検出（周波数変調波との識別）が容易となる。

記録回路２４は、合成回路２２より供給された信号に対応して光ヘッド２５を制御し、原盤２６にプリグルーブ（クロック同期マークを含む）を形成するためのレーザ光を発生させる。スピンドルモータ２７は、原盤２６を一定の角速度（ＣＡＶ）で回転させるようになされている。

すなわち、ウォブリング信号発生回路２１が発生した周波数変調信号が、合成回路２２においてマーク信号発生回路２３より出力されたクロック同期マーク信号と合成され、記録回路２４に入力される。記録回路２４は、合成回路２２より入力された信号に対応して光ヘッド２５を制御し、レーザ光を発生させる。光ヘッド２５より発生したレーザ光が、スピンドルモータ２７で一定の角速度で回転されている原盤２６に照射される。

原盤２６を現像し、この原盤２６からスタンパを作成し、スタンパから多数のレプリカとしてのディスク１を形成する。これにより、上述したクロック同期マークを有するプリグルーブ２が形成されたディスク１が得られることになる。

図１０は、このようにして得られたディスク１に対して、データを記録または再生する光ディスク記録再生装置の構成例を表している。スピンドルモータ３１は、ディスク１を一定の角速度で回転するようになされている。光ヘッド３２は、ディスク１に対してレーザ光を照射し、ディスク１に対してデータを記録するとともに、その反射光からデータを再生するようになされている。記録再生回路３３は、図示せぬ装置から入力される記録データをメモリ３４に一旦記録させ、メモリ３４に記録単位としての１クラスタ分のデータ（または１セクタ分のデータでもよい）が記憶されたとき、この１クラスタ分のデータを読み出し、所定の方式で変調するなどして、光ヘッド３２に出力するようになされている。また、記録再生回路３３は、光ヘッド３２より入力されたデータを適宜復調し、図示せぬ装置に出力するようになされている。

アドレス発生読取回路３５は、制御回路３８からの制御に対応してトラック（プリグルーブ２）内に記録するデータアドレス（セクタアドレス）（図１３）を発生し、記録再生回路３３に出力している。記録再生回路３３は、このアドレスを図示せぬ装置から供給される記録データに付加して、光ヘッド３２に出力している。また、記録再生回路３３は、光ヘッド３２がディスク１のトラックから再生する再生データ中にアドレスデータが含まれるとき、これを分離し、アドレス発生読取回路３５に出力している。アドレス発生読取回路３５は、読み取ったアドレスを制御回路３８に出力する。

また、マーク検出回路３６は、光ヘッド３２が再生出力するＲＦ信号からクロック同期マークに対応する成分を検出している。フレームアドレス検出回路３７は、光ヘッド３２が出力するＲＦ信号からウォブリング信号に含まれるアドレス情報（図２のトラック番号やフレーム番号）を読み取り、クラスタカウンタ４６と制御回路３８に供給するようになされている。

マーク周期検出回路４０は、マーク検出回路３６がクロック同期マークを検出したとき出力する検出パルスの周期性を判定する。すなわち、クロック同期マークは一定の周期で発生するため、マーク検出回路３６より入力される検出パルスが、この一定の周期で発生した検出パルスであるか否かを判定し、一定の周期で発生した検出パルスであれば、その検出パルスに同期したパルスを発生し、後段のＰＬＬ回路４１の位相比較器４２に出力する。また、マーク周期検出回路４０は、一定の周期で検出パルスが入力されてこない場合においては、後段のＰＬＬ回路４１が誤った位相にロックしないように、所定のタイミングで疑似パルスを発生する。

ＰＬＬ回路４１は、位相比較器４２の他、ローパスフィルタ（ＬＰＦ）４３、電圧制御発振器（ＶＣＯ）４４、および分周器４５を有している。位相比較器４２は、マーク周期検出回路４０からの入力と、分周器４５からの入力との位相を比較し、その位相誤差を出力する。ローパスフィルタ４３は、位相比較器４２の出力する位相誤差信号を平滑し、ＶＣＯ４４に出力する。ＶＣＯ４４は、ローパスフィルタ４３の出力に対応する位相のクロックを発生し、分周器４５に出力する。分周器４５は、ＶＣＯ４４より入力されるクロックを所定の値（制御回路３８で指定する値）で分周し、分周した結果を位相比較器４２に出力している。

ＶＣＯ４４の出力するクロックは、各回路に供給されるとともに、クラスタカウンタ４６にも供給される。クラスタカウンタ４６は、フレームアドレス検出回路３７より供給されるフレームアドレスを基準として、ＶＣＯ４４の出力するクロックの数を計数し、その計数値が予め設定された所定の値（１クラスタの長さに対応する値）に達したとき、クラスタスタートパルスを発生し、制御回路３８に出力している。

スレッドモータ３９は、制御回路３８に制御され、光ヘッド３２をディスク１の所定のトラック位置に移送するようになされている。また、制御回路３８は、スピンドルモータ３１を制御し、ディスク１を一定の角速度（ＣＡＶ）で回転させるようになされている。

ＲＯＭ４７には、アドレスフレーム中のトラック番号（図２）と、ディスク１のデータ記録領域を区分したゾーンとの対応関係を規定するテーブルが記憶されている。

すなわち、制御回路３８は、ディスク１を図１１に示すように、複数のゾーン（この実施例の場合第０ゾーン乃至第ｍ＋１ゾーンのｍ＋２個のゾーン）に区分してデータを記録または再生する。いま、第０ゾーンの１トラック当たりのデータフレーム（このデータフレームは、図２を参照して説明したアドレスフレームとは異なり、データのブロックの単位である）の数をｎ個とするとき、次の第１ゾーンにおいては、１トラック当たりのデータフレーム数はｎ＋１６とされる。以下、同様に、より外周側のゾーンは、隣接する内周側のゾーンに較べて１６個づつデータフレーム数が増加し、最外周の第ｍ＋１ゾーンにおいては、ｎ＋１６×（ｍ＋１）個のデータフレーム数となる。

第０ゾーンの最内周線密度と同じ線密度で、ｎ＋１６フレームの容量が得られる半径位置から第１ゾーンに切り替えられる。以下同様に、第ｍゾーンでは、第０ゾーンの最内周線密度と同じ線密度で、ｎ＋１６×ｍフレームの容量が得られる半径位置から第ｍゾーンとされる。

例えば、ディスク１の半径が、２４ｍｍ乃至５８ｍｍの範囲を記録再生エリアとし、トラックピッチを０．８７μｍ、線密度を０．３８μｍ／ｂｉｔとすると、記録再生エリアは４８個のゾーンに区分される。ディスク半径が２４ｍｍの第０ゾーンにおいては、１トラック当たり５２８フレームとなり、ゾーンが１づつインクリメントするにつれて、１トラック当たり１６フレームが増加される。

後述するように、この実施例の場合、１セクタは２４フレーム（データフレーム）により構成されるので、ゾーン毎にインクリメントされるフレームの数（＝１６）は、この１セクタを構成するフレームの数（＝２４）より小さい値に設定されていることになる。これにより、より細かい単位で多くのゾーンを形成することが可能となり、ディスク１の容量を大きくすることができる。

次に、図１０の本発明のディスク１に対して、データを記録または再生する記録再生装置を応用した光ディスク記録再生装置の構成例を示すブロック図を用いて、実施例の動作について説明する。ここでは、データ記録時の動作について説明する。光ヘッド３２は光ディスク１にレーザ光を照射し、その反射光から得られるＲＦ信号を出力する。フレームアドレス検出回路３７は、このＲＦ信号からウォブリング情報（アドレス情報）を読み取り、その読み取り結果を制御回路３８に出力するとともに、クラスタカウンタ４６にも供給する。また、このウォブリング情報は、マーク検出回路３６にも入力され、そこで、クロック同期マークが検出され、マーク周期検出回路４０に供給される。

マーク周期検出回路４０は、クロック同期マークの周期性を判定し、それに対応した所定のパルスを発生し、ＰＬＬ回路４１に出力する。ＰＬＬ回路４１はこのパルスに同期したクロック（記録クロック）を生成し、クラスタカウンタ４６に供給する。

制御回路３８は、フレームアドレス検出回路３７より供給されるフレームアドレス（フレーム番号）から、１トラック（１回転）における基準のクロック同期マークの位置を検出することができる。例えばフレーム番号０のフレーム（アドレスフレーム）の最初に検出されるクロック同期マークを基準として、記録クロックのカウント値より、トラック上の任意の位置にアクセスすることが可能となる。

以上のようにして、トラック上の任意の位置にアクセスした場合、さらにそのアクセス点が、どのゾーンに属するか否かを判定し、そのゾーンに対応する周波数のクロックをＶＣＯ４４に発生させる必要がある。そこで、制御回路３８は、図１２のフローチャートに示すようなクロック切り替え処理をさらに実行する。

すなわち、最初にステップＳ１において、制御回路３８は、フレームアドレス検出回路３７が出力したアクセス点のフレームアドレスの中からトラック番号を読み取る。そして、ステップＳ２において、ステップＳ１で読み取ったトラック番号に対応するゾーンを、ＲＯＭ４７に記憶されているテーブルから読み取る。上述したように、ＲＯＭ４７のテーブルには、各番号のトラックが第０ゾーン乃至第ｍ＋１ゾーンのいずれのゾーンに属するかが、予め記憶されている。

そこで、ステップＳ３において、いま読み取ったトラック番号が、それまでアクセスしていたゾーンと異なる新しいゾーンであるか否かを判定する。新しいゾーンであると判定された場合においては、ステップＳ４に進み、制御回路３８は、分周器４５を制御し、その新しいゾーンに対応する分周比を設定させる。これにより、各ゾーン毎に異なる周波数の記録クロックがＶＣＯ４４より出力されることになる。

なお、ステップＳ３において、現在のゾーンが新しいゾーンではないと判定された場合においては、ステップＳ４の処理はスキップされる。すなわち、分周器４５の分周比は変更されず、そのままとされる。

次に、記録データのフォーマットについて説明する。この実施例においては、上述したように、１クラスタ（３２ｋバイト）を単位として、データが記録されるが、このクラスタは次のようにして構成される。

すなわち、２ｋバイト（２０４８バイト）のデータが、１セクタ分のデータとして抽出され、これに図１３に示すように、１６バイトのオーバーヘッドが付加される。このオーバーヘッドには、セクタアドレス（図１０のアドレス発生読取回路３５で発生され、あるいは読み取られるアドレス）と、エラー検出のためのエラー検出符号などが含まれている。

この、合計２０６４（＝２０４８＋１６）バイトのデータが、図１４に示すように、１２×１７２（＝２０６４）バイトのデータとされる。そして、この１セクタ分のデータが１６個集められ、１９２（＝１２×１６）×１７２バイトのデータとされる。この１９２×１７２バイトのデータに対して、１０バイトの内符号（ＰＩ）と１６バイトの外符号（ＰＯ）が、横方向および縦方向の各バイトに対して、パリティとして付加される。

さらに、このようにして２０８（＝１９２＋１６）×１８２（＝１７２＋１０）バイトにブロック化されたデータのうち、１６×１８２バイトの外符号（ＰＯ）は、１６個の１×１８２バイトのデータに区分され、図１５に示すように、１２×１８２バイトの番号０乃至番号１５の１６個のセクタデータの下に１個ずつ付加されて、インタリーブされる。そして、１３（＝１２＋１）×１８２バイトのデータが１セクタのデータとされる。

さらに、図１５に示す２０８×１８２バイトのデータは、図１６に示すように、縦方向に２分割され、１フレームが９１バイトのデータとされ、２０８×２フレームのデータとされる。９１バイトのフレームデータの先頭には、さらに２バイトのフレーム同期信号（ＦＳ）が付加される。その結果、図１６に示すように、１フレームのデータは合計９３バイトのデータとなり、合計２０８×（９３×２）バイトのブロックのデータとなる。これが、１クラスタ分のデータとなる。そのオーバヘッド部分を除いた実データ部の大きさは３２ｋバイト（＝２０４８×１６／１０２４ｋバイト）となる。

すなわち、この実施例の場合、１クラスタが１６セクタにより構成され、１セクタが２４フレームにより構成される。

このようなデータが、ディスク１にクラスタ単位で記録されるのであるが、このとき制御回路３８は、図１７に示すように、クラスタとクラスタの間に、リンクエリアを配置する。

図１７に示すように、リンクエリアは、４つのフレーム（データフレーム）により構成され、データエリア（クラスタ中）の場合と同様に、１フレームのデータは９３バイトとされる。各フレームの先頭には、２バイトのフレーム同期信号（ＦＳ）（Frame Sync）が配置されている。

リンクエリアは、３２ｋバイトのデータブロック（クラスタ）の前に、８６バイトと３フレームのデータを付加して記録する。８６バイトのデータのうち、先頭の２０バイトはプリバッファ（Prebuffer）とＡＬＰＣ（Automatic Laser Power Control）とされる。プリバッファは、ジッタによるクラスタのスタート位置のずれを吸収するバッファであり、ＡＬＰＣは、レーザ光の記録時または再生時の出力を所定の値に設定するためのデータが記録される記録パワー設定用エリアである。

次の６６バイトには、Ｓｌｉｃｅ／ＰＬＬが配置される。Ｓｌｉｃｅは、再生データを２値化するための時定数を設定するためのデータであり、ＰＬＬは、クロックを再生するためのデータである。

続く２つのフレームには、Ｓｌｉｃｅ／ＰＬＬが、それぞれ配置される。最後の１フレームには、先頭の８３バイトに、Ｓｌｉｃｅ／ＰＬＬが配置され、次の４バイトに同期信号（Ｓｙｎｃ）が配置され、最後の４バイトは、将来の利用のために留保（Ｒｅｓｅｒｖｅ）とされる。

また、３２ｋバイト（クラスタ）のデータブロックの後には、２バイトのフレーム同期信号、１バイトのポストアンブル（Postamble）および８バイトのポス トバッファ（Postbuffer）が形成される。ポストアンブルは、最後のデータのマーク長を調節し、信号極性を戻すためのデータが記録される。ポストバッファは、偏心などによるジッタを吸収するためのバッファエリアである。ジッタが全く存在しない理想的な状態の場合、８バイトのポストバッファのうち４バイトがオーバーラップして、次のクラスタのプリバッファおよびＡＬＰＣが記録される。

このリンクエリアをＲＯＭディスクにも適用し、ＲＯＭディスクとＲＡＭディスクを共通のフォーマットにすることも可能である。その場合、ＲＯＭディスクでは、リンクエリアのポストバッファ、プリバッファ、およびＡＬＰＣに情報を記録することが可能である。例えば、アドレスを入れ、アドレスの情報確率を上げるようにすることも可能である。

以上の如く、本発明のディスクによれば、外周側のゾーンの１回転当たりのデータフレーム数を、内周側のゾーンの１回転当たりのデータフレーム数より、整数Ｆより小さい整数Ｋ個だけ大きい値に設定するようにしたので、セクタより小さいデータフレーム単位で、ゾーンＣＡＶを実現することができ、より容量を大きくすることができる。

なお、上記実施例における各領域の長さ（バイト数）は、１例であり、適宜、所定の値を設定することが可能である。

また、本発明は、光ディスク以外のディスクにデータを記録または再生する場合にも適用することが可能である。

本発明のディスクがウォブリングされた状態を説明する図である。 ウォブリングアドレスフレームの構成例を示す図である。 ウォブリング信号発生回路の構成例を示す図である。 図３のバイフェーズ変調回路１３が出力するバイフェーズ信号の例を示す図である。 図３のバイフェーズ変調回路１３が出力するバイフェーズ信号の他の例を示す図である。 図３のＦＭ変調回路１５が行う周波数変調を説明する図である。 図３のＦＭ変調回路１５の出力する周波数変調波を示す図である。 プリグルーブを有するディスク１を製造するための記録装置の構成例を示す図である。 図８の合成回路２２の動作を説明する図である。 本発明のディスク１に対して、データを記録または再生する記録再生装置を応用した光ディスク記録再生装置の構成例を示すブロック図である。 ディスクにおけるゾーンを説明する図である。 図１０の実施例におけるクロック切り替え処理を説明するフローチャートである。 １セクタ分のデータのフォーマットを説明する図である。 ３２ｋバイトのデータの構成を説明する図である。 図１４の外符号をインタリーブした状態を説明する図である。 ３２ｋバイトのブロックのデータの構成を説明する図である。 リンクエリアの構成例を示す図である。

符号の説明

１ 光ディスク， ２ プリグルーブ， １１ 発生回路， １２，１４ 割算器， １３ バイフェーズ変調回路， １５ ＦＭ変調回路， ２１ ウォブリング信号発生回路， ２２ 合成回路， ２３ マーク信号発生回路， ２４ 記録回路， ２５ 光ヘッド， ２６ 原盤， ２７ スピンドルモータ， ３１ スピンドルモータ， ３２ 光ヘッド， ３３ 記録再生回路， ３４ メモリ， ３５ アドレス発生読取回路， ３６ マーク検出回路， ３７ フレームアドレス検出回路， ３８ 制御回路， ３９ スレッドモータ， ４０ マーク周期検出回路， ４１ ＰＬＬ回路， ４２ 位相比較器， ４３ ＬＰＦ， ４４ ＶＣＯ， ４５ 分周器， ４６ クラスタカウンタ， ４７ ＲＯＭ

Claims (2)

1. アドレス情報によって周波数変調された周波数変調波によってウォブリングされたプリグルーブが予め形成されたディスクであって、
   前記アドレス情報を表すデータビットは、所定の期間において３．５波長となる第１のキャリアと、前記所定の期間において、前記第１のキャリアより半波長分多い４波長となる第２のキャリアとを有する
   ことを特徴とするディスク。
2. 前記第１及び第２のキャリアは、それぞれ正の半波から始まるキャリアと負の半波から始まるキャリアを有し、直前の前記データビットとの境界部において周波数変調波の位相が一致するように、直前の前記データビットが正の半波で終了するとき、負の半波から始まるキャリアが選択され、直前の前記データビットが負の半波で終了するとき、正の半波から始まるキャリアが選択される
   ことを特徴とする請求項１に記載のディスク。

Images