JPH09203764A - 四端子測定法による接続不良リードの有無判別方法 - Google Patents
四端子測定法による接続不良リードの有無判別方法Info
- Publication number
- JPH09203764A JPH09203764A JP8031360A JP3136096A JPH09203764A JP H09203764 A JPH09203764 A JP H09203764A JP 8031360 A JP8031360 A JP 8031360A JP 3136096 A JP3136096 A JP 3136096A JP H09203764 A JPH09203764 A JP H09203764A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- measured
- lead
- value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】
【課題】 接続不良リードを良品と誤認することがあっ
た。 【解決手段】 リード２４と、これが接続されるべき回
路パターン２２とからなる被測定部位に接触自在に移動
制御される四端子測定用プローブ１３，１４と、低抵抗
測定回路１２と中央処理部１１と表示器１５とを少なく
とも備え、同一仕様の回路基板群中におけるサンプリン
グ用の回路基板の被測定部位のそれぞれから明白な不良
値を除いて個別に得られる複数の計測値につきその平均
値を求め、リード接続状態の良否を仕分けるための正規
分布範囲を前記平均値との関係で設定した後、サンプリ
ング用の回路基板の被測定部位と対応するある回路基板
の被測定部位から個別に得られる計測値を前記正規分布
範囲との関係で各別に比較し、範囲内にあれば接続良、
範囲外にあれば接続不良と判別して当該回路基板の接続
不良リードの有無をチェックすることにより、接続不良
リードを良品と誤認することをなくした。
た。 【解決手段】 リード２４と、これが接続されるべき回
路パターン２２とからなる被測定部位に接触自在に移動
制御される四端子測定用プローブ１３，１４と、低抵抗
測定回路１２と中央処理部１１と表示器１５とを少なく
とも備え、同一仕様の回路基板群中におけるサンプリン
グ用の回路基板の被測定部位のそれぞれから明白な不良
値を除いて個別に得られる複数の計測値につきその平均
値を求め、リード接続状態の良否を仕分けるための正規
分布範囲を前記平均値との関係で設定した後、サンプリ
ング用の回路基板の被測定部位と対応するある回路基板
の被測定部位から個別に得られる計測値を前記正規分布
範囲との関係で各別に比較し、範囲内にあれば接続良、
範囲外にあれば接続不良と判別して当該回路基板の接続
不良リードの有無をチェックすることにより、接続不良
リードを良品と誤認することをなくした。
Description
【０００１】
【発明の属する技術分野】本発明は四端子測定法による
接続不良リードの有無判別方法に係り、さらに詳しく
は、実装部品のリードと回路パターンとの間の接続状態
の良否をその時々の検査環境条件に柔軟に対応させなが
らより高い信頼性をもって判別できるようにした四端子
測定法による接続不良リードの有無判別方法に関する。
接続不良リードの有無判別方法に係り、さらに詳しく
は、実装部品のリードと回路パターンとの間の接続状態
の良否をその時々の検査環境条件に柔軟に対応させなが
らより高い信頼性をもって判別できるようにした四端子
測定法による接続不良リードの有無判別方法に関する。
【０００２】
【従来の技術】表面実装技術のもとで回路基板上に搭載
されるＩＣチップ等の実装部品は、リードを回路パター
ンにはんだ付けすることにより接続固定されるものであ
るため、はんだ付け不良により回路パターンに対しリー
ドが正しく接続されないこともある。
されるＩＣチップ等の実装部品は、リードを回路パター
ンにはんだ付けすることにより接続固定されるものであ
るため、はんだ付け不良により回路パターンに対しリー
ドが正しく接続されないこともある。
【０００３】そして、このような接続不良リードの存在
は、回路基板が備えていなければならない所定の回路機
能を阻害する要因のひとつとなることから、その有無も
厳格にチェックされることになり、かかるチェックを経
ることにより良品と判断された回路基板のみが製品とし
てユーザーに提供されることになる。
は、回路基板が備えていなければならない所定の回路機
能を阻害する要因のひとつとなることから、その有無も
厳格にチェックされることになり、かかるチェックを経
ることにより良品と判断された回路基板のみが製品とし
てユーザーに提供されることになる。
【０００４】この場合、接続不良リードの有無をチェッ
クするために従来から採用されている手法は、回路基板
上の実装部品のリードと、該リードが接続されるべき回
路パターンとに対し四端子測定用プローブを各別に同時
接触させ、その際に得られる微小な抵抗値（以下、「計
測値」という。）を、接続不良リードの有無を判別をす
るための指標としてある幅をもたせて予め設定されてい
る基準範囲値と比較し、その範囲内にあれば接続良、範
囲外にあれば接続不良と判別することにより行われてい
る。なお、前記基準範囲値は、予め固定的に定められて
いる基準値に対し経験的に得られる上限幅と下限幅とを
付与し、これら上限幅と下限幅とで許容範囲を仕切るこ
とにより設定されている。
クするために従来から採用されている手法は、回路基板
上の実装部品のリードと、該リードが接続されるべき回
路パターンとに対し四端子測定用プローブを各別に同時
接触させ、その際に得られる微小な抵抗値（以下、「計
測値」という。）を、接続不良リードの有無を判別をす
るための指標としてある幅をもたせて予め設定されてい
る基準範囲値と比較し、その範囲内にあれば接続良、範
囲外にあれば接続不良と判別することにより行われてい
る。なお、前記基準範囲値は、予め固定的に定められて
いる基準値に対し経験的に得られる上限幅と下限幅とを
付与し、これら上限幅と下限幅とで許容範囲を仕切るこ
とにより設定されている。
【０００５】
【発明が解決しようとする課題】ところで、上記従来手
法によっても、実装部品のリードと回路パターンとの間
の接続状態を個別にチェックすることにより、非接続状
態と不完全接続状態とを含む接続不良リードの有無を判
別することはできる。
法によっても、実装部品のリードと回路パターンとの間
の接続状態を個別にチェックすることにより、非接続状
態と不完全接続状態とを含む接続不良リードの有無を判
別することはできる。
【０００６】一方、回路基板におけるリードと回路パタ
ーンとに対し四端子測定用プローブを接触させて抵抗値
を測定する場合、得られる計測値は、微小であるが故に
その時々における検査環境条件により同一仕様の回路基
板であっても、例えば図３において基板１と基板２とに
つきリードと回路パターンとが接続状態にある計測値
（抵抗値）の分布と非接続状態（足浮きリード）にある
計測値（抵抗値）の分布とを示す正規分布図にみられる
ように個々の回路基板により微妙に変動することにな
る。
ーンとに対し四端子測定用プローブを接触させて抵抗値
を測定する場合、得られる計測値は、微小であるが故に
その時々における検査環境条件により同一仕様の回路基
板であっても、例えば図３において基板１と基板２とに
つきリードと回路パターンとが接続状態にある計測値
（抵抗値）の分布と非接続状態（足浮きリード）にある
計測値（抵抗値）の分布とを示す正規分布図にみられる
ように個々の回路基板により微妙に変動することにな
る。
【０００７】しかし、前記基準値は、固定的な数値とし
て用いられており、この基準値を中心にして許容範囲
（基準範囲値）を画一的に設定してしまうと、現実の検
査環境条件の如何により良品を不良品として判別するお
それがある。このため、実際の基準範囲値は、個々の回
路基板により微妙に変動する微小抵抗値に対応させるべ
く、ある程度の幅をもたせた上限値と下限値を用意し、
これら上限値と下限値とで範囲を広げて仕切った許容範
囲（例えば図３における基板１と基板２との正規分布相
互を合成して仕切られる許容範囲）として設定せざるを
得なくなり、結果的に不完全接続状態にある接続不良リ
ードが存在していてもこれを良品と誤認して検査結果の
信頼性を損なってしまう不都合があった。
て用いられており、この基準値を中心にして許容範囲
（基準範囲値）を画一的に設定してしまうと、現実の検
査環境条件の如何により良品を不良品として判別するお
それがある。このため、実際の基準範囲値は、個々の回
路基板により微妙に変動する微小抵抗値に対応させるべ
く、ある程度の幅をもたせた上限値と下限値を用意し、
これら上限値と下限値とで範囲を広げて仕切った許容範
囲（例えば図３における基板１と基板２との正規分布相
互を合成して仕切られる許容範囲）として設定せざるを
得なくなり、結果的に不完全接続状態にある接続不良リ
ードが存在していてもこれを良品と誤認して検査結果の
信頼性を損なってしまう不都合があった。
【０００８】また、このような不都合を回避するために
は、その時々の検査環境条件に合致する基準値を新規に
設定（例えば、図３における基板１の正規分布から基板
２の正規分布に変更）し、この新たな基準値を中心にし
て既定の上限幅と下限幅とを付与することにより前記基
準範囲値を設定し直す必要があり、作業的に非常に煩雑
になってしまう不具合があった。
は、その時々の検査環境条件に合致する基準値を新規に
設定（例えば、図３における基板１の正規分布から基板
２の正規分布に変更）し、この新たな基準値を中心にし
て既定の上限幅と下限幅とを付与することにより前記基
準範囲値を設定し直す必要があり、作業的に非常に煩雑
になってしまう不具合があった。
【０００９】本発明は従来手法にみられた上記課題に鑑
みなされたものであり、基準範囲値を設定し直すことな
く、検査結果の信頼性を向上させることができる四端子
測定法による接続不良リードの有無判別方法を提供する
ことにその目的がある。
みなされたものであり、基準範囲値を設定し直すことな
く、検査結果の信頼性を向上させることができる四端子
測定法による接続不良リードの有無判別方法を提供する
ことにその目的がある。
【００１０】
【課題を解決するための手段】本発明は上記目的を達成
しようとするものであり、その構成上の特徴は、回路基
板上の実装部品のリードと、該リードが接続されるべき
回路パターンとの二点間で構成される被測定部位への接
触を自在に移動制御される四端子測定用プローブと、こ
れら四端子測定用プローブを経て取り込まれる電気的信
号から計測値を得る低抵抗測定回路と、前記計測値等に
基づき必要な演算処理を行う中央処理部と、演算後の処
理データ等を表示する表示器とを少なくとも備え、今回
検査すべき同一仕様の回路基板群中におけるサンプリン
グ用の回路基板の前記被測定部位のそれぞれから明白な
不良値を除いて個別に得られる複数の計測値につきその
平均値をまず求め、リード接続状態の良否を仕分けるた
めの正規分布範囲を前記平均値との関係に基づいて設定
した後、サンプリング用の前記回路基板の被測定部位と
対応するある１枚の回路基板の被測定部位から個別に得
られる計測値のそれぞれを予め設定されている前記正規
分布範囲との関係で各別に比較し、範囲内にあれば接続
良とし、範囲外にあれば接続不良と判別することにより
当該回路基板における接続不良リードの有無をチェック
し、このような判別処理を今回検査すべき各回路基板の
すべてに対し同様にして行うことにある。
しようとするものであり、その構成上の特徴は、回路基
板上の実装部品のリードと、該リードが接続されるべき
回路パターンとの二点間で構成される被測定部位への接
触を自在に移動制御される四端子測定用プローブと、こ
れら四端子測定用プローブを経て取り込まれる電気的信
号から計測値を得る低抵抗測定回路と、前記計測値等に
基づき必要な演算処理を行う中央処理部と、演算後の処
理データ等を表示する表示器とを少なくとも備え、今回
検査すべき同一仕様の回路基板群中におけるサンプリン
グ用の回路基板の前記被測定部位のそれぞれから明白な
不良値を除いて個別に得られる複数の計測値につきその
平均値をまず求め、リード接続状態の良否を仕分けるた
めの正規分布範囲を前記平均値との関係に基づいて設定
した後、サンプリング用の前記回路基板の被測定部位と
対応するある１枚の回路基板の被測定部位から個別に得
られる計測値のそれぞれを予め設定されている前記正規
分布範囲との関係で各別に比較し、範囲内にあれば接続
良とし、範囲外にあれば接続不良と判別することにより
当該回路基板における接続不良リードの有無をチェック
し、このような判別処理を今回検査すべき各回路基板の
すべてに対し同様にして行うことにある。
【００１１】
【発明の実施の形態】図１は、本発明の実施に供される
基板検査装置の基本構成を模式的に示す説明図であり、
その全体は、回路基板２１上の実装部品２３のリード２
４と、該リード２４が接続されるべき回路パターン２２
との二点間で構成される被測定部位への接触を自在に移
動制御される四端子測定用プローブ１３，１４と、これ
ら四端子測定用プローブ１３，１４を経て取り込まれる
電気的信号から計測値を得る低抵抗測定回路１２と、前
記計測値等に基づき必要な演算処理を行う中央処理部
（ＣＰＵ）１１と、演算後の処理データ等を表示するＣ
ＲＴなどからなる表示器１５とを少なくとも備えて構成
されている。
基板検査装置の基本構成を模式的に示す説明図であり、
その全体は、回路基板２１上の実装部品２３のリード２
４と、該リード２４が接続されるべき回路パターン２２
との二点間で構成される被測定部位への接触を自在に移
動制御される四端子測定用プローブ１３，１４と、これ
ら四端子測定用プローブ１３，１４を経て取り込まれる
電気的信号から計測値を得る低抵抗測定回路１２と、前
記計測値等に基づき必要な演算処理を行う中央処理部
（ＣＰＵ）１１と、演算後の処理データ等を表示するＣ
ＲＴなどからなる表示器１５とを少なくとも備えて構成
されている。
【００１２】図２は、図１に示す基板検査装置に適用し
て実施される本発明方法の処理手順の概要を示すフロー
チャートであり、測定開始後、まず、今回検査する同一
仕様の回路基板２１中におけるサンプリング用の回路基
板２１の前記被測定部位、例えばＩＣリード列における
各リードとこれに対応する回路パターン（図１において
は実装部品２３の複数本のリード２４と、これらリード
２４との間で接続関係にある対応する各回路パターン２
２）からなる任意に選択される複数Ｎ箇所の各被測定部
位に対し四端子測定用プローブ１３，１４を用いて計Ｎ
回の連続測定が行われ、その計測値を取り込む。
て実施される本発明方法の処理手順の概要を示すフロー
チャートであり、測定開始後、まず、今回検査する同一
仕様の回路基板２１中におけるサンプリング用の回路基
板２１の前記被測定部位、例えばＩＣリード列における
各リードとこれに対応する回路パターン（図１において
は実装部品２３の複数本のリード２４と、これらリード
２４との間で接続関係にある対応する各回路パターン２
２）からなる任意に選択される複数Ｎ箇所の各被測定部
位に対し四端子測定用プローブ１３，１４を用いて計Ｎ
回の連続測定が行われ、その計測値を取り込む。
【００１３】次いで、サンプリング用の回路基板２１の
前記被測定部位のそれぞれから明白な不良値を除いて個
別に得られる複数の計測値（ここでは、不良値がないも
のとして説明する）につきその平均値（計Ｎ回の連続測
定により得られた各計測値についての平均値）を求めた
後、この平均値に対する各計測値の偏差、つまりユーザ
により経験的に把握されているばらつき（σ）を求める
ことにより、リード接続状態の良否を仕分けるための正
規分布範囲を前記平均値との関係に基づいて例えば図３
の基板１についての正規分布図に示すようにして設定す
る。
前記被測定部位のそれぞれから明白な不良値を除いて個
別に得られる複数の計測値（ここでは、不良値がないも
のとして説明する）につきその平均値（計Ｎ回の連続測
定により得られた各計測値についての平均値）を求めた
後、この平均値に対する各計測値の偏差、つまりユーザ
により経験的に把握されているばらつき（σ）を求める
ことにより、リード接続状態の良否を仕分けるための正
規分布範囲を前記平均値との関係に基づいて例えば図３
の基板１についての正規分布図に示すようにして設定す
る。
【００１４】しかる後、サンプリング用の前記回路基板
２１の被測定部位と対応する他の１枚の回路基板２１の
被測定部位から個別に得られる計測値（ｍN ）のそれぞ
れを予め良品範囲として設定されている前記正規分布範
囲との関係で各別に比較する。
２１の被測定部位と対応する他の１枚の回路基板２１の
被測定部位から個別に得られる計測値（ｍN ）のそれぞ
れを予め良品範囲として設定されている前記正規分布範
囲との関係で各別に比較する。
【００１５】このとき、計測値（ｍN ）が前記正規分布
範囲に含まれるものであれば接続良、つまり、リード２
４と回路パターン２２とが正しくはんだ付けされた良品
状態にあると判別し、範囲外にあれば接続不良、つま
り、リード２４と回路パターン２２とが完全に離れてい
たり、接続関係は保っているもののはんだ付けが確実で
はない不良品状態にあると判別する。
範囲に含まれるものであれば接続良、つまり、リード２
４と回路パターン２２とが正しくはんだ付けされた良品
状態にあると判別し、範囲外にあれば接続不良、つま
り、リード２４と回路パターン２２とが完全に離れてい
たり、接続関係は保っているもののはんだ付けが確実で
はない不良品状態にあると判別する。
【００１６】かくして、今回検査すべき１枚の前記回路
基板２１の各被測定部位のすべて（Ｎ回）から得られた
計Ｎ個の計測値につき個別に上記判別処理を行い、これ
を終了した後に例えばＣＲＴなどの表示器１５に対し当
該回路基板２１における接続不良リードの有無について
の判別結果を表示する。
基板２１の各被測定部位のすべて（Ｎ回）から得られた
計Ｎ個の計測値につき個別に上記判別処理を行い、これ
を終了した後に例えばＣＲＴなどの表示器１５に対し当
該回路基板２１における接続不良リードの有無について
の判別結果を表示する。
【００１７】このような一連の判別処理は、今回検査す
べき回路基板２１に対し個別に順次行われ、最終的にす
べての回路基板２１についてその良否がチェックされる
ことになる。
べき回路基板２１に対し個別に順次行われ、最終的にす
べての回路基板２１についてその良否がチェックされる
ことになる。
【００１８】本発明はこのようにして構成されているの
で、今回検査すべき各回路基板２１のすべてにつき接続
不良リードの有無をチェックしてその判別結果を表示器
１５に表示し、各回路基板２１の良否を確実に判別する
ことができる。
で、今回検査すべき各回路基板２１のすべてにつき接続
不良リードの有無をチェックしてその判別結果を表示器
１５に表示し、各回路基板２１の良否を確実に判別する
ことができる。
【００１９】しかも、この場合、リード接続状態の良否
を仕分けるための前記正規分布範囲は、今回検査すべき
同一仕様の回路基板２１群中におけるサンプリング用の
回路基板２１から取り込まれた計測値に基づいて設定さ
れるものであるため、固定的に定められた基準値に基づ
いて設定される基準範囲値との関係で判別する従来手法
とは異なり、その時々の検査環境条件に柔軟に対応させ
ながら設定することができることになる。
を仕分けるための前記正規分布範囲は、今回検査すべき
同一仕様の回路基板２１群中におけるサンプリング用の
回路基板２１から取り込まれた計測値に基づいて設定さ
れるものであるため、固定的に定められた基準値に基づ
いて設定される基準範囲値との関係で判別する従来手法
とは異なり、その時々の検査環境条件に柔軟に対応させ
ながら設定することができることになる。
【００２０】このため、従来手法のように基準範囲値を
設定し直すという煩雑な作業を経ることなく、その時々
の検査環境条件に対応させた正規分布範囲のもとで接続
不良リードの有無を判別することができる結果、高い信
頼性を得ながら回路基板の良否判別を行うことができる
ことになる。
設定し直すという煩雑な作業を経ることなく、その時々
の検査環境条件に対応させた正規分布範囲のもとで接続
不良リードの有無を判別することができる結果、高い信
頼性を得ながら回路基板の良否判別を行うことができる
ことになる。
【００２１】
【発明の効果】以上述べたように本発明によれば、今回
検査すべき各回路基板のすべてにつき接続不良リードの
有無をチェックしてその判別結果を表示器に表示し、各
回路基板の良否を確実に判別することができる。
検査すべき各回路基板のすべてにつき接続不良リードの
有無をチェックしてその判別結果を表示器に表示し、各
回路基板の良否を確実に判別することができる。
【００２２】しかも、この場合、リード接続状態の良否
を仕分けるための前記正規分布範囲は、今回検査すべき
同一仕様の回路基板群中におけるサンプリング用の回路
基板から取り込まれた計測値に基づいて設定されるもの
であるため、従来手法とは異なり、その時々の検査環境
条件に柔軟に対応させながら設定することができること
になる。
を仕分けるための前記正規分布範囲は、今回検査すべき
同一仕様の回路基板群中におけるサンプリング用の回路
基板から取り込まれた計測値に基づいて設定されるもの
であるため、従来手法とは異なり、その時々の検査環境
条件に柔軟に対応させながら設定することができること
になる。
【００２３】このため、従来手法のように基準範囲値を
設定し直すという煩雑な作業を経ることなく、その時々
の検査環境条件に対応させた正規分布範囲のもとで接続
不良リードの有無を判別することができる結果、高い信
頼性を得ながら回路基板の良否判別を行うことができ
る。
設定し直すという煩雑な作業を経ることなく、その時々
の検査環境条件に対応させた正規分布範囲のもとで接続
不良リードの有無を判別することができる結果、高い信
頼性を得ながら回路基板の良否判別を行うことができ
る。
【図１】本発明の実施に供される基板検査装置の概略構
成を示す説明図である。
成を示す説明図である。
【図２】本発明の処理手順を示す概略フローチャートで
ある。
ある。
【図３】同一仕様の回路基板であっても回路基板を異に
することにより計測値（抵抗値）の分布状態もその平均
値を中心に変動する様子を示すグラフ図である。
することにより計測値（抵抗値）の分布状態もその平均
値を中心に変動する様子を示すグラフ図である。
１１ 中央処理部 １２ 低抵抗測定回路 １３，１４ 四端子測定用プローブ １５ 表示器 ２１ 回路基板 ２２ 回路パターン ２３ 実装部品 ２４ リード
Claims (1)
- 【請求項１】 回路基板上の実装部品のリードと、該リ
ードが接続されるべき回路パターンとの二点間で構成さ
れる被測定部位への接触を自在に移動制御される四端子
測定用プローブと、これら四端子測定用プローブを経て
取り込まれる電気的信号から計測値を得る低抵抗測定回
路と、前記計測値等に基づき必要な演算処理を行う中央
処理部と、演算後の処理データ等を表示する表示器とを
少なくとも備え、 今回検査すべき同一仕様の回路基板群中におけるサンプ
リング用の回路基板の前記被測定部位のそれぞれから明
白な不良値を除いて個別に得られる複数の計測値につき
その平均値をまず求め、リード接続状態の良否を仕分け
るための正規分布範囲を前記平均値との関係に基づいて
設定した後、サンプリング用の前記回路基板の被測定部
位と対応するある１枚の回路基板の被測定部位から個別
に得られる計測値のそれぞれを予め設定されている前記
正規分布範囲との関係で各別に比較し、範囲内にあれば
接続良とし、範囲外にあれば接続不良と判別することに
より当該回路基板における接続不良リードの有無をチェ
ックし、このような判別処理を今回検査すべき各回路基
板のすべてに対し同様にして行うことを特徴とする四端
子測定法による接続不良リードの有無判別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03136096A JP3717578B2 (ja) | 1996-01-25 | 1996-01-25 | 四端子測定法による接続不良リードの有無判別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03136096A JP3717578B2 (ja) | 1996-01-25 | 1996-01-25 | 四端子測定法による接続不良リードの有無判別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09203764A true JPH09203764A (ja) | 1997-08-05 |
| JP3717578B2 JP3717578B2 (ja) | 2005-11-16 |
Family
ID=12329081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03136096A Expired - Fee Related JP3717578B2 (ja) | 1996-01-25 | 1996-01-25 | 四端子測定法による接続不良リードの有無判別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3717578B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006220590A (ja) * | 2005-02-14 | 2006-08-24 | Nippon Mektron Ltd | 可撓性プリント基板の電気検査装置 |
| US7564252B2 (en) | 2007-03-29 | 2009-07-21 | Nec Electronics Corporation | Semiconductor inspection apparatus |
| US8188756B2 (en) | 2002-02-14 | 2012-05-29 | Continental Automotive Gmbh | Method for determining the electrical resistance of an electrical supply lead to sensor elements and a sensor arrangement |
| JP2014115252A (ja) * | 2012-12-12 | 2014-06-26 | Hioki Ee Corp | 検査装置および検査方法 |
| CN111351989A (zh) * | 2018-12-24 | 2020-06-30 | 北京小米移动软件有限公司 | 测量方法及装置 |
| CN113777471A (zh) * | 2021-09-09 | 2021-12-10 | 杭州广立微电子股份有限公司 | 一种标定测量模块相对电压偏置误差的方法 |
-
1996
- 1996-01-25 JP JP03136096A patent/JP3717578B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8188756B2 (en) | 2002-02-14 | 2012-05-29 | Continental Automotive Gmbh | Method for determining the electrical resistance of an electrical supply lead to sensor elements and a sensor arrangement |
| JP2006220590A (ja) * | 2005-02-14 | 2006-08-24 | Nippon Mektron Ltd | 可撓性プリント基板の電気検査装置 |
| US7564252B2 (en) | 2007-03-29 | 2009-07-21 | Nec Electronics Corporation | Semiconductor inspection apparatus |
| JP2014115252A (ja) * | 2012-12-12 | 2014-06-26 | Hioki Ee Corp | 検査装置および検査方法 |
| CN111351989A (zh) * | 2018-12-24 | 2020-06-30 | 北京小米移动软件有限公司 | 测量方法及装置 |
| CN111351989B (zh) * | 2018-12-24 | 2022-06-03 | 北京小米移动软件有限公司 | 机台损耗值的测量方法及装置 |
| CN113777471A (zh) * | 2021-09-09 | 2021-12-10 | 杭州广立微电子股份有限公司 | 一种标定测量模块相对电压偏置误差的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3717578B2 (ja) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070164763A1 (en) | Method for detecting abnormality of probe card | |
| JPH09203764A (ja) | 四端子測定法による接続不良リードの有無判別方法 | |
| JPH09203765A (ja) | ビジュアル併用型基板検査装置 | |
| JPH10170585A (ja) | 回路基板検査方法 | |
| JP2521165B2 (ja) | インサ―キットテスタによる不良デ―タの出力表示方法 | |
| JP3276755B2 (ja) | 実装部品のリードの半田付け不良検出方法 | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| JPH11295375A (ja) | 配線基板用電気検査装置における接触抵抗除去方法 | |
| JP3337794B2 (ja) | 回路基板検査方法およびその装置 | |
| JPH04315068A (ja) | プリント回路板の検査装置 | |
| JP2001194407A (ja) | パターン配線基板用電気検査方法及び装置 | |
| JPH01156681A (ja) | 回路基板検査方法 | |
| JPH05164803A (ja) | インサーキットテスタ用オープンテスト装置 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| KR19980039119A (ko) | 자동조정기능을 구비한 회로기능 검사장치 및 그 조정방법 | |
| JPH1114703A (ja) | 電子回路基板における不良個所特定装置 | |
| JPH04177848A (ja) | 集積回路装置の検査方法 | |
| JPH04106944A (ja) | ウエハの試験方法 | |
| JP2000171513A (ja) | パターン配線基板検査方法および検査装置 | |
| JPH04355378A (ja) | コンタクトプローブ接触確認法 | |
| JPH0220037A (ja) | 半導体装置検査方法 | |
| JP2001298252A (ja) | プリント基板検査方法および装置 | |
| JP2001308494A (ja) | プリント基板検査方法および装置 | |
| JP2001108728A (ja) | 半導体製品の検査装置 | |
| JPH0266955A (ja) | ウェーハ試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050831 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |