JP4661293B2 - 表示装置の欠陥検出方法および表示装置の欠陥検出装置 - Google Patents
表示装置の欠陥検出方法および表示装置の欠陥検出装置 Download PDFInfo
- Publication number
- JP4661293B2 JP4661293B2 JP2005085833A JP2005085833A JP4661293B2 JP 4661293 B2 JP4661293 B2 JP 4661293B2 JP 2005085833 A JP2005085833 A JP 2005085833A JP 2005085833 A JP2005085833 A JP 2005085833A JP 4661293 B2 JP4661293 B2 JP 4661293B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- defect detection
- defect
- voltage
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
表示欠陥には、例えばTFT(薄膜トランジスタ)のゲート絶縁膜による電気的欠陥(微小なリーク電流を伴う)のように、初期的には問題が生じなくても経時的に劣化が進行して、最終的に常時点灯等の画素欠陥になるものがある。上述した従来技術は、このような進行性のある欠陥を初期的に検出するものではないため、例えばバーンインと称される高温、長時間のスクリーニング試験等を行うことにより、上記欠陥を回避している。
ところが、この方法は、設備・時間・工数等のコストが嵩むという問題があるため、簡単に市場での欠陥発生を回避できる方策が強く望まれていた。
本発明の表示装置の欠陥検出方法は、マトリクス構造で格子状に交差する複数のゲート線及び複数のデータ線を有し、前記複数のゲート線及び複数のデータ線の交差部毎に配置された画素部に所定の駆動電圧が印加される表示装置の欠陥検出方法であって、前記駆動電圧よりも大きな電圧を前記画素部に印加して欠陥の進行を加速させる工程と、前記駆動電圧を前記画素部に連続的に印加して欠陥の進行を加速させる工程との少なくともいずれか一方の工程を有し、前記画素部を駆動する薄膜トランジスタからなるスイッチング素子が配置され、前記ゲート線は、前記薄膜トランジスタのゲートに接続されているゲート線であり、前記データ線は、前記薄膜トランジスタのソース又はドレインに接続され、前記薄膜トランジスタのドレイン又はソースには、少なくとも液晶を挟持する一対の電極における一方の電極が接続されており、前記一対の電極における他方の電極には、前記データ線から前記一方の電極に入力する信号と同一の電位が印加されることを特徴とするものである。
この場合、欠陥の進行加速後の画素部に対して、前記所定の駆動電圧を印加することにより、画素欠陥を容易に検出することが可能になる。
画素部の絶縁膜としては、前記ゲート線を絶縁させるゲート絶縁膜や、補助容量を構成する絶縁膜を検出対象とすることができる。
これにより、本発明では、欠陥の進行加速のために電圧を印加したときに絶縁膜が破損してしまうことを防止できる。
本発明によれば、例えば、データ線に接続されている1つの薄膜トランジスタのドレインと、その薄膜トランジスタのゲートに接続されているゲート線との間で進行性の欠陥がある場合、これらの間に欠陥の進行を加速させる大きな電圧または連続的な電圧を印加することにより、画素欠陥を検出することができる。
したがって、本発明は、マトリクス構造を有してなる液晶表示装置について、欠陥を顕在化させて画素欠陥を容易に検出することが可能になる。また、本発明では、一対の電極の間に挟持された液晶の劣化につながる直流印加を避けることが可能になる。
この場合、欠陥の進行加速後の画素部に対して、前記所定の駆動電圧を印加することにより、画素欠陥を容易に検出することが可能になる。
従って、本発明では、電極信号印加手段により電極の他方に例えば相対的に電圧を大きくするために負の電位となる信号を印加することにより、画素部のスイッチング素子に駆動電圧よりも大きな電圧を印加して、潜在する進行性の欠陥を顕在化させることが可能になる。
これにより、本発明では、マトリクス構造を有してなる液晶表示装置について、欠陥を顕在化させて画素欠陥を容易に検出することが可能になる。
この構成においては、前記データ線が前記薄膜トランジスタのソース又はドレインに接続され、前記電極信号印加手段は、前記一対の電極における他方の電極に対して、前記データ線から前記一方の電極に入力する信号と同一の電位を印加することが好ましい。
これにより、本発明では、一対の電極の間に挟持された液晶の劣化につながる直流印加を避けることが可能になる。
これにより、本発明では、絶縁膜の欠陥による電流リーク等の欠陥を顕在化させて、画素TFTや、補助容量に起因する画素欠陥を容易に検出することが可能になる。
(第1実施形態)
図1は、TFT駆動によるアクティブマトリクス方式の液晶表示装置(表示装置)に用いられるマトリクス構造とそのマトリクス構造の欠陥検出装置の概要を示す回路図である。
また、各TFT2のドレインには、一対の電極5a、5bを有する補助容量5が電気的に接続されている。電極5a、5bの中、電極5b(他方の電極)には上述した電極信号印加手段25が接続されている。
なお、これら液晶画素1、TFT2及び補助容量5により、本発明に係る画素部が構成される。
本マトリクス構造の欠陥検出装置は、データ線3a,3bに画像信号を供給するデータ信号印加手段20と、ゲート線4a〜4eに走査線信号を供給するゲート信号印加手段30と、上記電極信号印加手段25とからなる欠陥加速手段を有して構成されている。
ゲート信号印加手段30は、ゲート線4a,4b,4c,4d,4eの全てに、TFT2をON(導通状態)させる信号(走査線信号)を印加することができるものである。したがって、ゲート信号印加手段30は、ゲート線4a,4b,4c,4d,4eに電気的に接続する端子と、その端子に上記ONさせる信号を出力する手段とを有している。
ここでは、表示装置の通常駆動時には、データ信号印加手段20によってデータ線3a、3bには1.4〜3.8Vの交流電圧が印加され、電極信号印加手段25によって対向電極1bには0〜4.4Vの交流電圧が印加されるものとする。また、通常駆動時には、ゲート信号印加手段30によってゲート線4a〜4eには、図3に実線で示すように、8.5Vのパルス状の電圧が印加される。なお、パルス状電圧が印加される周期は、例えばVGAで640(垂直画素)×480(水平画素)の表示パネルで、周波数が40Hzの場合、1/(480×40)secとなる。
このような電圧が印加される場合、通常駆動時の駆動電圧としては最大約8.5Vの電圧がTFT2に印加されることになる。
このように、通常駆動時の駆動電圧よりも大きな電圧を印加することにより、TFT2に存在する微小欠陥は劣化の進行が加速されて成長することになる。
このとき、液晶画素1においては、データ線3a、3bから画素電極1aに入力する信号の電位と、電極信号印加手段25によって印加される対向電極1bの電位とが同一であるため、電極1a、1bの間に挟持された液晶の劣化につながる直流印加を避けることができる。
ここでは、本実施形態のマトリクス構造100が、画素電極1a、1bに電圧を印加していない状態において画素が明(白)状態となり、電圧を印加している状態において画素が暗(黒)状態となるノーマリホワイト型の表示装置をなすものとする。
すなわち、ゲート信号印加手段30によってゲート線4a〜4eに上述した通常駆動時のパルス状電圧を印加するとともに、データ信号印加手段20によってデータ線3a、3bに通常駆動時の電圧を印加する。このとき、画素が白と黒との中間の灰色となる中間電位をデータ線3a、3bに印加する。
これにより、欠陥が存在しない図2に示すTFT2bにおいては、印加された中間電位の電流がデータ線3a、3bを介して液晶画素1に流れ、画素電極1aが高電位になることでこの画素は灰色に表示される。
また、本実施の形態では、劣化の進行加速後の欠陥を駆動電圧を印加するという通常駆動で検出しているので、別途検出用のシーケンスや装置を設けたりする必要がなく、生産性の向上に寄与できる。
続いて、欠陥検出方法の第2実施形態について説明する。
上記第1実施形態では、通常駆動時よりも高いパルス状電圧V1(図3参照)を走査線信号として印加する構成としたが、本実施形態では通常駆動時の駆動電圧を印加する場合について説明する。
すなわち、本実施形態では、図3に二点鎖線で示すように、大きさは駆動電圧である8.5Vの電圧を連続的に印加する信号V2を供給する。
続いて、欠陥検出方法の第3実施形態について説明する。
上記第1実施形態では、TFT2に進行性の欠陥が存在する場合について説明したが、第3実施形態では、補助容量5に進行性の欠陥が存在する場合について、図5及び図6を参照して説明する。
さらに、補助容量5を構成する電極5a、5b間に大きな電圧が印加されるように、データ線3a、3bに対しては、データ信号印加手段20によってDCの10Vを印加する。さらに、対向電極1bに対しても、駆動電圧よりも大きな電圧に対応する信号として、電極信号印加手段25によってDCの−8Vを印加する。
このように、通常駆動時の駆動電圧よりも大きな電圧を印加することにより、補助容量5に存在する微小欠陥は劣化の進行が加速されて成長することになる。
ここでも、本実施形態のマトリクス構造100が、上述したノーマリホワイト型の表示装置をなすものとする。
この欠陥検出工程では、通常駆動時の駆動電圧として、液晶画素1が黒表示する信号を印加する。
すなわち、ゲート信号印加手段30によってゲート線4a〜4eに上述した通常駆動時のパルス状電圧を印加するとともに、データ信号印加手段20によってデータ線3a、3bに黒表示用の駆動電圧を印加する。
図7は、本実施形態の応用例に係る液晶表示装置の要部を示す平面図である。この液晶表示装置の要部は、上記本実施形態に係る表示装置の欠陥検出方法および表示装置の欠陥検出装置で欠陥検査されるマトリクス構造を有してなるものである。なお、図7において、図1に示す構成要素と同一のものには同一符号を付けている。
但し、本液晶表示装置40のようにデータ線3の幅広部3A及び容量線6をブラックマトリクスとしても機能させれば、別個にブラックマトリクスとなる遮光層を対向基板15等に設ける必要が無く、構造の簡略化及び製造工程の削減を図ることができる。
次に上記応用例の液晶表示装置40を構成要素とする他の電子機器について説明する。
図11(a)は、携帯電話の一例を示した斜視図である。図11(a)において、符号500は携帯電話本体を示し、符号501は上記応用例の液晶表示装置40を有してなる表示部を示している。図11(b)は、腕時計型電子機器の一例を示した斜視図である。
図11(b)において、符号600は時計本体を示し、符号601は上記応用例の液晶表示装置40を有してなる表示部を示している。図11(c)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図11(c)において、符号700は情報処理装置、符号701はキーボードなどの入力部、符号702は上記応用例の液晶表示装置40を有してなる表示部、符号703は情報処理装置本体を示している。
また、上記実施形態では、ノーマリホワイト型の液晶表示装置について説明したが、ノーマリブラック側の表示装置にも本発明を適用することができる。
例えば絶縁膜が膜圧750ÅのSiO2で形成されている場合、耐圧は約20Vであるため、上記実施形態では、耐圧の90%程度の18Vを印加電圧とした。従って、欠陥加速用の印加電圧としては、通常駆動時の駆動電圧よりも大きく、且つ対象となる欠陥が存在する絶縁膜の耐圧よりも小さくすることが好ましい(上記実施形態では、8.5V<印加電圧<20V)。
Claims (8)
- マトリクス構造で格子状に交差する複数のゲート線及び複数のデータ線を有し、前記複数のゲート線及び複数のデータ線の交差部毎に配置された画素部に所定の駆動電圧が印加される表示装置の欠陥検出方法であって、
前記駆動電圧よりも大きな電圧を前記画素部に印加して欠陥の進行を加速させる工程と、
前記駆動電圧を前記画素部に連続的に印加して欠陥の進行を加速させる工程との少なくともいずれか一方の工程を有し、
前記画素部を駆動する薄膜トランジスタからなるスイッチング素子が配置され、
前記ゲート線は、前記薄膜トランジスタのゲートに接続されているゲート線であり、
前記データ線は、前記薄膜トランジスタのソース又はドレインに接続され、
前記薄膜トランジスタのドレイン又はソースには、少なくとも液晶を挟持する一対の電極における一方の電極が接続されており、
前記一対の電極における他方の電極には、前記データ線から前記一方の電極に入力する信号と同一の電位が印加されることを特徴とする表示装置の欠陥検出方法。 - 請求項1記載の表示装置の欠陥検出方法において、
前記所定の駆動電圧を前記画素部に印加して、進行加速後の前記欠陥を検出する工程を有することを特徴とする表示装置の欠陥検出方法。 - 請求項1または2記載の表示装置の欠陥検出方法において、
前記画素部の絶縁膜における欠陥の進行を加速させることを特徴とする表示装置の欠陥検出方法。 - 請求項3記載の表示装置の欠陥検出方法において、
前記絶縁膜は、前記ゲート線を絶縁させるゲート絶縁膜であることを特徴とする表示装置の欠陥検出方法。 - 請求項3記載の表示装置の欠陥検出方法において、
前記絶縁膜は、補助容量を構成することを特徴とする表示装置の欠陥検出方法。 - 請求項3から5のいずれかに記載の表示装置の欠陥検出方法において、
前記駆動電圧よりも大きな電圧は、前記絶縁膜の耐圧に基づく大きさで印加されることを特徴とする表示装置の欠陥検出方法。 - マトリクス構造で格子状に交差する複数のゲート線及び複数のデータ線を有し、前記複数のゲート線及び複数のデータ線の交差部毎に配置された画素部に所定の駆動電圧が印加される表示装置の欠陥検出装置であって、
前記駆動電圧よりも大きな電圧を前記画素部に印加して欠陥の進行を加速させる欠陥加速手段と、
前記駆動電圧を前記画素部に連続的に印加して欠陥の進行を加速させる欠陥加速手段との少なくともいずれか一方の手段を有し、
前記表示装置には、前記画素部を駆動する薄膜トランジスタからなるスイッチング素子が配置され、
前記画素部は、一方の電極が前記薄膜トランジスタのドレイン又はソースに接続され少なくとも液晶を挟持する一対の電極を有し、
前記データ線は、前記薄膜トランジスタのソース又はドレインに接続され、
前記欠陥加速手段は、前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全てに対して、前記スイッチング素子を作動させる信号を印加するゲート信号印加手段と、
前記複数のデータ線に、前記駆動電圧よりも大きな電圧に対応した信号を印加するデータ信号印加手段と、
前記一対の電極の他方に前記駆動電圧よりも大きな電圧に対応した信号を印加する電極信号印加手段とを有し、
前記電極信号印加手段は、前記一対の電極における他方の電極に対して、前記データ線から前記一方の電極に入力する信号と同一の電位を印加することを特徴とする表示装置の欠陥検出装置。 - 請求項7記載の表示装置の欠陥検出装置において、
前記一対の電極は、絶縁膜を挟んで補助容量を形成することを特徴とする表示装置の欠陥検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005085833A JP4661293B2 (ja) | 2005-03-24 | 2005-03-24 | 表示装置の欠陥検出方法および表示装置の欠陥検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005085833A JP4661293B2 (ja) | 2005-03-24 | 2005-03-24 | 表示装置の欠陥検出方法および表示装置の欠陥検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006267576A JP2006267576A (ja) | 2006-10-05 |
JP4661293B2 true JP4661293B2 (ja) | 2011-03-30 |
Family
ID=37203631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005085833A Expired - Fee Related JP4661293B2 (ja) | 2005-03-24 | 2005-03-24 | 表示装置の欠陥検出方法および表示装置の欠陥検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4661293B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5196157B2 (ja) * | 2008-09-30 | 2013-05-15 | 株式会社島津製作所 | Tftアレイの検査方法及びtftアレイ検査装置 |
TWI803695B (zh) | 2018-11-07 | 2023-06-01 | 日商索尼半導體解決方案公司 | 攝像裝置及電子機器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07294374A (ja) * | 1994-04-26 | 1995-11-10 | Sharp Corp | アクティブマトリクス基板、又はアクティブマトリクス液晶パネルの欠陥検出方法、欠陥検出装置及び欠陥修正方法 |
JPH09159997A (ja) * | 1995-12-07 | 1997-06-20 | Sharp Corp | 液晶パネルの欠陥候補箇所検出方法 |
JP2003241156A (ja) * | 2002-02-20 | 2003-08-27 | Sony Corp | 検査装置およびその検査方法 |
-
2005
- 2005-03-24 JP JP2005085833A patent/JP4661293B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07294374A (ja) * | 1994-04-26 | 1995-11-10 | Sharp Corp | アクティブマトリクス基板、又はアクティブマトリクス液晶パネルの欠陥検出方法、欠陥検出装置及び欠陥修正方法 |
JPH09159997A (ja) * | 1995-12-07 | 1997-06-20 | Sharp Corp | 液晶パネルの欠陥候補箇所検出方法 |
JP2003241156A (ja) * | 2002-02-20 | 2003-08-27 | Sony Corp | 検査装置およびその検査方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006267576A (ja) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8330691B2 (en) | Display panel including dummy pixels and display device having the panel | |
US9953604B2 (en) | Display device and driving method performing display scan operation and detection scan operation | |
US8063865B2 (en) | Liquid crystal display comprising electrostatic protection circuit and test circuit | |
KR101005654B1 (ko) | 표시 장치 | |
JP3989756B2 (ja) | 表示装置およびその走査回路検査方法 | |
US7612863B2 (en) | Liquid crystal display having a defect repair mechanism interposed between a light shielding storage line and a light shielding output electrode | |
US20140191930A1 (en) | Display device and inspection method thereof | |
KR19990045301A (ko) | 액정 표시 장치 및 그 검사 방법 | |
JPWO2006064832A1 (ja) | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置 | |
US8049694B2 (en) | Electro-optical device and electronic apparatus including the same | |
CN100557805C (zh) | 像素结构 | |
JP2006220786A (ja) | アクティブマトリクス型表示装置 | |
US8421726B2 (en) | Liquid crystal display device, active matrix substrate, and electronic device | |
JP2006208137A (ja) | マトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置 | |
US20170336667A1 (en) | Display device | |
JP4661293B2 (ja) | 表示装置の欠陥検出方法および表示装置の欠陥検出装置 | |
JP2006275547A (ja) | マトリクス構造の欠陥検出装置およびマトリクス構造の欠陥検出方法 | |
JP2007171993A (ja) | 画像表示装置 | |
JP2005017989A (ja) | フラットディスプレイ装置及びフラットディスプレイ装置の試験方法 | |
JP5104023B2 (ja) | 電気光学装置及び電子機器 | |
JP2007093846A (ja) | 電気光学装置、および電子機器 | |
KR100855484B1 (ko) | 액정표시장치의 검사시스템 | |
JP3898037B2 (ja) | 液晶表示パネルの点灯表示検査方法及び点灯表示検査装置 | |
JP3179319B2 (ja) | マトリクス型表示装置の欠陥検出方法 | |
JP2006258712A (ja) | マトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4661293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |