JP2558845B2 - 液晶パネル駆動用集積回路 - Google Patents
液晶パネル駆動用集積回路Info
- Publication number
- JP2558845B2 JP2558845B2 JP63274865A JP27486588A JP2558845B2 JP 2558845 B2 JP2558845 B2 JP 2558845B2 JP 63274865 A JP63274865 A JP 63274865A JP 27486588 A JP27486588 A JP 27486588A JP 2558845 B2 JP2558845 B2 JP 2558845B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- liquid crystal
- current
- output current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
晶パネル駆動用集積回路に関するものである。
利点から開発が盛んである。中でもコントラストなどの
利点から各絵素にスイッチング素子を配置したアクティ
ブマトックス型液晶表示装置が開発され利用されつつあ
る。前記液晶表示パネルは一基板上に数万個以上のスイ
ッチング素子(以後、TFTと呼ぶ)を形成する必要があ
る。しかしながら、現在の技術では前記TFTをすべて無
欠陥で形成することは困難であるため、液晶表示パネル
形成後、検査をおこない良否の判定をする必要がある。
したがって検査が高速かつ容易な液晶表示装置の構成お
よび作成方法が望まれている。本発明の液晶表示パネル
の走査線駆動集積回路を用いることにより、前記液晶表
示パネルと検査工程を容易にできる。
パネルドライブICと呼ぶ)について図面を参照しながら
説明する。第3図は従来の液晶パネルドライブICの機能
ブロック図である。第3図においては17はシフトレジス
タ回路、2は前記シフトレジスタ回路の出力データを保
持するラッチ回路、3は前記ラッチ回路の出力データに
より出力端子Xn(ただし、nは整数)にTFTのオン状態
にする電圧(以後、オン電圧と呼ぶ)またはTFTをオフ
状態にする電圧(以後、オン電圧と呼ぶ)を出力するド
ライブ回路である。また、10はシフトレジスタ17のクロ
ック入力端子、6は出力端子Xnの制御信号入力端子、7
はラッチ制御信号入力端子、18はシリアルデータ入力端
子である。
する。まず、シリアルデータ入力端子18のデータはクロ
ック入力端子10に印加される信号によりシフトレジスタ
回路17に順次読みこまれる。また通常動作時はラッチ制
御端子7にHレベルが印加され、ラッチ回路は通過状態
で使用される。ドライブ回路3はラッチ回路2の出力の
ロジックレベルにより、出力端子Xnにオン電圧またはオ
フ電圧を出力する。イネーブル端子6はLレベルでドラ
イブ回路のすべての出力端子Xnにオフ電圧を出力する。
通常シフオレジスタ回路17は他の液晶パネルドライブIC
のシフトレジスタ回路と直列に接続されており、1走査
周期間の1時刻に1出力端子のみにオン電圧が印加され
るように制御される。
ため第4図を用いて説明する。近年、アクティブマトリ
ックス型液晶パネルの製造歩留まりを向上させるため、
一絵素に2つのTFTを形成する方式が提案されている。
その一例として特開昭59−242876号公報などがある。前
記、液晶パネルは不良TFTをレーザなどを用いて絵素電
極から切り離すことにより正常表示をおこなわせること
が可能である。したがって、不良TFTを検出する検査方
法が重要となる。前記検査を高速におこなうため、液晶
パネルドライブICを液晶パネルのTFTのゲート端子が接
続されている走査信号線(以後、ゲート信号線と呼ぶ)
に接続し、前記ICを動作させて、走査をおこなう方法が
提案されている。第4図は前述の液晶パネルドライブIC
を用いて液晶パネルの検査をおこなう検査方法の説明図
である。第4図において、TS11〜TS46,TM11〜TM46はTF
T,C11〜C46は液晶および絵素電極から構成されるコンデ
ンサ(以後、コンデンサと呼ぶ)、G1〜G5はゲート信号
線、S1〜S7はソース信号線、15はプローブ,16はピコア
ンペアメータなどの電流検出手段,13はゲート信号線G3
とソース信号線S2の交点部に発生した短絡欠陥(以後、
クロスショートと呼ぶ)、14はゲート信号線G3とG4間に
隣接した短絡(以後、隣接ショートと呼ぶ)、20はTFT
のTS22に発生したゲート・ドレイン短絡欠陥(以後、G
・Dショートと呼ぶ)である。液晶パネルの検査ではG
・DショートなどのTFTの欠陥、通常点欠陥と呼ばれる
ものを検出するのが主たる目的となる。また、隣接ショ
ート・クロスショートは線欠陥と呼ばれるが、前記欠陥
をも検出し、修正できるものは修正をおこない、製造歩
留まりを向上させる必要がある。
て説明する。まずシフトレジスタ回路を制御し、ゲート
信号線G2のみにオン電圧を印加する。すると、TFTのTS
22はオン状態となる。
ることができる。同様に順次、オン電圧位置をシフトし
ていくことにより点欠陥を検出していく。
る。まず、隣接ショート14については、ゲート信号線G3
にオン電圧、ゲート信号線G4にオフ電圧を印加したと
き、ゲート信号線G3からG4にむかって大きな電流が流れ
る。検査時は、1ゲート信号線にオン電圧を1msec以上
と比較的長時間印加するため、前述の電流による電力量
は大きなものとなり、液晶パネルドライブIC19および液
晶パネルを破壊してしまう。またクロスショート13の場
合もゲート信号線G3にオン電圧を印加したとき、電流検
出手段16に向って電流が流れ、液晶パネルドライブIC19
および液晶パネルを破壊するおそれが強い。以上のこと
は1ゲート信号線にオン電圧を印加する時間をμsecオ
ーダにすれば印加される電力量は小さくなり液晶パネル
ドライブICを破壊する恐れは小さくなるが、今後は点欠
陥に検出されるTFTのオン電流のような微小な電流を前
述の時間内に測定することは困難である。
により液晶パネルの検査時に前記ICを破壊し、また液晶
パネルを破壊するという課題点があった。
走査線駆動に用いる集積回路は、シフトレジスタ回路
と、前記シフトレジスタ回路の出力データを保持するラ
ッチ回路と、前記ラッチ回路の出力データにより所定出
力信号を出力するドライブ回路と、前記ドライブ回路か
ら外部にはきだされるはきだき電流または前記ドライブ
回路に流れ込む吸い込み電流のうち少なくとも一方の電
流を制限できる出力電流制限回路と、前記出力電流制限
回路に付加された外部入力端子とを具備し、前記外部入
力端子への印加信号により前記出力電流回路からの出力
電流を所定電流値以下に制限できるものである。
具備し、液晶パネル検査時に外部入力端子に信号を印加
し、出力電流を制限することができる。したがって、検
査時に出力電流を制限することにより液晶パネルに線欠
陥が発生していても、液晶パネルドライブICおよび液晶
パネルを破壊することがない。
いて図面を参照しながら説明する。第1図は本発明の液
晶パネルドライブICの機能ブロック図である。第1図に
おいて、1は双方向シフトレジスタ回路、2は前記シフ
トレジスタの出力データを保持するラッチ回路、3は前
記ラッチ回路の出力データにより出力端子Xnにオン電圧
またはオフ電圧を出力するドライブ回路、4は出力端子
Xnに流れだす電流または流れ込む電流を所定値以下に制
限する出力電流制限回路である。前記出力電流制限回路
4は電流制限機能制御端子12に印加されるロジックレベ
ルで出力電流が制限される。たとえば、前記電流制限機
能制御端子12にHレベルが印加されたとき、出力電流は
制限され、Lレベルが印加されたとき、通常出力電流が
入出力される。なお制限された出力電流は10mA以下が望
ましく、さらには1mA以下に制限できることが好まし
い。8,9はシリアルデータ入出力端子であり、データシ
フト方向制御端子11およびクロック入力端子10の信号に
より、上方向または下方向に印加されたデータが双方向
シフトレジスタ回路1に入力される。
説明する。まず、シリアルデータ入出力端子8,9に印加
されたロジックレベルのデータ信号はデータシフト方向
制御端子に印加されたロジックレベルにより、入出力端
子8,9のどちらかにデータ信号がシフトレジスタ回路1
に入力される。また、通常動作時はラッチ制御端子7に
Hレベルが印加され、ラッチ回路は通常状態で使用され
る。ドライブ回路はラッチ回路の出力のロジックレベル
により、オン電圧またはオフ電圧を出力する。出力電流
制限回路4は液晶パネル検査時に動作され、出旅電流を
制限し、通常液晶パネルの表示状態時には動作させない
ように制御される。
パネルを検査をおこなう場合の説明図である。液晶パネ
ル検査時は出力電流制限回路を動作させておこなう。ま
た、液晶パネルドライブICには各外部入力端子および出
力端子Xnには突起電極および前記電極上に導電性接合層
が形成され、液晶パネル上に直接前記ドライブICチップ
を積載するガラスオンチップ技術でおこなわれる。検査
時は検査液晶パネルが修正不可能な欠陥が発生している
場合、積載したドライブICチップを再利用できるよう
に、導電性接合層を半硬化状態(以後、仮接続)でおこ
なう。仮接続状態ではドライブICチップはピンセットな
どで容易に取りのぞくことができる。検査液晶パネルが
良品までは修正可能な場合は、100℃で3時間以上の加
熱をおこない、導電性接合層を本硬化させる。
るため、ゲート信号線G3にオン電圧を印加したとき、隣
接ショート14が発生しても、ゲート信号線G3からG4に流
れ込む電流は一定値以上流れることがない。したがっ
て、液晶パネルドライブICおよび液晶パネルを破壊する
ことがない。またクロスショート13が発生してもゲート
信号線G3から一定値以上電流が流れだす恐れがない。
G1にオン電圧を印加し、他のゲート信号線にはオフ電圧
を印加し、順次、オン電圧印加位置をゲート信号線Gnに
シフトさせていくことによりおこなう。G・Dショート
20はゲート信号線G2にオン電圧を印加したとき、電流検
出手段16に微小電流が検出され、点欠陥を検出できると
前述のように説明した。しかし、TFTのTM11にG・Dシ
ョートが発生し、 G2→G・Dショート→TM11→S2→電流検出手段16 なる経路で微小電流が検出された可能性がある。本発明
の液晶パネルドライブICのシフトレジスタは双方向であ
るので、上方向に1ビットシフトさせ、ゲート信号線G1
に+極性であるオン電圧を印加する。この時、ゲート信
号線G2は一極性であるオフ電圧が印加されている。TFT
のTS11をオン状態させプローブ15をソース信号線S1に圧
接する。
ートが発生しており、ゲート信号線G2には一電圧が印加
されているから、ソース信号線S1にゲート信号線G2より
高い電圧が電流検出手段16により印加されれば、 電流検出手段16→S1→TS11→G・Dショート→G2 なる電流経路が発生じる。したがって、電流検出手段16
で電流が流れないかをモニターすることによりTFTの欠
陥を容易に検出することができる。
向は、電流が流れ出す方向(以後、はき出し電流と呼
ぶ)と、電流が流れ込む方向(以後、吸い込み電流と呼
ぶ)の両方におこなうことが好ましい。しかし、クロス
ショートなどはオン電圧からグランドに流れる電流が問
題となり、また比較的オン電圧の絶対値がオフ電圧の絶
対値より大きいことから、はき出し電流のみに制限を加
えてもよい。はき出し電流のみに制限を加える場合と両
方向に制限を加える場合と比較すると、一方のみに制限
を加えた方が回路規模が小さくなり、したがってチップ
面積が小さくなることから、液晶パネルドライブICの製
造コストを低減させることができる。
電流制限回路を具備することにより、液晶パネルに線欠
陥が発生していても、ドライブICおよび液晶パネルを破
壊するおそれがない。したがって製造歩留まりの向上に
大きく寄与する。またシフトレジスタを双方向に形成し
ているため、液晶パネルの検査時、オン電圧の印加位置
の制御が容易になり、良好あるいは高速の検査をおこな
うことができる。
図、第2図は本発明の液晶パネルドライブICを用いて液
晶パネルの検査方法の説明図、第3図は従来の液晶パネ
ルドライブICの機能ブロック図、第4図は従来の液晶パ
ネルドライブICを用いた液晶パネルの検査方法の説明図
である。 1……双方向シフトレジスタ回路、2……ラッチ回路、
3……ドライブ回路、4……出力電流制限回路、5,19…
…液晶パネルドライブIC、6……イネーブル端子、7…
…ラッチ制御端子、8,9……シリアルデータ入力端子、1
0……クロック入力端子、11……データシフト方向制御
端子、12……電流制限機能制御端子、13…クロスショー
ト、14……隣接ショート、15……プローブ、16……電流
検出手段、17……シフトレジスタ回路、18……シリアル
データ入力端子、20……G・Dショート、TS11〜TS46,T
M11〜TM46……TFT、C11〜C46……コンデンサ、G1〜G5…
…ゲート信号線、S1〜S7……ソース信号線。
Claims (5)
- 【請求項1】液晶表示パネルの走査線駆動に用いる集積
回路であって、シフトレジスタ回路と、前記シフトレジ
スタ回路の出力データを保持するラッチ回路と、前記ラ
ッチ回路の出力データにより所定出力信号を出力するド
ライブ回路と、前記ドライブ回路から外部にはきだされ
るはきだし電流または前記ドライブ回路に流れ込む吸い
込み電流のうち少なくとも一方の電流を制限できる出力
電流制限回路と、前記出力電流制限回路に付加された外
部入力端子とを具備し、前記外部入力端子への印加信号
により前記出力電流回路からの出力電流を所定電流値以
下に制限できることを特徴とする液晶表示パネル駆動用
集積回路。 - 【請求項2】液晶表示パネルの走査線駆動に用いる集積
回路であって、双方向シフトレジスタ回路と、前記シフ
トレジスタ回路の出力データを保持するラッチ回路と、
前記ラッチ回路の出力データにより所定出力信号を出力
するドライブ回路と、前記ドライブ回路から外部に吐き
出されるはきだし電流を制限できる出力電流制限回路
と、前記出力電流制限回路に付加された外部入力端子と
を具備し、 前記外部入力端子への印加信号により前記出力電流回路
からの出力電流を所定電流値以下に制限できることを特
徴とする液晶表示パネル駆動用集積回路。 - 【請求項3】出力電流制限回路が制限するはきだし電流
または吸い込み電流は、10mA以下であることを特徴とす
る請求項1記載の液晶表示パネル駆動用集積回路。 - 【請求項4】液晶表示パネルの走査線駆動に用いる集積
回路であって、シフトレジスタ回路と、前記シフトレジ
スタ回路の出力データを保持するラッチ回路と、前記ラ
ッチ回路の出力データにより所定出力信号を出力するド
ライブ回路と、前記ドライブ回路から外部にはきだされ
るはきだし電流または前記ドライフ回路に流れ込む吸い
込み電流のうち少なくとも一方の電流を制限できる出力
電流制限回路と、前記出力電流制限回路から出力された
複数の端子と、前記複数の端子の形成された突起電極
と、前記出力電流制限回路に付加された外部入力端子と
を具備し、 前記外部入力端子への印加信号により前記出力電流回路
からの出力電流を所定電流値以下に制限でき、前記突起
電極を介して、液晶表示パネルのゲート信号線と前記出
力電流制限回路とが接続されることを特徴とする液晶表
示パネル駆動用集積回路。 - 【請求項5】液晶表示パネルの走査線駆動に用いる集積
回路であって、双方向シフトレジスタ回路と、前記双方
向シフトレジスタ回路に付加された第1の外部入力端子
と、前記シフトレジスタ回路の出力データを保持するラ
ッチ回路と、前記ラッチ回路の出力データにより所定出
力信号を出力するドライブ回路と、前記ドライブ回路か
ら外部にはきだされるはきだし電流または前記ドライブ
回路に流れ込む吸い込み電流のうち少なくとも一方の電
流を制限できる出力電流制限回路と、前記出力制限回路
から出力された複数の端子と、前記複数の端子の形成さ
れた突起電極と、前記出力電流制限回路に付加された第
2の外部入力端子とを具備し、前記シフトレジスタ回路
は前記第1の外部入力端子への印加信号によりデータの
シフト方向を変化でき、液晶表示パネルの検査時には、
前記第2の外部入力端子への印加信号により前記出力電
流回路からの出力電流を所定電流値以下に制限でき、前
記突起電極を介して、液晶表示パネルのゲート信号線と
前記出力電流制限回路とが接続されることを特徴とする
液晶表示パネル駆動用集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63274865A JP2558845B2 (ja) | 1988-10-31 | 1988-10-31 | 液晶パネル駆動用集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63274865A JP2558845B2 (ja) | 1988-10-31 | 1988-10-31 | 液晶パネル駆動用集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02120793A JPH02120793A (ja) | 1990-05-08 |
JP2558845B2 true JP2558845B2 (ja) | 1996-11-27 |
Family
ID=17547644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63274865A Expired - Lifetime JP2558845B2 (ja) | 1988-10-31 | 1988-10-31 | 液晶パネル駆動用集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2558845B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9805693B2 (en) | 2014-12-04 | 2017-10-31 | Samsung Display Co., Ltd. | Relay-based bidirectional display interface |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3006431U (ja) * | 1994-07-04 | 1995-01-24 | 有限会社チェック電子 | 非接続信号検出板による液晶表示器基板の検査装置 |
-
1988
- 1988-10-31 JP JP63274865A patent/JP2558845B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9805693B2 (en) | 2014-12-04 | 2017-10-31 | Samsung Display Co., Ltd. | Relay-based bidirectional display interface |
Also Published As
Publication number | Publication date |
---|---|
JPH02120793A (ja) | 1990-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3086936B2 (ja) | 光弁装置 | |
JP2758103B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
TW555985B (en) | Testing method for array substrate | |
JP3790684B2 (ja) | 検査用回路、検査方法および液晶セルの製造方法 | |
JPH01101646A (ja) | アクティブマトリクス液晶表示装置の製造方法 | |
JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
JP2003029296A (ja) | アレイ基板及びその検査方法並びに液晶表示装置 | |
JP3724692B2 (ja) | 液晶表示装置及びその検査方法 | |
JP4624109B2 (ja) | 半導体装置の検査回路 | |
JP3739874B2 (ja) | アレイ | |
JP2558845B2 (ja) | 液晶パネル駆動用集積回路 | |
JP2002055141A (ja) | アレイ基板の検査方法及び該検査装置 | |
JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
JP3203971B2 (ja) | 表示素子 | |
TWI238259B (en) | Method of inspecting array substrate | |
JPH05341246A (ja) | マトリクス型表示素子の製造方法 | |
JPH05307167A (ja) | アクティブマトリクスパネル | |
JP2558755B2 (ja) | 液晶表示パネル用セグメントドライブic | |
JPH05307192A (ja) | アクティブマトリクス基板の検査方法及び検査装置 | |
JPH02245794A (ja) | 液晶パネル駆動用集積回路 | |
JPH0510999A (ja) | 液晶デイスプレイ基板の検査方法及びそのシステム | |
JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
JPH09265063A (ja) | 液晶表示素子の検査装置および検査方法 | |
CN100526902C (zh) | 半导体装置的检查电路及检查方法 | |
JP2001147650A (ja) | 電気光学装置用基板およびアクティブマトリクス基板ならびに電気光学装置用基板の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |