JPH09113654A - 間欠受信制御器 - Google Patents
間欠受信制御器Info
- Publication number
- JPH09113654A JPH09113654A JP26693995A JP26693995A JPH09113654A JP H09113654 A JPH09113654 A JP H09113654A JP 26693995 A JP26693995 A JP 26693995A JP 26693995 A JP26693995 A JP 26693995A JP H09113654 A JPH09113654 A JP H09113654A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- intermittent
- count value
- reception
- intermittent reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
- G04G3/022—Circuits for deriving low frequency timing pulses from pulses of higher frequency the desired number of pulses per unit of time being obtained by adding to or substracting from a pulse train one or more pulses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electric Clocks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】同期外れにならない程度の間欠周期計測を行う
ことにより連続受信動作時間を短縮した低消費電力の移
動体通信機用の間欠受信制御器を提供する。 【解決手段】基準クロックＣＲと時計クロックＣＫとを
比較し比較信号Ｈを生成する周波数比較回路４と、比較
信号Ｈの供給に応答して間欠受信周期対応の設定値Ｎを
算出するカウンタ設定値算出回路５と、設定計数値Ｎに
より計数値が設定され時計クロックＣＫの供給に応答し
てこのクロックＣＫを設定値Ｎまで計数して間欠受信周
期Ｐを出力するカウンタ３とを備える。
ことにより連続受信動作時間を短縮した低消費電力の移
動体通信機用の間欠受信制御器を提供する。 【解決手段】基準クロックＣＲと時計クロックＣＫとを
比較し比較信号Ｈを生成する周波数比較回路４と、比較
信号Ｈの供給に応答して間欠受信周期対応の設定値Ｎを
算出するカウンタ設定値算出回路５と、設定計数値Ｎに
より計数値が設定され時計クロックＣＫの供給に応答し
てこのクロックＣＫを設定値Ｎまで計数して間欠受信周
期Ｐを出力するカウンタ３とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は間欠受信制御器に関
し、特に簡易型携帯電話（パーソナルハンディホンシス
テム：ＰＨＳ）等の移動体通信における間欠受信制御用
の同期信号を発生する間欠受信制御器に関する。
し、特に簡易型携帯電話（パーソナルハンディホンシス
テム：ＰＨＳ）等の移動体通信における間欠受信制御用
の同期信号を発生する間欠受信制御器に関する。
【０００２】
【従来の技術】ＰＨＳなどの移動体通信機（以下通信
機）には送受信動作の基準周波数信号の発生用の基準発
振回路と待受け状態である間欠受信等の時計機能に用い
る低周波の時計クロックの発生用の時計クロック発振回
路とを独立に備える必要がある。これは間欠受信に基準
発振回路が生成した高周波の基準クロックを使用すると
消費電流が通話状態時と殆んど変わらないため、上記基
準クロックより低周波の時計クロックを用いて消費電流
を小さくするためである。さらに時計クロック発振回路
は低コスト化のために、基準発振回路に比べて発振周波
数精度の劣るものを使用するのが一般的である。しかし
精度の劣る発振回路部を用いると時計機能の精度も低下
するので補正が必要となる。上記補正の一例として、特
開平４ー６０４９４号公報（文献１）記載の無線端末装
置用の間欠制御器は、電源オンの動作状態のとき基準ク
ロックと時計クロックとを比較し、その比較結果により
時計クロックを補正し、待機時の電源オフのときは上記
補正動作を停止している。
機）には送受信動作の基準周波数信号の発生用の基準発
振回路と待受け状態である間欠受信等の時計機能に用い
る低周波の時計クロックの発生用の時計クロック発振回
路とを独立に備える必要がある。これは間欠受信に基準
発振回路が生成した高周波の基準クロックを使用すると
消費電流が通話状態時と殆んど変わらないため、上記基
準クロックより低周波の時計クロックを用いて消費電流
を小さくするためである。さらに時計クロック発振回路
は低コスト化のために、基準発振回路に比べて発振周波
数精度の劣るものを使用するのが一般的である。しかし
精度の劣る発振回路部を用いると時計機能の精度も低下
するので補正が必要となる。上記補正の一例として、特
開平４ー６０４９４号公報（文献１）記載の無線端末装
置用の間欠制御器は、電源オンの動作状態のとき基準ク
ロックと時計クロックとを比較し、その比較結果により
時計クロックを補正し、待機時の電源オフのときは上記
補正動作を停止している。
【０００３】文献１記載の従来の間欠受信制御器をブロ
ックで示す図４を参照すると、この従来の間欠受信制御
器は、発振周波数と精度が高い基準クロックＣＲを発生
する基準発振回路１と、基準クロックＣＲに比較して発
振周波数と精度が低い時計クロックＣＫを発生する時計
クロック発振回路２と、基準クロックＣＲと時計クロッ
クＣＫの各々の周波数を比較し比較信号を発生する周波
数比較回路４と、比較信号Ｈにより分周比が補正され時
計クロックＣＫを分周し時計信号Ｋを出力する可変分周
回路８と、時計信号Ｋを計数し間欠受信周期Ｐを出力す
る時計計数回路９とを備える。
ックで示す図４を参照すると、この従来の間欠受信制御
器は、発振周波数と精度が高い基準クロックＣＲを発生
する基準発振回路１と、基準クロックＣＲに比較して発
振周波数と精度が低い時計クロックＣＫを発生する時計
クロック発振回路２と、基準クロックＣＲと時計クロッ
クＣＫの各々の周波数を比較し比較信号を発生する周波
数比較回路４と、比較信号Ｈにより分周比が補正され時
計クロックＣＫを分周し時計信号Ｋを出力する可変分周
回路８と、時計信号Ｋを計数し間欠受信周期Ｐを出力す
る時計計数回路９とを備える。
【０００４】次に、図４を参照して、従来の間欠受信制
御器の動作について説明すると、基準発振回路１および
時計クロック発振回路２の各々で発生したクロック信号
ＣＲ，ＣＫは周波数比較回路４で比較される。周波数比
較方法を示す図２を参照すると、周波数比較回路４は時
計クロックＣＫのｍ周期間で基準クロックＣＲの何周期
分であるかをカウントしカウント値ｎを求める。このと
き基準クロックＣと時計クロックＣＫの精度が等しいと
カウント値ｎ＝ａ×ｍ（ａは基準クロック周波数／時計
クロック周波数）になる。しかし実際は時計クロックＣ
Ｋは低精度のためｎ＝ａ×ｍにはならずカウント値ｎは
誤差分だけずれる。一方可変分周回路８は時計クロック
ＣＫで動作させるためその出力の時計信号Ｋの周期は所
望の値よりずれてくる。周波数比較回路部４は上記誤差
が時計クロックＣＫの周期の１／２〜１＋１／２の範囲
と判定した場合は可変分周回路８の分周比を通常値−１
に、１＋１／２〜２＋１／２の範囲の場合は上記分周比
を通常値−２にというように補正し時計信号Ｋを生成す
る。時計計数回路９は時計信号Ｋを計数することにより
間欠受信周期Ｐを計測して端子ＴＰに出力する。
御器の動作について説明すると、基準発振回路１および
時計クロック発振回路２の各々で発生したクロック信号
ＣＲ，ＣＫは周波数比較回路４で比較される。周波数比
較方法を示す図２を参照すると、周波数比較回路４は時
計クロックＣＫのｍ周期間で基準クロックＣＲの何周期
分であるかをカウントしカウント値ｎを求める。このと
き基準クロックＣと時計クロックＣＫの精度が等しいと
カウント値ｎ＝ａ×ｍ（ａは基準クロック周波数／時計
クロック周波数）になる。しかし実際は時計クロックＣ
Ｋは低精度のためｎ＝ａ×ｍにはならずカウント値ｎは
誤差分だけずれる。一方可変分周回路８は時計クロック
ＣＫで動作させるためその出力の時計信号Ｋの周期は所
望の値よりずれてくる。周波数比較回路部４は上記誤差
が時計クロックＣＫの周期の１／２〜１＋１／２の範囲
と判定した場合は可変分周回路８の分周比を通常値−１
に、１＋１／２〜２＋１／２の範囲の場合は上記分周比
を通常値−２にというように補正し時計信号Ｋを生成す
る。時計計数回路９は時計信号Ｋを計数することにより
間欠受信周期Ｐを計測して端子ＴＰに出力する。
【０００５】例えば、この回路をＰＨＳに適用するもの
とし、基準クロックＣＲの周波数を１９．２ＭＨｚ，時
計クロックＣＫの周波数を３２ＫＨｚ，時計信号Ｋの周
期を１００ｍｓ，計測対象の間欠受信周期Ｐを１．２秒
とした場合の誤差を求める。このとき基準クロックＣＲ
の誤差は考えないこととする。可変分周回路８は１００
ｍｓの周期の時計信号Ｋを発生させるため時計クロック
ＣＫを１００ｍｓ÷１／３２ＫＨｚ＝３２００回カウン
トする。周波数比較回路４は時計クロックＣＫの３２０
０カウント分の時間が時計クロックＣＫの１／２周期で
ある１５．６２５μｓ以下と判定したら比較信号Ｈによ
り可変分周回路８の分周比を変えない。したがって、可
変分周回路８で発生する誤差の最大値は１５．６２５μ
ｓになる。時計計数回路９は１．２秒計測のために可変
分周回路部８の出力の時計信号Ｋを１２回カウントする
ので実際の計測値は（１００ｍｓ−１５．６２５μｓ）
×１２＝１．１９８１２秒となるため１．２秒に対して
１８７μｓの誤差が生じる。これはＰＨＳのデータレイ
ト３８４ＫＨｚに対して７２ビット分に相当する。ＰＨ
Ｓの場合１スロットのデータ長は２４０ビットであるの
でこの場合受信ウインドを全体の約１／３開かなくては
ならない。しかし、この受信ウインドを長期間開く方法
は受信タイミングがずれたことに気づかずに受信動作を
継続する恐れがある。
とし、基準クロックＣＲの周波数を１９．２ＭＨｚ，時
計クロックＣＫの周波数を３２ＫＨｚ，時計信号Ｋの周
期を１００ｍｓ，計測対象の間欠受信周期Ｐを１．２秒
とした場合の誤差を求める。このとき基準クロックＣＲ
の誤差は考えないこととする。可変分周回路８は１００
ｍｓの周期の時計信号Ｋを発生させるため時計クロック
ＣＫを１００ｍｓ÷１／３２ＫＨｚ＝３２００回カウン
トする。周波数比較回路４は時計クロックＣＫの３２０
０カウント分の時間が時計クロックＣＫの１／２周期で
ある１５．６２５μｓ以下と判定したら比較信号Ｈによ
り可変分周回路８の分周比を変えない。したがって、可
変分周回路８で発生する誤差の最大値は１５．６２５μ
ｓになる。時計計数回路９は１．２秒計測のために可変
分周回路部８の出力の時計信号Ｋを１２回カウントする
ので実際の計測値は（１００ｍｓ−１５．６２５μｓ）
×１２＝１．１９８１２秒となるため１．２秒に対して
１８７μｓの誤差が生じる。これはＰＨＳのデータレイ
ト３８４ＫＨｚに対して７２ビット分に相当する。ＰＨ
Ｓの場合１スロットのデータ長は２４０ビットであるの
でこの場合受信ウインドを全体の約１／３開かなくては
ならない。しかし、この受信ウインドを長期間開く方法
は受信タイミングがずれたことに気づかずに受信動作を
継続する恐れがある。
【０００６】
【発明が解決しようとする課題】上述した従来の間欠受
信制御器は、可変分周回路の出力する時計信号が最大で
時計クロックのほぼ１／２周期分の誤差を生じこれに時
計計数回路のカウント数倍を乗じた時間の分だけ間欠受
信時間の計数時間が正しい間欠受信時間よりづれてしま
い正常な間欠受信が不可能となるので、この回避のため
基準クロックによる連続受信動作を行う必要があるので
消費電力が増えてしまうという欠点があった。
信制御器は、可変分周回路の出力する時計信号が最大で
時計クロックのほぼ１／２周期分の誤差を生じこれに時
計計数回路のカウント数倍を乗じた時間の分だけ間欠受
信時間の計数時間が正しい間欠受信時間よりづれてしま
い正常な間欠受信が不可能となるので、この回避のため
基準クロックによる連続受信動作を行う必要があるので
消費電力が増えてしまうという欠点があった。
【０００７】また、上記間欠受信時間のずれをカバーす
るために受信タイミング検出ウインドを長く開く方法も
あるが、この方法は受信タイミングがずれたことに気づ
かずに受信動作を継続する恐れがあるという欠点があっ
た。
るために受信タイミング検出ウインドを長く開く方法も
あるが、この方法は受信タイミングがずれたことに気づ
かずに受信動作を継続する恐れがあるという欠点があっ
た。
【０００８】本発明の目的は、同期外れにならない程度
の間欠周期計測を行うことにより基準クロックで動作す
る連続受信動作時間を短縮した低消費電力の移動体通信
機用の間欠受信制御器を提供することにある。
の間欠周期計測を行うことにより基準クロックで動作す
る連続受信動作時間を短縮した低消費電力の移動体通信
機用の間欠受信制御器を提供することにある。
【０００９】
【課題を解決するための手段】本発明の間欠受信制御器
は、送受信動作の基準周波数信号である基準クロックを
供給する基準クロック信号源と長周期の時間基準である
時計機能用の時計クロックを発生する時計クロック発振
回路とを備え待受け時の間欠受信を制御する間欠受信制
御器において、前記基準クロックと前記時計クロックと
を比較し比較信号を生成する周波数比較回路と、前記比
較信号の供給に応答して間欠受信周期対応の設定計数値
を算出する設定計数値算出回路と、前記設定計数値によ
り計数値が設定され前記時計クロックの供給に応答して
このクロックを前記設定値まで計数して前記間欠受信周
期を出力する間欠受信周期カウンタとを備えて構成され
ている。
は、送受信動作の基準周波数信号である基準クロックを
供給する基準クロック信号源と長周期の時間基準である
時計機能用の時計クロックを発生する時計クロック発振
回路とを備え待受け時の間欠受信を制御する間欠受信制
御器において、前記基準クロックと前記時計クロックと
を比較し比較信号を生成する周波数比較回路と、前記比
較信号の供給に応答して間欠受信周期対応の設定計数値
を算出する設定計数値算出回路と、前記設定計数値によ
り計数値が設定され前記時計クロックの供給に応答して
このクロックを前記設定値まで計数して前記間欠受信周
期を出力する間欠受信周期カウンタとを備えて構成され
ている。
【００１０】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図４と共通の構成要素は共通の文字を付して同様にブ
ロックで示す図１を参照すると、この図に示す本実施の
形態の間欠受信制御器は、従来と共通の基準発振回路１
と、時計クロック発振回路２と、周波数比較回路４とに
加えて、時計クロックＣＫをカウントし間欠受信周期Ｐ
を生成するカウンタ３と、カウンタ３の設定値Ｎを算出
するカウンタ設定値算出回路５とを備える。
を図４と共通の構成要素は共通の文字を付して同様にブ
ロックで示す図１を参照すると、この図に示す本実施の
形態の間欠受信制御器は、従来と共通の基準発振回路１
と、時計クロック発振回路２と、周波数比較回路４とに
加えて、時計クロックＣＫをカウントし間欠受信周期Ｐ
を生成するカウンタ３と、カウンタ３の設定値Ｎを算出
するカウンタ設定値算出回路５とを備える。
【００１１】次に、図１を参照して本実施の形態の動作
について説明すると、まず、周波数比較回路４は、基準
クロックＣＲと時計クロックＣＫとの供給を受け比較結
果Ｈをカウンタ設定値算出回路５に供給する。カウンタ
設定値算出回路５は比較結果Ｈに応答してカウンタ設定
値Ｎを算出しカウンタ３に供給する。一方、カウンタ３
はカウンタ設定値Ｎを設定し時計クロックＣＫの供給に
応答してこれを計数してこのカウント結果を間欠受信周
期Ｐとして出力端子ＴＰに出力する。
について説明すると、まず、周波数比較回路４は、基準
クロックＣＲと時計クロックＣＫとの供給を受け比較結
果Ｈをカウンタ設定値算出回路５に供給する。カウンタ
設定値算出回路５は比較結果Ｈに応答してカウンタ設定
値Ｎを算出しカウンタ３に供給する。一方、カウンタ３
はカウンタ設定値Ｎを設定し時計クロックＣＫの供給に
応答してこれを計数してこのカウント結果を間欠受信周
期Ｐとして出力端子ＴＰに出力する。
【００１２】次に、本実施の形態の動作の具体例につい
て、従来と同様に、ＰＨＳに適用するものとし、基準ク
ロックＣＲの周波数を１９．２ＭＨｚ，時計クロックＣ
Ｋの周波数を３２ＫＨｚ，時計信号Ｋの周期を１００ｍ
ｓ，計測対象の間欠受信周期Ｐを１．２秒とした場合の
誤差を求める。
て、従来と同様に、ＰＨＳに適用するものとし、基準ク
ロックＣＲの周波数を１９．２ＭＨｚ，時計クロックＣ
Ｋの周波数を３２ＫＨｚ，時計信号Ｋの周期を１００ｍ
ｓ，計測対象の間欠受信周期Ｐを１．２秒とした場合の
誤差を求める。
【００１３】カウンタ３は時計クロックＣＫの供給に応
答してこのクロックＣＫを設定値Ｎまでカウントする。
したがって、出力の間欠受信周期の計測時間は時計クロ
ックＣＫの周期ステップで設定されるので計測時間の最
大誤差は時計クロックＣＫの１／２周期以内に収まる。
これを従来と同様に、時計クロックＣＫの精度を２×１
５．６２５μｓすなわち３１．２４５μｓとすると、Ｐ
ＨＳのデータレイト３８４ＫＨｚに対して１２ビット分
ですむ。この場合受信タイミング検出ウインドは全体の
５％開くだけでよく、これ以上の受信タイミングのずれ
をが生じると受信エラーを感知でき別の処理に移れる。
カウンタ設定値算出回路５は例えばＣＰＵや演算回路等
で構成される。
答してこのクロックＣＫを設定値Ｎまでカウントする。
したがって、出力の間欠受信周期の計測時間は時計クロ
ックＣＫの周期ステップで設定されるので計測時間の最
大誤差は時計クロックＣＫの１／２周期以内に収まる。
これを従来と同様に、時計クロックＣＫの精度を２×１
５．６２５μｓすなわち３１．２４５μｓとすると、Ｐ
ＨＳのデータレイト３８４ＫＨｚに対して１２ビット分
ですむ。この場合受信タイミング検出ウインドは全体の
５％開くだけでよく、これ以上の受信タイミングのずれ
をが生じると受信エラーを感知でき別の処理に移れる。
カウンタ設定値算出回路５は例えばＣＰＵや演算回路等
で構成される。
【００１４】カウンタ設定値算出回路５におけるカウン
タ３の設定値Ｎの算出方法の一例を、説明の便宜上、従
来と同様に周波数比較回路部４において時計クロックＣ
Ｋの６４周期分を基準クロックＣＲの３８３９４カウン
ト分とした場合で説明する。
タ３の設定値Ｎの算出方法の一例を、説明の便宜上、従
来と同様に周波数比較回路部４において時計クロックＣ
Ｋの６４周期分を基準クロックＣＲの３８３９４カウン
ト分とした場合で説明する。
【００１５】この時の時計用クロックの周期を求めると
１／１９．２ＭＨｚ×３８３９４÷６４＝３１．２４５
μｓとなる。通常１．２秒計測に必要なカウント数は３
８４００回であるのでこの場合の計測時間は３１．２４
５μｓ×３８４００＝１．１９９８１２５秒であり所望
の１．２秒に対して１８７．５μｓ不足となる。この誤
差分は実際の時計クロックＣＫの６周期分（１８７．５
μｓ÷３１．２４５μｓ＝６．０００９６）になるので
設定値Ｎは３８４００＋６＝３８４０６にすればよい。
補正後の間欠受信周期は１．１９９９５４７秒で１．２
秒に対して４．５３μｓの誤差となる。
１／１９．２ＭＨｚ×３８３９４÷６４＝３１．２４５
μｓとなる。通常１．２秒計測に必要なカウント数は３
８４００回であるのでこの場合の計測時間は３１．２４
５μｓ×３８４００＝１．１９９８１２５秒であり所望
の１．２秒に対して１８７．５μｓ不足となる。この誤
差分は実際の時計クロックＣＫの６周期分（１８７．５
μｓ÷３１．２４５μｓ＝６．０００９６）になるので
設定値Ｎは３８４００＋６＝３８４０６にすればよい。
補正後の間欠受信周期は１．１９９９５４７秒で１．２
秒に対して４．５３μｓの誤差となる。
【００１６】このように、本実施の形態では、間欠受信
周期を１つのカウンタのみで時計クロックを計測するこ
とにより決定するため、このカウント値の設定を変化さ
せることにより時計クロック周期毎に補正を行える。し
たがって、補正後の最大誤差は時計クロックの１／２周
期ですむ。
周期を１つのカウンタのみで時計クロックを計測するこ
とにより決定するため、このカウント値の設定を変化さ
せることにより時計クロック周期毎に補正を行える。し
たがって、補正後の最大誤差は時計クロックの１／２周
期ですむ。
【００１７】次に、本発明の第２の実施の形態を図１と
共通の構成要素は共通の文字を付して同様にブロックで
示す図３を参照すると、本実施の形態の前述の第１の実
施の形態との相違点は、基準発振回路１の代りに受信信
号より基準クロックＣＲを復調して生成する受信クロッ
ク復調回路７を備えることである。
共通の構成要素は共通の文字を付して同様にブロックで
示す図３を参照すると、本実施の形態の前述の第１の実
施の形態との相違点は、基準発振回路１の代りに受信信
号より基準クロックＣＲを復調して生成する受信クロッ
ク復調回路７を備えることである。
【００１８】受信クロック復調回路７は通信相手から基
準クロックにより送信された電波を復調して基準クロッ
クＣＲを生成するので第１の実施の形態の基準発振回路
１で発生したクロックと同等精度の基準クロックＣＫを
得ることができる。したがって、第１の実施の形態と同
様の動作が行える。
準クロックにより送信された電波を復調して基準クロッ
クＣＲを生成するので第１の実施の形態の基準発振回路
１で発生したクロックと同等精度の基準クロックＣＫを
得ることができる。したがって、第１の実施の形態と同
様の動作が行える。
【００１９】以上説明した第１，第２の実施の形態の動
作は時計クロック発振回路２の特性が変化したとき、す
なわち電源投入時や周辺温度変化したときあるいは送受
信動作に異常が発生したときにに行えばよくそれ以外の
時期の間欠受信中は高い周波数でかつ消費電力が大きい
基準発振回路１および基準クロックＣＲで動作する諸回
路の動作を停止することができる。
作は時計クロック発振回路２の特性が変化したとき、す
なわち電源投入時や周辺温度変化したときあるいは送受
信動作に異常が発生したときにに行えばよくそれ以外の
時期の間欠受信中は高い周波数でかつ消費電力が大きい
基準発振回路１および基準クロックＣＲで動作する諸回
路の動作を停止することができる。
【００２０】
【発明の効果】以上説明したように、本発明の間欠受信
制御器は、基準クロックと時計クロックとを比較し比較
信号を生成する周波数比較回路と、比較信号の供給に応
答して間欠受信周期対応の設定計数値を算出する設定計
数値算出回路と、設定計数値により計数値が設定され上
記時計クロックの供給に応答してこのクロックを上記設
定値まで計数して間欠受信周期を出力する間欠受信周期
カウンタとを備えることにより、間欠受信周期を時計ク
ロックのカウント用の１つのカウンタに補正値を設定し
計測するため、補正後の期待値に対する最大誤差は時計
クロックの１／２周期以内に収まるという効果がある。
制御器は、基準クロックと時計クロックとを比較し比較
信号を生成する周波数比較回路と、比較信号の供給に応
答して間欠受信周期対応の設定計数値を算出する設定計
数値算出回路と、設定計数値により計数値が設定され上
記時計クロックの供給に応答してこのクロックを上記設
定値まで計数して間欠受信周期を出力する間欠受信周期
カウンタとを備えることにより、間欠受信周期を時計ク
ロックのカウント用の１つのカウンタに補正値を設定し
計測するため、補正後の期待値に対する最大誤差は時計
クロックの１／２周期以内に収まるという効果がある。
【００２１】また、間欠受信周期測定誤差が小さいの
で、間欠受信時に同期外れにならない程度の長周期の間
欠周期計測を行うことにより基準クロックで動作する連
続受信動作時間を短縮して低消費電力の移動体通信機を
実現できるという効果がある。
で、間欠受信時に同期外れにならない程度の長周期の間
欠周期計測を行うことにより基準クロックで動作する連
続受信動作時間を短縮して低消費電力の移動体通信機を
実現できるという効果がある。
【００２２】
【図１】本発明の間欠受信制御器の第１の実施の形態を
示すブロック図である。
示すブロック図である。
【図２】図１の周波数比較回路の動作の一例を示すタイ
ムチャートである。
ムチャートである。
【図３】本発明の間欠受信制御器の第２の実施の形態を
示すブロック図である。
示すブロック図である。
【図４】従来の間欠受信制御器の一例を示すブロック図
である。
である。
１ 基準発振回路 ２ 時計クロック発振回路 ３ カウンタ ４ 周波数比較回路 ５ カウンタ設定値算出回路 ７ 受信クロック復調回路 ８ 可変分周回路 ９ 時計計数回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 7/26 Ｘ
Claims (6)
- 【請求項１】 送受信動作の基準周波数信号である基準
クロックを供給する基準クロック信号源と長周期の時間
基準である時計機能用の時計クロックを発生する時計ク
ロック発振回路とを備え待受け時の間欠受信を制御する
間欠受信制御器において、 前記基準クロックと前記時計クロックとを比較し比較信
号を生成する周波数比較回路と、 前記比較信号の供給に応答して間欠受信周期対応の設定
計数値を算出する設定計数値算出回路と、 前記設定計数値により計数値が設定され前記時計クロッ
クの供給に応答してこのクロックを前記設定値まで計数
して前記間欠受信周期を出力する間欠受信周期カウンタ
とを備えることを特徴とする間欠受信制御器。 - 【請求項２】 前記基準クロック信号源が、内部で前記
基準クロックを発振する基準信号発振回路を備えること
を特徴とする請求項１記載の間欠受信制御器。 - 【請求項３】 前記基準クロック信号源が、受信信号中
の基準クロックを復調して前記基準クロックを生成する
受信クロック復調回路を備えることを特徴とする請求項
１記載の間欠受信制御器。 - 【請求項４】 前記設定計数値算出回路が、電源投入時
に前記設定計数値を前記間欠周期カウンタに供給するこ
とを特徴とする請求項１記載の間欠受信制御器。 - 【請求項５】 前記設定計数値算出回路が、周囲温度に
変化が生じたときにに前記設定計数値を前記間欠周期カ
ウンタに供給することを特徴とする請求項１記載の間欠
受信制御器。 - 【請求項６】 前記設定計数値算出回路が、通信機の送
受信動作に異常が発生したときにに前記設定計数値を前
記間欠周期カウンタに供給することを特徴とする請求項
１記載の間欠受信制御器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26693995A JPH09113654A (ja) | 1995-10-16 | 1995-10-16 | 間欠受信制御器 |
| US08/732,574 US5828248A (en) | 1995-10-16 | 1996-10-15 | Method and apparatus for generating a clock signal which is compensated for a clock rate thereof |
| KR1019960046154A KR100194573B1 (ko) | 1995-10-16 | 1996-10-16 | 클럭 속도가 보상되는 클럭 신호를 발생하기 위한 방법 및 장치 |
| EP96116585A EP0768583A3 (en) | 1995-10-16 | 1996-10-16 | A method and apparatus for generating a clock signal which is compensated for a clock rate deviation therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26693995A JPH09113654A (ja) | 1995-10-16 | 1995-10-16 | 間欠受信制御器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09113654A true JPH09113654A (ja) | 1997-05-02 |
Family
ID=17437793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26693995A Pending JPH09113654A (ja) | 1995-10-16 | 1995-10-16 | 間欠受信制御器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5828248A (ja) |
| EP (1) | EP0768583A3 (ja) |
| JP (1) | JPH09113654A (ja) |
| KR (1) | KR100194573B1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001052280A (ja) * | 1999-05-28 | 2001-02-23 | Fuji Electric Co Ltd | 分散されているシステム機器の同期装置、及び分散制御システム |
| US6542727B1 (en) | 1999-02-19 | 2003-04-01 | Fujitsu Limited | Receiving control apparatus and method thereof |
| JP2008107296A (ja) * | 2006-10-27 | 2008-05-08 | Funai Electric Co Ltd | コンテンツ保存装置 |
| US7397348B2 (en) | 2004-10-05 | 2008-07-08 | Nec Electronics Corporation | Data communication apparatus with intermittent activation control circuit |
| WO2014118984A1 (ja) * | 2013-02-04 | 2014-08-07 | 三菱電機株式会社 | 信号処理装置 |
| WO2014155706A1 (ja) * | 2013-03-29 | 2014-10-02 | 三菱電機株式会社 | 信号処理装置 |
| JP6350955B1 (ja) * | 2017-03-14 | 2018-07-04 | 株式会社テスコム | 高精度周波数同期が可能な間欠処理型、間欠信号生成装置 |
| JP2018152801A (ja) * | 2017-03-14 | 2018-09-27 | 株式会社テスコム | 高精度周波数同期が可能な間欠処理型、間欠信号生成装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2988418B2 (ja) * | 1997-03-12 | 1999-12-13 | 日本電気株式会社 | クロック同期化システム |
| ES2141040B1 (es) * | 1998-02-05 | 2000-10-16 | Felipe Alejandro Cabetas | Dispositivo electronico compensador de deriva de frecuencia para relojes de cuarzo. |
| US6304517B1 (en) | 1999-06-18 | 2001-10-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for real time clock frequency error correction |
| GB2358490B (en) * | 1999-12-29 | 2004-08-11 | Nokia Mobile Phones Ltd | A clock |
| US6545950B1 (en) * | 2000-05-16 | 2003-04-08 | Ericsson Inc. | Methods, systems, wireless terminals, and computer program products for calibrating an electronic clock using a base reference signal and a non-continuous calibration reference signal having greater accuracy than the base reference signal |
| KR100396785B1 (ko) | 2001-10-19 | 2003-09-02 | 엘지전자 주식회사 | Ｇｓｍ단말기의 시간오차 보상장치 및 방법 |
| US7463910B2 (en) * | 2005-03-10 | 2008-12-09 | Qualcomm Incorporated | Apparatus and method for determining sleep clock timing |
| FR2890465A1 (fr) * | 2005-09-06 | 2007-03-09 | St Microelectronics Sa | Procede de generation d'un signal d'horloge |
| US7529531B2 (en) * | 2005-11-09 | 2009-05-05 | Qualcomm, Incorporated | Apparatus and methods for estimating a sleep clock frequency |
| US8719614B2 (en) | 2009-03-10 | 2014-05-06 | Allen-Vanguard Corporation | Apparatus and method for generating a timing signal |
| EP2369438B1 (en) * | 2010-02-24 | 2014-02-26 | Fujitsu Semiconductor Limited | Calibration method of a real time clock signal |
| US8391105B2 (en) * | 2010-05-13 | 2013-03-05 | Maxim Integrated Products, Inc. | Synchronization of a generated clock |
| US8749313B2 (en) * | 2011-06-03 | 2014-06-10 | St-Ericsson Sa | Correction of low accuracy clock |
| CN103034116A (zh) * | 2012-11-14 | 2013-04-10 | 福建省计量科学研究院 | 一种提高石英计时器时间计时准确度的方法 |
| KR20140089774A (ko) * | 2013-01-07 | 2014-07-16 | 삼성전자주식회사 | 주파수 보상 장치 및 방법 |
| CN110554595B (zh) * | 2018-06-04 | 2022-02-25 | 精工爱普生株式会社 | 电子控制式机械钟表、电子控制式机械钟表的控制方法以及电子钟表 |
| EP3866019A1 (en) | 2020-02-17 | 2021-08-18 | Be Spoon | Clock-error estimation for two-clock electronic device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6484183A (en) * | 1987-09-28 | 1989-03-29 | Toshiba Corp | Timer device |
| JPH0245792A (ja) * | 1988-08-05 | 1990-02-15 | Matsushita Electric Ind Co Ltd | 自動時計合わせ装置 |
| JPH0460494A (ja) * | 1990-06-28 | 1992-02-26 | Nec Corp | 無線端末装置のクロック周波数補正方式 |
| JPH04218793A (ja) * | 1990-12-19 | 1992-08-10 | Fujitsu Ltd | 時刻情報設定方式 |
| JPH0682577A (ja) * | 1992-09-04 | 1994-03-22 | Mitsubishi Electric Corp | 電子時計 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4074514A (en) * | 1972-08-24 | 1978-02-21 | Dynacore, S.A. | Isochronous period generator having means for adjusting the isochronous period |
| FI95980C (fi) * | 1992-09-04 | 1996-04-10 | Nokia Mobile Phones Ltd | Menetelmä ja kytkentäjärjestely ajan mittaamiseksi tarkasti epätarkalla kellolla |
| JP3514532B2 (ja) * | 1994-11-30 | 2004-03-31 | 富士通株式会社 | クロック信号生成装置 |
-
1995
- 1995-10-16 JP JP26693995A patent/JPH09113654A/ja active Pending
-
1996
- 1996-10-15 US US08/732,574 patent/US5828248A/en not_active Expired - Fee Related
- 1996-10-16 EP EP96116585A patent/EP0768583A3/en not_active Withdrawn
- 1996-10-16 KR KR1019960046154A patent/KR100194573B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6484183A (en) * | 1987-09-28 | 1989-03-29 | Toshiba Corp | Timer device |
| JPH0245792A (ja) * | 1988-08-05 | 1990-02-15 | Matsushita Electric Ind Co Ltd | 自動時計合わせ装置 |
| JPH0460494A (ja) * | 1990-06-28 | 1992-02-26 | Nec Corp | 無線端末装置のクロック周波数補正方式 |
| JPH04218793A (ja) * | 1990-12-19 | 1992-08-10 | Fujitsu Ltd | 時刻情報設定方式 |
| JPH0682577A (ja) * | 1992-09-04 | 1994-03-22 | Mitsubishi Electric Corp | 電子時計 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6542727B1 (en) | 1999-02-19 | 2003-04-01 | Fujitsu Limited | Receiving control apparatus and method thereof |
| JP2001052280A (ja) * | 1999-05-28 | 2001-02-23 | Fuji Electric Co Ltd | 分散されているシステム機器の同期装置、及び分散制御システム |
| US7397348B2 (en) | 2004-10-05 | 2008-07-08 | Nec Electronics Corporation | Data communication apparatus with intermittent activation control circuit |
| JP2008107296A (ja) * | 2006-10-27 | 2008-05-08 | Funai Electric Co Ltd | コンテンツ保存装置 |
| JP4525667B2 (ja) * | 2006-10-27 | 2010-08-18 | 船井電機株式会社 | コンテンツ保存装置 |
| GB2527685A (en) * | 2013-02-04 | 2015-12-30 | Mitsubishi Electric Corp | Signal processing apparatus |
| WO2014118984A1 (ja) * | 2013-02-04 | 2014-08-07 | 三菱電機株式会社 | 信号処理装置 |
| GB2527685B (en) * | 2013-02-04 | 2018-03-21 | Mitsubishi Electric Corp | Signal processing apparatus |
| CN105026938A (zh) * | 2013-02-04 | 2015-11-04 | 三菱电机株式会社 | 信号处理装置 |
| JP5936716B2 (ja) * | 2013-02-04 | 2016-06-22 | 三菱電機株式会社 | 信号処理装置 |
| CN105102991A (zh) * | 2013-03-29 | 2015-11-25 | 三菱电机株式会社 | 信号处理装置 |
| GB2527007A (en) * | 2013-03-29 | 2015-12-09 | Mitsubishi Electric Corp | Signal processing device |
| JP5972450B2 (ja) * | 2013-03-29 | 2016-08-17 | 三菱電機株式会社 | 信号処理装置 |
| GB2527007B (en) * | 2013-03-29 | 2018-01-10 | Mitsubishi Electric Corp | Signal processing device for time synchronization control |
| WO2014155706A1 (ja) * | 2013-03-29 | 2014-10-02 | 三菱電機株式会社 | 信号処理装置 |
| JP6350955B1 (ja) * | 2017-03-14 | 2018-07-04 | 株式会社テスコム | 高精度周波数同期が可能な間欠処理型、間欠信号生成装置 |
| JP2018152801A (ja) * | 2017-03-14 | 2018-09-27 | 株式会社テスコム | 高精度周波数同期が可能な間欠処理型、間欠信号生成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0768583A2 (en) | 1997-04-16 |
| EP0768583A3 (en) | 2001-04-25 |
| KR100194573B1 (ko) | 1999-06-15 |
| KR970024706A (ko) | 1997-05-30 |
| US5828248A (en) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09113654A (ja) | 間欠受信制御器 | |
| JP3504688B2 (ja) | パルス生成装置ならびに方法 | |
| EP1585223B1 (en) | Method and circuit for determining a slow clock calibration factor | |
| JP2001159690A (ja) | 携帯装置及び実時間情報生成方法 | |
| JPH08251656A (ja) | 無線電話機 | |
| KR19980064638A (ko) | 무선통신장치의 수신부 | |
| RU2579716C2 (ru) | Коррекция тактового генератора низкой точности | |
| JPH08504075A (ja) | 適応無線受信機コントローラの方法および装置 | |
| JPH05507162A (ja) | 正確な時間および／または周波数を提供する装置と方法 | |
| EP1395072B1 (en) | Radio communication apparatus and its reception timing estimating method | |
| US7266158B2 (en) | Radio communication equipment and method for controlling same | |
| EP0858169A2 (en) | Mobile communication apparatus for intermittently receiving a broadcasting signal at a corrected reception timing | |
| JP3753307B2 (ja) | 携帯無線端末装置 | |
| JP2003078427A (ja) | 携帯電話端末及びそれに用いる間欠受信制御方法並びにそのプログラム | |
| JP2000278752A (ja) | 移動無線端末装置 | |
| JP2008113173A (ja) | 受信制御装置および受信制御方法 | |
| US5546363A (en) | Clock apparatus for forming time information for use in computer system | |
| JP3730914B2 (ja) | 携帯通信端末装置 | |
| US5630222A (en) | Method and apparatus for generating multiple signals at multiple frequencies | |
| JP4624796B2 (ja) | 発振周波数の制御 | |
| US9239588B2 (en) | Method and system for calculating a clock frequency of a clock signal for an IC card | |
| JP2003023369A (ja) | 間欠送受信を行う通信装置および方法 | |
| JP2000049682A (ja) | 携帯電話端末 | |
| JP2003304164A (ja) | 携帯電話装置 | |
| JPH11183660A (ja) | 時計内蔵携帯式情報処理装置 |