JPH08506696A - 遮蔽グリッドを含む回路基板配列およびその構成 - Google Patents

遮蔽グリッドを含む回路基板配列およびその構成

Info

Publication number
JPH08506696A
JPH08506696A JP6518108A JP51810894A JPH08506696A JP H08506696 A JPH08506696 A JP H08506696A JP 6518108 A JP6518108 A JP 6518108A JP 51810894 A JP51810894 A JP 51810894A JP H08506696 A JPH08506696 A JP H08506696A
Authority
JP
Japan
Prior art keywords
grid
circuit board
conductive element
signal
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6518108A
Other languages
English (en)
Inventor
サスキ,エドワード・ディー
Original Assignee
エイ・エス・ティー・リサーチ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/012,547 external-priority patent/US5300899A/en
Application filed by エイ・エス・ティー・リサーチ・インコーポレイテッド filed Critical エイ・エス・ティー・リサーチ・インコーポレイテッド
Publication of JPH08506696A publication Critical patent/JPH08506696A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/085Triplate lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/081Microstriplines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/088Stacked transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/002Casings with localised screening
    • H05K9/0039Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Golf Clubs (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Treating Waste Gases (AREA)
  • Biological Treatment Of Waste Water (AREA)

Abstract

(57)【要約】 遮蔽された可撓性ケーブルは、正方形として形成された導電性素子を有する第1の遮蔽グリッドを含む。第2の遮蔽グリッドも正方形として形成される。2つの遮蔽グリッドは、これら2つのグリッドにおける正方形の頂点が正方形の頂点間の対角線の距離の2分の1だけ、2つの方向の各々において互いからそれぞれずれるように、互いに関して位置付けられる。電気信号導体が、信号ラインの制御されたインピーダンスを維持するために正方形の頂点間で延びる線に沿って2つのグリッド間に位置付けられる。回路基板は、正方形として形成される導電性素子を有するグリッドとして構成された基準面を含む。電気信号導体は前記グリッドに隣接する面において位置付けられる。グリッドを構成するのに用いられる銅のパーセンテージが下げられると、回路基板の厚みを増すことなく、導体の幅または厚みを減らすことなく、かつ非均質または標準的でない誘電体を用いることなく、信号導体の特性インピーダンスが増大される。回路基板は信号導体において増大した範囲のインピーダンスの使用をもたらし、これにより信号の質の低下または信号密度の損失なしで信号の転送ができるようになる一方で、受入れ可能な遮蔽能力がもたらされる。

Description

【発明の詳細な説明】 遮蔽グリッドを含む回路基板配列およびその構成 発明の背景 発明の分野 本発明は一般に可撓性ケーブルおよびプリント回路基板の伝送ラインに関し、 より特定的には、可撓性ケーブルおよびプリント回路基板の伝送ラインのための インピーダンスの範囲を増大させるための装置およひ方法に関する。先行技術の説明 本発明は接地基準面に近接する複数の導体を有する、平坦な可撓性ケーブルお よびプリント回路基板におけるデータ伝送ラインのインピーダンスの制御に関す る。 マイクロストリップおよびストリップラインは、オートメーション化された技 術によって製造することができ、かつ要求されるインピーダンス制御された信号 経路を提供することができるので、デジタルコンピュータ内の高速な論理回路を 相互接続するのに広く用いられる。しかしながら、マイクロストリップ構成は、 外部の電磁放射のレベルが著しいものとなることを許してしまう。ストリップラ イン構成は、不要な電磁放射を大きく減らすために用いることができる。しかし ながら、第2の基準または接地層を付加することで、信号導体と基準面との間で 容量結合が増大することとなり、これにより信号導体のインピーダンスが大きく 低減される。所望されるインピーダンスを維持するには、 伝統的なストリップライン構成における基準層と信号導体との間の距離が、マイ クロストリップ構成においてよりも大きくなければならない。この増大した厚み は、ケーブルが複数回の屈曲に耐える能力を著しく低下させる、または、プリン ト回路基板で用いられる場合は、そのプリント回路基板の全体的な厚みを増大さ せる。 典型的には、導体は可撓性ケーブルまたはプリント回路基板内における平面に 形成される。接地面または他の基準電圧面が、導体面に平行な面に位置付けられ て、導体のインピーダンスを制御し、かつデジタルコンピュータにおいて見られ るクロック信号および高速のデータ信号なとの高周波数信号を伝える導体からの 電磁放射の伝送をブロックする。プリント回路基板などでは、ソリッドな接地面 が一般に用いられる。しかしながらソリッドな接地面は非常に薄く作られない限 り、非可撓性であって、したがってしばしば曲げられることが意図されるケーブ ル内の信号ライン、たとえばノートブックコンピュータの基部と可動ディスプレ イスクリーンとの間の信号ラインを保護するために容易に用いることはできない 。さらに、信号ライン近くに形成されるソリッドな接地面のキャパシタンスが大 きいため、信号ラインのインビーダンスは所望されるものよりも低くなるかもし れない。その一方で、キャパシタンスを低減し、それによりインピーダンスを増 大させるために、接地面が導体からさらに間隔を空けられている場合、可撓性ケ ーブ ルはより厚くなり、したがって撓みにくくなって屈曲を繰返すと壊れやすくなる 。同様に、プリント回路基板はより厚くなり、したがってより重くなって組立て るのにより多くの費用がかかるようになる。 グリッド状に形成された導電性素子を有する基準面が、マイクロストリップ設 計においてインピーダンスを増大させ可撓性をもたらすために用いられてきた。 しかしながら、グリッドはソリッドな基準面のように連続していないので、グリ ッドにされた基準面によって保護される信号ラインのインピーダンスを制御する ことは極めて難しいということが発見されている。これは、遮蔽グリッドに関し ての信号ラインの配向が制御されないためである。したがって本発明の目的は、 効果的な遮蔽をもたらし、かつ制御可能な特性インピーダンスを有する可撓性ケ ーブルおよび回路基板を提供することである。 斜交平行線にされた基準面を用いる可撓性ケーブルおよび回路基板、特にスト リップライン構成のケーブルにおけるインピーダンス特性を制御するに当たって の具体的な難点は、ケーブルにおける回転の構造にある。一般に、たとえば90 °などだけ信号ラインの配向を変える必要がある場合、この回転は1回の90° の回転によって信号ラインに取込まれるのではない。むしろ、配向の変更は一般 にアーク状の回転(すなわち曲線)によってなし遂げられるので、信号ラインの 配向はその元の配向から新しい配向にか けて連続的に変動することとなる。回転中のさまざまな箇所において、信号ライ ンは上方または下方のグリッドもしくは双方のグリッドの導体と整列されがちで ある。このような整列により、そのような箇所てはインピーダンスが著しく減少 することになり、したがって実質的なインピーダンスの不連続性が生じる。よっ て、本発明の他の目的は、インピーダンスの不連続性を最小限にする、信号ライ ンを再配向する手段を提供することである。 伝統的には、マイクロストリップおよびストリップライン構成のインピーダン スは、信号導体の幅、導体の基準面からの距離、導体を取り巻く誘電体、そして 度合いは少ないが導体の厚みによって決定されていた。 しかしながら、ストリップラインおよびマイクロストリップにおけるインピー ダンスを決定するそのような伝統的方法は、設計者にとって制限が多すぎるもの である。たとえば、最新のデスクトップおよびサーバシステムにおける周辺コン ポーネントの周辺相互接続なと、ある種の応用では、プリント回路基板において 非常に高いインピーダンスが必要である。既存の技術を用いてそのような高いイ ンピーダンスを得る1つの方法は、信号導体と基準面との間の距離を増大させる ことである。しかしながら、これには標準的でない厚みを持つ高価なプリント回 路基板を使用することが必要であろう。そのような標準的でないプリント回路基 板は実現するのが高価であるだけではなく、それらの かさが大きいために多くの応用において望ましくないものでもある。したがって 本発明の目的は、回路基板の厚みを増すことなく高いインピーダンスをもたらす 回路基板を提供することである。 代替的に、マイクロストリップの設計者は導体の基準面からの距離を増しかつ 導体の幅を減らすことによって、信号導体のインピーダンスを増大させることを 選択してもよい。しかしながら後から述べたほうの手順を設計者に実現させない 2つの限定がある。第1に、信号導体の最小限の幅は現在の技術によっておそよ 4ミルに制限される。第2に、導体の幅が6ミルを下回ると、回路基板を製造す るコストが著しく高くなってしまう。 これらの制限があるにもかかわらず、50から65Ωの「通常の」ボードイン ピーダンスがハイインピーダンス層と同じ面でも要求される場合、導体のライン 幅を調節することが必要となるだろう。さらに、他の層からハイインピーダンス 層へ経路付けされる「通常の」インピーダンスの導体は、その全長にわたって整 合されたインピーダンスを維持するために、層ごとにその幅を調節される必要が あるだろう。ライン幅が増大した結果としてのそのような整合は、ハイインピー ダンス層における信号密度の深刻な減少をもたらすだろう。たとえば、50から 65Ωの通常のボードインピーダンスにハイインピーダンス層を整合させる際に は、ハイインピーダンス層における信号密度はおよそ 2.7のファクタだけ減少するたろう。 この問題に対する従来の解決策は信号層を増やすことであった。しかしながら たとえば予め存在しているマザーボード上において層の数を6から8に増やすこ とで、プリント回路基板のコストはボード当たりおよそ20ドル増大することに なるだろう。したがって本発明の他の目的は、基準面からの導体の距離を増やし たり、高価な導体および/または現在の技術の下で製造するには幅の狭すぎる導 体に頼ったりすることなく、インピーダンスの増大した領域を備える回路基板を 提供することである。また、そのような回路基板を提供しつつ信号密度の低減を 防ぎ、回路基板に付加的な層を加える必要を排除することも、本発明の目的であ る。 伝統的なマイクロストリップ構成に関連する別の不利な点は、信号の質を深刻 に損ない得る、順方向および逆方向の双方へのクロストークの発生である。クロ ストークは、1つのチャネルの信号を別のものに結合した結果である。クロスト ークはいくつかの原因から生じるであろうが、その1つはケーブルパラメータの 不均衡、特定的には導体間のキャパシタンスおよびインダクタンスである。この 不均衡のために、1つの導体の信号かもう1つに正味に結合されることが生じ得 る。そのような不均衡は一般に、伝統的なマイクロストリップ構成の場合のよう に導体が非均質な媒体に晒されていると、悪化する。したがって本発明の他 の目的は、クロストークの低減が見られる回路基板を提供する一方で増大したイ ンピーダンスを提供することである。 上述の限定に加えて、伝統的なマイクロストリップ構成における表面導体は、 周囲の電子装置の機能に干渉する高レベルの電磁放射を放射する。反対に、外部 放射もまた、表面導体の動作に悪影響を与えるかもしれない。伝統的なマイクロ ストリップ構成では、導体表面は回路基板を内包したシステムのキャビティの中 へ自由に放射を行なうことができたため、正確な遮蔽をもたらすことは可能では なかった。そのような放射の抑制には、導体がストリップライン構成を用いて構 成されている必要があった。しかしながら、ストリップライン構成のハイインピ ーダンス導体は、所望される高いインピーダンスに到達するために基準面と導体 との間の距離が大きく増大することを必要とする。そのような厚みの増加はしか しながら、薄い回路基板または標準的な厚みの回路基板が必要とされる応用にお いては望ましくないだろう。したがって本発明の他の目的は、効果的な遮蔽をも たらす一方で増大したインピーダンスをもたらす、回路基板を提供することであ る。 したがって当該技術分野では、可撓性の基準面を有し、ストリップラインの設 計において何千回もの屈曲が可能であり、かつ信号の質を低下させることなく信 号の転送ができるようにする所望のインピーダンスを達成する一方で受入れ可能 な遮蔽能力を提供する、可撓性ケーブルを提供す る必要がある。 当該技術分野ではまた、回路基板の厚み、導体の幅、導体の厚みを増したり、 非均質または標準的でない誘電体材料を用いたりせずに増大したインピーダンス を備える回路基板を提供し、信号の質の低下や信号密度の損失なしで信号の転送 をできるようにする所望の増大したインピーダンスを達成する一方で、受入れ可 能な遮蔽能力を提供することも必要である。 発明の概要 本発明の1つの局面は、幾何学パターンに相互接続された導電性素子を含む、 第1の予め定められた構成を有する第1の遮蔽グリッドを備える回路基板である 。回路基板はさらに、第1の予め定められた構成に実質的に同一である第2の予 め定められた構成を有する第2の遮蔽グリッドを備える。第2のグリッドは第1 のグリッドから予め定められたずれにおいて整列される。第1および第2のグリ ッドの間に導電性素子が位置付けられるので、導電体は第1および第2のグリッ ドに関して予め定められた位置に位置付けられる。好ましい実施例では、この幾 何学パターンは正方形である。 本発明の第2の局面は、遮蔽された電気信号導体を有する可撓性回路基板を構 成する方法てある。この方法は、第1の予め定められた構成を備える第1の遮蔽 グリッドを第1の面における信号導体の一方の側に位置付けるステップ を含む。構成は導電性素子における複数個の交点を含む。この方法は、第1の予 め定められた構成に実質的に等しい第2の予め定められた構成を備える第2の遮 蔽グリッドを、第1の面に平行な第2の面における信号導体の反対の側に位置付 けるさらなるステップを含む。第2のグリッドは、この第2のグリッドの導電性 素子における交点が第1のグリッドの導電性素子の交点から予め定められたずれ を有するように、第1のグリッドに関して整列される。この方法は、グリッドの 導電性素子における交点を接続するラインに平行なラインに沿って信号導体を配 向するさらなるステップを含む。 本発明のさらなる局面は、第1の面において規定される第1の予め定められた 構成を備える第1の遮蔽グリッドと、、第2の面において規定される第2の予め 定められた構成を備える第2の遮蔽グリッドとを含む、回路基板である。第2の 遮蔽グリッドは、予め定められたずれに沿って第1の遮蔽グリッドに関して位置 付けられる。第2の回路基板はさらに、第1および第2のグリッドに関し予め定 められた位置に置かれるように、第1および第2のグリッドの間に位置付けられ る導体をさらに含む。 本発明の他の局面は、回路基板を構成する方法であって、第1の面において第 1の第1の予め定められた構成を備える第1の遮蔽グリッドを位置付けるステッ プと、第1の面に平行な第2の面において第2の予め定められた構成を備 える第2の遮蔽グリッドを位置付けるステップと、第2の面において予め定めら れた方向に第2の遮蔽グリッドを第1の遮蔽グリッドからずらすステップとを含 む。この方法は、導体が第1および第2のグリッドに関して予め定められた位置 に定められるように第1および第2のグリッド間に導電性素子を位置付けるさら なるステップを含む。 本発明の他の局面は、第1の方向に配向された第1の複数個の導電性素子と第 1の方向に垂直な第2の方向に配向された第2の複数個の導電性素子とを含み、 それにより、第1の複数個の導電性素子と第2の複数個の導電性素子とが複数個 の正方形を形成するようにされている、第1の遮蔽グリッドを備える遮蔽可撓性 ケーブルである。正方形は第1および第2の複数個の導電性素子の交点に対応す る頂点を有する。頂点は第1および第2の方向に対して45°の対角線方向に沿 った対角線の距離をその間に有する。可撓性ケーブルは第1の遮蔽グリッドと構 造的に同一である第2の遮蔽グリッドを有する。第2の遮蔽グリッドは、第1の 遮蔽グリッドの導電性素子の交点か第2の遮蔽グリッドの交点から対角線の距離 の2分の1に実質的に等しい距離だけ対角線方向に間隔を空けられるように第1 の遮蔽グリッドに実質的に平行に位置付けられる。複数個の信号導体が遮蔽グリ ッド間に位置付けられ、かつ対角線方向のうち一方に実質的に平行な方向に配向 される。好ましくは、信号導体は正方形の頂点の近くを通るように配向される。 本発明のさらなる局面は、幾何学的パターンに相互接続された導電性素子の予 め定められた構成を有する単一の遮蔽グリッドと、グリッドに隣接して位置付け られた導電性素子とを、その導電性素子がグリッドに関して予め定められた位置 に置かれるように含む、改良された回路基板である。好ましくは、回路基板はさ らに、第1の導電性素子と反対の方向においてグリッドに隣接する第2の導電性 素子を含み、前記第2の導電性素子は第1の導電性素子に関して第2の予め定め られた位置に置かれる。 本発明の他の局面は、幾何学的パターンに相互接続された導電性素子を含む予 め定められた構成を有する遮蔽グリッドと、グリッドに関して第1の予め定めら れた位置においてグリッドの上方に位置付けられる第1の導電性素子と、第1の 導電性素子に関して第2の予め定められた位置においてグリッドの下方に位置付 けられる第2の導電性素子とを備える回路基板である。 本発明の他の局面は、電気信号導体を有する回路基板上のインピーダンスを増 大させる方法である。この方法は、単一の遮蔽グリッドを信号導体に隣接して予 め定められた構成で位置付けるステップを含む。この構成は、導電性素子におけ る複数個の交点を含む。この方法はさらに、グリッドの導電性素子の交点を繋ぐ 線に平行な線に沿って信号導体を配向するステップを含む。 本発明の他の局面は、第1の面において規定される予め 定められた構成を備える遮蔽グリッドと、グリッドに関して第1の予め定められ た位置に置かれるようにグリッドの上方に位置付けられた第1の導電性素子と、 第1の導電性素子に関して第2の予め定められた位置に置かれるように前記グリ ッドの下方に位置付けられた第2の導電性素子とを含む、回路基板である。 本発明の他の局面は、回路基板を構成する方法である。この方法は、第1の面 において第1の予め定められた構成を備える単一の遮蔽グリッドを位置付けるス テップと、グリッドに隣接する第2の面において導電性素子を位置付け、それに より導電性素子かグリッドに関して予め定められた位置に置かれるようにするス テップとを含む。 本発明の他の局面は、第1の方向に配向された第1の複数個の導電性素子と、 第1の方向に垂直な第2の方向において配向される第2の複数個の導電性素子と を、第1の複数個の導電性素子と第2の複数個の導電性素子とが複数個の正方形 を形成するように含み、この正方形は第1および第2の複数個の導電性素子の交 点に対応する頂点を有する、回路基板である。頂点は第1および第2の方向に対 して45°の対角線方向に沿った対角線の距離をその間に有する。回路基板はさ らに、グリッドに隣接して位置けけられており、かつ対角線方向の一方に実質的 に平行な方向において配向される、第1の複数個の信号導体を含む。第2の複数 個の信号導体が、グリッドに隣接して位置付けられており、 かつ第1の複数個の信号導体から離れる方向、および第1の複数個の信号導体に 実質的に垂直な方向に配向される。 図面の簡単な説明 図1は、本発明に従う遮蔽可撓性ケーブルの平面図である。 図2は、図1の部分2−2の拡大図である。 図3は、図2の線3−3に沿った本発明の断面立面図である。 図4は、信号導体における90°の回転をなす方法を示す、図1の部分4−4 の拡大平面図である。 図5は、本発明に従う回路基板伝送ラインの好ましい実施例の平面図である。 図6は、図5の部分6−6の拡大平面図である。 図7は、図6の線7−7に沿った本発明の拡大平面図の断面立面図である。 図8は、本発明の回路基板の一実現例を示す断面立面図である。 図9は、信号導体において90°の回転を実行する好ましい方法を示す、図5 の回路基板伝送ラインの部分9−9の拡大平面図である。 図10は、図9の線10−10に沿った本発明の回路基板の一実施例を示す断 面立面図である。 好ましい実施例の詳細な説明 図1は、本発明に従う遮蔽可撓性ケーブル10の平面図 を示す。ケーブル10はノートブックコンピュータの基部と可動ディスプレイス クリーンとを電気的に接続するのに用いられてもよい。 図2に示すように、本発明の回路基板10は、1組の導電性素子を含む上方の 遮蔽グリッド20と、同様の1組の導電性素子を含む下方の遮蔽グリッド40と 、そのすべてが後に説明するように互いに関して予め定められた位置に整列され ている複数個の信号導体60、62、64とを備える。 図2に示したように、遮蔽グリッド20、40の各々は均一なパターンを有し ており、これは好ましい実施例ではグリッド20、40を形成する導電性素子2 2、24および42、44のそれぞれによって形成された正方形の繰返しパター ンとなるように選択される。図示されるように、好ましい実施例では上方のグリ ッド20における素子22は素子24に垂直であり、下方のグリッド40におけ る素子42は素子44に垂直である。好ましくは、グリッド20および40は、 エッチング後に残る導電性材料が導電性素子22、24、42、44を形成する ように、プリント回路基板のブランクから銅または他の導電性材料を取除くこと によるプリント回路基板エッチング技術によって形成される。 特定的には、後に述べる理由のために、正方形は導電性素子が信号導体60、 62、64に関して斜交平行線とし て現れるように、信号導体60、62、64の主要な配向に対して45°に配向 される。 グリッドの正方形の各々には、それぞれのグリッド20、40における導電性 素子22、24または42、44のうち2つにおける交点によって形成された4 つの頂点がある。2つの対向して配設された頂点、たとえば上方のグリッド20 における1対の頂点30および32の間の対角線の距離は、どの2つの導電性素 子間においても最も大きい開口距離Dを形成する。距離Dは遮蔽物におけるスロ ットのサイズと考えることができる。電気信号の遮蔽の技術においてよく知られ ているように、スロットのサイズDがグリッドにおける最も大きい開口であり、 かつこの距離が信号導体60、62、64のいずれかにおいて伝播する最も高い 信号周波数の波長の2分の1未満であれば、遮蔽グリッド20、40は信号導体 60、62、64からの電磁エネルギの放射に対して効果的な障壁を形成する。 たとえば100Mhzの周波数を有する電気クロック信号はその周波数の何倍も の調波を有するであろうことが理解されるべきである。遮蔽グリッド20、40 の導電性素子のための許される最大のスペースを選択するときに、最も高い信号 周波数の調波が考慮される。好ましい実施例では、距離Dは信号導体60、62 、64を介して伝わる信号の予期される最も短い波長のサイズの1/20未満と なるように選択される。 図3に示したように、信号導体60、62、64はグリッド20、40の間に 位置しており、かつ上方の絶縁体50および下方の絶縁体52によってグリッド 20、40から電気的に絶縁されている。上方のグリッド20における上表面は 絶縁体54と積層される。下方のグリッド40における下表面は絶縁体56と積 層される。層はともに挟まれて、当該技術において知られている適切な接着剤に よって適所に保持される。好ましくは、上方の絶縁体50と下方の絶縁体52と は、ミネソタ州ノースフィールド(Northfield,Minnesota)のシェルダール・イ ンコーポレイテッド(Sheldahl,Inc.)から出ているZ LINK(登録商標) を用いて形成される電気絶縁体を含む。Z LINK絶縁体は、それが自己粘着 性であり、かつ適切な製造技術によって、電気的相互接続をZ LINK絶縁体 内に形成し、遮蔽グリッド20、40をともに相互接続する、および/または選 択された信号導体60、62、64に相互接続して選択された導体を接地するこ とができるという点で利点を有する。そのような選択された接地は、本発明の一 部ではなく、ここでは示されていない。 以下の説明をより完全に理解するためには、図面についてX、Y、Zの座標シ ステムを確立することが助けとなる。XおよびY軸は図2に示されるように水平 面にある。上方のグリッド20と下方のグリッド40との各々はこの水平面に平 行な面にある。同様に、信号導体60、62、64 は2つのグリッド20、40における面の間にありかつ平行な面にある。信号導 体60、62、64の主要な配向は、導体の配向がこの主要な配向の間で遷移し ているときを除いて、図2に示されるようにY軸に平行であるが、またはX軸に 平行である。Z軸は図3に示されるようにXおよびY軸に垂直である。 図2に示されるように、上方のグリッド20および下方のグリッド40の導電 性素子は、これらの素子がX軸およびY軸に対して45°に配向され、かつ導電 性素子によって形成される正方形の対角線がX軸に平行であるかY軸に平行であ るかするように、配向される。 図2および3を参照して、上方のグリッド20および下方のグリッド40は実 質的に同じ構造を有するとはいえ、これら2つのグリッドは予想されるであろう ように整列して位置付けられるのではない。むしろ、上方のグリッド20と下方 のグリッド40とは、上方のグリッド20における正方形の頂点が最も近い下方 のグリッド40における正方形の頂点からX方向およびY方向のどちらにもD/ 2の距離だけずれるように、互いに関してずらされている。このずれはD/2を 超えるもの、またはそれ未満のものであってもよいが、本発明でインピーダンス の最大の制御をもたらすのは、D/2のずれである。特定的には、どのような意 味のある距離にわたってでも上方のグリッド20における導電性素子で、Z方向 において下方のグリッド40の いずれかの導電性素子の直接上方に置かれるものはないことが見てとれる。むし ろ、上方のグリッド20の導電性素子は、下方のグリッド40の導電性素子と直 角に交差するので、交点において2つのグリッド20および40の間に形成され るキャパシタンスの量は最小限である。 図2でさらに示されるように、信号導体60、62、64は好ましくは、信号 導体60、62、64か上方および下方のグリッド20、40の導電性素子によ って規定される正方形の頂点から頂点へ延びるように位置付けられる。信号導体 60、62、64がこの態様で位置付けられていると、信号導体60、62、6 4は上方グリッド20の1つの頂点の下を通ってから、次に下方のグリッド40 の頂点の上を通る。このように、信号導体60、62、64はどの位置において も上方のグリッド20と下方のグリッド40との素子間に置かれることはない。 これにより、すべての位置において信号導体60、62、64と接地との間で最 小のキャパシタンスが維持される。さらに、すべての導体を上方および下方のグ リッド20、40の導電性素子に関して同じ位置に位置付けることによって、導 体60、62、64の特性インピーダンスが互いに関して効果的に整合され得る 。 信号導体60、62、64のインピーダンスは、次に示すように、抵抗、導電 率、キャパシタンス、およびインダクタンスの関数である。 上の式においてZ0は信号導体の特性インピーダンスであり、Rは抵抗であり、 Gは導電率であり、ωはラジアンによる周波数(すなわち2πf)であり、jは √(−1)であり、Lはインダクタンスであり、Cは信号導体のキャパシタンス である。 高い周波数では、インピーダンスが主にキャパシタンスとインダクタンスとに よって決定され、方程式(1)は次式に縮小される。 このように、信号導体60、62、64に対するキャパシタンスを低減すること により、信号導体のインピーダンスをノートブックコンピュータなどのような電 子システム内の曲の回路経路の特徴的なインピーダンスに整合するよう十分高く 維持できる。たとえば50オームの特性インピーダンス、すなわち高周波数クロ ック回路において頻繁に用いられるインピーダンスを提供することがしばしば望 ましい。 図2の信号導体60、62、64のように、複数個の信号導体が近接して位置 付けられる場合、導体は好ましくは 上方のグリッド20および下方のグリッド40の導電性素子によって形成される 正方形の頂点の間の対角線の距離Dの2分の1の倍数である距離dだけ互いに関 してずらされる。すなわち、 である。上の式においてnは整数である。信号導体60、62、64間における この同じ位置的な関係が、好ましくは信号導休60、62、64か正方形の頂点 においてグリッドと交差するように位置付けられていない場合でも維持される。 たとえば、一方の導体が正方形の頂点から短い距離だけ通過するように位置付け られている場合、他方の導体は、導体のインピーダンスが実質的に等しくなるよ うに頂点を同じ距離だけ通過するべきである。 何千回もの屈曲が可能な回路基板を得るには、Z方向における可撓性ケーブル の厚みが最小限に保たれなければならない。しかしながら、グリッドはノートブ ックコンピュータのディスプレイの開閉なと繰返される屈曲に耐えるように、十 分な量の金属を有していなければならない。本発明の1つの好ましい実施例では 、全体の厚みが0.0085インチの可撓性ケーブルが、遮蔽グリッド20、4 0間に0.005インチのスペースがあり、信号導体60、62、および64が 2つのグリッド間のほぼ中央に位置して いる状態で形成される。この厚みでは、およそ23%の金属含有量を有するグリ ッドが見られている(すなわち、グリッドの正方形各々において、その面積の約 23%が金属であり、面積の約77%が開口となっている)。この構成により、 およそ50オームのインピーダンスがもたらされる。 商業的な目的のためには、遮蔽が少なくとも20デシベルの効果をもたらすこ とが望ましい。遮蔽の効果は次のように表せることが示され得る。 金属面積が23%の場合、約0.060インチのスペースDが、約29dBの遮 蔽効果をもたらす。これは商業的目的に必要とされる20dBを十分に満たして いる。 場合によっては、信号導体60、62、64は、さまざまな理由、たとえば設 計のレイアウトに順応するため、またはY軸に平行なラインに沿って整列されて いないポート間で接続を行なうために、再び経路付けされなければならない。そ のような場合、信号導体60、62、64はそのような接続を行なうために再配 向されなければならない。図4に示されるように、信号ラインのインピーダンス の不連続性を最小限に留めなからそのような方向の変更をなし遂げることができ るだろう。90°の方向変換をなし遂げ るには、第1のセクション72を含む信号導体70が、Y軸に平行な方向におい てグリッド20、40の頂点に沿って配向される。第1のセクション72は、第 1のセクションに関して45°に配向されている第2のセクション74まで延び る。第2のセクション74は次に、第2のセクション74に関して45°に配向 され、したがって第1のセクション72に関しては90°に配向されている、第 3のセクション76まで延びる。図示されるように、信号導体70における最初 の45°の回転は、上方のグリッド20の頂点と下方のグリッド40の頂点との 間のほぼ半分のところで起こる。導体70の第2のセクション74は、上方のグ リッド20と下方のグリッド40との双方における導電性素子に対して平行であ るがそこから間隔を空けられている経路に沿って移行する。2回目の45°の回 転は、上方および下方のグリッド20および40の頂点間の実質的に半分のとこ ろで起こり、第3のセクション76が次に前と同じように頂点から頂点へ伝播す るが、Y軸ではなくX軸に平行となる。 上で論じられ、図1から4で示されたこの発明は、可撓性の基準面を有し、ス トリップライン設計において何千回もの屈曲が可能であり、かつ信号の質を低下 させることなく信号の転送を可能にする所望のインピーダンスを達成する一方で 、受入れ可能な遮蔽能力をもたらす、平坦なケーブルまたは可撓性回路基板を提 供するものである。この設 計は、一対の対称的なシフトされた基準面および中央に位置けけられたストリッ プライン導体に基づいている。これは、約5ミルの薄い可撓性回路が必要とされ る応用では特に有用である。 しかしながら、側部からの影響を受ける伝統的な方法の1つに頼ることなく、 回路基板に増大したインピーダンスを備える回路基板を提供することも、当該技 術分野において必要である。たとえば、信号ラインと遮蔽物との間のスペースを 増大させることでキャパシタンスが減少し、したがってインピーダンスが増大す る。しかしながら、スペースが増大すると、回路基板の厚みが増大しがちてあり 、これは多くの応用において望ましくないことである。導体の幅または導体の厚 みを減らすことによって信号ラインと遮蔽物との間の容量結合を低減してもよく 、これもまたインピーダンスを増大させる。しかしやはりこのような変更は望ま しくない。加えて、インピーダンスは非均質または標準的でない誘電体材料のい ずれかを用いることで変動するかもしれない。受入れ可能な遮蔽能力を提供しつ つ、信号の質の低下または信号密度の損失なしで信号の転送を可能にする、この 望ましい増大したインピーダンスを達成することが、当該技術分野においてさら に必要とされる。このような目標は、以下で詳細に論じるこの発明によって果た すことができる。 図5は、ハイインピーダンスバス112として実現され る、本発明のブリント回路基板100の好ましい実施例の平面図を示す。図5に 示されるように、ハイインピーダンスバス112はプリント回路基板の1部分と して実現されてもよい。これにより、ハイインピーダンス導体を介して接続され なければならないバス112に沿った集積回路114A、114B、114C間 の相互接続が可能となる。ソリッドな接地面116がハイインピーダンス領域1 12を取囲むので、「通常の」インピーダンスの信号の経路付けが可能である。 代替的に、ハイインピーダンス領域112はいくつかの部分において用いられて もよいし、回路基板100上の層全体を含んでいてもよい。 図5に示されるように、本発明の回路基板100は、第1の複数個の信号導体 120、122、124と、1組の導電性素子を含む基準グリッド130と、第 2の複数個の信号導体140、142、144とを含み、その全ては後に説明す るように互いに関して予め定められた位置に整列されている。 本発明の代替的実施例では、信号導体120、122、124は、グリッド1 30の下に第2の複数個の信号導体が存在しなくても基準グリッド130の上に 設けられてもよい。さらに別の実施例では、信号導体120、122、124は グリッド130の上に第2の複数個の信号導体が存在していなくても基準グリッ ド130の下に設けられてもよい。 図5に示したように、基準グリッド130は均一なパターンを有しており、こ れは好ましい実施例ではグリッド130を形成する導電性素子132、134に よって形成される正方形の繰返しパターンとなるように選択される。図示される ように、好ましい実施例では、グリッド130の素子132は素子134に対し て垂直である。好ましくはグリッド130は、エッチング後に残る導電性材料が 導電性素子132、134を形成するように、プリント回路基板のブランクから 銅または他の導電性材料を取除くことによるプリント回路基板エッチング技術に より形成される。 特定的には、後に述べる理由により、正方形は、導電性素子が信号導体120 、122、124に関して斜交平行線として現れるように信号導体120、12 2、124の主要な配向に関して45°に配向される。同様に、正方形は信号導 体140、142、144の主要な配向に関して45°に配向される。しかしな がら、後に述べる理由により、信号導体120、122、124は信号導体14 0、142、144に関して90°に配向される。 図6は図5の部分6−6の拡大図である。図6ではただ2つだけの信号導体す なわち導体120および140が示されているだけであるが、これは例示的目的 のために示されているだけであって、以下の説明は信号導体120、122、1 24、140、142および144に適用されるものであるということが理解さ れる。図6に示されるよう に、グリッドの正方形の各々は、グリッド130の導電性素子132、134の 2つにおける交点により形成される4つの頂点を有する。2つの対向して配設さ れた頂点、たとえはグリッド130における一対の頂点136および138の間 の対角線の距離が、どの2つの導電性素子の間でも最も大きい開口距離Dをなす 。距離Dは基準グリッド130におけるスロットのサイズと考えることができる 。電気信号を遮蔽する技術においてよく知られているように、スロットのサイズ がグリッドにおける最も大きい開口である場合、および距離が信号導体120、 122、124、140、142、144のいずれかにおいて伝播する最も高い 信号周波数の波長の2分の1未満である場合、基準グリッド130は信号導体1 20、122、124、140、142、144からの電磁エネルギの放射に対 する効果的な障壁となる。たとえば100MHzの周波数を有する電気クロック 信号は、その周波数の何倍もの調波を有するであろうことが理解されるべきであ る。基準グリッド130の導電性素子に許される最も大きいスペースを選択する ときに、最も高い信号周波数の調波が考量される。好ましい実施例では、距離D は信号導体120、122、124、140、142、144を介して移行する 信号の最も小さい予期される波長のサイズの1/20未満となるように選択され る。 図7に示されるように、上方の信号導体120、122、 124はグリッド130の上方に位置付けられ、下方の信号導体140、142 、144はグリッド130の下方に位置付けられる。上で論じたように、以下の 説明は導体120および140だけしか図示されていないにもかかわらず、信号 導体120、122、124、140、142、および144に適用される。上 方の信号導体120は上方絶縁体152によってグリッド130から電気的に絶 縁されており、下方の信号導体140は下方絶縁体154によってグリッド13 0から電気的に絶縁されている。上方の信号導体120の上面は絶縁体156と 積層される。下方の信号導体140の下面は絶縁体158と積層される。これら の層はともに挟まれて当該技術分野において知られている適切な接着剤により適 所に保持される。 以下の説明をより完全に理解するためには、図面のためにX、Y、Z座標シス テムを確立することが助けとなる。XおよびY軸は図5および6に示されるよう に水平面に置かれる。グリッド130は水平面に対して平行な面にある。同様に 、信号導体120、122、124はグリッド130の面に対して上方にありか つ平行な面に置かれる。信号導体140、142、144もグリッド130の面 に対して下方にありかつ平行な面に置かれる。信号導体120、122、124 の主要な配向は、図5および6に示されるようにX軸に平行である。信号導体1 40、142、144の対応する主要な配向は、図5および6に示されるよう にY軸に平行である。代替的に、信号導体120、122、124はY軸に平行 となるように配向されてもよく、対応する信号導体140、142、144はX 軸に平行に配向される。論議のため、前者の配向が用いられる。Z軸は図7に示 されるようにXおよびY軸に対し垂直である。 図5および6に示したように、グリッド130の導電性素子132、134は 、これらの素子がX軸およびY軸に関して45°となるように配向され、かつ導 電性素子132、134によって形成される正方形の対角線がX軸に平行である かY軸に平行であるかするように、配向される。 図5でさらに示されるように、信号導体120、122、124は好ましくは 信号導体120、122、124がX軸に沿って、かつこれに平行にグリッド1 30の導電性素子によって規定される正方形の頂点から頂点へ延びるように位置 付けられる。同様に、信号導体140、142、144はY軸に沿って、かつこ れに平行にグリッド130の導電性素子によって規定される正方形の頂点から頂 点へ延びる。信号導体120、122、124がこの態様で位置付けられている と、信号導体120、122、124はX軸と平行にグリッド130の頂点の上 を通り、信号導体140、142、144はY軸と平行にグリッド130の頂点 の下を通る。したかって、信号導体120、122、124および140、14 2、144はどの位置においてもグリッド130の素子間に置かれることはない 。これによ り、すべての位置において、上方の信号導体120、122、124および接地 ならびに下方の信号導体140、142、144および接地の間のキャパシタン スは最小に保たれる。さらに、すべての導体をグリッド130の導電性素子に関 して同じ位置に位置付けることによって、導体120、122、124の特性イ ンピーダンスが互いに効果的に整合され得る。 信号導体120、122、124、140、142、144などの損失の低い 導体のインピーダンスは、一般に、次式で示すように抵抗、導電率、キャパシタ ンス、およびインダクタンスの関数である。 上の式でZ0は信号導体の特性インピーダンスであり、Rは抵抗であり、Gは導 電率であり、ωはラジアンによる周波数(すなわち2πf)であり、jは√(− 1)であり、Lはインダクタンスであり、Cは信号導体のキャパシタンスである 。 高い周波数では、このインピーダンスは主にキャパシタンスとインダクタンス とによって決定され、方程式(5)は次のように縮められる。 導体の基準面への容量結合を減少させることにより、方程式(6)の分母にお けるCの値が減少し、特性インピーダンスが増大する(すなわちインピーダンス が導体の単位長さ当たりのキャパシタンスに反比例している)。これには明らか に、基準面を導体からさらに離れるように移動させる効果がある。これにより信 号導体の特性インピーダンスが増大する。 図8は、6層の回路基板200内で実現される本発明の断面図を表わす。図8 の上3つの層202は、本発明の上方の信号導体120、基準グリッド130、 および下方の信号導体140を含む。信号導体120は第1の層204上に位置 しており、基準グリッド130は第2の層206上に位置しており、下方の信号 導体140は第3の層208上に位置している。下3つの層210は従来のマイ クロストリップ設計における伝送ラインおよび基準面を表わす。これら3つの下 部層210における第1の層212は第1の信号導体214を含み、3つの下部 層210における第2の層216はソリッドな基準面218を含み、第3の層2 20は第2の信号導体222を含む。層204、206、208、212、21 6および220は絶縁体によって互いから電気的に絶縁されており、ともに挟ま れて当該技術分野において知られている適切な接着剤により適所に保持される。 従来のマイクロストリップ伝送ラインのための特性イン ピーダンスと導体および基準面間の距離との関係は、次式によって表される。 上の式において、 hは表面導体と基準面との間の距離であり、 wは導体の幅であり、 εrは導体と基準面との間の材料の誘電率である。 従来の中央に置かれたストリップラインのための特性インピーダンスと導体お よび基準面間の距離との関係は、次式により決定される。 上の式において、 bは導体と固体基準面との間の距離であり、 tは導体の厚みであり、 η0は導体固有のインピーダンスである。 方程式(7)および(8)はそれぞれ、マイクロストリップおよびストリップ ラインの設計のための、特性インピーダンスと導体および基準面間の距離との間 の関係をより正確に表わすものである。 従来、回路基板伝送ラインのインピーダンスは、実際に導体と基準面との間の 距離を延ばすことによって増大させられてきた。図8、方程式(7)および方程 式(8)を参照して、これはマイクロストリップ層に関してはhを増大させ、ス トリップライン層に関してはbを増大させるということを意味するたろう。結果 として、これらの層の上のすべての導体が、したがってインピーダンスを増大さ せることになるだろう。ハイインピーダンス層と同じ面の上に 「通常の」50から65Ωのボードインピーダンスも必要とされる場合、導体の 幅(w)を増大させてボード上の他の信号における優勢な50および65Ωイン ピーダンスを維持することが必要となるだろう。 不運なことに、これらのインピーダンスを維持するには、必要なライン幅(w )は所望される4または5ミルからそれぞれ27.3および16.4ミルに増大 しなければならないだろう。これらのライン幅はピッチの細かいデバイスパッド 間には嵌まらず、したがって図5に示されるもののように集積回路チップの周り に経路付けをされなければならないだろう。さらに他の層からハイインピーダン ス層に経路付けされる「通常の」インピーダンスの導体は、それらの全長にわた って整合されたインピーダンスを維持するために層ごとにそれらの幅を調節され る必要があるだろう。ピッチの細かいデバイスパッド間で経路付けを行おうとす る場合に見られる問題がなくても、hまたはbを増大させることで、同じ層の上 に実現できる信号ラインがより少なくなるので、信号密度がおよそ2.7倍低く なるだろう。加えて、ストリップライン導体のために必要なbの増大の結果、基 板の厚みが62ミルの標準的回路基板仕様をはるかに超えたものとなるだろう。 上述のように、本発明により伝統的な設計よりもずっと広い範囲のインピーダ ンスを伴う信号導体を選択された領域に作ることができるようになる。これは伝 統的なマイク ロストリップおよびストリップライン設計では考慮されなかった新しい変数を導 入することによって行なわれる。この変数が導体のインピーダンスに対し著しい 影響を持つ。この新しい変数は基準面の構成の際に銅が用いられるパーセンテー ジである。伝統的な基準面はソリッドなものである。従来のように特性インピー ダンスを増大させるには、信号導体と基準面との間の距離を物理的に延ばさなけ ればならない。 本発明は信号導体と基準面との間の距離を物理的に増大させることなくインピ ーダンスの増大を可能にする。したがって、インピーダンスは回路基板の厚みを 増すことなく増大させられる。加えて、信号導体のインピーダンスは基準面の構 成において用いられる銅のパーセンテージを変えることによって広い範囲にわた って変動されてもよい。本発明はまた、上で論じたような伝統的なマイクロスト リップおよびストリップラインの設計に伴う問題点を効果的に排除する。 本発明には、信号導体と基準面との間の距離を増大させる明らかな効果がある とはいえ、これがこの効果を有するのはそれが適用されている領域のみにおいて であり、かつ基準面に直接隣合う2つの信号層に対してのみなので、回路基板の 残りの部分における伝送ラインの特性を変えることはない。したがって、図8で はグリッド130があるために層204および208のそれぞれにおける信号導 体1 20および140には高いインピーダンスが見られる一方で、層212および2 20のそれぞれにおける信号導体214および222はグリッド130の存在に より影響を受けることなく、通常のインピーダンスで動作するだろう。 たとえば、設計パラメータがx=10ミル、b=40.8ミル、h=8ミル、 および8ミル幅の導体では、信号導体120(マイクロストリップ)のインピー ダンスは17%の銅を含むグリッドが用いられた場合にはおよそ92オームであ る。同じ設計パラメータと6ミル幅の導体を用いると、信号導体140(ストリ ップライン)のインピーダンスはおよそ92オームとなる。 加えて、銅を17%として斜交平行線状基準面を層2において用いた結果、層 212における信号導体214のためのインピーダンスは事実上影響を受けない まま残る一方で、層220における信号導体222のインピーダンスは全く影響 を受けることはない。 本発明のさらなる利点は、クロストーク、すなわち順方向クロストークの1つ の原因をグリッド130の下で経路付けされる信号から事実上取除くことである 。クロストークは1つのチャネルの信号を別のものに結合した結果である。クロ ストークはいくつかの原因から生じるであろうが、その1つはケーブルパラメー タ、特定的には導体間のキャパシタンスおよびインダクタンスの不均衡である。 この不均衡により、1つの導体の信号の別のものへの正味の結合 が生じ得る。 そのような不均衡は一般に、伝統的なマイクロストリップ構成の場合でのよう に、導体が非均質な媒体に晒されると悪化する。これは、順方向クロストークが 当該技術分野において知られているように奇数および偶数の追跡速度の間の違い の結果であるからである。均質な媒体では、奇数および偶数の追跡速度が等しく 、互いを相殺しあう結果として前方へのクロストークは除去される。非均質な媒 体では、これらの2つの速度は等しくなく、その結果非ゼロファクタがもたらさ れ、順方向クロストークが生じる。マイクロストリップ構成などのハイインピー ダンスを許容する伝統的な構成では、導体を少なくとも3つの異なった誘電体、 典型的にはFR−4、はんだマスク、および空気とインタフェースする。この非 均質な環境により、偶数および奇数の追跡速度に差が生じ、これが順方向クロス トークをもたらす。 本発明では、特に電気的に長い距離にわたって互いに平行な導体を介して信号 を走らせることが必要な場合、信号はグリッド130の下の信号導体140を通 じて擬似ストリップライン環境において経路付けできる。「電気的に長い」距離 とは、最大の結合が起こるλ/4に近づいていく距離である。層208上の導体 140、142、144がほぼ均一な環境において経路付けされるので、奇数お よび偶数の追跡速度における差は0に近く、したがって前方へ のクロストークは0に近づいていく。結果として、本発明は事実上順方向クロス トークを除去するものである。 図5の信号導体120、122、124または140、142、144のよう に複数の信号導体が近接して位置付けられる場合、導体120、122、124 または140、142、144は好ましくはグリッド130の導電性素子により 形成される正方形の頂点間の対角線の距離Dの2分の1の倍数である距離dだけ 互いに関してずらされている。このずれと対角線の距離Dとの間の関係が方程式 (3)に示される。 この同じ、信号導体120、122、124または140、142、144の 間の位置的関係が、好ましくは信号導体120、122、124または140、 142、144が正方形の頂点においてグリッド130と交差するようには位置 付けられていない場合でも、維持される。たとえば、一方の導体が正方形の頂点 から短い距離だけ通過するように位置付けられていれば、導体のインピーダンス が実質的に等しくなるように、他方の導体は頂点から同じ距離だけ通過していな ければならない。 上述した利点に加えて、この新しい設計は、基準グリッドの下で経路付けされ たハイインピーダンスラインのための先例のない遮蔽を可能にする。この設計に よりハイインピーダンス導体を図8における層204(マイクロストリップまた は埋込式マイクロストリップ)および208(ス トリップラインまたは擬似ストリップライン)の双方の上に経路付けできるよう になるので、典型的な6層の基板上で層208上の導体のみを介してハイインピ ーダンス信号を経路件けすることが可能となる。加えて、より多くのハイインピ ーダンス導体が所望される場合、グリッド状にされた基準面が層216上で用い られてもよく、層212上の導体214は要求される付加的な高いインピーダン スを提供する一方で、層216上のグリッドが必要な遮蔽をもたらす。 商業的目的のためには、遮蔽が少なくとも20デシベルの効果をもたらすこと が望ましい。この設計は、ナノセカンドに近い立上がり時間で見られる典型的な 周波数(100MHzから500MHz)の著しい減衰をもたらすことができる 。遮蔽の効果、スロットの最大寸法(D)、および導体における信号の波長の間 の関係は方程式(4)で表されている。金属面積が23%では、およそ0.06 0インチのスペースDでおよそ29dBの遮蔽効果がもたらされ、これは商業的 目的に要求される20dBを十分満たしている。 場合によっては、信号導体120、122、124、または140、142、 144はさまざまな理由、たとえば設計のレイアウトに順応させるためまたはY 軸に平行なラインに沿って整列されていないポート間の接続をなすために再び経 路付けされなければならない。そのような場合、 信号導体120、122、124、または140、142、144はそのような 接続をなすために再配向されなければならない。図5、9および10に示したよ うに、そのような方向の変更は、信号ラインにおけるインピーダンスの不連続性 を最小限に保ったままでなし遂げられてもよい。90°の方向変換をなし遂げる には、グリッド130の上方に位置付けられた信号導体124がまずX軸に平行 な方向でグリッド130の頂点に沿って配向される。孔134が第1の信号導体 124およびグリッド130を含む回路基板を介して、グリッド130の下方に 置かれた第2の導体144まで穿孔される。第2の導体144は第1の導体12 4に関して90°に配向され、かつまた、Y軸に平行な方向においてグリッド1 30の頂点に沿って配向される。第1の導体124は、当該技術分野において知 られているようにはんだで充填された孔134によって、第2の導体144に電 気的に接続される。この態様で、信号導体は不連続性を最小限に保ちなから再び 経路付けされてもよい。 したがって、本発明によりマイクロストリップおよびストリップラインの設計 者は伝統的な設計と比べてずっと広い範囲のインピーダンスから選択を行なうこ とができるようになる。この設計は特に、標準的な回路基板の厚みを増すことな く、信号導体の幅または厚みを減らすことなく、かつ非均質または標準的でない 誘電体の使用に頼ることなく、回路基板における選択された領域に非常に高いイ ンピ ーダンスの導体を提供するに当たり有用である。本発明はまた、高い信号密度お よび著しいレベルの遮蔽を維持しつつ高いインピーダンスをもたらし、その一方 でハイインピーダンス導体間のクロストークを低減する。 この発明はある好ましい実施例との関連で説明されてきたが、当業者にとって 明らかな他の実施例もこの発明の範囲内に入る。したがって、発明の範囲は次の 請求の範囲のみによって規定されることが意図されている。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),AU,CA,CN,JP,K R,KZ,RU,UZ 【要約の続き】 度の損失なしで信号の転送ができるようになる一方で、 受入れ可能な遮蔽能力がもたらされる。

Claims (1)

  1. 【特許請求の範囲】 1.第1の面で規定される第1の予め定められた構成を備えた第1の遮蔽グリッ ドと、 第2の面で規定される第2の予め定められた構成を備えた第2の遮蔽グリッド とを含み、前記第2の遮蔽グリッドは前記第1の遮蔽グリッドから予め定められ たずれに沿って位置付けられており、さらに 前記第1および第2のグリッドに関して予め定められた位置に置かれるように 、前記第1および第2のグリッド間に位置付けられる導電性素子とを含む、回路 基板。 2.前記第1および第2の予め定められた構成の各々は、幾何学的パターンに相 互接続された導電性素子を含む、請求項1に記載の回路基板。 3.前記幾何学的パターンは、前記導電性素子間に開口を含み、前記開口の最も 大きい寸法は、前記導電性素子によって伝達される信号の最も高い周波数の波長 の半分未満である、請求項2に記載の回路基板。 4.前記開口の前記最も大きい寸法は、前記導電性素子によって伝達される信号 の最も高い周波数の波長の20分の1未満である、請求項3に記載の回路基板。 5.前記回路基板はさらに第2の導電性素子を含む、請求項4に記載の回路基板 。 6.前記第2の導電性素子は、前記第1の導電性素子に実質的に平行である、請 求項5に記載の回路基板。 7.前記第2の導電性素子は、前記グリッドにおける前記開口の最も大きい寸法 の距離の半分の整数倍だけずれて位置付けられる、請求項6に記載の回路基板。 8.前記ずれは前記グリッドの開口の最も大きい寸法の距離の半分のファクタで ある、請求項7に記載の回路基板。 9.前記幾何学的パターンは正方形である、請求項2に記載の回路基板。 10.前記導電性素子の前記予め定められた位置は、前記グリッドにおける頂点 によって決定される、請求項1に記載の回路基板。 11.前記第1および第2のグリッドならびに前記導電性素子は、可撓性ケーブ ルを含む、請求項1に記載の回路基板。 12.前記第1の遮蔽グリッドは、第1の方向に配向された第1の複数個の導電 性素子と、前記第1の方向に垂直な第2の方向に配向された第2の複数個の導電 性素子とを含み、それにより、前記第1の複数個の導電性素子および前記第2の 複数個の導電性素子は複数個の正方形を形成し、前記正方形は前記第1および第 2の複数個の導電性素子の交点に対応する頂点を有し、前記頂点は前記第1およ び第2の方向に対して45°の対角線方向に沿ってそれらの間に対角線の距離を 有し、 前記第2の遮蔽グリッドは、前記第1の遮蔽グリッドに構造的に同一であり、 前記第2の遮蔽グリッドは前記第1 の遮蔽グリッドに実質的に平行に位置付けられているので、前記第1の遮蔽グリ ッドの前記導電性素子の交点は前記対角線方向において前記第2の遮蔽グリッド の前記交点から、前記対角線の距離の2分の1に実質的に等しい距離だけ間隔を 空けられており、 前記回路基板は前記遮蔽グリッド間に位置付けられかつ前記対角線方向のうち 一方に実質的に平行な方向に配向される複数個の信号導体を含む、請求項1に記 載の回路基板。 13.前記信号導体は前記正方形の頂点の近くを通るように配向される、請求項 12に記載の可撓性ケーブル。 14.第1の面において第1の予め定められた構成で第1の遮蔽グリッドを位置 付けるステップと、 前記第1の面に平行な第2の面において第2の予め定められた構成で第2の遮 蔽グリッドを位置付け、かつ前記第2の遮蔽グリッドを前記第1の遮蔽グリッド から前記第2の面における予め定められた方向へずらすステップと、 前記第1および第2のグリッドに関して予め定められた位置に置かれるように 前記第1および第2のグリッド間に導電性素子を位置付けるステップとを含む、 回路基板を構成する方法。 15.前記第1の面は前記導電性素子の一方の側にあり、前記第1の予め定めら れた構成は導電性素子の複数個の交点を含み、 前記第2の面は前記導電性素子の対向する側にあり、か つ前記第1の面に平行であり、前記第2の遮蔽グリッドは、導電性素子における 複数個の交点を含み、前記第2のグリッドは前記第2のグリッドの導電性素子に おける交点が前記第2のグリッドの導電性素子の交点から予め定められたずれを 有するように、前記第1のグリッドに関して整列され、 前記信号導体は前記第1および第2のグリッドの導電性素子の前記交点を繋ぐ 線に平行な線に沿って配向される、請求項14に記載の方法。 16.幾何学的パターンに相互接続される導電性素子を含む予め定められた構成 を有する遮蔽グリッドと、 前記グリッドに関して予め定められた位置に置かれるように前記グリッドに隣 接して位置付けられる第1の導電性素子とを含む、回路基板。 17.前記第1の導電性素子の前記予め定められた位置は、前記グリッドの頂点 により決定される、請求項16に記載の回路基板。 18.前記予め定められたパターンは正方形である、請求項16に記載の回路基 板。 19.前記グリッドは第1の方向に配向される第1の複数個の導電性素子と、前 記第1の方向に垂直な第2の方向に配向される第2の複数個の導電性素子とを含 み、それにより前記第1の複数個の導電性素子および前記第2の複数個の導電性 素子は複数個の正方形を形成し、前記正方形は前 記第1および第2の複数個の導電性素子の交点に対応する頂点を有し、前記頂点 は前記第1および第2の方向に対して45°の対角線方向に沿ってそれらの間に 対角線の距離を有し、 前記第1の複数個の信号導体は前記グリッドに隣接して位置付けられ、かつ前 記対角線方向の一方に実質的に平行な方向に配向され、 第2の複数個の信号導体が前記グリッドに隣接して位置付けられ、かつ前記第 1の複数個の信号導体に実質的に垂直な方向に配向される、請求項16に記載の 回路基板。 20.前記第1の複数個の信号導体は、前記正方形の頂点の近くを通るよう配向 される、請求項19に記載の回路基板。 21.前記幾何学的パターンは前記導電性素子間に開口を含み、前記開口の最も 大きい寸法は前記第1の導電性素子により伝達される信号の最も高い周波数の波 長の半分未満である、請求項16に記載の回路基板。 22.前記開口の前記最も大きい寸法は、前記第1の導電性素子により伝達され る信号の最も高い周波数の波長の20分の1未満である、請求項21に記載の回 路基板。 23.前記第1の導電性素子に実質的に平行な第2の導電性素子をさらに含み、 前記第2の導電性素子は前記第1の導電性素子からずらされて位置付けられてお り、前記ずれは前記グリッドの前記開口の最も大きい寸法の距離の半分 の整数倍である、請求項21に記載の回路基板。 24.前記回路基板はさらに、前記第1の導電性素子と反対の方向において前記 グリッドに隣接する第3の導電性素子を含み、前記第3の導電性素子は前記第1 の導電性素子に関して第2の予め定められた位置に置かれる、請求項23に記載 の回路基板。 25.前記第3の導電性素子は前記第1の導電性素子に実質的に垂直である、請 求項23に記載の回路基板。 26.前記第3の導電性素子に実質的に平行な第4の導電性素子をさらに含み、 前記第4の導電性素子は前記第3の導電性素子から前記グリッドの前記開口の最 も大きい寸法の距離の半分の整数倍ずれて位置付けられている、請求項24に記 載の回路基板。 27.電気信号導体を有する回路基板上のインピーダンスを増大させる方法であ って、 予め定められた構成を備える単一の遮蔽グリッドを前記信号導体に隣接して位 置付けるステップを含み、前記構成は導電性素子の複数個の交点を含み、さらに 前記信号導体を前記グリッドにおける導電性素子の前記交点を繋ぐ線に平行な 線に沿って配向するステップを含む、電気信号導体を有する回路基板上のインピ ーダンスを増大させる方法。
JP6518108A 1993-02-02 1994-02-01 遮蔽グリッドを含む回路基板配列およびその構成 Pending JPH08506696A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US08/012,547 US5300899A (en) 1993-02-02 1993-02-02 Thin, flexible, stripline flex cable having two shielding ground planes formed as grids having mutually offset grid patterns
US08/012,547 1993-02-02
US10916093A 1993-08-19 1993-08-19
US08/109,160 1993-08-19
PCT/US1994/000980 WO1994018812A1 (en) 1993-02-02 1994-02-01 A circuit board arrangement including shielding grids, and constructing thereof

Publications (1)

Publication Number Publication Date
JPH08506696A true JPH08506696A (ja) 1996-07-16

Family

ID=26683697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6518108A Pending JPH08506696A (ja) 1993-02-02 1994-02-01 遮蔽グリッドを含む回路基板配列およびその構成

Country Status (10)

Country Link
US (1) US5682124A (ja)
EP (1) EP0682852B1 (ja)
JP (1) JPH08506696A (ja)
KR (1) KR100301363B1 (ja)
CN (1) CN1044306C (ja)
AT (1) ATE172837T1 (ja)
AU (1) AU6232994A (ja)
CA (1) CA2154156C (ja)
DE (1) DE69414237T2 (ja)
WO (1) WO1994018812A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001067540A1 (fr) * 2000-03-06 2001-09-13 Fujitsu Limited Plaque metallique de blindage et ensemble circuit comprenant cette plaque
JP2002324979A (ja) * 2001-04-24 2002-11-08 Ngk Spark Plug Co Ltd 配線基板
JP2003017613A (ja) * 2001-06-28 2003-01-17 Kyocera Corp 配線基板およびこれを用いた半導体装置
JP2007179995A (ja) * 2005-12-28 2007-07-12 Adorinkusu:Kk 可撓性平面ケーブル
JP2009508291A (ja) * 2005-08-29 2009-02-26 キョウセラ ワイヤレス コープ. 周波数同調された接地面を有する電気コネクタ
WO2010103721A1 (ja) * 2009-03-10 2010-09-16 住友ベークライト株式会社 回路基板
WO2010103722A1 (ja) * 2009-03-10 2010-09-16 住友ベークライト株式会社 回路基板
JP2012094646A (ja) * 2010-10-26 2012-05-17 Daisho Denshi Co Ltd 特性インピーダンスコントロール対応プリント配線基板
US8331104B2 (en) 2010-01-29 2012-12-11 Kabushiki Kaisha Toshiba Electronic device and circuit board
WO2014020999A1 (ja) * 2012-07-30 2014-02-06 株式会社村田製作所 フラットケーブル
JP2015142149A (ja) * 2014-01-27 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2018117131A (ja) * 2018-02-15 2018-07-26 三菱電機株式会社 フレキシブルプリント回路基板
JP2019016790A (ja) * 2017-07-03 2019-01-31 インクテック カンパニー, リミテッドInktec Co., Ltd. 電磁波遮蔽機能を有する回路基板とその製造方法、及び、平板ケーブル

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410107A (en) * 1993-03-01 1995-04-25 The Board Of Trustees Of The University Of Arkansas Multichip module
EP0800338B1 (de) * 1996-04-04 2001-05-30 Gunter Langer Anordnung zur Reduzierung der elektromagnetischen Abstrahlung bei Leiterkarten und anderen Trägern elektronischer Schaltungen
US5764489A (en) * 1996-07-18 1998-06-09 Compaq Computer Corporation Apparatus for controlling the impedance of high speed signals on a printed circuit board
JP3185048B2 (ja) 1996-10-04 2001-07-09 モレックス インコーポレーテッド 平型柔軟ケーブル
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
US6012928A (en) * 1998-08-28 2000-01-11 Molex Incorporated Microstrip edge card connector
US6225568B1 (en) * 1998-08-31 2001-05-01 Advanced Flexible Circuits Co., Ltd. Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
US6150895A (en) * 1999-01-25 2000-11-21 Dell Usa, L.P. Circuit board voltage plane impedance matching
US6225687B1 (en) * 1999-09-02 2001-05-01 Intel Corporation Chip package with degassing holes
JP4063533B2 (ja) * 2001-12-10 2008-03-19 日本碍子株式会社 フレキシブル配線板
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
US7739624B2 (en) * 2002-07-29 2010-06-15 Synopsys, Inc. Methods and apparatuses to generate a shielding mesh for integrated circuit devices
US7943436B2 (en) 2002-07-29 2011-05-17 Synopsys, Inc. Integrated circuit devices and methods and apparatuses for designing integrated circuit devices
EP2395598B1 (en) 2003-03-04 2018-08-22 Nuvotronics, LLC Coaxial waveguide microstructures and methods of formation
US7259968B2 (en) * 2003-05-14 2007-08-21 Hewlett-Packard Development Company, L.P. Tailoring impedances of conductive traces in a circuit board
US20110298567A1 (en) * 2004-09-24 2011-12-08 Oracle America, Inc., formerly known as Sun Microsystems, Inc. System and method for constant characteristic impedance in a flexible trace interconnect array
JP2006100699A (ja) * 2004-09-30 2006-04-13 Toshiba Corp プリント配線板、情報処理装置、及びプリント配線板の製造方法
US7292454B2 (en) * 2004-12-03 2007-11-06 Dell Products L.P. System and method for optimizing printed circuit boards to minimize effects of non-uniform dielectric
US20070227762A1 (en) * 2006-04-04 2007-10-04 Compeq Manufacturing Company Limited Multilayer circuit board with grounding grids and method for controlling characteristic impedance of the multilayer circuit board
CN101207968B (zh) * 2006-12-22 2011-11-09 鸿富锦精密工业(深圳)有限公司 电路板
US7656256B2 (en) 2006-12-30 2010-02-02 Nuvotronics, PLLC Three-dimensional microstructures having an embedded support member with an aperture therein and method of formation thereof
EP3104450A3 (en) 2007-03-20 2016-12-28 Nuvotronics, LLC Integrated electronic components and methods of formation thereof
US7898356B2 (en) 2007-03-20 2011-03-01 Nuvotronics, Llc Coaxial transmission line microstructures and methods of formation thereof
JP4912960B2 (ja) * 2007-06-06 2012-04-11 日本メクトロン株式会社 プリント配線板
KR100850217B1 (ko) * 2007-07-05 2008-08-04 삼성전자주식회사 임피던스 매칭된 분기 스트립 전송라인을 갖는 프린트배선기판
CN101472386B (zh) * 2007-12-26 2012-03-28 鸿富锦精密工业(深圳)有限公司 印刷电路板
US8629841B2 (en) * 2008-04-30 2014-01-14 Apple Inc. Multi-touch sensor patterns and stack-ups
US8193878B2 (en) * 2008-06-24 2012-06-05 International Business Machines Corporation Structure, structure and method for providing an on-chip variable delay transmission line with fixed characteristic impedance
US8138857B2 (en) * 2008-06-24 2012-03-20 International Business Machines Corporation Structure, structure and method for providing an on-chip variable delay transmission line with fixed characteristic impedance
US8011950B2 (en) 2009-02-18 2011-09-06 Cinch Connectors, Inc. Electrical connector
US8659371B2 (en) * 2009-03-03 2014-02-25 Bae Systems Information And Electronic Systems Integration Inc. Three-dimensional matrix structure for defining a coaxial transmission line channel
US8058954B2 (en) * 2009-03-05 2011-11-15 Apple Inc. Transmission line with a cross-hatched ground plane that is either filled with conductive paint or covered by a conductive foil
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
US8917150B2 (en) 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
KR101917052B1 (ko) 2010-01-22 2019-01-30 누보트로닉스, 인크. 열관리
TWI395519B (zh) * 2010-06-28 2013-05-01 Wistron Neweb Corp 具跳線結構之電路板
FR2966692B1 (fr) * 2010-10-26 2012-12-14 Sagem Defense Securite Carte electronique, dispositif electronique comportant une telle carte et procede de protection d'une carte electronique
EP2943047A1 (en) * 2010-12-03 2015-11-11 Murata Manufacturing Co., Ltd. Bent high-frequency signal transmission line
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
EP2731783A4 (en) 2011-07-13 2016-03-09 Nuvotronics Llc METHOD FOR PRODUCING ELECTRONIC AND MECHANICAL STRUCTURES
GB201119046D0 (en) * 2011-11-04 2011-12-14 Rolls Royce Plc Electrial harness
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
TWI578856B (zh) * 2013-06-19 2017-04-11 Adv Flexible Circuits Co Ltd Anti - Attenuation Control Structure of High Frequency Signal Transmission Line on Flexible Circuit Board
CN103796424B (zh) * 2014-01-06 2017-06-27 联想(北京)有限公司 一种多层电路板及其阻抗控制方法
EP3095159A4 (en) 2014-01-17 2017-09-27 Nuvotronics, Inc. Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors
JP6300156B2 (ja) * 2014-03-31 2018-03-28 パナソニックIpマネジメント株式会社 伸縮性フレキシブル基板およびその製造方法
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
EP3224899A4 (en) 2014-12-03 2018-08-22 Nuvotronics, Inc. Systems and methods for manufacturing stacked circuits and transmission lines
WO2017019948A1 (en) * 2015-07-30 2017-02-02 Laird Technologies, Inc. Frequency selective structures for emi mitigation
TWI579869B (zh) * 2015-09-14 2017-04-21 瑞昱半導體股份有限公司 積體電感/變壓器的屏蔽結構
CN105552063A (zh) * 2016-02-03 2016-05-04 深圳佰维存储科技有限公司 Sip封装结构
DE102017101478A1 (de) * 2017-01-26 2018-07-26 Rheinmetall Waffe Munition Gmbh Vorrichtung zum Entlüften oder Belüften eines Raumes
CN107204322A (zh) * 2017-05-03 2017-09-26 中国电子科技集团公司第五十五研究所 多芯片集成式cqfp陶瓷外壳及其制作方法
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
WO2020092334A2 (en) * 2018-10-29 2020-05-07 Cellink Corporation Flexible hybrid interconnect circuits
WO2020097361A1 (en) * 2018-11-07 2020-05-14 Meditrina, Inc. Endoscope and method of use
CN111295039A (zh) * 2020-02-26 2020-06-16 安捷利电子科技(苏州)有限公司 一种线路板及电子设备
CN113392613B (zh) * 2020-03-13 2023-07-21 浙江宇视科技有限公司 一种电路板布线方法、***及装置
WO2024103438A1 (zh) * 2022-11-15 2024-05-23 奥士康科技股份有限公司 网格屏蔽结构的线路阻抗计算方法及***、设备、介质

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2721312A (en) * 1951-06-30 1955-10-18 Itt Microwave cable
US3612744A (en) * 1969-02-27 1971-10-12 Hughes Aircraft Co Flexible flat conductor cable of variable electrical characteristics
US3634782A (en) * 1969-10-01 1972-01-11 Thomas & Betts Corp Coaxial flat cable
US3654381A (en) * 1970-06-26 1972-04-04 Surprenant Inc Woven flat conductor
GB1324023A (en) * 1970-10-01 1973-07-18 Int Computers Ltd Circuit interconnecting cables and methods of making such cables
US3923364A (en) * 1973-12-06 1975-12-02 Executone Inf Sys Inc Shielded flexible conductor cable and assembly thereof
US3914531A (en) * 1974-03-29 1975-10-21 Amp Inc Power isolated transmission cable assembly
US4367585A (en) * 1979-12-26 1983-01-11 Western Electric Company, Inc. Methods for the termination and connectorization of multi-conductor flat cable
DE3025362C2 (de) * 1980-07-04 1982-11-04 Ewald Max Christian Dipl.-Phys. 6000 Frankfurt Hennig Kraftaufnehmer
US4408255A (en) * 1981-01-12 1983-10-04 Harold Adkins Absorptive electromagnetic shielding for high speed computer applications
US4689262A (en) * 1984-05-21 1987-08-25 Cts Corporation Electrically insulating substrate
US4695810A (en) * 1984-10-22 1987-09-22 Harris Corporation Waffleline-configured microwave transmission link
JPH0642515B2 (ja) * 1984-12-26 1994-06-01 株式会社東芝 回路基板
US4642592A (en) * 1985-04-26 1987-02-10 Tektronix, Inc. Grounding and supporting metal mesh
US4644092A (en) * 1985-07-18 1987-02-17 Amp Incorporated Shielded flexible cable
US4845313A (en) * 1985-07-22 1989-07-04 Tokyo Communication Equipment Co., Ltd. Metallic core wiring substrate
US4695694A (en) * 1986-02-14 1987-09-22 Fusion Systems Corporation Structure for minimizing microwave leakage
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
DE3625631A1 (de) * 1986-07-29 1988-02-04 Gore W L & Co Gmbh Elektromagnetische abschirmung
JPS6480094A (en) * 1987-09-19 1989-03-24 Nippon Cmk Kk Printed wiring board
US4855537A (en) * 1987-09-25 1989-08-08 Kabushiki Kaisha Toshiba Wiring substrate having mesh-shaped earth line
EP0322720A3 (en) * 1987-12-25 1990-01-17 Asahi Glass Company Ltd. Electromagnetic wave shielding transparent body
US4825090A (en) * 1988-02-09 1989-04-25 Grabis Dietrich W Shielding membrane
US5014593A (en) * 1988-03-01 1991-05-14 General Dynamics Land Systems, Inc. Perforated plate armor
US4857119A (en) * 1988-03-01 1989-08-15 General Dynamics Lands Systems, Inc. Case-Hardened plate armor and method of making
JPH0268571A (ja) * 1988-09-02 1990-03-08 Konica Corp 画像形成装置に於けるプリント基板
US5012041A (en) * 1989-06-22 1991-04-30 The Curran Company Screened window for shielded enclosure
US5202688A (en) * 1989-10-02 1993-04-13 Brunswick Corporation Bulk RF absorber apparatus and method
FR2653599B1 (fr) * 1989-10-23 1991-12-20 Commissariat Energie Atomique Materiau composite stratifie presentant des proprietes electromagnetiques absorbantes et son procede de fabrication.
JPH0476996A (ja) * 1990-07-18 1992-03-11 Cmk Corp プリント配線板の製造方法
JPH04151899A (ja) * 1990-10-15 1992-05-25 Cmk Corp 電磁波シールドプリント配線板の製造方法
US5177324A (en) * 1991-08-19 1993-01-05 Motorola, Inc. In situ RF shield for printed circuit board
US5293004A (en) * 1991-09-02 1994-03-08 Nippon Cmk Corp. Printed circuit board having an electromagnetic shielding layer
US5235132A (en) * 1992-01-29 1993-08-10 W. L. Gore & Associates, Inc. Externally and internally shielded double-layered flat cable assembly
US5195243A (en) * 1992-02-28 1993-03-23 General Motors Corporation Method of making a coated porous metal panel
US5300899A (en) * 1993-02-02 1994-04-05 Ast Research, Inc. Thin, flexible, stripline flex cable having two shielding ground planes formed as grids having mutually offset grid patterns
US5296651A (en) * 1993-02-09 1994-03-22 Hewlett-Packard Company Flexible circuit with ground plane
US5334800A (en) * 1993-07-21 1994-08-02 Parlex Corporation Flexible shielded circuit board

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001067540A1 (fr) * 2000-03-06 2001-09-13 Fujitsu Limited Plaque metallique de blindage et ensemble circuit comprenant cette plaque
JP2002324979A (ja) * 2001-04-24 2002-11-08 Ngk Spark Plug Co Ltd 配線基板
JP4680410B2 (ja) * 2001-04-24 2011-05-11 日本特殊陶業株式会社 配線基板
JP2003017613A (ja) * 2001-06-28 2003-01-17 Kyocera Corp 配線基板およびこれを用いた半導体装置
JP4540262B2 (ja) * 2001-06-28 2010-09-08 京セラ株式会社 配線基板およびこれを用いた半導体装置
JP2009508291A (ja) * 2005-08-29 2009-02-26 キョウセラ ワイヤレス コープ. 周波数同調された接地面を有する電気コネクタ
JP2007179995A (ja) * 2005-12-28 2007-07-12 Adorinkusu:Kk 可撓性平面ケーブル
WO2010103721A1 (ja) * 2009-03-10 2010-09-16 住友ベークライト株式会社 回路基板
WO2010103722A1 (ja) * 2009-03-10 2010-09-16 住友ベークライト株式会社 回路基板
US8331104B2 (en) 2010-01-29 2012-12-11 Kabushiki Kaisha Toshiba Electronic device and circuit board
JP2012094646A (ja) * 2010-10-26 2012-05-17 Daisho Denshi Co Ltd 特性インピーダンスコントロール対応プリント配線基板
WO2014020999A1 (ja) * 2012-07-30 2014-02-06 株式会社村田製作所 フラットケーブル
CN103843077A (zh) * 2012-07-30 2014-06-04 株式会社村田制作所 扁平电缆
GB2508568A (en) * 2012-07-30 2014-06-04 Murata Manufacturing Co Flat cable
JP5556972B1 (ja) * 2012-07-30 2014-07-23 株式会社村田製作所 フラットケーブル
US9130251B2 (en) 2012-07-30 2015-09-08 Murata Manufacturing Co., Ltd. Flat cable
CN103843077B (zh) * 2012-07-30 2015-12-30 株式会社村田制作所 扁平电缆
JP2015142149A (ja) * 2014-01-27 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2019016790A (ja) * 2017-07-03 2019-01-31 インクテック カンパニー, リミテッドInktec Co., Ltd. 電磁波遮蔽機能を有する回路基板とその製造方法、及び、平板ケーブル
JP2018117131A (ja) * 2018-02-15 2018-07-26 三菱電機株式会社 フレキシブルプリント回路基板

Also Published As

Publication number Publication date
ATE172837T1 (de) 1998-11-15
DE69414237D1 (de) 1998-12-03
KR960700626A (ko) 1996-01-20
KR100301363B1 (ko) 2001-11-22
DE69414237T2 (de) 1999-06-02
WO1994018812A1 (en) 1994-08-18
EP0682852B1 (en) 1998-10-28
CN1119903A (zh) 1996-04-03
US5682124A (en) 1997-10-28
EP0682852A1 (en) 1995-11-22
CN1044306C (zh) 1999-07-21
CA2154156C (en) 2005-04-26
AU6232994A (en) 1994-08-29
CA2154156A1 (en) 1994-08-18

Similar Documents

Publication Publication Date Title
JPH08506696A (ja) 遮蔽グリッドを含む回路基板配列およびその構成
JP3530195B2 (ja) 高速の信号を搬送するための回路基板、アセンブリ、およびアセンブリのインピーダンスを増大させる方法
US5300899A (en) Thin, flexible, stripline flex cable having two shielding ground planes formed as grids having mutually offset grid patterns
JP4373531B2 (ja) 差動平衡信号伝送基板
US6590466B2 (en) Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time of differential transmission lines
US6420778B1 (en) Differential electrical transmission line structures employing crosstalk compensation and related methods
US6765298B2 (en) Substrate pads with reduced impedance mismatch and methods to fabricate substrate pads
JP3234556B2 (ja) 回路ボードの信号線路インピーダンスの制御方法及び装置
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
US6225568B1 (en) Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
US6750403B2 (en) Reconfigurable multilayer printed circuit board
JP3397707B2 (ja) 伝送時間とインピーダンス制御のための各種開口パターンのあるシールド平面を具えた基板
JP4659087B2 (ja) 差動平衡信号伝送基板
JP2002252505A (ja) 高周波用配線基板
JP2002043810A (ja) マイクロストリップ線路
JPH0613181U (ja) 高速信号伝送用回路基板
JPH0677341A (ja) 回路基板
KR20030047719A (ko) 의사 동축 전송 라인이 교차하는 장치
JP2002198708A (ja) 高周波用配線基板
JPH07288409A (ja) マイクロ波集積回路装置
JP2001358246A (ja) 高周波用配線基板
JPH04341001A (ja) 多層化回路
JPH03155202A (ja) プリント回路基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040713

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040729

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040812

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050209