JP4912960B2 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP4912960B2
JP4912960B2 JP2007150036A JP2007150036A JP4912960B2 JP 4912960 B2 JP4912960 B2 JP 4912960B2 JP 2007150036 A JP2007150036 A JP 2007150036A JP 2007150036 A JP2007150036 A JP 2007150036A JP 4912960 B2 JP4912960 B2 JP 4912960B2
Authority
JP
Japan
Prior art keywords
wiring
signal wiring
signal
ground
microstrip line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007150036A
Other languages
English (en)
Other versions
JP2008305884A (ja
Inventor
島 良 一 豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007150036A priority Critical patent/JP4912960B2/ja
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to PCT/JP2008/051491 priority patent/WO2008149572A1/ja
Priority to AT08704242T priority patent/ATE531239T1/de
Priority to EP08704242A priority patent/EP2031944B1/en
Priority to US12/223,467 priority patent/US8040198B2/en
Priority to KR1020087018224A priority patent/KR20100017038A/ko
Priority to CN2008800000625A priority patent/CN101543142B/zh
Priority to TW097106621A priority patent/TWI403226B/zh
Publication of JP2008305884A publication Critical patent/JP2008305884A/ja
Application granted granted Critical
Publication of JP4912960B2 publication Critical patent/JP4912960B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09272Layout details of angles or corners

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Chemical And Physical Treatments For Wood And The Like (AREA)

Description

本発明は、プリント配線板に係わり、とくに電気・電子機器の小型化・高性能化への要求に対応した高速信号を伝送するためのプリント配線板の構造に関する。
電子機器における信号の処理速度は、近年益々向上している。このため、プリント配線板を通る信号の伝送速度も高速化されている。高速信号の伝送においては、信号配線の特性インピーダンスの整合が必要で、不整合が生じると信号の反射が起こり、損失となってしまう。
一般に、特性インピーダンスは、シングルエンドでは50Ω、差動線路では各信号配線において50Ωである。所望のインピーダンスを得るために高速信号を扱うプリント配線板では、図8に示すように、信号配線1とグランド配線2とがベース基材3を挟んで対向するように配置したマイクロストリップラインを適用している。
通常、マイクロストリップラインのグランド配線は、べたグランド、つまり信号配線の無い面全てがグランド層となっている構造を適用する。ただし、フレキシブルプリント配線板の場合、ベース基材の多くは25μmで、一般には12.5〜50μmと薄いために信号配線とグランド配線との間に発生するキャパシタンスが大きくなり、マイクロストリップラインの特性インピーダンスが下がってしまう。
例えば、厚さ100μmのガラス‐エポキシ系プリプレグ(比誘電率4)においてべたグランドのマイクロストリップラインを形成する場合、信号配線幅122μmで特性インピーダンス50Ωとなるが、25μmのポリイミド(比誘電率3.3)において同信号配線幅でマイクロストリップラインを形成した場合、特性インピーダンスは8Ω以下となってしまう。
同仕様にて信号配線−べたグランド間に発生するキャパシタンスを低減し、特性インピーダンスを50Ωとするためには、信号配線幅は17μmと狭くする必要がある。このような信号配線は導体を薄くすることで形成可能となるが、配線幅が狭く厚さも薄いため、直流抵抗が大きくなる。
また、信号配線幅が狭いため、形成する信号配線幅のぶれの影響を受け易く、所望のインピーダンスを精度良く得ることが困難となる。このため、グランド配線を正方形(特許文献1参照)、ないしはひし形(特許文献2参照)に刳り貫いたメッシュ形状が多く用いられている。
しかし、メッシュグランド配線を適用した場合、信号配線がメッシュグランド配線の開口部に位置するか、グランド配線の導体部に位置するかにより特性インピーダンスが違うため不整合となり、信号の反射や損失の原因となる。
また、信号配線が折れ曲がって配置されるような場合、折れ曲がる前における信号配線に対するメッシュ形状と折れ曲がった後の信号配線に対するメッシュ形状とが変わるため、特性インピーダンスが不整合となる。
そこで、信号配線の曲線形状に対応してメッシュ形状を追従させる手法が提案されている(特許文献3参照)。あるいは曲線形状の外周と内周のメッシュ開口サイズをコントロールする、ないしは信号配線幅をコントロールする手法が提案されている(特許文献4参照)。
特開2000−114722号公報 特開2006−147837号公報 特開2006−173310号公報 特開2000−077802号公報 特開2001−085805号公報
特許文献3に示したように曲線形状にメッシュを追従させる場合、曲線形状前後の信号配線に対するメッシュ形状は同じとなるが、曲線形状の信号配線に対するメッシュ形状は連続的に変化する。信号配線に対するメッシュ形状の変化がごく小さければその影響は無視できるが、その長さが伝送する周波数の1/4波長より長い場合、インピーダンスの不整合として影響が現れる。
一般に、反射防止の観点から曲線形状の信号配線は一定の曲率半径で曲がっており、曲率半径が大きいほど反射には有利である。例えば、曲率半径5mm、曲線形状角度90°の場合、曲線形状の長さは約7.9mmとなる。
これは、フレキシブルプリント配線板に汎用されるポリイミド(εr=3.3)の、5GHzでの約1/4波長に相当する。この場合、5GHz以上の信号を伝送する際にインピーダンス不整合の影響が現れる。曲率半径がさらに大きくなれば曲線形状はさらに長くなり、結果として、インピーダンス不整合の影響が現れる周波数は低周波数にシフトする。
また、特許文献4に示されるように、曲線形状のメッシュ開口ないしは信号配線幅をコントロールする場合、製品ごとにメッシュ開口ないしは信号配線幅をシミュレートし、実際の製品にて検証し、必要に応じて再設計する、というサイクルが必要である。
このため、所望の特性を得るためには時間がかかり、大量生産には不向きである。また、メッシュに対し信号配線に露光や積層の位置合わせのずれが生じると、信号配線およびこれに対向するメッシュグランド配線の各面積が変わってしまい、所望のインピーダンスを得ることができなくなる。
そこで、信号配線と線状のグランド配線とを平行に対向させることで、配線の曲線形状に拘わらず、信号配線に対するグランド配線の形状を一定にする方法が提案されている(特許文献5参照)。
しかしながら、これら線状のグランド配線5の幅は、図9(a)に示すように必ず信号配線4の幅と同じであるか、あるいは太い。線状のグランド配線と信号配線との位置合わせずれがないと仮定した場合においても、これら線状のグランド配線は対向する信号配線と同じ面積であるため、信号配線−グランド配線間に発生するキャパシタンスは、べたグランドのそれと同じである。
したがって、信号配線−グランド配線間にフレキシブルプリント配線板のように薄い絶縁層を介する場合、前述のごとく大電流の伝送ができないか、あるいは精度良くインピーダンスを制御することが困難となる。
また、実際の製造工程においては、図9(b)に示すように位置合わせずれが発生し、信号配線6と対向するグランド配線7の面積が変わってしまい、所望のインピーダンスが得られなくなる。
本発明は上述の点を考慮してなされたもので、べたグランドが適用できないフレキシブルプリント配線板のような薄い絶縁層を介するプリント配線板において、曲線形状がある場合においても信号配線に対するグランド配線の形状を一定とし、しかも露光ずれや積層ずれによって信号配線と対向するグランド配線の面積が変化しないマイクロストリップラインを提供することを目的とする。
本発明は、上記目的達成のため、
信号配線が曲線形状であるマイクロストリップライン構造を有するプリント配線板において、
絶縁層を介して前記信号配線に対向配置された線状のグランド配線をそなえ、
前記グランド配線の配線ピッチが前記信号配線の線幅の1/n(nは、1または2の自然数)である
ことを特徴とするプリント配線板、
を提供する。
(本発明の概要)
この構成により、図1にあるように、信号配線8に沿って線状のグランド配線9を対向して配置することで、信号配線の曲線形状によらず、信号配線に対するグランド配線の形状は常に一定となる。
また、線状のグランド配線を信号配線幅に対し、1/nの配線ピッチとすることで、位置ずれが起きた際にも信号配線と対向するグランド配線の面積を一定に保つことが可能となる。ここで、nは1または2の自然数である。
この際、ベース基材となる層間絶縁樹脂を、例えばポリイミド、液晶ポリマー、フッ素樹脂のような低誘電率の材料とすることで、信号配線とグランド配線との間に発生するキャパシタンスを低減できる。
この結果、信号配線幅を太くすることができ、これと平行に配置される線状のグランド配線も太くすることができるため、エッチングによる加工の難度を低減することができる。
また、これら材料は通常ガラスエポキシ基板に比べて誘電正接が低いため、高周波における誘電体損失を抑制することが可能となり、高速信号の伝送に有利である。
本発明によれば、フレキシブルプリント配線板のような薄い絶縁層を有するプリント配線板にマイクロストリップラインを形成する際、信号配線の曲線形状によらず信号配線に対するグランド配線形状が常に一定となり、また位置ずれがあっても信号配線に対向するグランド配線の面積を一定に保つことが可能となる。
これにより、高速信号の伝送に適したマイクロストリップライン構造を有するプリント配線板を提供することが可能となり、電子機器の小型化・高性能化に貢献することとなる。
本発明の具体的実施例を挙げれば、ベース基材の厚さが12.5〜50μm、導体の厚さが5〜18μmの範囲にある材料を用いて、信号配線の幅を25〜500μmの範囲とし、線状のグランド配線の配線ピッチを25〜500μmの範囲とすることで、特性インピーダンス50Ωのマイクロストリップラインを形成することが可能となる。
また、これらマイクロストリップラインは、高精度に形状を制御する必要がある。層間接続のためのめっきを行った後にマイクロストリップラインを形成しようとすると、めっきの厚さのばらつきにより、形状にばらつきが生じ、インピーダンスを精度良くコントロールすることが困難となる。
このため、層間導通のためのめっきを行う前に予め信号配線および線状のグランド配線を形成し、当該箇所を除去可能な保護膜でマスキングし、層間導通のためのめっきを行い、保護膜を除去することで信号配線および線状のグランド配線の形状を精度よく形成することが可能となり、延いてはインピーダンスコントロールの精度が向上する。
以下、添付図面を参照して本発明の実施例を説明する。
図2は、本発明の一実施例によるマイクロストリップラインの断面図である。
出発材料は、ここでは両面銅張り積層板として、メタロイヤル(東洋メタライジング株式会社製)PI−25D−CCW−08D0(#25)を用いた。
当該材料を選定した理由は、2点ある。
(1)マイクロストリップラインにおいて、ベース基材の誘電率が高いと、グランド配線との間に発生するキャパシタンスが大きくなるため、所望の特性インピーダンスを得るためには信号配線の幅を狭くしなければならない。
しかし、信号配線幅を狭くすると配線形成の難易度が高くなり、精度の良いインピーダンスコントロールができなくなる。したがって、ベース基材は誘電率の低いポリイミドが望ましい。
(2)銅張り板の銅箔は、通常ベース基材との接着力を確保するために、裏面処理と呼ばれる粗化処理が施されている。しかし、裏面処理によるインダクタンスの増大が特性インピーダンスの制御に不利である。したがって、裏面処理のない銅張り板が望ましい。
ここで、ベース基材であるポリイミド10の厚さは25μm、銅箔の厚さは8μmである。本材料を用いてマイクロストリップラインを形成する。そして、マイクロストリップラインのグランド配線12は信号配線11に沿った線状とし、その配線ピッチは信号配線幅の1/nとする(ここで、nは1または2の自然数とする)。
特性インピーダンス50Ωを実現するため、ここでは、一例として信号配線幅を92μm、n=1、グランド配線の配線ピッチを92μm、グランド配線幅を46μmとし、グランド配線の配線本数は信号配線本数3に対し7本とした。
図3は、本発明の実施例2の断面図である。この実施例2では、ベース基材13を、実施例1におけるポリイミドに代えて、より誘電率の低い液晶ポリマーとした。これにより、信号配線とグランド配線との間に発生するキャパシタンスがより低減されるため、信号配線幅の加工難易度を抑制することが可能となる。
また、液晶ポリマーは、ポリイミドに比べて誘電正接が低いため高周波領域における誘電体損失を抑制でき、高速信号の伝送に有利である。出発材料は、ここでは両面銅張り積層板エスパネックスLB−09−25−09NE(新日鐵化学株式会社製)を用いた。
この場合、ベース基材である液晶ポリマーの厚さは25μmであり、銅箔の厚さは元の厚さ9μmをハーフエッチングにより5μmとした。このハーフエッチングを行った材料を用いて、マイクロストリップラインを形成する。
マイクロストリップラインのグランド配線15は、信号配線14に沿った線状とし、その配線ピッチは信号配線幅の1/nとする(ここで、nは1または2の自然数とする)。
特性インピーダンス50Ωを実現するため、ここでは一例として信号配線幅を100μm、n=2、グランド配線の配線ピッチを50μm、グランド配線幅を25μmとし、グランド配線の配線本数は信号配線の本数3本に対し14本とした。
図4は本発明の実施例3の平面図を示し、図5Aおよび図5Bはそれぞれ図4におけるA−A’線およびB−B’線に沿う断面図を示す。
まず、図5A(1)に示すように、銅箔の厚さが4μmの両面銅張り積層板16を用意する。この材料としては、実施例1で示した理由により、例えば両面銅張り積層板「メタロイヤル(東洋メタライジング株式会社製)PI−25D−CCW−04D0(#25)」などが挙げられる。
次いで図5A(2)に示すように、層間接続用のビアとなる穴17を形成する。ビアの種類は、貫通、非貫通を問わない。また、穴の形成方法としては、貫通であれば機械的なドリル、パンチ、レーザードリル、プラズマ、化学エッチングなどが挙げられ、非貫通であればレーザードリル、プラズマ、化学エッチングなどが挙げられる。ここでは、UV−YAGレーザにて直径50μmの貫通穴を形成した。
さらに図5B(3)に示すように、マイクロストリップラインを形成する。マイクロストリップラインのグランド配線19は、信号配線18に沿った線状とし、その配線ピッチは信号配線幅の1/nとする(ここで、nは1または2の自然数とする)。
ここでは一例として、信号配線の幅を96μm、n=2、グランド配線の配線ピッチを48μm、グランド配線の幅を24μmとし、特性インピーダンスを50Ωとした。また、グランド配線の配線本数は、信号配線の本数5に対し11本とした。
この後、図5A(4)に示すように、図5B(3)で形成したグランド配線および信号配線に保護層20を形成した。保護層20の素材は、この後に行う層間接続のためのめっき工程に耐え、その後、剥離可能なものであれば特に限定されるものではない。ここでは、厚さ20μmのドライフィルムレジストSPG202(旭化成エレクトロニクス株式会社製)をラミネートし、グランド配線および信号配線にのみ露光し、現像した。
次いで、図5A(5)に示すように、層間接続のためのめっき21を行う。信号配線およびグランド配線は保護層により被覆されているため、めっきが析出することはない。ただし、めっきの厚さは保護層の厚さより薄くし、ここでは10μmとした。
最後に、図5A(6)に示すように、保護膜を剥離、マイクロストリップラインを除く箇所の配線パターン22を形成する。この際、ビア17のランド径は、先に形成した信号配線18およびグランド配線19と、後から形成する配線パターン22との露光位置ずれを考慮した径とする。
以上により、高精度でインピーダンスが制御されたマイクロストリップラインを有するフレキシブルプリント配線板を形成することが可能である。
図6は本発明の実施例4の平面図を示し、図7Aおよび図7Bはそれぞれ図6におけるA−A’線およびB−B’線に沿う断面図を示す。
まず、図7A(1)に示すように、銅箔の厚さが9μmの両面銅張り積層板23を用意する。ここでは、実施例1および同2で示した理由により、両面銅張り積層板エスパネックスLB−09−25−09NE(新日鐵化学株式会社製、銅箔の厚さ9μm)を適用した。
次いで、図7A(2)に示すように層間接続用のビアとなる穴24を形成する。ビアの種類は、貫通、非貫通を問わない。また、穴の形成方法としては、貫通であれば機械的なドリル、パンチ、レーザードリル、プラズマ、化学エッチングなどが挙げられ、非貫通であればレーザードリル、プラズマ、化学エッチングなどが挙げられ、特に限定するものではない。ここでは、UV−YAGレーザにて直径50μmの非貫通穴を形成した。
さらに、図7B(3)に示すごとく、マイクロストリップラインを形成する。ここで、マイクロストリップラインのグランド配線26は信号配線25に沿った線状とし、その配線ピッチは信号配線幅の1/nとする(ここで、nは1または2の自然数とする)。
ここでは一例として、信号配線幅を100μm、n=1、グランド配線の配線ピッチを100μm、グランド配線幅を50μmとし、特性インピーダンスを50Ωとした。また、グランド配線の配線本数は、信号配線の本数5に対し11本とした。
この後、図7A(4)に示すように、図7A(3)で形成したグランド配線および信号配線に保護層27を形成した。保護層27の素材は、この後に行う層間接続のためのめっき工程に耐え、その後、剥離可能なものであれば特に限定されるものではない。
ここでは、厚さ20μmのドライフィルムレジストSPG202(旭化成エレクトロニクス株式会社製)をラミネートし、グランド配線および信号配線にのみ露光し、現像した。
次いで、図7A(5)に示すように、層間接続のためのめっき28を行う。信号配線、およびグランド配線は保護層により被覆されているため、めっきが析出することはない。ただし、めっき厚さは保護層の厚さより薄くし、ここでは10μmとした。
最後に、図7A(6)に示すように、保護膜を剥離、マイクロストリップラインを除く箇所の配線パターン29を形成する。この際、ビア24のランド径は、先に形成した信号配線125およびグランド配線26と、後から形成する配線パターン29との露光位置ずれを考慮した径とする。
以上により、高精度でインピーダンスが制御されたマイクロストリップラインを有するフレキシブルプリント配線板を形成することが可能である。
本発明に係るマイクロストリップラインの代表的な構造を示す斜視図。 本発明の実施例1による断面構造図。 本発明の実施例2による断面構造図。 本発明の実施例3によるフレキシブルプリント配線板の実装部配線層から見た平面図。 本発明の実施例3によるフレキシブルプリント配線板の形成方法を説明するための断面図であり、図4におけるA−A’線に沿った断面図。 本発明の実施例3によるフレキシブルプリント配線板の形成方法を説明するための断面図であり、同じくB−B’線に沿った断面図。 本発明の実施例4によるフレキシブルプリント配線板の実装部配線層から見た平面図。 本発明の実施例4によるフレキシブルプリント配線板の形成方法を説明するための断面図であり、図6におけるA−A’線に沿った断面図。 本発明の実施例4によるフレキシブルプリント配線板の形成方法を説明するための断面図であり、同じくB−B’線に沿った断面図。 従来のマイクロストリップラインの断面構造図。 従来の信号配線に平行なグランド配線の問題点を説明するための断面模式図。
符号の説明
1 信号配線
2 べたグランド
3 ベース基材
4 信号配線
5 線状のグランド配線
6 信号配線
7 位置ずれした線状のグランド配線
8 信号配線
9 線状のグランド配線
10 ポリイミド
11 信号配線
12 線状のグランド配線
13 液晶ポリマー
14 信号配線
15 線状のグランド配線
16 両面銅張り積層板
17 穴
18 信号配線
19 線状のグランド配線
20 保護層
21 めっき
22 信号配線、グランド配線を除く配線パターン
23 両面銅張り積層板
24 穴
25 信号配線
26 線状のグランド配線
27 保護層
28 めっき
29 信号配線、グランド配線を除く配線パターン

Claims (1)

  1. 絶縁層上に配された信号配線が曲線形状であるマイクロストリップライン構造をそなえたプリント配線板において、
    前記絶縁層を介して前記信号配線に対向配置された線状のグランド配線をそなえ、
    前記グランド配線の配線ピッチが前記信号配線の線幅の1/n(nは、1または2の自然数)である
    ことを特徴とするプリント配線板。
JP2007150036A 2007-06-06 2007-06-06 プリント配線板 Active JP4912960B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007150036A JP4912960B2 (ja) 2007-06-06 2007-06-06 プリント配線板
AT08704242T ATE531239T1 (de) 2007-06-06 2008-01-31 Leiterplatte
EP08704242A EP2031944B1 (en) 2007-06-06 2008-01-31 Printed wiring board
US12/223,467 US8040198B2 (en) 2007-06-06 2008-01-31 Printed wiring board having wire grounding conductors with distances that are 1/n the width of the signal lines
PCT/JP2008/051491 WO2008149572A1 (ja) 2007-06-06 2008-01-31 プリント配線板
KR1020087018224A KR20100017038A (ko) 2007-06-06 2008-01-31 프린터 배선판
CN2008800000625A CN101543142B (zh) 2007-06-06 2008-01-31 印刷布线板
TW097106621A TWI403226B (zh) 2007-06-06 2008-02-26 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007150036A JP4912960B2 (ja) 2007-06-06 2007-06-06 プリント配線板

Publications (2)

Publication Number Publication Date
JP2008305884A JP2008305884A (ja) 2008-12-18
JP4912960B2 true JP4912960B2 (ja) 2012-04-11

Family

ID=40093401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007150036A Active JP4912960B2 (ja) 2007-06-06 2007-06-06 プリント配線板

Country Status (8)

Country Link
US (1) US8040198B2 (ja)
EP (1) EP2031944B1 (ja)
JP (1) JP4912960B2 (ja)
KR (1) KR20100017038A (ja)
CN (1) CN101543142B (ja)
AT (1) ATE531239T1 (ja)
TW (1) TWI403226B (ja)
WO (1) WO2008149572A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5436361B2 (ja) * 2010-07-30 2014-03-05 日東電工株式会社 配線回路基板およびその製造方法
CN101925252A (zh) * 2010-08-05 2010-12-22 浪潮电子信息产业股份有限公司 一种提高信号质量的布线方法
US20150016069A1 (en) * 2013-07-09 2015-01-15 Shenzhen China Star Optoelectronics Technology Co., Ltd. Printed circuit board
CN103338586A (zh) * 2013-07-09 2013-10-02 深圳市华星光电技术有限公司 印刷电路板
US10136512B2 (en) * 2014-12-09 2018-11-20 Microsoft Technology Licensing, Llc Avoiding reflections in PCB signal trace
US9747934B1 (en) * 2016-09-13 2017-08-29 Seagate Technology Llc Flexible dynamic loop with back-side impedance control structures
CN110798977B (zh) * 2018-08-01 2021-03-23 鹏鼎控股(深圳)股份有限公司 薄型天线电路板及其制作方法
JP2021145061A (ja) * 2020-03-12 2021-09-24 京セラ株式会社 フレキシブル配線板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680557A (en) * 1985-04-22 1987-07-14 Tektronix, Inc. Staggered ground-plane microstrip transmission line
JPS629697A (ja) * 1985-07-08 1987-01-17 株式会社日立製作所 配線板
ATE172837T1 (de) * 1993-02-02 1998-11-15 Ast Research Inc Leiterplattenanordnung mit abschirmungsgittern und herstellungsverfahren
JPH07235741A (ja) * 1993-12-27 1995-09-05 Ngk Spark Plug Co Ltd 多層配線基板
US5764489A (en) * 1996-07-18 1998-06-09 Compaq Computer Corporation Apparatus for controlling the impedance of high speed signals on a printed circuit board
JPH10145112A (ja) * 1996-11-14 1998-05-29 Toshiba Corp 配線基板
US5818315A (en) * 1996-12-31 1998-10-06 Lucent Technologies Inc. Signal trace impedance control using a grid-like ground plane
TW476229B (en) 1998-08-24 2002-02-11 Adv Flexible Circuits Co Ltd Circuit board having shielding plate with empty-hole opening pattern to control impedance and transmission time
JP3307597B2 (ja) 1998-09-30 2002-07-24 株式会社 アドテック 印刷配線装置
JP2001085805A (ja) * 1999-09-17 2001-03-30 Kyoden:Kk プリント基板
JP4680410B2 (ja) * 2001-04-24 2011-05-11 日本特殊陶業株式会社 配線基板
JP4063533B2 (ja) * 2001-12-10 2008-03-19 日本碍子株式会社 フレキシブル配線板
US6885549B2 (en) * 2002-04-11 2005-04-26 Dell Products L.P. System and method for flexible circuits
JP2004140308A (ja) * 2002-10-16 2004-05-13 Adorinkusu:Kk スリット法を用いた高速信号用プリント配線基板
JP4148069B2 (ja) * 2003-08-28 2008-09-10 ソニー株式会社 マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法
JP2005317631A (ja) * 2004-04-27 2005-11-10 Alps Electric Co Ltd 電子回路基板
JP2006147837A (ja) 2004-11-19 2006-06-08 Sony Chem Corp 配線基板、配線パターンの配置方法
JP2006173310A (ja) * 2004-12-15 2006-06-29 Sumitomo Bakelite Co Ltd 回路基板
JP2007141990A (ja) * 2005-11-16 2007-06-07 Sumitomo Bakelite Co Ltd 回路基板

Also Published As

Publication number Publication date
US8040198B2 (en) 2011-10-18
WO2008149572A1 (ja) 2008-12-11
US20100231331A1 (en) 2010-09-16
TW200850086A (en) 2008-12-16
CN101543142A (zh) 2009-09-23
EP2031944B1 (en) 2011-10-26
TWI403226B (zh) 2013-07-21
EP2031944A4 (en) 2009-12-09
JP2008305884A (ja) 2008-12-18
CN101543142B (zh) 2011-07-06
EP2031944A1 (en) 2009-03-04
KR20100017038A (ko) 2010-02-16
ATE531239T1 (de) 2011-11-15

Similar Documents

Publication Publication Date Title
JP4912960B2 (ja) プリント配線板
US7581312B2 (en) Method for manufacturing multilayer flexible printed circuit board
US7897055B2 (en) Method for manufacturing multilayer flexible printed circuit board
US11089674B2 (en) Wiring substrate and method for manufacturing wiring substrate
KR20170048575A (ko) 프린트 배선판
US20040150487A1 (en) Semi-suspended coplanar waveguide on a printed circuit board
JP2006173239A (ja) 配線基板およびその製造方法とそれを用いた電子機器
US20190387613A1 (en) Printed wiring board and method for manufacturing same
JP4363947B2 (ja) 多層配線回路基板およびその作製方法
US11700685B2 (en) Method for manufacturing the same
JP5617374B2 (ja) プリント配線基板
JP2008166357A (ja) プリント配線基板
WO2021102740A1 (zh) 高频传输电路板及其制作方法
JP2008235697A (ja) 配線回路基板およびその製造方法
US11696391B2 (en) Wiring substrate and method of manufacturing the same
US12028967B2 (en) Method of manufacturing wiring substrate
JP2006080162A (ja) プリント配線基板
KR102166048B1 (ko) 다층회로기판
JP2009088337A (ja) プリント配線板およびその製造方法
JP2007043643A (ja) 伝送線路層間接続構造
JP6875942B2 (ja) 印刷配線板の製造方法
JP2006253372A (ja) 多層プリント配線基板とその製造方法
JP2024068093A (ja) フレキシブルプリント配線板
KR100588770B1 (ko) 양면 연성회로기판 및 그 제조방법
JP2008311270A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120118

R150 Certificate of patent or registration of utility model

Ref document number: 4912960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250