JP2003017624A

JP2003017624A - 半導体装置

Info

Publication number: JP2003017624A
Application number: JP2001200871A
Authority: JP
Inventors: Hiroshi Kuroda; 宏黒田; Yasuki Tsutsumi; 安己堤; Takashi Miwa; 孝志三輪
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-07-02
Filing date: 2001-07-02
Publication date: 2003-01-17

Abstract

(57)【要約】【課題】半田ボールや配線基板のクラック、電気配線
の断線、ランドの剥離を防止する。【解決手段】ＢＧＡ・ＩＣ１０のランド１６を第一ラ
ンド部３１と第二ランド部３２の二層構造に構成し、ベ
ース１２にパターニングされた第一ランド部３１の外周
辺部を被覆したソルダレジスト膜１７のスルーホール３
５に第二ランド部３２を銅めっき被膜によって形成して
第一ランド部３１に積層し、ソルダレジスト膜１７から
突出した第二ランド部３２に半田ボール１８を半田付け
する。【効果】ソルダレジスト膜で第一ランド部を補強でき
るため、ランド全体の剥離を防止できる。隣合うランド
間での電気配線の露出を防止できるため、絶縁性能や耐
湿性能を向上できる。第二ランド部に半田付けされた半
田ボールに応力が集中するのを防止できるため、半田ボ
ールのクラック発生を防止できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、特
に、外部端子であるランドの強度を高める技術に関し、
例えば、ボール・グリッド・アレイパッケージ（以下、
ＢＧＡという。）やランド・グリッド・アレイパッケー
ジ（以下、ＬＧＡという。）を備えた半導体集積回路装
置に利用して有効な技術に関する。

【０００２】

【従来の技術】多ピン化が進む今日、半導体集積回路装
置（以下、ＩＣという。）のパッケージとしては、クワ
ッド・フラット・パッケージ（ＱＦＰ）やテープ・キャ
リア・パッケージ（ＴＣＰ）のような周辺部からピン
（外部端子）を取り出すパッケージでは、ピッチが狭く
なるため、パッケージの製造限界およびボード・アセン
ブリの限界に近づいている。そこで、パッケージの主面
全体に外部端子を配置することによってパッケージのサ
イズを大きくせずに多ピンを実現する表面実装形パッケ
ージとして、ＢＧＡが提案されている。

【０００３】ＢＧＡは複数の内部端子と複数の外部端子
とが電気配線によって電気的に接続された配線基板を備
えており、その内部端子側の主面には半導体素子を含む
集積回路が作り込まれた半導体ペレット（以下、ペレッ
トという。）がボンディングされ、内部端子群はペレッ
トにワイヤによって電気的に接続されており、内部端子
群、半導体ペレットおよびワイヤ群は封止体で封止さ
れ、配線基板の露出された各外部端子であるランドには
半田バンプがそれぞれ突設されている。

【０００４】従来のＢＧＡのランドの構造としては、ラ
ンドの外周辺部がソルダレジスト膜によって被覆された
構造（以下、ＳＭＤという。）と、ランドがソルダレジ
スト膜によって被覆されていない構造（以下、ＮＳＭＤ
という。）との二つのタイプがある。すなわち、図１
（ａ）に示されているように、ＳＭＤにおいては、配線
基板１の一主面に円形形状に形成されたランド２の外周
辺部が配線基板１の一主面に被着されたソルダレジスト
膜３によって被覆されている。他方、図１（ｂ）に示さ
れているように、ＮＳＭＤにおいては、配線基板１の一
主面に円板形状に形成されたランド２はソルダレジスト
膜３によって被覆されておらず、完全に露出した状態に
なっている。

【０００５】なお、ＢＧＡを備えたＩＣを述べてある例
としては、株式会社日経ＢＰ社発行「ＶＬＳＩパッケー
ジング技術（下）」１９９３年５月３１日発行Ｐ１７
３〜Ｐ１７８、がある。

【０００６】

【発明が解決しようとする課題】前記したＳＭＤにおい
ては、隣合うランド間の電気配線が露出せず、また、ラ
ンドの引張強度が大きいという利点があるが、図１
（ａ）に示されているように、ランド２に半田付けされ
た半田ボール４のボトルネック部４ａが括れた形状にな
るため、応力が集中し易く、温度サイクル試験等よって
クラック５が半田ボール４に進展しやすいという問題点
がある。

【０００７】他方、ＮＳＭＤにおいては、半田ボール４
のボトルネック部４ａに応力が集中し難く、半田ボール
４にクラックが発生し難いという利点があるが、次のよ
うな問題点がある。図１（ｂ）に示されているように、
ランド２のコーナ部２ａから配線基板１の厚さ方向にク
ラック６が進展し易く、ランド１の下層に電気配線７が
敷設されている場合には、電気配線７にまでクラック６
が進展し、断線に至る。また、ランド２の機械的強度が
小さく、ランド２が機械的外力によって剥離し易い。さ
らに、ソルダレジスト膜３の開口３ａがランド２よりも
大きいため、電気配線が露出する場合があり、微細化が
困難である。

【０００８】本発明の目的は、半田ボールや配線基板の
クラック、電気配線の断線およびランドの剥離を防止す
ることができる半導体装置を提供することにある。

【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。

【００１１】すなわち、ランドが第一ランド部と第一ラ
ンド部に積層された第二ランド部とを備えており、前記
第一ランド部の外周辺部がソルダレジスト膜によって被
覆されていることを特徴とする。

【００１２】前記した手段によれば、第一ランド部の外
周辺部がソルダレジスト膜によって被覆されているた
め、隣合うランド間の電気配線が露出するのを防止する
ことができるとともに、ランドの引張強度を高めること
ができる。他方、第二ランド部はソルダレジスト膜によ
って露出しているため、ランドのコーナ部から配線基板
の厚さ方向にクラックが進展するのを防止することがで
き、ランドの下層に電気配線が敷設されている場合であ
っても、電気配線にまでクラックが進展するのを防止す
ることができ、断線に至るのを未然に回避することがで
きる。

【００１３】

【発明の実施の形態】以下、図面に即して本発明の一実
施の形態を説明する。

【００１４】本実施形態において、本発明に係る半導体
装置は、サイズを小さく抑制しながら狭ピッチ化を回避
することができる表面実装形のパッケージであるＢＧＡ
を備えたＩＣ（以下、ＢＧＡ・ＩＣという。）として、
図２（ａ）、（ｂ）に示されているように構成されてい
る。

【００１５】図２（ａ）に示されているように、ＢＧＡ
・ＩＣ１０はベース１２にパッドや内部端子、ランドお
よび電気配線が形成された配線基板１１を備えている。
ベース１２はＢＴ（ｂｉｓｍａｌｅｉｍｉｄｅｔｒｉ
ａｚｉｎｅ）レジン等の絶縁性を有する樹脂が使用され
て、略正方形の平盤形状に成形されている。ベース１２
の一主面（以下、上面とする。）の中央部にはパッド１
３が同心的に形成されており、パッド１３の四方には複
数個の内部端子１４が正方形の各辺に互いに平行に並ん
で整列されている。各内部端子１４はベース１２の下面
に形成された複数個のランド１６に電気配線１５によっ
てそれぞれ電気的に接続されており、複数個のランド１
６は略正方形枠形状に内外二列に配列されている。ベー
ス１２の下面にはソルダレジスト膜１７が各ランド１６
を露出させた状態で全面に被着されている。各ランド１
６の下面には略半球形状の半田ボール１８が垂直方向下
向きに半田付けされている。半田ボール１８は通常のリ
フロー半田付け実装作業に使用される半田材料が使用さ
れて形成されている。

【００１６】ちなみに、パッド１３、内部端子１４およ
び電気配線１５は導電性を有する材料である銅（Ｃｕ）
が使用されて、ベース１２の表面および内部に多層配線
構造に敷設されており、ソルダビリティーやボンダビリ
ティーを高めるために、パッド１３の表面および内部端
子１４の表面には金または銀めっき処理等の表面処理が
適宜に実施されている。

【００１７】ベース１２のパッド１３の上面にはペレッ
ト２１がフエイスアップ（アクティブエリア側の主面が
上に向けられた状態）に配置されて、ボンディング層２
０によって固着（ボンディング）されている。ペレット
２１のボンディング面と反対側の主面には電極パッド２
２が複数個、外周辺部に環状に配置されて形成されてお
り、各電極パッド２２にはベース１２の各内部端子１４
との間にワイヤ２３がそれぞれ橋絡されている。ちなみ
に、ボンディング層２０は銀ペーストや金−シリコン共
晶層および高融点半田材料によって形成することが好ま
しい。ベース１２の上面には樹脂封止体２４がペレット
２１、内部端子１４群およびワイヤ２３群を封止するよ
うに成形されている。

【００１８】本実施形態において、図２（ｂ）に示され
ているように、ランド１６は第一ランド部３１と第二ラ
ンド部３２とを有する二層構造に構成されており、第一
ランド部３１の外周辺部がソルダレジスト膜１７によっ
て被覆されている。以下、本実施の形態に係るランド１
６の構成の詳細を図３以降によって説明する。

【００１９】配線基板１１のベース１２の一主面にソル
ダレジスト膜１７が被着される以前に、図３に示されて
いるように、ベース１２の一主面にはランド１６の第一
ランド部３１がベース１２の一主面に貼着された銅箔が
パターニングされて形成される。すなわち、ベース１２
の一主面に貼着された銅箔はリソグラフィー処理および
エッチング処理によって図３に示されているようにパタ
ーニングされる。この状態において、各第一ランド部３
１は接続部３３によってリング部３４にそれぞれ電気的
に接続されており、全ての第一ランド部３１が電気的に
一体化された状態になっている。

【００２０】図４に示されているように、第一ランド部
３１群が形成されたベース１２の一主面にはソルダレジ
スト膜１７が全体的に被着され、ソルダレジスト膜１７
の各第一ランド部３１に対応する部位にはスルーホール
３５がリソグラフィー処理およびエッチング処理によっ
て開設される。

【００２１】図５（ａ）に示されているように、ソルダ
レジスト膜１７の第一ランド部３１に対応する部位に開
設されたスルーホール３５には第二ランド部３２が銅を
使用した電解めっき法によって形成される。この際、各
第一ランド部３１は接続部３３によってリング部３４に
電気的に接続されていることにより、全ての第一ランド
部３１が電気的に一体化された状態になっているため、
リング部３４を電解めっき法の負極に接続することによ
り、各第二ランド部３２はスルーホール３５において各
第一ランド部３１に積層する状態で形成されることにな
る。そして、本実施の形態においては、第二ランド部３
２はソルダレジスト膜１７の表面から若干突出した状態
になるように形成される。

【００２２】図５（ｂ）に示されているように、第二ラ
ンド部３２の上にはニッケル（Ｎｉ）めっき被膜３６お
よび金（Ａｕ）めっき被膜３７が順次形成される。この
際も、全ての第二ランド部３２は各第一ランド部３１、
接続部３３およびリング部３４によって電気的に一体化
された状態になっているため、電解めっき法を使用する
ことができる。この状態において、第二ランド部３２が
ソルダレジスト膜１７の表面から若干突出した状態にな
っているため、金めっき被膜３７の表面はソルダレジス
ト膜１７の表面から若干突出した状態になる。

【００２３】なお、使用済みのリング部３４は接続部３
３の適当な場所でベース１２すなわち配線基板１１から
切り落とされ、これにより、各ランド１６は互いに電気
的に独立した状態になる。使用済みリング部３４の切断
は配線基板１１の製造方法の最終段階において実施して
もよいし、樹脂封止体２４の成形後等のＢＧＡ・ＩＣ１
０の製造方法の最終段階において実施してもよい。

【００２４】以上のようにして製造されて構成されたラ
ンド１６には半田ボール１８が、図２（ｂ）に示されて
いるように半田付けされる。すなわち、フラックスが各
ランド１６の第二ランド部３２の表面に塗布されて半田
ボールが粘着された状態で、リフロー半田付け処理が実
行されることにより、半田ボール１８が各ランド１６に
半田付けされる。この際、第二ランド部３２の表面は金
めっき被膜３７によって被覆されているため、半田ボー
ル１８はランド１６の第二ランド部３２に良好なソルダ
ビリティーをもって半田付けされる。

【００２５】図２（ｂ）に示されているように、ランド
１６に半田付けされた半田ボール１８はソルダレジスト
膜１７の表面から若干突出した第二ランド部３２に半田
付けされた状態になっており、図１（ａ）に示されたＳ
ＭＤにおける半田ボール４のようなボトルネック部４ａ
は形成されないため、この半田ボール１８には応力が集
中し難くなり、半田ボール１８には図１（ａ）に示され
たＳＭＤにおける半田ボール４のようなクラック５は発
生しない。

【００２６】他方、図２（ｂ）に示されているように、
ランド１６の第一ランド部３１の外周辺部はソルダレジ
スト膜１７によって被覆されているため、ランド１６全
体としての引張強度は大きくなり、ランド１６がベース
１２から剥離する不良の発生は防止されることになる。
また、ランド１６の第一ランド部３１の外周辺部はソル
ダレジスト膜１７によって被覆されているため、隣合う
ランド１６、１６間において電気配線１５が露出するこ
とはない。

【００２７】前記実施の形態によれば、次の効果が得ら
れる。

【００２８】1) 配線基板の主面に固着された第一ラン
ド部の上に第二ランド部を積層し、第一ランド部の外周
辺部をソルダレジスト膜によって被覆することにより、
ソルダレジスト膜によって第一ランド部の引張強度を補
強することができるため、第一ランド部および第二ラン
ド部の剥離不良の発生を防止することができる。

【００２９】2) 第一ランド部の外周辺部をソルダレジ
スト膜によって被覆することにより、隣合うランド間に
おいて電気配線が露出するのを防止することができるた
め、絶縁性能や耐湿性能を高めることができる。

【００３０】3) ソルダレジスト膜の第一ランド部に対
応する部位に開設したスルーホールに第二ランド部をソ
ルダレジスト膜の表面から突出するように形成すること
により、第二ランド部に半田付けされた半田ボールに応
力が集中するのを防止することができるため、半田ボー
ルにクラックが発生するのを防止することができる。

【００３１】4) 第二ランド部を第一ランド部の上に電
解めっき法によって形成することにより、第二ランド部
を簡単かつ厚く形成することができるため、ＢＧＡ・Ｉ
Ｃの製造コストを低減することができる。

【００３２】5) 第二ランド部の上にはニッケルめっき
被膜および金めっき被膜を順次形成することにより、半
田ボールを第二ランド部に良好なソルダビリティーをも
って半田付けすることができる。

【００３３】図６（ａ）、（ｂ）は本発明の他の実施の
形態であるＬＧＡを備えたＩＣ（以下、ＬＧＡ・ＩＣと
いう。）を示している。

【００３４】本実施の形態が前記実施の形態と異なる点
は、図６（ａ）、に示されているように、ランド１６に
半田ボールが半田付けされていないＬＧＡとして構成さ
れている点である。

【００３５】図６（ａ）に示されているように、本実施
の形態に係るＬＧＡ・ＩＣ１０Ａは実装基板４０に表面
実装される。すなわち、実装基板４０はガラス・エポキ
シ樹脂基板等の絶縁性を有する絶縁基板が使用されて形
成された基板本体４１を備えており、基板本体４１の一
主面（以下、上面とする。）の指定された領域には、Ｌ
ＧＡ・ＩＣ１０Ａを実装する実装部４２が設定されてい
る。基板本体４１の上面の実装部４２には多数個のラン
ド４３が、ＬＧＡ・ＩＣ１０Ａの各ランド１６にそれぞ
れ対応するように略正方形の枠形状に配されて形成され
ている。各ランド４３は銅等の導電性材料が使用されて
互いに等しい直径の円形に形成されており、各ランド４
３の表面にはソルダビリティーを高めるための表面処理
が施されている。基板本体４１の上面にはソルダレジス
ト膜４４が各ランド４３を露出させるように被着されて
いる。

【００３６】図示しないが、各ランド４３には電気配線
が接続されており、各ランド４３は各電気配線によって
実装基板４０のコネクタや、実装基板４０に実装された
他の電子部品や電子機器等に電気的に接続されている。

【００３７】図６（ａ）に示されているように、ＬＧＡ
・ＩＣ１０Ａが実装基板４０に実装されるに際して、実
装基板４０の各ランド４３には半田ペースト４５がスク
リーン印刷法等の塗布方法によって塗布される。ＬＧＡ
・ＩＣ１０Ａが実装基板４０の実装部４２にＬＧＡ・Ｉ
Ｃ側ランド１６と実装基板側ランド４３とがそれぞれ整
合されて搭載されると、各ＬＧＡ・ＩＣ側ランド１６は
実装基板側ランド４３に半田ペースト４５によって粘着
された状態になり、ＬＧＡ・ＩＣ１０Ａは実装基板４０
に保持された状態になる。

【００３８】この保持状態で、ＬＧＡ・ＩＣ１０Ａと実
装基板４０との組立体が加熱炉等によって加熱される
と、半田ペースト４５は溶融する。その後、溶融した半
田が冷却によって硬化すると、図６（ｂ）に示されてい
るように、半田付け部によって各ＬＧＡ・ＩＣ側ランド
１６と各実装基板側ランド４３との間に各接続端子４６
がそれぞれ形成されるため、ＬＧＡ・ＩＣ１０Ａは実装
基板４０に機械的かつ電気的に接続された状態になる。

【００３９】ところで、図１（ｂ）に示された従来のＮ
ＳＭＤのランド２においては、ランド２がソルダレジス
ト３の表面から凹んだ状態になっているため、実装基板
側ランド４３への半田付けに際して、ボイドを巻き込み
易い。ボイドを巻き込んだ半田付け部は温度サイクル検
査やＬＧＡ・ＩＣの稼働時の熱応力によってクラックを
発生し易く、導通不良等の原因になる。

【００４０】しかし、本実施の形態に係るランド１６に
おいては、第二ランド部３２がソルダレジスト膜１７の
表面から突出しているため、実装基板側ランド４３への
半田付けに際して、ボイドを巻き込み難い。つまり、本
実施の形態に係るランド１６によれば、ボイドの無い半
田付け部を形成することができるため、温度サイクル検
査やＬＧＡ・ＩＣの稼働時の熱応力によるクラックを発
生を未然に防止することができ、導通不良等を回避する
ことができる。

【００４１】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００４２】例えば、ランドは第一ランド部と第二ラン
ド部との二層構造に構成するに限らず、第二ランド部に
第三ランド部を積層するように多層構造に構成してもよ
い。

【００４３】第一ランド部および第二ランド部は銅を使
用して形成するに限らず、タングステン等の他の導電性
を有する材料を使用して形成してもよい。

【００４４】第二ランド部は銅めっき被膜によって形成
するに限らず、銅や他の導電性を有する金属材料を使用
した蒸着等によって形成してもよい。

【００４５】内部端子とペレットとの電気的接続は、ワ
イヤボンディング法を使用するに限らず、フリップ・チ
ップ法やテープ・オートメイテッド・ボンディング（Ｔ
ＡＬ）法等の一括ボンディング（ギャングボンディン
グ）法を使用してもよい。

【００４６】ペレットや内部端子およびワイヤ等を封止
する封止体は、樹脂封止体に限らず気密封止体であって
もよい。

【００４７】ペレットや封止体および実装基板の形状
は、正方形に限らず、長方形等に形成してもよい。

【００４８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＢＧＡ
・ＩＣおよびＬＧＡ・ＩＣに適用した場合について説明
したが、それに限定されるものではなく、半田付けによ
って形成される接続端子群によって実装される半導体装
置全般に適用することができる。特に、本発明はパッケ
ージのサイズを大きくせずに多ピンを実現する表面実装
形パッケージを備えている半導体装置に利用して優れた
効果が得られる。

【００４９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。

【００５０】配線基板の主面に固着された第一ランド部
の上に第二ランド部を積層し、第一ランド部の外周辺部
をソルダレジスト膜によって被覆することにより、ソル
ダレジスト膜によって第一ランド部の引張強度を補強す
ることができるため、第一ランド部および第二ランド部
の剥離不良の発生を防止することができる。

【００５１】第一ランド部の外周辺部をソルダレジスト
膜によって被覆することにより、隣合うランド間におい
て電気配線が露出するのを防止することができるため、
絶縁性能や耐湿性能を高めることができる。

【図面の簡単な説明】

【図１】（ａ）は従来のＳＭＤを示す正面断面図であ
り、（ｂ）は従来のＮＳＭＤを示す正面断面図である。

【図２】本発明の一実施形態であるＢＧＡ・ＩＣを示し
ており、（ａ）は一部切断正面図、（ｂ）は（ａ）のｂ
部の拡大部分断面図である。

【図３】配線基板のソルダレジスト膜被着前を示してお
り、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う
正面断面図である。

【図４】配線基板のソルダレジスト膜のスルーホール開
設後を示しており、（ａ）は平面図、（ｂ）は（ａ）の
ｂ−ｂ線に沿う拡大断面図である。

【図５】（ａ）は第二ランド部の形成後を示す拡大部分
断面図、（ｂ）はニッケルめっき被膜および金めっき被
膜の形成後を示す拡大部分断面図である。

【図６】本発明の他の実施形態であるＬＧＡ・ＩＣを示
しており、（ａ）は実装途中の一部切断正面図、（ｂ）
は実装後の一部切断正面図である。

【符号の説明】

１０…ＢＧＡ・ＩＣ（半導体装置）、１０Ａ…ＬＧＡ・
ＩＣ（半導体装置）、１１…配線基板、１２…ベース、
１３…パッド、１４…内部端子、１５…電気配線、１６
…ランド、１７…ソルダレジスト膜、１８…半田ボー
ル、２０…ボンディング層、２１…ペレット（半導体ペ
レット）、２２…電極パッド、２３…ワイヤ、２４…樹
脂封止体、３１…第一ランド部、３２…第二ランド部、
３３…接続部、３４…リング部、３５…スルーホール、
３６…ニッケルめっき被膜、３７…金めっき被膜、４０
…実装基板、４１…基板本体、４２…実装部、４３…ラ
ンド、４４…ソルダレジスト膜、４５…半田ペースト、
４６…接続端子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者三輪孝志東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内

Claims

【特許請求の範囲】

【請求項１】ランドが第一ランド部と第一ランド部に
積層された第二ランド部とを備えており、前記第一ラン
ド部の外周辺部がソルダレジスト膜によって被覆されて
いることを特徴とする半導体装置。
【請求項２】前記第二ランド部が銅めっき被膜により
形成されていることを特徴とする請求項１に記載の半導
体装置。
【請求項３】前記第二ランド部の表面にニッケルめっ
き被膜および金めっき被膜が被着されていることを特徴
とする請求項１または２に記載の半導体装置。
【請求項４】前記第二ランド部に半田ボールが半田付
けされていることを特徴とする請求項１、２または３に
記載の半導体装置。
【請求項５】前記第二ランド部が前記ソルダレジスト
膜の表面よりも突出されていることを特徴とする請求項
１、２または３に記載の半導体装置。