JPH09102517A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09102517A
JPH09102517A JP7258669A JP25866995A JPH09102517A JP H09102517 A JPH09102517 A JP H09102517A JP 7258669 A JP7258669 A JP 7258669A JP 25866995 A JP25866995 A JP 25866995A JP H09102517 A JPH09102517 A JP H09102517A
Authority
JP
Japan
Prior art keywords
electrode pad
solder
semiconductor element
elliptical shape
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7258669A
Other languages
English (en)
Inventor
Masayuki Kaneko
真之 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7258669A priority Critical patent/JPH09102517A/ja
Publication of JPH09102517A publication Critical patent/JPH09102517A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0614—Circular array, i.e. array with radial symmetry
    • H01L2224/06141—Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0614—Circular array, i.e. array with radial symmetry
    • H01L2224/06144—Circular array, i.e. array with radial symmetry covering only portions of the surface to be connected
    • H01L2224/06145—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14141—Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14143—Circular array, i.e. array with radial symmetry with a staggered arrangement, e.g. depopulated array
    • H01L2224/14145—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 実装後の半田バンプに発生するクラックを容
易に防止する半導体装置を提供する。 【解決手段】 配線フィルム１において、外部端子であ
る半田バンプを接続する電極パッド２を半導体素子の略
中心方向に長い楕円形状にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にバンプを有する半導体装置に関する。
【０００２】
【従来の技術】従来、共晶半田等の金属ロー材でなるバ
ンプ状の外部端子（以下、半田バンプという）を有する
構造の半導体装置では、半導体装置基体であるフレキシ
ブルな配線フィルムの電極パッドに金属ロー材を仮付け
し、その後金属ロー材の融点以上の温度で金属ロー材を
リフローし、半田バンプを形成し接続していた。
【０００３】従来の配線フィルム１は、図４（ｂ）に示
すように銅配線の両面をポリイミドフィルムで電気的絶
縁にした構造となり、半導体素子５と接続された銅配線
に外部端子を形成するため、カバーポリイミド４にエッ
チングにより図４（ａ）に示すような円形の開孔部を開
け、電極パッド２を設けていた。
【０００４】外部端子用の半田バンプ３を形成するため
には、配線フィルム１の表面にロジン系フラックス等の
比較的粘着力の高いフラックスをディスペンサ、スピン
コートあるいは印刷等により塗布し、半田を球状にした
半田ボールを真空ピンセットを用いて電極パッドに搭載
する。その後、加熱処理を行い、半田ボールを電極パッ
ドに接続し、球状の半田バンプ３を形成する。また、微
細な半田バンプを形成するため、リボン状の半田からポ
ンチ、ダイスを用いて打ち抜いた円筒状の半田片をフラ
ックスの粘着力により電極パッドに仮付けし、加熱処理
を行い半田を電極パッドに接続し、球状の半田バンプ３
を形成する方法をとる。
【０００５】
【発明が解決しようとする課題】この従来の半田バンプ
では、図５に示されるように、プリント基板に実装した
時、半導体素子５とプリント基板８の熱膨張の差によ
り、半田バンプ３の根元に応力が集中するためクラック
１０が発生するという問題点があった。
【０００６】この問題を解決する対策として、半田バン
プの接合面積を大きくし、強度を上げることが考えられ
るが、電子部品の高密度化に伴い、微細ピッチの電極に
対応することが要求され、配線パターン等の設計上電極
パッド径を単に大きくすることが困難となっている。
【０００７】また、半田バンプのクラック対策をして、
特開平３−２２２３３４号公報に記載されているよう
に、半導体チップ等の電気部品表面に形成されたパッド
上に、半田に対して融点が高くかつヤング率が小さい材
料による導電層が所定のメタル層を挟んで形成され、そ
の導電層上にバンプ上の半田を形成する方法が考えられ
ている。
【０００８】しかし、この方法は、フリップチップのバ
ンプ構造に関するものであり、配線フィルムに適用する
のは困難であり、また、製造工程数が増えるため、コス
トが高くなってしまう。
【０００９】本発明の目的は、低コストで実装後の半田
バンプに発生するクラックを容易に防止する半導体装置
を提供することにある。
【００１０】
【課題を解決するための手段】本発明による半導体装置
は、配線パターンの両面が絶縁膜に覆われた配線フィル
ム、上記配線フィルムの一主表面に搭載された半導体素
子、上記配線フィルムの他主表面の上記絶縁膜の一部を
切り欠いて上記配線パターンを露出する電極パッド、及
び上記電極パッドに設けられたバンプを有する半導体装
置であって、上記電極パッドは上記半導体素子の中心方
向に長い楕円形状であることを特徴とする。
【００１１】好ましくは、上記電極パッドは互いに離間
して環状に複数個設けられ、上記バンプが上記複数個の
電極パッドに対してそれぞれ設けられていることを特徴
とする。
【００１２】
【作用】半導体素子の中心方向に長い楕円形状の電極パ
ッドが、この電極パッドに形成されたバンプの接合面積
を半導体素子の膨張方向に大きくするので、プリント基
板実装時に、半導体素子とプリント基板との熱膨張率の
差によって発生する応力を緩和することができ、従来と
同様のコストでバンプのクラック発生を低減することが
できる。
【００１３】
【発明の実施の形態】次に、本発明の上記及びその他の
目的、特徴を明瞭にすべく本発明について図面を参照し
て説明する。
【００１４】図１は、本発明の実施形態の一例を示す平
面図である。図２（ａ）は、図１に示される実施形態の
うち１つの電極パッド２部分の部分拡大図である。図２
（ｂ）は、図２（ａ）のＡ−Ａ線に沿った断面図であ
る。
【００１５】本発明の半導体装置は、図２（ｂ）に示す
ように、半導体素子５と配線フィルム１と半田バンプ３
とを有する半導体装置であって、半導体素子５は、配線
フィルム１の配線パターンと電気的に接続されて、配線
フィルム１に搭載されたものであり、配線フィルム１
は、配線パターンの両面が絶縁膜により絶縁されたもの
であって、複数の半田バンプ３を有し、半田バンプ３
は、絶縁膜（カバーポリイミド４）の一部を切り欠いて
配線パターンを露出して形成された複数の電極パッド２
に設けられたものである。電極パッド２は、それぞれ図
１、図２（ａ）に示すように半導体素子の略中心方向に
長い楕円形状であり、互いに離間して環状に配置されて
いる。
【００１６】図３は、本実施形態の半田バンプの形成方
法を示す拡大図である。
【００１７】外部端子用の半田バンプ３を形成するた
め、カバーポリイミド膜の一部を切り欠いて楕円形状の
電極パッド２を形成する。さらに配線フィルム１の表面
にロジン系フラックス等の比較的粘着力の高いフラック
ス７をスピンコートあるいは印刷等により塗布し、リボ
ン状の半田からポンチ、ダイスを用いて打ち抜いた半田
片６をフラックス７の粘着力により楕円形状の電極パッ
ド２に仮付けする。その後、図３（ｃ）に示すように加
熱処理を行い、半田を電極パッド２に接続し、楕円球状
の半田バンプ３を形成する。
【００１８】本実施例での半田片６の大きさは直径１５
０μｍ、厚さ１００μｍ、電極パッド２の大きさは短軸
方向８０μｍ、長軸方向１６０μｍである。
【００１９】この実施形態の半導体装置を厚さ１．５ｍ
ｍのガラス・エポキシ基板に実装し、温度サイクル試験
（−４０〜１２５℃）を行ったところ、従来１００サイ
クル程度から半田バンプと電極パッドの界面付近にクラ
ックが生じ不良となっていた（不良数１２／３０）が、
３００サイクルまで不良が発生しなくなった。
【００２０】
【発明の効果】以上説明したように本発明は、半田バン
プの接合面積を半導体素子の膨張方向に大きくすること
により、せん断力に対して接合面積が大きくなるので、
単位面積あたりのせん断力は小さくなる。よって、プリ
ント基板に実装した時に、半導体素子とプリント基板の
熱膨張率の差により発生する応力を緩和することがで
き、半導体素子とプリント基板との接合強度を上げるこ
とができるので、半田バンプのクラック発生が減少し、
接続の信頼性が高い実装が実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態の一例を示す平面図。
【図２】図１に示される半導体装置の１つの電極パッド
部分の部分拡大図及びＡ−Ａ線に沿った部分断面図。
【図３】本発明の半田バンプ製造方法を説明するための
部分拡大図及び部分断面図。
【図４】従来例の部分平面図及び部分断面図。
【図５】プリント基板に実装された状態の従来例の部分
断面図。
【符号の説明】
１ 配線フィルム ２ 電極パッド ３ 半田バンプ ４ カバーポリイミド ５ 半導体素子 ６ 半田片 ７ フラックス ８ プリント基板 ９ パッド １０ クラック

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 配線パターンの両面が絶縁膜に覆われた
    配線フィルム、前記配線フィルムの一主表面に搭載され
    た半導体素子、前記配線フィルムの他主表面の前記絶縁
    膜の一部を切り欠いて前記配線パターンを露出する電極
    パッド、及び前記電極パッドに設けられたバンプを有す
    る半導体装置であって、前記電極パッドは前記半導体素
    子の中心方向に長い楕円形状であることを特徴とする半
    導体装置。
  2. 【請求項２】 前記電極パッドは互いに離間して環状に
    複数個設けられ、前記バンプが前記複数個の電極パッド
    に対してそれぞれ設けられていることを特徴とする請求
    項１記載の半導体装置。
  3. 【請求項３】 前記バンプは、鉛と錫の合金であること
    を特徴とする請求項１又は請求項２記載の半導体装置。
JP7258669A 1995-10-05 1995-10-05 半導体装置 Pending JPH09102517A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7258669A JPH09102517A (ja) 1995-10-05 1995-10-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7258669A JPH09102517A (ja) 1995-10-05 1995-10-05 半導体装置

Publications (1)

Publication Number Publication Date
JPH09102517A true JPH09102517A (ja) 1997-04-15

Family

ID=17323460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7258669A Pending JPH09102517A (ja) 1995-10-05 1995-10-05 半導体装置

Country Status (1)

Country Link
JP (1) JPH09102517A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006513648A (ja) * 2003-01-20 2006-04-20 エプコス　アクチエンゲゼルシャフト 小さな基板面の電気構成素子
US7078629B2 (en) 2003-10-22 2006-07-18 International Business Machines Corporation Multilayer wiring board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038839A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd フリツプチツプ型半導体装置
JPH03200343A (ja) * 1989-12-27 1991-09-02 Tanaka Denshi Kogyo Kk 半田バンプの形成方法
JPH05218042A (ja) * 1992-02-05 1993-08-27 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038839A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd フリツプチツプ型半導体装置
JPH03200343A (ja) * 1989-12-27 1991-09-02 Tanaka Denshi Kogyo Kk 半田バンプの形成方法
JPH05218042A (ja) * 1992-02-05 1993-08-27 Toshiba Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006513648A (ja) * 2003-01-20 2006-04-20 エプコス　アクチエンゲゼルシャフト 小さな基板面の電気構成素子
US8022556B2 (en) 2003-01-20 2011-09-20 Epcos Ag Electrical component having a reduced substrate area
US7078629B2 (en) 2003-10-22 2006-07-18 International Business Machines Corporation Multilayer wiring board

Similar Documents

Publication Publication Date Title
JP2751912B2 (ja) 半導体装置およびその製造方法
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
JP2009010436A (ja) 電子部品及び半導体装置並びにこれらの製造方法
JP2000150716A (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2638557B2 (ja) 半導体装置
JPH0666355B2 (ja) 半導体装置の実装体およびその実装方法
JPH09102517A (ja) 半導体装置
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH10209591A (ja) 配線基板
JP3180041B2 (ja) 接続端子及びその形成方法
JP3585806B2 (ja) ピン付き配線基板
JP2007250999A (ja) 半導体装置の製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JPH05243287A (ja) 混成集積回路装置およびその製造方法
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP3331146B2 (ja) Ｂｇａ型半導体装置の製造方法
JP3258564B2 (ja) 半導体装置およびその製造方法
JPH06151440A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装体
JPH08236583A (ja) フレキシブルフィルム及び半導体装置
JP2000022023A (ja) 接続構造体とその製造方法、及び実装構造体
JP4817548B2 (ja) 半導体装置およびその接続構造
JPH04127547A (ja) Ｌｓｉ実装構造体
JP3501034B2 (ja) 配線基板、半導体装置及び電子装置の製造方法
JP3586988B2 (ja) 半導体素子搭載用基板とその製造方法および半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19971028