JPH08254969A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 本体コンピュータから入力される制御信号
が、停止あるいは異常入力となった場合に、液晶層に直
流電圧が印加されるのを防止することが可能となる液晶
表示装置を提供する。 【構成】 本体コンピュータから制御信号が入力される
液晶表示装置において、内部制御信号を発生する内部制
御信号発生回路と、本体コンピュータから入力される制
御信号の停止、あるいは、異常入力を検出する制御信号
停止・異常入力検出手段と、本体コンピュータから入力
される制御信号と内部制御信号発生回路から出力される
内部制御信号とが入力され、常時本体コンピュータから
入力される制御信号を選択して出力し、制御信号停止・
異常入力検出手段で本体コンピュータから入力される制
御信号の停止、あるいは、異常入力を検出したときに内
部制御信号を選択して出力する内部制御信号選択手段と
を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に係わ
り、特に、本体コンピュータからクロック等の制御信号
が入力される液晶表示装置に適用して有効な技術に関す
る。

【０００２】

【従来の技術】従来、液晶表示装置の１つとして、液晶
表示モジュールが知られている。

【０００３】図６は、従来のＴＦＴ（Ｔｈｉｎ Ｆｉｌ
ｍ Ｔｒａｎｓｉｓｔｏｒ）方式の液晶表示モジュール
の概略構成を示すブロック図である。

【０００４】図６において、ＴＦＴ−ＬＣＤはＴＦＴ液
晶表示パネル、５００はインタフェース部、５１０は表
示制御装置、５２０は電源部、５２１は正電圧生成回
路、５２２は負電圧生成回路、５２３はコモン電極（対
抗電極）電圧生成回路、５２４はゲート電極電圧生成回
路、５２５はマルチプレクサ、５３０はドレインドライ
バ、５３１，５３２，５４１は信号線、５３３は表示デ
ータのデータバス、５４０はゲートドライバである。

【０００５】図６に示すＴＦＴ方式の液晶表示モジュー
ルにおいては、ＴＦＴ液晶表示パネル（ＴＦＴ−ＬＣ
Ｄ）の上側にドレインドライバ５３０が配置され、ま
た、ＴＦＴ液晶表示パネル（ＴＦＴ−ＬＣＤ）の側面部
には、ゲートドライバ５４０、インタフェース部５００
が配置される。

【０００６】インタフェース部５００はインタフェース
基板に実装され、また、ドレインドライバ５３０、ゲー
トドライバ５４０も、それぞれ専用のプリント基板に実
装される。

【０００７】図６に示すＴＦＴ液晶表示パネル（ＴＦＴ
−ＬＣＤ）は、マトリックス状に配置された薄膜トラン
ジスタ（ＴＦＴ）を有し、前記薄膜トランジスタ（ＴＦ
Ｔ）は、隣接する２本のドレイン信号線（Ｄ）と、隣接
する２本のゲート信号線（Ｇ）との交差領域内に配置さ
れる。

【０００８】列方向の薄膜トランジスタ（ＴＦＴ）のド
レイン電極は、それぞれ、ドレイン信号線（Ｄ）に接続
され、行方向の薄膜トランジスタ（ＴＦＴ）のゲート電
極は、それぞれゲート信号線（Ｇ）に接続される。

【０００９】薄膜トランジスタＴＦＴのソース電極は画
素電極に接続され、画素電極とコモン電極（対向電極）
との間に液晶層が挟持される。

【００１０】薄膜トランジスタＴＦＴは、ゲート電極に
正のバイアス電圧を印加すると導通し、ゲート電極に負
のバイアス電圧を印加すると不導通になる。

【００１１】ここで、図６に示す液晶表示パネル（ＴＦ
Ｔ−ＬＣＤ）は、６４０×３×４８０画素から構成され
る。

【００１２】図６に示すＴＦＴ方式の液晶表示モジュー
ルおいて、インタフェース部５００は、表示制御装置５
１０と電源部５２０とから構成される。

【００１３】表示制御装置５１０は、１個の半導体集積
回路（ＬＳＩ）から構成され、本体コンピュータから送
信されてくるクロック、ディスプレイタイミング信号、
水平同期信号、垂直同期信号の各制御信号、表示用デー
タを基に、ドレインドライバ５３０、および、ゲートド
ライバ５４０を制御・駆動する。

【００１４】また、電源部５２０は、正電圧生成回路５
２１、負電圧生成回路５２２、コモン電極（対抗電極）
電圧生成回路５２３、ゲート電極電圧生成回路５２４、
マルチプレクサ５２５から構成される。

【００１５】正電圧生成回路５２１、負電圧生成回路５
２２は、それぞれ直列抵抗分圧回路で構成され、正電圧
の階調階調基準電圧、あるいは、負電圧の階調階調基準
電圧を生成する。

【００１６】また、マルチプレクサ５２５は、表示制御
装置５１０からの交流化タイミング信号に応じて、正電
圧生成回路５２１、あるいは、負電圧生成回路５２２か
らの出力電圧を切り替えてドレインドライバ５３０に出
力する。

【００１７】また、コモン電極（対抗電極）電圧生成回
路５２３はコモン電極に印加する駆動電圧を、ゲート電
極電圧生成回路５２４は、薄膜トランジスタ（ＴＦＴ）
のゲートに印加する駆動電圧を生成する。

【００１８】図７は、図６に示す本体コンピュータから
の表示制御信号および表示制御装置５１０で生成する表
示制御信号のタイミングチャートを示す図である。

【００１９】表示制御装置５１０は、ディスプレイタイ
ミング信号が入力されると、これを表示開始位置と判断
し、信号線５３２を介してスタートパルスを出力すると
ともに、受け取った単純１列の表示データを、データバ
ス５３３を介してドレインドライバ５３０に出力する。

【００２０】その際に、信号線５３１を介して、ドレイ
ンドライバ５３０のラッチクロックとして、クロック
（Ｄ２）を合わせて出力する。

【００２１】この場合に、本体コンピュータからの表示
データは、１画素単位、即ち、赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の各データを１つの組にして単位時間毎に転送す
る。

【００２２】ここで、表示データは、各色毎４ビットの
１２ビット、あるいは、各色毎６ビットの１８ビットで
構成されている。

【００２３】この場合、ドレインドライバ５３０の前段
のキャリー出力は、そのまま次段のドレインドライバ５
３０のキャリー入力に入力され、このキャリー信号によ
りドレインドライバ５３０のデータラッチ部のラッチ動
作が制御され、誤った表示データがデータラッチ部に書
き込まれるのを防止している。

【００２４】また、表示制御装置５１０は、ディスプレ
イタイミング信号の入力が終了するか、または、ディス
プレイタイミング信号が入力されてから所定の一定時間
が過ぎると、１水平分の表示データが終了したものとし
て、ドレインドライバ５３０のラッチ回路に蓄えていた
表示データを薄膜トランジスタ（ＴＦＴ）のドレイン線
に出力するための表示制御信号であるクロック（Ｄ１）
を信号線５３１を介してドレインドライバ５３０に出力
する。

【００２５】また、表示制御装置５１０は、水平同期信
号に基づいて、１水平走査時間毎に、順次ＴＦＴ液晶表
示パネル（ＴＦＴ−ＬＣＤ）の各ゲート信号線（Ｇ）に
正のバイアス電圧を印加するように、信号線５４１を介
してゲートドライバ５４０へ１水平走査時間周期のシフ
トクロックであるクロック（Ｇ１）を出力する。

【００２６】これにより、ＴＦＴ液晶表示パネル（ＴＦ
Ｔ−ＬＣＤ）の各ゲート信号線（Ｇ）に接続された複数
の薄膜トランジスタ（ＴＦＴ）が、１水平走査時間の間
導通する。

【００２７】さらに、表示制御装置５１０は、垂直同期
信号入力後に、第１番目のディスプレイタイミング信号
が入力されると、これを第１番目の表示ラインと判断し
て信号線５４１を介してゲートドライバ５４０にフレー
ム開始指示信号を出力する。

【００２８】また、表示制御装置５１０は、液晶層に長
時間同じ電圧（直流電圧）が印加されないように、ある
一定時間毎に液晶層に印加する駆動電圧を交流化するた
めの交流化タイミイング信号を、電源部５２０へ出力す
る。

【００２９】ここで、交流化とは、コモン電極（対抗電
極）の駆動電圧を基準にして、ドレインドライバ５３０
に入力する階調基準電圧、即ち、液晶層の画素電極に印
加する駆動電圧を、一定時間毎に正電圧側／負電圧側に
変化させること意味する。

【００３０】

【発明が解決しようとする課題】一般に、液晶層は、長
時間同じ電圧（直流電圧）が印加されていると、液晶層
の傾きが固定化され、結果として残像現象を引き起こ
し、液晶層の寿命を縮めることになる。

【００３１】これを防止するために、従来の液晶表示装
置においては、前記図６に示すＴＦＴ方式の液晶表示モ
ジュールのように、液晶層に印加する駆動電圧をある一
定時間毎に交流化するようにしている。

【００３２】そして、前記交流化の方式としては種々の
方式が知られているが、最も多く用いられている方式
は、１フレーム時間単位毎および１ライン時間単位毎に
交流化を行う方式である。

【００３３】図８は、１ライン時間単位毎および１フレ
ーム時間単位毎に交流化を行う方式の交流化タイミイン
グ信号発生回路の一例の回路構成を示す図である。

【００３４】図８において、６０１，６０２，６０３は
Ｄ型フリップ・フロップ回路、６０４はノア回路、６０
５は排他的論理和回路、６０６はＲ−Ｓ型フリップ・フ
ロップ回路である。

【００３５】図８に示す交流化タイミイング信号発生回
路において、Ｄ型フリップ・フロップ回路６０１は、そ
の反転出力端子（バーＱ）とデータ入力端子（Ｄ）とが
接続されているので、Ｄ型フリップ・フロップ回路６０
１のクロック入力端子（ＣＫ）に垂直同期信号が入力さ
れる毎に、その出力端子（Ｑ）から「Ｈレベル」あるい
は「Ｌレベル」を交互に出力する。

【００３６】また、Ｄ型フリップ・フロップ回路６０２
の出力端子（Ｑ）の出力とＲ−Ｓ型フリップ・フロップ
回路６０６の出力端子（Ｑ）の出力とがノア回路６０４
に入力され、ノア回路６０４の出力がＤ型フリップ・フ
ロップ回路６０２のデータ入力端子（Ｄ）に入力され
る。

【００３７】ここで、Ｒ−Ｓ型フリップ・フロップ回路
６０６は、セット端子に垂直同期信号が入力されるの
で、垂直同期信号が入力されると、Ｒ−Ｓ型フリップ・
フロップ回路６０６は、その出力端子（Ｑ）から「Ｈレ
ベル」を出力し、ノア回路６０４の出力が「Ｌレベル」
となる。

【００３８】したがって、垂直同期信号が入力された後
で、Ｄ型フリップ・フロップ回路６０２のクロック入力
端子（ＣＫ）に、最初のディスプレイタイミング信号が
入力されると、Ｄ型フリップ・フロップ回路６０２の出
力端子（Ｑ）は「Ｌレベル」、また、Ｄ型フリップ・フ
ロップ回路６０２の反転出力端子（バーＱ）の出力は
「Ｈレベル」となる。

【００３９】また、Ｒ−Ｓ型フリップ・フロップ回路６
０６は、リセット端子にＤ型フリップ・フロップ回路６
０２の反転出力端子（バーＱ）の出力が入力されるの
で、Ｄ型フリップ・フロップ回路６０２の反転出力端子
（バーＱ）が「Ｈレベル」になると、Ｒ−Ｓ型フリップ
・フロップ回路６０６はリセットされる。

【００４０】Ｒ−Ｓ型フリップ・フロップ回路６０６は
リセットされると、その出力端子（Ｑ）から「Ｌレベ
ル」を出力する。

【００４１】ここで、ノア回路６０４は、一方の入力端
子に「Ｌレベル」が入力されると、他方の入力端子に入
力されるＤ型フリップ・フロップ回路６０２の出力端子
（Ｑ）の出力の反転出力を、その出力端子から出力す
る。

【００４２】したがって、Ｄ型フリップ・フロップ回路
６０２のクロック入力端子（ＣＫ）にディスプレイタイ
ミング信号が入力される毎に、その反転出力端子（バー
Ｑ）から「Ｈレベル」あるいは「Ｌレベル」を交互に出
力する。

【００４３】また、Ｄ型フリップ・フロップ回路６０１
の出力端子（Ｑ）の出力、および、Ｄ型フリップ・フロ
ップ回路６０２の反転出力端子（バーＱ）の出力は、排
他的論理和回路６０５に入力され、さらに、排他的論理
和回路６０５の出力は、Ｄ型フリップ・フロップ回路６
０３のデータ入力端子（Ｄ）に入力される。

【００４４】この場合、Ｄ型フリップ・フロップ回路６
０１の出力端子（Ｑ）の出力が「Ｈレベル」のときは、
Ｄ型フリップ・フロップ回路６０２の反転出力端子（バ
ーＱ）からの出力が、排他的論理和回路６０５で反転さ
れてＤ型フリップ・フロップ回路６０３のデータ入力端
子（Ｄ）に入力され、また、Ｄ型フリップ・フロップ回
路６０１の出力端子（Ｑ）の出力が「Ｌレベル」のとき
は、Ｄ型フリップ・フロップ回路６０２の反転出力端子
（バーＱ）からの出力が、そのままＤ型フリップ・フロ
ップ回路６０３のデータ入力端子（Ｄ）に入力される。

【００４５】また、Ｄ型フリップ・フロップ回路６０３
は、そのクロック入力端子（ＣＫ）にドレインドライバ
との同期クロックが入力される毎に、その出力端子
（Ｑ）から交流化タイミング信号を出力する。

【００４６】したがって、図８に示す交流化タイミイン
グ信号発生回路においては、Ｄ型フリップ・フロップ回
路６０２のクロック入力端子（ＣＫ）にディスプレイタ
イミング信号が入力される毎、および、Ｄ型フリップ・
フロップ回路６０１のクロック入力端子（ＣＫ）に垂直
同期信号が入力される毎に、交流化タイミング信号が
「Ｈレベル」あるいは「Ｌレベル」に変化する。

【００４７】図８を用いて説明したように、前記交流化
は、本体コンピュータから入力されるディスプレイタイ
ミング信号、水平同期信号、垂直同期信号の各制御信号
に基づいて、交流化の切り替え時期を決定している。

【００４８】さらに、本体コンピュータからのクロック
が停止すると、ドレインドライバ５３０、ゲートドライ
バ５４０にクロックが印加されない。

【００４９】そのため、仮に、本体コンピュータからの
クロック、ディスプレイタイミング信号、水平同期信
号、垂直同期信号の制御信号の１部あるいは全部が停止
すると、液晶表示装置の内部の回路が正常に動作しなく
なり、液晶表示パネル（ＴＦＴ−ＬＣＤ）の液晶層を駆
動する駆動電圧あるいはタイミング信号が生成されなく
なる。

【００５０】それにより、液晶表示パネル（ＴＦＴ−Ｌ
ＣＤ）の液晶層の交流駆動を行うことができず、液晶層
に直流成分が強くかかり、結果として、液晶表示パネル
（ＴＦＴ−ＬＣＤ）に残像現象が生じるばかりでなく、
液晶層の寿命を縮めてしまうという問題点があった。

【００５１】また、本体コンピュータから入力される各
制御信号が異常入力、例えば、本来のタイミングよりか
なり短かいタイミングとなると、液晶層を駆動する駆動
タイミングが異常となって、液晶表示パネル（ＴＦＴ−
ＬＣＤ）上に何も画像が表示されず、さらに、交流化の
周期が異なって、結果として、液晶層に残像現象が生じ
るばかりでなく、液晶層の寿命を縮めてしまうという問
題点があった。

【００５２】そのため、従来の液晶表示装置の中には、
表示制御装置５１０の内部にカウンタ回路を備え、垂直
同期信号および水平同期信号が本体コンピュータから入
力されない場合に、前記カウンタ回路のオーバー・フロ
ー（キャリー・アップ）を利用して、ダミーの垂直同期
信号および水平同期信号を生成するようにしているもの
も知られている。

【００５３】しかしながら、前記ダミーの垂直同期信号
および水平同期信号を生成するようにした従来の液晶表
示装置においても、液晶表示パネル（ＴＦＴ−ＬＣＤ）
を駆動するための中核となっているクロックの停止、あ
るいは、その他の制御信号の停止に対する処理は、何等
行っていない。

【００５４】まして、本体コンピュータから液晶表示装
置に入力される各制御信号が、異常なタイミングとなっ
たときの処理については、何等行っていない。

【００５５】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、液晶表
示装置において、本体コンピュータから入力される制御
信号が、停止あるいは異常入力となった場合に、液晶層
に直流電圧が印加されるのを防止することが可能となる
技術を提供することにある。

【００５６】本発明の前記目的並びにその他の目的及び
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。

【００５７】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。

【００５８】（１）本体コンピュータから入力されるク
ロックに基づき、液晶層に印加する電圧を制御して液晶
表示パネルに画像を表示する表示制御手段を具備する液
晶表示装置において、前記液晶表示制御手段が、内部ク
ロックを発生する内部クロック発生回路と、本体コンピ
ュータから入力されるクロックの停止を検出するクロッ
ク停止検出手段と、前記本体コンピュータから入力され
るクロックと前記内部クロック発生回路から出力される
内部クロックとが入力され、常時前記本体コンピュータ
から入力されるクロックを選択して出力し、前記クロッ
ク停止検出手段で前記本体コンピュータから入力される
クロックの停止を検出したときに内部クロックを選択し
て出力する内部クロック選択手段とを備えることを特徴
とする。

【００５９】（２）本体コンピュータから入力される制
御信号に基づき、液晶層に印加する電圧を制御して液晶
表示パネルに画像を表示する表示制御手段を具備する液
晶表示装置において、前記液晶表示制御手段が、内部制
御信号を発生する内部制御信号発生回路と、本体コンピ
ュータから入力される制御信号の停止、あるいは、異常
入力を検出する制御信号停止・異常入力検出手段と、前
記本体コンピュータから入力される制御信号と前記内部
制御信号発生回路から出力される内部制御信号とが入力
され、常時前記本体コンピュータから入力される制御信
号を選択して出力し、前記制御信号停止・異常入力検出
手段で前記本体コンピュータから入力される制御信号の
停止、あるいは、異常入力を検出したときに内部制御信
号を選択して出力する内部制御信号選択手段とを備える
ことを特徴とする。

【００６０】

【作用】前記（１）手段によれば、本体コンピュータか
らクロックが入力される液晶表示装置において、内部ク
ロックを発生する内部クロック発生回路を備え、クロッ
ク停止検出手段で記本体コンピュータから入力されるク
ロックの停止を検出したときに、内部クロック選択手段
で内部クロックを選択して出力する。

【００６１】これにより、本体コンピュータからのクロ
ックが停止した場合でも、内部クロックに基づいて液晶
層に印加する電圧を制御することが可能となり、本体コ
ンピュータから入力されるクロックの停止により液晶層
に直流電圧が印加されるのを防止することが可能とな
る。

【００６２】前記（２）手段によれば、本体コンピュー
タから制御信号が入力される液晶表示装置において、内
部制御信号を発生する内部制御信号発生回路を備え、制
御信号停止・異常入力検出手段で本体コンピュータから
入力される制御信号の停止、あるいは、異常入力を検出
したときに、内部制御信号選択手段で内部制御信号を選
択して出力する。

【００６３】これにより、本体コンピュータからの制御
信号が停止、あるいは、異常入力となった場合でも、内
部制御信号に基づいて液晶層に印加する電圧を制御する
ことが可能となり、本体コンピュータから入力される制
御信号の停止、あるいは、異常入力により液晶層に直流
電圧が印加されるのを防止することが可能となる。

【００６４】

【実施例】以下、本発明をＴＦＴ方式の液晶表示モジュ
ールに適用した場合の実施例を図面を参照して詳細に説
明する。

【００６５】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００６６】また、以下の実施例で説明するＴＦＴ方式
の液晶表示モジュールの構成は、前記図６に示す従来の
ＴＦＴ方式の液晶表示モジュールの構成と同じであるの
でその詳細な説明は省略する。

【００６７】〔実施例１〕本実施例１は、液晶表示モジ
ュールの表示制御装置５１０の内部に内部クロック発生
回路を備え、本体コンピュータから液晶表示モジュール
に入力されるクロックが停止した場合に、表示制御装置
５１０の内部クロック発生回路からの内部クロックを使
用するようにした実施例である。

【００６８】図１は、本発明の一実施例（実施例１）で
ある液晶表示モジュールにおける表示制御装置５１０の
内部に備えられるクロック停止検出、および、クロック
切り替え回路の回路構成を示す図である。

【００６９】図１において、１０１，１０２は積分回
路、１１１，１１２はインバータ、１２１，１２２，１
２３，１２４はナンド回路、１３１，１３２はシュミッ
トトリガ方式のインバータ、１４０は発振器である。

【００７０】ここで、インバータ（１２２，１２３，１
２４）と、インバータ１１２とは、クロック選択回路を
構成する。

【００７１】図１に示すクロック停止検出・クロック切
り替え回路において、積分回路Ａ（１０１）が、本体コ
ンピュータから入力されるクロックの立上りからの「Ｈ
レベル」期間を検出する。

【００７２】クロックの立上りから、「Ｈレベル」期間
が長時間続いた場合には、積分回路Ａ（１０１）の出力
が「Ｈレベル」に固定されるので、この状態をクロック
停止状態と判断する。

【００７３】また、積分回路Ｂ（１０２）が、インバー
タ１１１で反転されたクロックの立上りからの「Ｈレベ
ル」期間を検出することにより、本体コンピュータから
入力されるクロックの立下りからの「Ｌレベル」期間を
検出する。

【００７４】クロックの立下りから、「Ｌレベル」期間
が長時間続いた場合には、積分回路Ｂ（１０２）の出力
が「Ｈレベル」に固定されるので、この状態をクロック
停止状態と判断する。

【００７５】ここで、クロックの停止状態を検出する検
出時定数は、ほぼτ＝ＣＲとする。

【００７６】積分回路Ａ（１０１）あるいは積分回路Ｂ
（１０２）の出力が「Ｈレベル」に固定されると、イン
バータ１３１あるいはインバータ１３２の出力が「Ｌレ
ベル」となり、その「Ｌレベル」がナンド回路１２１の
一方の入力端子に入力されるので、ナンド回路１２１が
「Ｈレベル」に固定される。

【００７７】なお、インバータ１３１あるいはインバー
タ１３２は、ノイズによる影響を防止するために設けら
れたものであり、ノイズの影響がない場合には必要な
く、その場合、積分回路Ａ（１０１）あるいは積分回路
Ｂ（１０２）の出力をオア回路を介してクロック選択回
路に入力すればよい。

【００７８】ナンド回路１２１が「Ｈレベル」に固定さ
れると、インバータ１１２の出力が「Ｌレベル」とな
り、その「Ｌレベル」がナンド回路１２２の一方の入力
端子に入力されるので、ナンド回路１２２が「Ｈレベ
ル」に固定され、本体コンピュータからのクロックは阻
止される。

【００７９】また、ナンド回路１２１、および、ナンド
回路１２２が、「Ｈレベル」に固定されると、内部クロ
ック発生回路である発振器１４０からの内部クロック
が、ナンド回路１２３、および、ナンド回路１２４を通
って出力される。

【００８０】また、本体コンピュータからのクロックが
停止した後に、本体コンピュータからのクロックが正常
に復帰した場合には、積分回路Ａ（１０１）あるいは積
分回路Ｂ（１０２）の出力が「Ｌレベル」になり、これ
により、クロック選択回路は本体コンピュータからのク
ロックを選択する。

【００８１】なお、クロック選択回路は、図１に示す回
路構成に限定されるものではなく、マルチプレクサ、あ
るいは、図２に示すような回路構成のクロック選択回路
を用いることも可能である。

【００８２】図２（ａ）に示すクロック選択回路は、本
体コンピュータからのクロックと、インバータ１１１で
反転されたナンド回路１２１の出力とをアンド回路１５
１に入力し、また、発振器１４０からの出力と、ナンド
回路１２１の出力とをアンド回路１５２に入力し、さら
に、アンド回路１５１の出力とアンド回路１５２の出力
とをオア回路１６１に入力するようにしたものである。

【００８３】また、図２（ａ）に示すクロック選択回路
は、本体コンピュータからのクロックと、ナンド回路１
２１の出力とをノア回路１７１に入力し、また、発振器
１４０からの出力と、インバータ１１１で反転されたナ
ンド回路１２１の出力とをノア回路１７２に入力し、さ
らに、ノア回路１７１の出力とノア回路１７２の出力と
をノア回路１７３に入力するようにしたものである。

【００８４】本実施例１によれば、本体コンピュータか
らのクロックが停止した場合でも、内部クロックに基づ
いてＴＦＴ方式の液晶表示パネル（ＴＦＴ−ＬＣＤ）を
駆動することが可能となり、本体コンピュータから入力
されるクロックの停止により液晶層に直流電圧が印加さ
れるのを防止することが可能となる。

【００８５】〔実施例２〕本実施例２は、液晶表示モジ
ュールの表示制御装置５１０の内部に内部水平同期信号
発生回路を備え、本体コンピュータから液晶表示モジュ
ールに入力される水平同期信号が停止、あるいは、異常
となった場合に、表示制御装置５１０の内部水平同期信
号発生回路からの内部水平同期信号を使用するようにし
た実施例である。

【００８６】図３は、本発明の他の実施例（実施例２）
である液晶表示モジュールにおける表示制御装置５１０
の内部に備えられる水平同期信号停止・異常入力検出回
路、および、内部水平同期信号生成回路の回路構成を示
す図である。

【００８７】図３において、２０１はディレイ回路、２
１１，２１２はカウンタ回路、２３１は１水平時間のク
ロック数、２４１はデコード回路、２５１は比較回路、
２６１はオア回路、２７１はマルチプレクサである。

【００８８】図３に示す回路において、カウンタ回路２
１１は本体コンピュータから入力されるクロックをカウ
ントし、ディレイ回路２０１により遅延された水平同期
信号によりクリアされる。

【００８９】ここで、カウンタ回路２１１は、水平同期
信号が入力されないと、オーバーフロー状態となり、ク
リアされるとともにキャリー信号を出力する。

【００９０】レジスタ２２１は、水平同期信号が入力さ
れると、カウンタ回路２１１のカウンタ値を保持する。

【００９１】また、カウンタ回路２１２は、本体コンピ
ュータから入力されるクロックをカウントし、そのカウ
ント値をデコード回路２４１に出力する。

【００９２】ここで、カウンタ回路２１２は所定数のカ
ウント数に到達すると、カウント値が０にクリアされ
る。

【００９３】デコード回路２４１は、カウンタ回路２１
２からのカウント値が所定のカウント値以上の値になっ
たときに、「Ｈレベル」の信号、即ち、内部水平同期信
号を出力する。

【００９４】始めに、本実施例２において、本体コンピ
ュータから液晶表示モジュールに水平同期信号が入力さ
れない場合について説明する。

【００９５】前記した如く、水平同期信号が入力されな
いと、カウンタ回路２１１がオーバーフロー状態とな
り、このカウンタ回路２１１がオーバーフロー状態とな
ったときを、水平同期信号の停止と判断する。

【００９６】水平同期信号の停止と判断した場合には、
カウンタ回路２１１のオーバーフローに伴うキャリー信
号をオア回路２６１に入力し、ダミーの水平同期信号と
してマルチプレクサ２７１から出力する。

【００９７】次に、本実施例２において、本体コンピュ
ータから液晶表示モジュールに入力される水平同期信号
が異常入力の場合について説明する。

【００９８】前記レジスタ２２１の値（ａ）と、ＲＯＭ
等に記憶してある１水平時間当たりのクロック数（ｂ）
とを、比較回路２５１で比較する。

【００９９】ここで、１水平時間当たりのクロック数
（ｂ）は、例えば、１ライン当たりの表示画素数であ
る。

【０１００】比較回路２５１での比較結果がａ＝ｂある
いはａ＞ｂのときには、比較回路２５１の比較結果ａ＜
ｂは「Ｌレベル」となり、マルチプレクサ２７１は、オ
ア回路２６１を通過した本体コンピュータからの水平同
期信号を選択する。

【０１０１】比較回路２５１での比較結果がａ＜ｂのと
きには、比較回路２５１の比較結果ａ＜ｂは「Ｈレベ
ル」となり、マルチプレクサ２７１は、本体コンピュー
タからの水平同期信号を阻止し、デコード回路２４１か
らの内部水平同期信号を選択する。

【０１０２】また、本体コンピュータからの水平同期信
号が停止あるいは異常入力となった後に、本体コンピュ
ータからの水平同期信号が正常に復帰した場合には、比
較回路２５１の比較結果ａ＜ｂは「Ｌレベル」となり、
これにより、マルチプレクサ２７１は本体コンピュータ
からの水平同期信号を選択する。

【０１０３】図３に示す回路において、内部水平同期信
号では、入力されるディスプレイタイミング信号との関
連性が保たれないが想定されるので、ディスプレイタイ
ミング信号も表示制御装置５１０の内部で生成するよう
にしてもよい。

【０１０４】なお、カウンタ回路２１１のオーバーフロ
ーに伴うキャリー信号と、比較回路２５１での比較結果
がａ＜ｂのときの出力とを、オア回路に入力し、水平同
期信号が停止状態となったときに、デコーダ回路２４１
からの内部水平同期信号をマルチプレクサ２７１から出
力するようにしてもよい。

【０１０５】さらに、比較回路２５１での比較結果がａ
＞ｂのときにも、本体コンピュータからの水平同期信号
を阻止し、デコード回路２４１からの内部水平同期信号
を選択するようにしてもよい。

【０１０６】本実施例２によれば、本体コンピュータか
らの水平同期信号が停止、あるいは、異常入力となった
場合でも、内部水平同期信号に基づいてＴＦＴ方式の液
晶表示パネル（ＴＦＴ−ＬＣＤ）を駆動することが可能
となり、本体コンピュータから入力される水平同期信号
の停止あるいは異常入力により液晶層に直流電圧が印加
されるのを防止することが可能となる。

【０１０７】〔実施例３〕本実施例３は、液晶表示モジ
ュールの表示制御装置５１０の内部に内部垂直同期信号
発生回路を備え、本体コンピュータから液晶表示モジュ
ールに入力される垂直同期信号が停止、あるいは、異常
となった場合に、表示制御装置５１０の内部垂直同期信
号発生回路からの内部垂直同期信号を使用するようにし
た実施例である。

【０１０８】図４は、本発明の他の実施例（実施例３）
である液晶表示モジュールにおける表示制御装置５１０
の内部に備えられる垂直同期信号停止・異常入力検出回
路、および、内部垂直同期信号生成回路の回路構成を示
す図である。

【０１０９】図４において、３０１はディレイ回路、３
１１，３１２はカウンタ回路、３３１は１垂直時間のク
ロック数、３４１はデコード回路、３５１は比較回路、
３６１はオア回路、３７１はマルチプレクサである。

【０１１０】図４に示す回路において、カウンタ回路３
１１は本体コンピュータから入力されるクロックをカウ
ントし、ディレイ回路３０１により遅延された垂直同期
信号によりクリアされる。

【０１１１】ここで、カウンタ回路３１１は、垂直同期
信号が入力されないと、オーバーフロー状態となり、ク
リアされるとともにキャリー信号を出力する。

【０１１２】レジスタ３２１は、垂直同期信号が入力さ
れると、カウンタ回路３１１のカウンタ値を保持する。

【０１１３】また、カウンタ回路３１２は、本体コンピ
ュータから入力されるクロックをカウントし、そのカウ
ント値をデコード回路３４１に出力する。

【０１１４】ここで、カウンタ回路３１２は所定数のカ
ウント数に到達すると、カウント値が０にクリアされ
る。

【０１１５】デコード回路３４１は、カウンタ回路３１
２からのカウント値が所定のカウント値以上の値になっ
たときに、「Ｈレベル」の信号、即ち、内部垂直同期信
号を出力する。

【０１１６】始めに、本実施例３において、本体コンピ
ュータから液晶表示モジュールに垂直同期信号が入力さ
れない場合について説明する。

【０１１７】前記した如く、垂直同期信号が入力されな
いと、カウンタ回路３１１がオーバーフロー状態とな
り、このカウンタ回路３１１がオーバーフロー状態とな
ったときを、垂直同期信号の停止と判断する。

【０１１８】垂直同期信号の停止と判断した場合には、
カウンタ回路３１１のオーバーフローに伴うキャリー信
号をオア回路３６１に入力し、ダミーの垂直同期信号と
してマルチプレクサ３７１から出力する。

【０１１９】次に、本実施例３において、本体コンピュ
ータから液晶表示モジュールに入力される垂直同期信号
が異常入力の場合について説明する。

【０１２０】前記レジスタ３２１の値（ａ）と、ＲＯＭ
等に記憶してある１表示画面（フレーム）当たりのライ
ン数（ｂ）とを、比較回路３５１で比較する。

【０１２１】比較回路３５１での比較結果がａ＝ｂある
いはａ＞ｂのときには、比較回路３５１の比較結果ａ＜
ｂは「Ｌレベル」となり、マルチプレクサ３７１は、オ
ア回路３６１を通過した本体コンピュータからの垂直同
期信号を選択する。

【０１２２】比較回路３５１での比較結果がａ＜ｂのと
きには、比較回路３５１の比較結果ａ＜ｂは「Ｈレベ
ル」となり、マルチプレクサ３７１は、本体コンピュー
タからの垂直同期信号を阻止し、デコード回路３４１か
らの内部垂直同期信号を選択する。

【０１２３】また、本体コンピュータからの垂直同期信
号が停止あるいは異常入力となった後に、本体コンピュ
ータからの垂直同期信号が正常に復帰した場合には、比
較回路３５１の比較結果ａ＜ｂは「Ｌレベル」となり、
これにより、マルチプレクサ３７１は本体コンピュータ
からの垂直同期信号を選択する。

【０１２４】なお、カウンタ回路３１１のオーバーフロ
ーに伴うキャリー信号と、比較回路３５１での比較結果
がａ＜ｂのときの出力とを、オア回路に入力し、垂直同
期信号が停止状態となったときに、マルチプレクサ３７
１が、デコーダ回路３４１からの内部垂直同期信号を選
択するようにしてもよい。

【０１２５】さらに、比較回路３５１での比較結果がａ
＞ｂのときにも、本体コンピュータからの水平同期信号
を阻止し、デコード回路２４１からの内部水平同期信号
を選択するようにしてもよい。

【０１２６】本実施例３によれば、本体コンピュータか
らの垂直同期信号が停止、あるいは、異常入力となった
場合でも、内部垂直同期信号に基づいてＴＦＴ方式の液
晶表示パネル（ＴＦＴ−ＬＣＤ）を駆動することが可能
となり、本体コンピュータから入力される垂直同期信号
の停止あるいは異常入力により液晶層に直流電圧が印加
されるのを防止することが可能となる。

【０１２７】〔実施例４〕本実施例４は、液晶表示モジ
ュールの表示制御装置５１０の内部に内部ディスプレイ
タイミング信号発生回路を備え、本体コンピュータから
液晶表示モジュールに入力されるディスプレイタイミン
グ信号が停止、あるいは、異常となった場合に、表示制
御装置５１０の内部ディスプレイタイミング信号発生回
路からの内部ディスプレイタイミング信号を使用するよ
うにした実施例である。

【０１２８】図５は、本発明の他の実施例（実施例４）
である液晶表示モジュールにおける表示制御装置５１０
の内部に備えられるディスプレイタイミング信号停止・
異常入力検出回路、および、内部ディスプレイタイミン
グ信号生成回路の回路構成を示す図である。

【０１２９】図５において、４０１，４０２はディレイ
回路、４１１，４１２，４１３，４１４はカウンタ回
路、４３１は１水平ライン当たりの表示画素数、４３２
は１表示画面当たりの表示ライン数、４４１，４４２は
デコード回路、４５１，４５２は比較回路、４６１はオ
ア回路、４７１はマルチプレクサ、４８１，４８２はア
ンド回路、４９１，４９２はインバータである。

【０１３０】図５に示す回路において、本体コンピュー
タからのディスプレイタイミング信号とクロックとは、
アンド回路４８１に入力され、カウンタ回路４１１は、
アンド回路４８１の出力をカウントし、ディレイ回路４
０１により遅延された水平同期信号によりクリアされ
る。

【０１３１】また、カウンタ回路４１２は、本体コンピ
ュータから入力されるディスプレイタイミング信号をカ
ウントし、ディレイ回路４０２により遅延された垂直同
期信号によりクリアされる。

【０１３２】また、レジスタ４２１は、水平同期信号が
入力されると、カウンタ回路４１１のカウンタ値を保持
し、また、レジスタ４２２は、垂直同期信号が入力され
ると、カウンタ回路４１２のカウンタ値を保持する。

【０１３３】また、カウンタ回路４１３は、本体コンピ
ュータから入力されるクロックをカウントし、そのカウ
ント値をデコード回路４４１に出力する。

【０１３４】デコード回路４４１は、カウンタ回路４１
３からのカウント値が所定のカウント値以上の値になっ
たときに、「Ｈレベル」の信号を出力する。

【０１３５】また、カウンタ回路４１４は、本体コンピ
ュータから入力される水平同期信号をカウントし、その
カウント値をデコード回路４４２に出力する。

【０１３６】デコード回路４４２は、カウンタ回路４１
４からのカウント値が所定のカウント値以上の値になっ
たときに、「Ｈレベル」の信号を出力する。

【０１３７】デコード回路４４１の出力、および、デコ
ード回路４４２の出力は、アンド回路４８１に入力さ
れ、アンド回路４８１の出力が、内部ディスプレイタイ
ミング信号となる。

【０１３８】ここで、カウンタ回路４１１，４１２，４
１３，４１４は所定数のカウント数に到達すると、カウ
ント値が０にクリアされる。

【０１３９】始めに、本実施例４において、本体コンピ
ュータから液晶表示モジュールにディスプレイタイミン
グ信号が入力されない場合について説明する。

【０１４０】本体コンピュータから液晶表示モジュール
にディスプレイタイミング信号が入力されない場合に
は、例えば、カウンタ回路４１２の値が０となり、ディ
スプレイタイミング信号の停止と判断する。

【０１４１】この場合には、レジスタ回路４２２の値も
０となり、前記レジスタ４２２の値（Ａ）と、ＲＯＭ等
に記憶してある１表示画面当たりの表示ライン数（Ｂ）
とを、比較回路４５１で比較すると、その比較結果はＡ
＜Ｂとなる。

【０１４２】したがって、比較回路４５２の比較結果Ａ
＝Ｂが「Ｌレベル」、インバータ４９２の出力が「Ｈレ
ベル」となり、マルチプレクサ４７１は、デコード回路
４４１およびデコード回路４４２で生成された内部ディ
スプレイタイミング信号を選択する。

【０１４３】次に、本実施例４において、本体コンピュ
ータから液晶表示モジュールに入力されるディスプレイ
タイミング信号が異常入力の場合について説明する。

【０１４４】ディスプレイタイミング信号の長さ（横方
向の表示画素数）が異常の場合には、前記レジスタ４２
１の値（ａ）と、ＲＯＭ等に記憶してある１表示ライン
当たりの表示画素数（ｂ）とを、比較回路４５１で比較
すると、その比較結果がａ＜ｂあるいはａ＞ｂとなる。

【０１４５】したがって、比較回路４５１の比較結果路
ａ＝ｂは「Ｌレベル」、インバータ４９１の出力が「Ｈ
レベル」となり、マルチプレクサ４７１は、デコード回
路４４１およびデコード回路４４２で生成された内部デ
ィスプレイタイミング信号を選択する。

【０１４６】また、ディスプレイタイミング信号のパル
ス数（縦方向の表示ライン数）が異常の場合には、前記
レジスタ４２２の値（Ａ）と、ＲＯＭ等に記憶してある
１表示画面当たりの表示ライン数（Ｂ）とを、比較回路
４５１で比較すると、その比較結果はＡ＜ＢあるいはＡ
＞Ｂとなる。

【０１４７】したがって、比較回路４５２の比較結果路
Ａ＝Ｂは「Ｌレベル」、インバータ４９２の出力が「Ｈ
レベル」となり、マルチプレクサ４７１は、デコード回
路４４１およびデコード回路４４２で生成された内部デ
ィスプレイタイミング信号を選択する。

【０１４８】また、本体コンピュータからのディスプレ
イタイミング信号が停止あるいは異常入力となった後
に、本体コンピュータからのディスプレイタイミング信
号が正常に復帰した場合には、比較回路４５１の比較結
果路ａ＝ｂ、および、比較回路４５２の比較結果路Ａ＝
Ｂはともに「Ｈレベル」、インバータ４９１およびイン
バータ４９２の出力はともに「Ｌレベル」となり、これ
により、マルチプレクサ４７１は本体コンピュータから
のディスプレイタイミング垂直同期信号を選択する。

【０１４９】本実施例４によれば、本体コンピュータか
らのディスプレイタイミング信号が停止、あるいは、異
常入力となった場合でも、内部ディスプレイタイミング
信号に基づいてＴＦＴ方式の液晶表示パネル（ＴＦＴ−
ＬＣＤ）を駆動することが可能となり、本体コンピュー
タから入力されるディスプレイタイミング信号の停止あ
るいは異常入力により液晶層に直流電圧が印加されるの
を防止することが可能となる。

【０１５０】なお、前記各実施例は、誤動作における準
回復処理であり、この処理によりＴＦＴ液晶表示パネル
（ＴＦＴ−ＬＣＤ）上での表示画像が、正常な場合の表
示画像と比べて異常な表示画像となることは確かであ
る。

【０１５１】しかしながら、この異常な表示画像によ
り、ユーザーに本体コンピュータからの制御信号が異常
であることを分からせることができ、ユーザーは早急に
修理等の対応することが可能となる。

【０１５２】また、前記各実施例では、本発明をＴＦＴ
方式の液晶常時モジュールに適用した場合について説明
したが、本発明はこれに限定されるものではなく、ＳＴ
Ｎ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方
式の液晶表示モジュールなど全ての液晶表示装置に適用
できることは言うまでもない。

【０１５３】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更し得ること
は言うまでもない。

【０１５４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【０１５５】（１）本発明によれば、本体コンピュータ
から入力されるクロック、ディスプレイタイミング信
号、水平同期信号、垂直同期信号の各制御信号が、停止
あるいは異常入力となっても、液晶表示装置の内部で各
制御信号に対応するそれぞれの内部制御信号を生成する
ようにしたので、液晶層に常に交流化された駆動電圧を
印加することが可能となる。

【０１５６】これにより、本体コンピュータから入力さ
れる各制御信号の停止あるいは異常入力により液晶層に
直流電圧が印加されるのを防止することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例（実施例１）である液晶表示
モジュールにおける表示制御装置５１０の内部に備えら
れるクロック停止検出・クロック切り替え回路の回路構
成を示す図である。

【図２】図１に示す選択回路の他の回路構成を示す図で
ある。

【図３】本発明の他の実施例（実施例２）である液晶表
示モジュールにおける表示制御装置５１０の内部に備え
られる水平同期信号停止・異常入力検出回路、および、
内部水平同期信号生成回路の回路構成を示す図である。

【図４】本発明の他の実施例（実施例３）である液晶表
示モジュールにおける表示制御装置５１０の内部に備え
られる垂直同期信号停止・異常入力検出回路、および、
内部垂直同期信号生成回路の回路構成を示す図である。

【図５】本発明の他の実施例（実施例４）である液晶表
示モジュールにおける表示制御装置５１０の内部に備え
られるディスプレイタイミング信号停止・異常入力検出
回路、および、内部ディスプレイタイミング信号生成回
路の回路構成を示す図である。

【図６】従来のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎ
ｓｉｓｔｏｒ）方式の液晶表示モジュールの概略構成を
示すブロック図である。

【図７】図６に示す本体コンピュータからの表示制御信
号および表示制御装置５１０で生成する表示制御信号の
タイミングチャートを示す図である。

【図８】１ライン時間単位毎および１フレーム時間単位
毎に交流化を行う方式の交流化タイミイング信号発生回
路の一例の回路構成を示す図である。

【符号の説明】 １０１，１０２…積分回路、１１１，１１２，４９１，
４９２…インバータ、１２１，１２２，１２３，１２４
…ナンド回路、１３１，１３２…シュミットトリガ方式
のインバータ、１４０…発振器、１５１，１５２，４８
１，４８２…アンド回路、１６１，２６１，３６１，４
６１…オア回路、１７１，１７２，１７３，６０４…ノ
ア回路、２０１，３０１，４０１，４０２…ディレイ回
路、２１１，２１２，３１１，３１２、４１１，４１
２，４１３，４１４…カウンタ回路、２３１…１水平時
間のクロック数、２４１，３４１，４４１，４４２…デ
コード回路、２５１，３５１，４５１，４５２…比較回
路、２７１，３７１，４７１，５２５…マルチプレク
サ、３３１…１フレームのライン数、４３１…１水平ラ
イン当たりの表示画素数、４３２…１表示画面当たりの
表示ライン数、５００…インタフェース部、５１０…表
示制御装置、５２０…電源部、５２１…正電圧生成回
路、５２２…負電圧生成回路、５２３…コモン電極（対
抗電極）用電圧生成回路、５２４…ゲート電極電圧生成
回路、５３０…ドレインドライバ、５３１，５３２，５
４１…信号線、５３３…データバス、５４０…ゲートド
ライバ、６０１，６０２，６０３…Ｄ型フリップ・フロ
ップ回路、６０５…排他的論理和回路、６０６…Ｒ−Ｓ
型フリップ・フロップ回路、ＴＦＴ−ＬＣＤ…ＴＦＴ液
晶表示パネル。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 本体コンピュータから入力されるクロッ
   クに基づき、液晶層に印加する電圧を制御して液晶表示
   パネルに画像を表示する表示制御手段を具備する液晶表
   示装置において、前記液晶表示制御手段が、内部クロッ
   クを発生する内部クロック発生回路と、本体コンピュー
   タから入力されるクロックの停止を検出するクロック停
   止検出手段と、前記本体コンピュータから入力されるク
   ロックと前記内部クロック発生回路から出力される内部
   クロックとが入力され、常時前記本体コンピュータから
   入力されるクロックを選択して出力し、前記クロック停
   止検出手段で前記本体コンピュータから入力されるクロ
   ックの停止を検出したときに内部クロックを選択して出
   力する内部クロック選択手段とを備えることを特徴とす
   る液晶表示装置。
2. 【請求項２】 本体コンピュータから入力される制御信
   号に基づき、液晶層に印加する電圧を制御して液晶表示
   パネルに画像を表示する表示制御手段を具備する液晶表
   示装置において、前記液晶表示制御手段が、内部制御信
   号を発生する内部制御信号発生回路と、本体コンピュー
   タから入力される制御信号の停止、あるいは、異常入力
   を検出する制御信号停止・異常入力検出手段と、前記本
   体コンピュータから入力される制御信号と前記内部制御
   信号発生回路から出力される内部制御信号とが入力さ
   れ、常時前記本体コンピュータから入力される制御信号
   を選択して出力し、前記制御信号停止・異常入力検出手
   段で前記本体コンピュータから入力される制御信号の停
   止、あるいは、異常入力を検出したときに内部制御信号
   を選択して出力する内部制御信号選択手段とを備えるこ
   とを特徴とする液晶表示装置。
3. 【請求項３】 前記制御信号が、水平同期信号であるこ
   とを特徴とする請求項２に記載された液晶表示装置。
4. 【請求項４】 前記制御信号が、垂直同期信号であるこ
   とを特徴とする請求項２に記載された液晶表示装置。
5. 【請求項５】 前記制御信号が、ディスプレイタイミン
   グ信号であることを特徴とする請求項２に記載された液
   晶表示装置。