JP2010039031A - ドライバ及び表示装置 - Google Patents

Abstract

【課題】垂直同期信号（ＳＴＶ）を用いて、フレームの切り替えや通常の処理の他に、特殊な処理に適応すること。
【解決手段】表示装置（１）のドライバ（３０）では、１フレームの非表示期間に垂直同期信号（ＳＴＶ）が存在している場合（特殊な処理）、オフセットキャンセル制御回路（５０）は、フレーム制御回路（４０）からフレーム切り替え信号（ＦＳ）が出力されるタイミングにより、正確にフレームを認識することができる。
【選択図】図５

Description

本発明は、表示データを表示するドライバ及び表示装置に関する。

ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置、単純マトリクス型液晶表示装置、エレクトロルミネセンス（ＥＬ）表示装置、プラズマ表示装置などの表示装置が普及されている。このような表示装置は、表示部と、垂直同期信号と表示データとを出力するタイミング（コントローラＩＣ）と、垂直同期信号に応じて表示データを表示部に表示するドライバとを具備している。

ドライバは、ゲートドライバ（ゲートドライバＩＣ）と、ソースドライバ（ソースドライバＩＣ）とを具備している。ゲートドライバは、タイミングコントローラから供給される垂直同期信号に応じて、フレームを次のフレームに切り替えて、表示部の１ライン分の画素を１番目のラインから最終番目のラインまで順番に選択し、ソースドライバは、１画面（１フレーム）分の表示データを表示部に表示する。

また、表示部である表示パネルの高精細化、多階調化を目的として、ゲートドライバに供給される垂直同期信号をソースドライバにも供給し、ソースドライバは、その垂直同期信号に応じて、出力バッファ（アンプ回路）の出力のオフセット電圧を相殺する方法が提案されている。例えば、特開２００２−１０８３０３号公報に記載された技術では、フリップフロップ（ＤＦ／Ｆ）を含む分周回路により垂直同期信号を分周し、所定のフレーム数の２倍のフレームで、出力バッファの出力のオフセット電圧を相殺している。

特開２００２−１０８３０３号公報

通常、タイミングコントローラから出力される垂直同期信号は、１フレームに１パルスである。ところが、表示装置の仕様によっては、１フレームに２パルス以上存在することが望ましいことがある。

例えば、１フレームに１パルスの垂直同期信号は、ソースドライバに対して、通常の処理に用いられる。通常の処理とは、上述のように、ソースドライバは、垂直同期信号に応じて、出力バッファの出力のオフセット電圧を相殺する目的で用いられる。

例えば、１フレームに２パルスの垂直同期信号は、ゲートドライバに対して、特殊な処理に用いられる。１フレームは、表示部がアクセスされる表示期間と、表示部がアクセスされない非表示期間とを含み、特殊な処理とは、例えば、その非表示期間に、ゲートドライバによって表示部内の全ての画素を選択し、全ての画素から電荷が放出され、又は、全ての画素に所定の電圧が印加されるなどの目的で用いられる。

このように、通常の処理では、１フレームに１パルスの垂直同期信号がソースドライバに供給されるのに対して、特殊な処理では、１フレームに２パルスの垂直同期信号がゲートドライバに供給されることになる。上述の通常の処理と特殊な処理との両仕様を実現する表示装置において、タイミングコントローラからゲートドライバに供給されるのと同一の垂直同期信号がソースドライバにも供給される場合、ソースドライバにも１フレームに２パルスの垂直同期信号が供給されることになる。

この場合においても、ソースドライバは、タイミングコントローラから供給される垂直同期信号が何番目の垂直同期信号であるのかを判断して、フレームの切り替えを正確に認識しなければならない。フレームを認識できない場合、通常の処理に、不具合が生じてしまう。タイミングコントローラからの同一の垂直同期信号を用いて、通常の処理と特殊な処理との両仕様に適用できることが望まれる。

以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の表示装置（１）は、ドライバ（３０）と、表示部（１０）と、タイミングコントローラ（２）と、を具備している。前記ドライバ（３０）は、出力バッファ（３６）と、フレーム制御回路（４０）と、オフセットキャンセル制御回路（５０）と、を具備している。前記出力バッファ（３６）は、１画面分のフレームを表すフレームデータを表示部（１０）に出力する。前記フレーム制御回路（４０）は、フレーム毎に、フレーム切り替え信号（ＦＳ）を出力する。前記オフセットキャンセル制御回路（５０）は、前記フレーム切り替え信号（ＦＳ）に応じて、通常の処理として、前記出力バッファ（３６）の出力のオフセット電圧を相殺するためのオフセットキャンセル制御信号（ＯＦＣ）を前記出力バッファ（３６）に出力する。１フレームは、前記表示部（１０）がアクセスされる表示期間と、表示期間の後の非表示期間とを含んでいる。通常の処理において、前記タイミングコントローラ（２）は、前記フレームで通常の垂直同期信号として垂直同期信号（ＳＴＶ）を供給する。このとき、前記フレーム制御回路（４０）は、前記フレームで前記通常の垂直同期信号が供給されてから前記非表示期間の前まで前記フレーム切り替え信号（ＦＳ）を出力する。前記フレームの前記非表示期間で前記表示部（１０）がアクセスされる特殊な処理において、前記タイミングコントローラ（２）は、前記フレームの前記非表示期間で特殊な垂直同期信号として前記垂直同期信号（ＳＴＶ）を更に供給する。この場合、前記フレーム制御回路（４０）は、前記フレームで前記特殊な垂直同期信号が供給されてから次のフレームの前記非表示期間の前まで前記フレーム切り替え信号（ＦＳ）を出力する。

このように、本発明の表示装置（１）のドライバ（３０）では、１フレームの非表示期間に垂直同期信号（ＳＴＶ）が存在している場合（特殊な処理）、オフセットキャンセル制御回路（５０）は、フレーム制御回路（４０）からフレーム切り替え信号（ＦＳ）が出力されるタイミングにより、フレームの切り替えを正確に認識することができる。したがって、本発明の表示装置（１）によれば、垂直同期信号（ＳＴＶ）を用いて、通常の処理と特殊な処理との両仕様に適応することができる。

以下に添付図面を参照して、本発明の実施形態によるドライバが適用される表示装置について詳細に説明する。本発明の実施形態による表示装置は、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置、単純マトリクス型液晶表示装置、エレクトロルミネセンス（ＥＬ）表示装置、プラズマ表示装置などに適用される。

（第１実施形態）
［構成］
図１は、本発明の実施形態による表示装置として、本発明の第１実施形態によるＴＦＴ型液晶表示装置１の構成を示している。

本発明の第１実施形態によるＴＦＴ型液晶表示装置１は、表示部（液晶パネル）１０を具備している。液晶パネル１０は、マトリクス状に配置された複数の画素１１を具備している。複数の画素１１の各々は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ：ＴＦＴ）１２と、画素容量１５とを具備している。画素容量１５は、画素電極と、画素電極に対向する対向電極とを具備している。ＴＦＴ１２は、ドレイン電極１３と、画素電極に接続されたソース電極１４と、ゲート電極１６とを具備している。

本発明の第１実施形態によるＴＦＴ型液晶表示装置１は、更に、複数のゲート線と、複数のデータ線とを具備している。複数のゲート線は、それぞれ、行に設けられた画素１１のＴＦＴ１２のゲート電極１６に接続されている。複数のデータ線は、それぞれ、列に設けられた画素１１のＴＦＴ１２のドレイン電極１３に接続されている。

本発明の第１実施形態によるＴＦＴ型液晶表示装置１は、更に、液晶パネル１０の複数の画素１１を駆動するためのドライバを具備している。そのドライバは、ゲートドライバ２０と、ソースドライバ３０とを具備している。ゲートドライバ２０は、チップ上（図示しない）に設けられ、複数のゲート線に接続されている。ソースドライバ３０は、チップ上に設けられ、複数のデータ線に接続されている。

本発明の第１実施形態によるＴＦＴ型液晶表示装置１は、更に、タイミングコントローラ２を具備している。タイミングコントローラ２は、チップ上に設けられている。

タイミングコントローラ２は、１水平期間の周期を有する水平同期信号である垂直クロック信号ＶＣＫと、１フレーム周期を有する垂直同期信号であり複数のゲート線を１番目から最終番目まで順番に選択するための垂直シフトパルス信号ＳＴＶとをゲートドライバ２０に出力する。例えば、ゲートドライバ２０は、垂直シフトパルス信号ＳＴＶと垂直クロック信号ＶＣＫとに応じて、１水平期間において選択信号を複数のゲート線のうちの１つのゲート線に出力する（上記１つのゲート線を選択する）。この選択信号は、上記１つのゲート線に対応する１ライン分の画素１１のＴＦＴ１２のゲート電極１６に供給され、ＴＦＴ１２は選択信号によりオンする。他のゲート線についても同じである。

タイミングコントローラ２は、表示データＤＡＴＡと、クロック信号ＣＬＫと、シフトパルス信号ＳＴＨと、１水平期間の周期を有する水平同期信号であるラッチ信号ＳＴＢとをソースドライバ３０に出力する。具体的には、タイミングコントローラ２は、液晶パネル１０に表示される１画面（１フレーム）分の表示データＤＡＴＡとして、１ライン目から最終ライン目までの表示データＤＡＴＡをこの順にソースドライバ３０に出力する。

１ライン分の表示データＤＡＴＡは、複数のデータ線にそれぞれ対応する複数の表示データを含んでいる。ソースドライバ３０は、シフトパルス信号ＳＴＨとクロック信号ＣＬＫとラッチ信号ＳＴＢとに従って、複数の表示データをそれぞれ複数のデータ線に出力する。このとき、複数のゲート線のうちの１つのゲート線と複数のデータ線とに対応する画素１１のＴＦＴ１２はオンしている。このため、上記画素１１の画素容量１５には、それぞれ、複数の表示データが書き込まれ、次の書き込みまで保持される。これにより、１ライン分の表示データＤＡＴＡが表示される。

図２は、ソースドライバ３０の構成を示している。

ソースドライバ３０は、シフトレジスタ３１と、データレジスタ３２と、データラッチ回路３３と、レベルシフタ３４と、デジタル／アナログ（Ｄ／Ａ）コンバータ３５と、出力バッファ３６と、階調電圧生成回路３７とを具備している。シフトレジスタ３１は、データレジスタ３２に接続され、データレジスタ３２は、データラッチ回路３３に接続されている。データラッチ回路３３は、レベルシフタ３４に接続され、レベルシフタ３４は、Ｄ／Ａコンバータ３５に接続されている。Ｄ／Ａコンバータ３５は、出力バッファ３６と階調電圧生成回路３７とに接続されている。出力バッファ３６は、複数のデータ線に接続されている。

階調電圧生成回路３７は、直列接続された複数の階調抵抗素子を備えている。この階調電圧生成回路３７は、電源回路（図示しない）からの基準電圧を複数の階調抵抗素子により分圧し、複数の階調電圧を生成する。

ソースドライバ３０の動作について説明する。

例えば、ソースドライバ３０は１段目から最終段目まで複数存在し、複数のソースドライバ３０は、１段目から最終段目までこの順番に行方向に縦続接続（カスケード接続）されているものとする。また、複数のソースドライバ３０の各々に対して上記の表示部１０が設けられているものとする。複数のソースドライバ３０は、それぞれドライバＩＣとして１チップにＩＣ化されている。タイミングコントローラ２は、クロック信号ＣＬＫと、ラッチ信号ＳＴＢと、１ライン分表示データＤＡＴＡとを各ソースドライバ３０に供給し、シフトパルス信号ＳＴＨを１段目のソースドライバ３０に供給する。各ソースドライバ３０は、クロック信号ＣＬＫとラッチ信号ＳＴＢとシフトパルス信号ＳＴＨにより、１ライン分表示データＤＡＴＡに含まれる複数の表示データをそれぞれ複数のデータ線に出力する。

各ソースドライバ３０において、シフトレジスタ３１は、シフトパルス信号ＳＴＨをクロック信号ＣＬＫに同期させて順にシフトさせ、データレジスタ３２に出力する。シフトパルス信号ＳＴＨは、シフトレジスタ３１の入力又は出力から、次のソースドライバ３０に出力される。最終段目のソースドライバ３０では、シフトレジスタ３１は、シフトパルス信号ＳＴＨをクロック信号ＣＬＫに同期させて順にシフトさせ、データレジスタ３２に出力する。

各ソースドライバ３０において、データレジスタ３２は、タイミングコントローラ２からの複数の表示データを、シフトレジスタ３１からのシフトパルス信号ＳＴＨに同期して取り込み、データラッチ回路３３に出力する。データラッチ回路３３は、その複数の表示データをラッチ信号ＳＴＢに同期してそれぞれ同タイミングでラッチし、レベルシフタ３４に出力する。レベルシフタ３４は、複数の表示データに対するレベル変換を行い、Ｄ／Ａコンバータ３５に出力する。Ｄ／Ａコンバータ３５は、レベルシフタ３４からの複数の表示データに対するデジタル／アナログ変換を行う。即ち、Ｄ／Ａコンバータ３５は、レベルシフタ３４からの複数の表示データにそれぞれ応じた複数の出力階調電圧を選択して、出力バッファ３６に出力する。出力バッファ３６は、その複数の出力階調電圧をそれぞれ複数のデータ線に出力する。

図３は、ドライバ（ソースドライバ３０）の構成を示している。

ドライバは、更に、フレーム制御回路４０と、オフセットキャンセル制御回路５０とを備えている。フレーム制御回路４０は、カウンタ回路４１と、ラッチ回路４２とを備えている。

カウンタ回路４１は、データ入力（Ｄ）と、リセット入力（Ｒ）と、出力（Ｑ）とを備えている。データ入力（Ｄ）は、タイミングコントローラ２に接続され、タイミングコントローラ２からラッチ信号ＳＴＢが供給される。リセット入力（Ｒ）は、タイミングコントローラ２に接続され、タイミングコントローラ２から垂直シフトパルス信号ＳＴＶが供給される。カウンタ回路４１は、その出力（Ｑ）を介してラッチ回路４２にリセット信号ＲＳを出力する。

ラッチ回路４２は、セット入力（Ｓ）と、リセット入力（Ｒ）と、出力（Ｑ）とを備えている。セット入力（Ｓ）は、タイミングコントローラ２に接続され、タイミングコントローラ２から垂直シフトパルス信号ＳＴＶが供給される。リセット入力（Ｒ）は、カウンタ回路４１の出力（Ｑ）に接続され、カウンタ回路４１の出力（Ｑ）からリセット信号ＲＳが供給される。ラッチ回路４２は、その出力（Ｑ）を介してオフセットキャンセル制御回路５０にフレーム切り替え信号ＦＳを出力する。

オフセットキャンセル制御回路５０は、その入力がラッチ回路４２の出力（Ｑ）に接続され、その出力がソースドライバ３０内の出力バッファ３６に接続されている。オフセットキャンセル制御回路５０は、フレーム切り替え信号ＦＳに応じて、ソースドライバ３０の出力バッファ３６の出力のオフセット電圧を相殺するためのオフセットキャンセル制御信号ＯＦＣを、ソースドライバ３０の出力バッファ３６に出力する。

［動作］
本発明の第１実施形態によるＴＦＴ型液晶表示装置１の動作について説明する。その動作としては、前述のように、通常の処理と、特殊な処理とに分けられる。ここで、前述のＴＦＴ型液晶表示装置１０１の動作とは異なる部分について説明する。

［通常の処理における動作］
図４に示されるように、ＴＦＴ型液晶表示装置１において、１フレームは、垂直シフトパルス信号ＳＴＶの立ち上がりから次の垂直シフトパルス信号ＳＴＶの立ち上がりまでの期間とする。１フレームは、液晶パネル１０がアクセスされる表示期間と、表示期間の後の非表示期間とを含んでいる。表示期間に対応する表示時間Ｔａは、非表示期間に対応する非表示時間Ｔｂよりも長い（Ｔａ＞Ｔｂ）。表示期間は、液晶パネル１０に表示データが表示される期間であるのに対して、非表示期間は、液晶パネル１０に表示データが表示されない期間である。

通常の処理では、タイミングコントローラ２は、フレームにおいて、１番目から最終番目までの周期的なパルス信号として１水平期間ごとに水平同期信号であるラッチ信号ＳＴＢを出力し、フレームの表示期間において、ワンショットパルス信号として垂直シフトパルス信号ＳＴＶを出力する。尚、図４では、フレームにおいて、非表示期間は表示期間の後にだけ含まれ、垂直シフトパルス信号ＳＴＶを表示期間に出力しているが、本発明は、非表示期間が表示期間の前にも含まれ、垂直シフトパルス信号ＳＴＶをその非表示期間に出力する場合にも適用できる。

フレームの表示期間において、カウンタ回路４１は、垂直シフトパルス信号ＳＴＶの立ち上がりに応じて、カウントをリセットし、ラッチ信号ＳＴＢの立ち上がりに応じて、カウントする。また、ラッチ回路４２は、垂直シフトパルス信号ＳＴＶの立ち上がりに応じて、セット状態になり、フレーム切り替え信号ＦＳをオフセットキャンセル制御回路５０に出力する。即ち、フレーム切り替え信号ＦＳの信号レベルをハイレベル“Ｈ”にする。この場合、オフセットキャンセル制御回路５０は、フレーム切り替え信号ＦＳに応じて、オフセットキャンセル制御信号ＯＦＣをソースドライバ３０の出力バッファ３６に出力する。

上記フレームの表示期間において、カウンタ回路４１は、ラッチ信号ＳＴＢの立ち上がりに応じて、カウントし、そのカウント値に対応する時間Ｔｄが所定時間Ｔｃである場合（Ｔｄ＝Ｔｃ）、リセット信号ＲＳを出力する。所定時間Ｔｃは、非表示期間に対応する非表示時間Ｔｂよりも長く、表示期間に対応する表示時間Ｔａよりも短い（Ｔｂ＜Ｔｃ＜Ｔａ）。このとき、ラッチ回路４２は、リセット信号ＲＳに応じて、リセット状態になり、フレーム切り替え信号ＦＳの出力を停止する。即ち、フレーム切り替え信号ＦＳの信号レベルをロウレベル“Ｌ”にする。

所定時間Ｔｃについては、以下のように設定される。例えば、液晶パネル１０において、１フレームでは数百ラインから千数百ラインの走査線が走査される。また、非表示期間では数十ラインの走査線が走査される。この場合、所定時間Ｔｃは、百ライン程度の走査線が走査される時間を設定すればよい。

［特殊な処理における動作］
図５に示されるように、特殊な処理では、フレームの非表示期間で液晶パネル１０がアクセスされる。例えば、特殊な処理では、非表示期間に、ゲートドライバ２０により液晶パネル１０内の全ての画素１１のＴＦＴ１２のゲートをオンさせ、全ての画素１１の画素容量１５から電荷が放出され、あるいは、その画素容量１５にある電圧が印加されるなどの目的で用いられる。

特殊な処理では、タイミングコントローラ２は、フレームの非表示期間において、ワンショットパルス信号として垂直シフトパルス信号ＳＴＶ（特殊な垂直シフトパルス信号ＳＴＶ）を更に出力する。即ち、タイミングコントローラ２は、上記フレームにおいて、１フレームで２パルス目の垂直シフトパルス信号ＳＴＶを出力する。この場合、上記フレームの表示期間までの動作は、通常の処理における動作と同じである。

上記フレームの非表示期間において、カウンタ回路４１は、垂直シフトパルス信号ＳＴＶの立ち上がりに応じて、カウントをリセットし、ラッチ信号ＳＴＢの立ち上がりに応じて、カウントする。また、ラッチ回路４２は、垂直シフトパルス信号ＳＴＶの立ち上がりに応じて、セット状態になり、フレーム切り替え信号ＦＳをオフセットキャンセル制御回路５０に出力する。即ち、フレーム切り替え信号ＦＳの信号レベルをハイレベル“Ｈ”にする。この場合、オフセットキャンセル制御回路５０は、フレーム切り替え信号ＦＳに応じて、オフセットキャンセル制御信号ＯＦＣをソースドライバ３０の出力バッファ３６に出力する。また、ゲートドライバ２０により液晶パネル１０内の全ての画素１１を選択し、全ての画素１１から電荷が放出され、又は、全ての画素１１に所定の電圧が印加される。

上記フレームの非表示期間において、カウンタ回路４１は、ラッチ信号ＳＴＢの立ち上がりに応じて、カウントしている。上述のように、所定時間Ｔｃは、非表示期間に対応する非表示時間Ｔｂよりも長く、表示期間に対応する表示時間Ｔａよりも短い（Ｔｂ＜Ｔｃ＜Ｔａ）。このため、カウント値に対応する時間Ｔｄが所定時間Ｔｃに達する前に（Ｔｄ＜Ｔｃ）、カウント中に、上記フレームの非表示期間から次のフレームの表示期間に移行する。

上記次のフレームの表示期間において、カウンタ回路４１は、垂直シフトパルス信号ＳＴＶの立ち上がりに応じて、カウントを一旦、リセットし、ラッチ信号ＳＴＢの立ち上がりに応じて、カウントを最初からやり直し、そのカウント値に対応する時間Ｔｄが所定時間Ｔｃである場合（Ｔｄ＝Ｔｃ）、リセット信号ＲＳを出力する。このとき、ラッチ回路４２は、リセット信号ＲＳに応じて、リセット状態になり、フレーム切り替え信号ＦＳの出力を停止する。即ち、フレーム切り替え信号ＦＳの信号レベルをロウレベル“Ｌ”にする。

［効果］
本発明の第１実施形態によるＴＦＴ型液晶表示装置１の効果、特に、ドライバの効果について説明する。

まず、通常の処理において、フレーム制御回路４０は、フレームの表示期間で垂直シフトパルス信号ＳＴＶ（通常の垂直シフトパルス信号ＳＴＶ）が供給されたときに、上記フレームで通常の垂直シフトパルス信号ＳＴＶが供給されてから非表示期間の前までフレーム切り替え信号ＦＳをオフセットキャンセル制御回路５０に出力する。このため、オフセットキャンセル制御回路５０は、フレーム切り替え信号ＦＳが出力されるタイミングにより、そのフレーム切り替え信号ＦＳが上記フレームを表していることを認識する。ここで、オフセットキャンセル制御回路５０は、フレーム切り替え信号ＦＳに応じて、オフセットキャンセル制御信号ＯＦＣをソースドライバ３０の出力バッファ３６に出力する。フレーム制御回路４０は、ラッチ信号ＳＴＢに応じてカウントした時間Ｔｄが所定時間Ｔｃである場合（Ｔｄ＝Ｔｃ）、フレーム切り替え信号ＦＳの出力を停止する。上述のように、所定時間Ｔｃは、非表示時間Ｔｂよりも長く、表示時間Ｔａよりも短い（Ｔｂ＜Ｔｃ＜Ｔａ）。

次に、特殊な処理において、フレーム制御回路４０は、上記フレームの非表示期間で垂直シフトパルス信号ＳＴＶ（特殊な垂直シフトパルス信号ＳＴＶ）が供給されたときに、上記フレームで特殊な垂直シフトパルス信号ＳＴＶが供給されてから次のフレームの非表示期間の前までフレーム切り替え信号ＦＳをオフセットキャンセル制御回路５０に出力する。このとき、オフセットキャンセル制御回路５０は、フレーム切り替え信号ＦＳが出力されるタイミングにより、そのフレーム切り替え信号ＦＳが次のフレームを表していることを認識する。ここで、オフセットキャンセル制御回路５０は、フレーム切り替え信号ＦＳに応じて、オフセットキャンセル制御信号ＯＦＣをソースドライバ３０の出力バッファ３６に出力する。この場合、上記次のフレームの表示期間に移行する前であるため、上記の出力バッファ３６の出力のオフセット電圧を相殺するタイミングが早くなるが、そのタイミングが上記フレームの非表示期間であるため、表示領域（液晶パネル１０）への影響はない。

フレーム制御回路４０は、ラッチ信号ＳＴＢに応じてカウントした時間Ｔｄが所定時間Ｔｃに達していない場合（Ｔｄ＜Ｔｃ）、上記フレームの非表示期間から上記次のフレームの表示期間に移行しても、フレーム切り替え信号ＦＳをオフセットキャンセル制御回路５０に出力し続けている。また、フレーム制御回路４０は、上記次のフレームの表示期間に移行したときにカウントを最初からやり直し、ラッチ信号ＳＴＢに応じてカウントした時間Ｔｄが所定時間Ｔｃである場合（Ｔｄ＝Ｔｃ）、フレーム切り替え信号ＦＳの出力を停止する。

このように、本発明の第１実施形態によるＴＦＴ型液晶表示装置１のドライバでは、１フレームの非表示期間に垂直シフトパルス信号ＳＴＶが存在している場合（特殊な処理）、フレーム制御回路４０は、ラッチ信号ＳＴＢに応じてカウントした時間Ｔｄが所定時間Ｔｃであるか否かによって、フレーム切り替え信号ＦＳを出力する。このため、オフセットキャンセル制御回路５０は、フレーム切り替え信号ＦＳが出力されるタイミングにより、フレームの切り替えを正確に認識することができる。したがって、本発明の第１実施形態によるＴＦＴ型液晶表示装置１によれば、垂直シフトパルス信号ＳＴＶを用いて、通常の処理と特殊な処理との両仕様に適応することができる。

（第２実施形態）
本発明の第１実施形態によるＴＦＴ型液晶表示装置１では、１フレームに２つ以上の垂直シフトパルス信号ＳＴＶが含まれている場合について説明した。本発明の第２実施形態によるＴＦＴ型液晶表示装置１では、更に、１フレームにおいて、１番目から最終番目までの１水平期間のうちの、少なくとも１つの１水平期間に、２つ以上のラッチ信号ＳＴＢが含まれている場合について説明する。

［構成］
図１〜図５と同一の構成要素には同一の符号を付して、その説明については省略する。図６は、ドライバの構成を示している。

ドライバのフレーム制御回路４０は、カウンタ回路４５と、ラッチ回路４２とを備えている。即ち、第１実施形態におけるカウンタ回路４１に代えて、カウンタ回路４５を備えている。このカウンタ回路４５は、ライン信号生成用ラッチ回路４３と、ライン信号入力用カウンタ回路４４とを備えている。

ライン信号生成用ラッチ回路４３は、セット入力（Ｓ）と、リセット入力（Ｒ）と、出力（Ｑ）とを備えている。セット入力（Ｓ）は、１段目のソースドライバ３０では、タイミングコントローラ２に接続され、タイミングコントローラ２からシフトパルス信号ＳＴＨが供給される。また、セット入力（Ｓ）は、各ソースドライバ３０では、前段のソースドライバ３０からシフトパルス信号ＳＴＨが供給される。リセット入力（Ｒ）は、タイミングコントローラ２に接続され、タイミングコントローラ２からラッチ信号ＳＴＢが供給される。ライン信号生成用ラッチ回路４３は、その出力（Ｑ）を介してライン信号入力用カウンタ回路４４にライン信号ＬＳを出力する。

ライン信号入力用カウンタ回路４４は、データ入力（Ｄ）と、リセット入力（Ｒ）と、出力（Ｑ）とを備えている。データ入力（Ｄ）は、ライン信号生成用ラッチ回路４３に接続され、ライン信号生成用ラッチ回路４３からライン信号ＬＳが供給される。リセット入力（Ｒ）は、タイミングコントローラ２に接続され、タイミングコントローラ２から垂直シフトパルス信号ＳＴＶが供給される。ライン信号入力用カウンタ回路４４は、その出力（Ｑ）を介してラッチ回路４２にリセット信号ＲＳを出力する。

ラッチ回路４２は、セット入力（Ｓ）と、リセット入力（Ｒ）と、出力（Ｑ）とを備え、その接続については第１実施形態と同じである。

［動作］
本発明の第２実施形態によるＴＦＴ型液晶表示装置１の動作について説明する。

［通常の処理における動作］
図７に示されるように、タイミングコントローラ２は、フレームにおいて、１番目から最終番目までの１水平期間は、通常のラッチ信号であるラッチ信号ＳＴＢを含んでいるものとする。１番目から最終番目までの１水平期間のうちの、少なくとも１つの１水平期間は、特殊なラッチ信号として通常のラッチ信号ＳＴＢ以外のパルス信号を更に含んでいるものとする。例えば、少なくとも１つの１水平期間として、最終番目の１水平期間は、２つのラッチ信号ＳＴＢを含んでいる。２つのラッチ信号ＳＴＢのうちの１つ目のラッチ信号ＳＴＢは、通常のラッチ信号ＳＴＢを表し、２つ目のラッチ信号ＳＴＢは、特殊なラッチ信号ＳＴＢ（フレーム切り替え用）を表しているものとする。

フレームの表示期間において、ライン信号生成用ラッチ回路４３は、シフトパルス信号ＳＴＨの立ち上がりとラッチ信号ＳＴＢの立ち上がりとに応じて、その信号レベルがハイレベル“Ｈ”を表すライン信号ＬＳを生成し、ライン信号入力用カウンタ回路４４に出力する。ライン信号入力用カウンタ回路４４は、垂直シフトパルス信号ＳＴＶの立ち上がりに応じて、カウントをリセットし、ライン信号ＬＳの立ち上がりに応じて、カウントする。また、ラッチ回路４２は、垂直シフトパルス信号ＳＴＶの立ち上がりに応じて、セット状態になり、フレーム切り替え信号ＦＳをオフセットキャンセル制御回路５０に出力する。即ち、フレーム切り替え信号ＦＳの信号レベルをハイレベル“Ｈ”にする。

上記フレームの表示期間において、ライン信号入力用カウンタ回路４４は、ライン信号ＬＳの立ち上がりに応じて、カウントし、そのカウント値に対応する時間Ｔｄが所定時間Ｔｃである場合（Ｔｄ＝Ｔｃ）、リセット信号ＲＳを出力する。このとき、ラッチ回路４２は、リセット信号ＲＳに応じて、リセット状態になり、フレーム切り替え信号ＦＳの出力を停止する。即ち、フレーム切り替え信号ＦＳの信号レベルをロウレベル“Ｌ”にする。

［特殊な処理における動作］
特殊な処理では、フレームの表示期間までの動作は、通常の処理における動作と同じである。

上記フレームの非表示期間において、ライン信号生成用ラッチ回路４３は、シフトパルス信号ＳＴＨの立ち上がりとラッチ信号ＳＴＢの立ち上がりとに応じて、その信号レベルがハイレベル“Ｈ”を表すライン信号ＬＳを生成し、ライン信号入力用カウンタ回路４４に出力する。ライン信号入力用カウンタ回路４４は、垂直シフトパルス信号ＳＴＶの立ち上がりに応じて、カウントをリセットし、ライン信号ＬＳの立ち上がりに応じて、カウントする。また、ラッチ回路４２は、垂直シフトパルス信号ＳＴＶの立ち上がりに応じて、セット状態になり、フレーム切り替え信号ＦＳをオフセットキャンセル制御回路５０に出力する。即ち、フレーム切り替え信号ＦＳの信号レベルをハイレベル“Ｈ”にする。

上記フレームの非表示期間において、ライン信号入力用カウンタ回路４４は、ライン信号ＬＳの立ち上がりに応じて、カウントしている。上述のように、所定時間Ｔｃは、非表示期間を表す時間Ｔｂよりも長く、表示期間を表す時間Ｔａよりも短い（Ｔｂ＜Ｔｃ＜Ｔａ）。このため、カウント値に対応する時間Ｔｄが所定時間Ｔｃに達する前に（Ｔｄ＜Ｔｃ）、カウント中に、上記フレームの非表示期間から次のフレームの表示期間に移行する。

上記次のフレームの表示期間において、ライン信号入力用カウンタ回路４４は、垂直シフトパルス信号ＳＴＶの立ち上がりに応じて、カウントを一旦、リセットし、ライン信号ＬＳの立ち上がりに応じて、カウントを最初からやり直し、そのカウント値に対応する時間Ｔｄが所定時間Ｔｃである場合（Ｔｄ＝Ｔｃ）、リセット信号ＲＳを出力する。このとき、ラッチ回路４２は、リセット信号ＲＳに応じて、リセット状態になり、フレーム切り替え信号ＦＳの出力を停止する。即ち、フレーム切り替え信号ＦＳの信号レベルをロウレベル“Ｌ”にする。

［効果］
本発明の第２実施形態によるＴＦＴ型液晶表示装置１の効果について説明する。

本発明の第２実施形態によるＴＦＴ型液晶表示装置１のドライバ（ソースドライバ３０）では、少なくとも１つの１水平期間に、通常のラッチ信号であるラッチ信号ＳＴＢと、特殊なラッチ信号として通常のラッチ信号ＳＴＢ以外のパルス信号とが含まれている場合（特殊な処理）、フレーム制御回路４０は、シフトパルス信号ＳＴＨとラッチ信号ＳＴＢとに応じてライン信号ＬＳを生成し、ライン信号ＬＳに応じてカウントした時間Ｔｄが所定時間Ｔｃであるか否かによって、フレーム切り替え信号ＦＳを出力する。この場合、フレーム制御回路４０がラッチ信号ＳＴＢをカウントすることによるカウントミスを回避することができる。

図１は、本発明の第１及び第２実施形態によるＴＦＴ型液晶表示装置１の構成を示している。 図２は、本発明の第１及び第２実施形態によるＴＦＴ型液晶表示装置１のソースドライバ３０の構成を示している。 図３は、本発明の第１実施形態によるＴＦＴ型液晶表示装置１のドライバの構成を示している。 図４は、本発明の第１実施形態によるＴＦＴ型液晶表示装置１の動作として、通常の仕様における動作を示すタイミングチャートである。 図５は、本発明の第１実施形態によるＴＦＴ型液晶表示装置１の動作として、特殊な仕様における動作を示すタイミングチャートである。 図６は、本発明の第２実施形態によるＴＦＴ型液晶表示装置１のドライバの構成を示している。 図７は、本発明の第２実施形態によるＴＦＴ型液晶表示装置１の動作として、特殊な仕様における動作を示すタイミングチャートである。

符号の説明

１ ＴＦＴ型液晶表示装置（表示装置）、
２ タイミングコントローラ、
１０ 液晶パネル（表示部）、
１１ 画素、
１２ ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）、
１３ ドレイン電極、
１４ ソース電極、
１５ 画素容量、
１６ ゲート電極、
２０ ゲートドライバ、
３０ ソースドライバ、
３１ シフトレジスタ、
３２ データレジスタ、
３３ データラッチ回路、
３４ レベルシフタ、
３５ デジタル／アナログ（Ｄ／Ａ）コンバータ、
３６ 出力バッファ、
３７ 階調電圧生成回路、
４０ フレーム制御回路、
４１、４５ カウンタ回路、
４２ ラッチ回路、
４３ ライン信号生成用ラッチ回路、
４４ ライン信号入力用カウンタ回路、
５０ オフセットキャンセル制御回路、
ＣＬＫ クロック信号、
ＤＡＴＡ 表示データ、
ＦＳ フレーム切り替え信号、
ＬＳ ライン信号、
ＯＦＣ オフセットキャンセル制御信号、
ＲＳ リセット信号、
ＳＴＢ ラッチ信号、
ＳＴＨ シフトパルス信号、
ＳＴＶ 垂直シフトパルス信号、
ＶＣＫ 垂直クロック信号、

Claims (16)

1. １画面分のフレームを表すフレームデータを表示部に出力する出力バッファと、
   前記フレーム毎に、フレーム切り替え信号を出力するフレーム制御回路と、
   前記フレーム切り替え信号に応じて、通常の処理として、前記出力バッファの出力のオフセット電圧を相殺するためのオフセットキャンセル制御信号を前記出力バッファに出力するオフセットキャンセル制御回路と、
   を具備し、
   １フレームは、前記表示部がアクセスされる表示期間と、表示期間の後の非表示期間とを含み、
   前記フレーム制御回路は、
   前記通常の処理において、前記フレームで通常の垂直同期信号として垂直同期信号が供給され、前記フレームで前記通常の垂直同期信号が供給されてから前記非表示期間の前まで前記フレーム切り替え信号を出力し、
   前記フレームの前記非表示期間で前記表示部がアクセスされる特殊な処理において、前記フレームの前記非表示期間で特殊な垂直同期信号として前記垂直同期信号が更に供給され、前記フレームで前記特殊な垂直同期信号が供給されてから次のフレームの前記非表示期間の前まで前記フレーム切り替え信号を出力する
   ドライバ。
2. 前記フレーム制御回路は、
   前記垂直同期信号に応じて、カウントをリセットし、周期的なパルス信号である水平同期信号に応じて、カウントし、そのカウント値に対応する時間が所定時間である場合、リセット信号を出力するカウンタ回路と、
   前記垂直同期信号に応じて、前記フレーム切り替え信号を出力し、前記リセット信号に応じて、前記フレーム切り替え信号の出力を停止するラッチ回路と、
   を具備し、
   前記表示期間に対応する表示時間は、前記非表示期間に対応する非表示時間よりも長く、
   前記所定時間は、前記非表示時間よりも長く、前記表示時間よりも短い
   請求項１に記載のドライバ。
3. 前記カウンタ回路は、
   前記フレームの前記非表示期間において、前記垂直同期信号に応じて、カウントをリセットし、
   前記フレームの前記非表示期間において、前記水平同期信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間に達する前に、前記次のフレームの前記表示期間において、前記垂直同期信号に応じて、カウントをリセットし、
   前記フレームの前記非表示期間において、前記水平同期信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間である場合、前記リセット信号を出力する
   請求項２に記載のドライバ。
4. 前記フレームにおいて、１番目から最終番目までの１水平期間は、通常の水平同期信号である前記水平同期信号を含み、
   前記１番目から最終番目までの１水平期間のうちの、少なくとも１つの１水平期間は、特殊な水平同期信号として前記通常の水平同期信号以外のパルス信号を更に含み、
   前記カウンタ回路は、
   周期的なパルス信号であるシフトパルス信号と前記水平同期信号とに応じて、ライン信号を生成して出力するライン信号生成用ラッチ回路と、
   前記垂直同期信号に応じて、カウントをリセットし、前記ライン信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間である場合、前記リセット信号を出力するライン信号入力用カウンタ回路と、
   を具備する請求項２又は３に記載のドライバ。
5. 前記特殊な処理では、前記表示部内の全ての画素が選択され、前記全ての画素から電荷が放出され、又は、前記全ての画素に所定の電圧が印加される
   請求項１〜４のいずれかに記載のドライバ。
6. 表示部と、
   前記表示部に接続されたドライバと、
   前記ドライバに接続されたタイミングコントローラと、
   を具備し、
   前記ドライバは、
   １画面分のフレームを表すフレームデータを前記表示部に出力する出力バッファと、
   前記フレーム毎に、フレーム切り替え信号を出力するフレーム制御回路と、
   前記フレーム切り替え信号に応じて、通常の処理として、前記出力バッファの出力のオフセット電圧を相殺するためのオフセットキャンセル制御信号を前記出力バッファに出力するオフセットキャンセル制御回路と、
   を具備し、
   １フレームは、前記表示部がアクセスされる表示期間と、表示期間の後の非表示期間とを含み、
   前記通常の処理において、
   前記タイミングコントローラは、前記フレームで通常の垂直同期信号として垂直同期信号を供給し、
   前記フレーム制御回路は、前記フレームで前記通常の垂直同期信号が供給されてから前記非表示期間の前まで前記フレーム切り替え信号を出力し、
   前記フレームの前記非表示期間で前記表示部がアクセスされる特殊な処理において、
   前記タイミングコントローラは、前記フレームの前記非表示期間で特殊な垂直同期信号として前記垂直同期信号を更に供給し、
   前記フレーム制御回路は、前記フレームで前記特殊な垂直同期信号が供給されてから次のフレームの前記非表示期間の前まで前記フレーム切り替え信号を出力する
   表示装置。
7. 前記フレーム制御回路は、
   前記垂直同期信号に応じて、カウントをリセットし、周期的なパルス信号である水平同期信号に応じて、カウントし、そのカウント値に対応する時間が所定時間である場合、リセット信号を出力するカウンタ回路と、
   前記垂直同期信号に応じて、前記フレーム切り替え信号を出力し、前記リセット信号に応じて、前記フレーム切り替え信号の出力を停止するラッチ回路と、
   を具備し、
   前記表示期間に対応する表示時間は、前記非表示期間に対応する非表示時間よりも長く、
   前記所定時間は、前記非表示時間よりも長く、前記表示時間よりも短い
   請求項６に記載の表示装置。
8. 前記カウンタ回路は、
   前記フレームの前記非表示期間において、前記垂直同期信号に応じて、カウントをリセットし、
   前記フレームの前記非表示期間において、前記水平同期信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間に達する前に、前記次のフレームの前記表示期間において、前記垂直同期信号に応じて、カウントをリセットし、
   前記フレームの前記非表示期間において、前記水平同期信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間である場合、前記リセット信号を出力する
   請求項７に記載の表示装置。
9. 前記フレームにおいて、１番目から最終番目までの１水平期間は、通常の水平同期信号である前記水平同期信号を含み、
   前記１番目から最終番目までの１水平期間のうちの、少なくとも１つの１水平期間は、特殊な水平同期信号として前記通常の水平同期信号以外のパルス信号を更に含み、
   前記カウンタ回路は、
   周期的なパルス信号であるシフトパルス信号と前記水平同期信号とに応じて、ライン信号を生成して出力するライン信号生成用ラッチ回路と、
   前記垂直同期信号に応じて、カウントをリセットし、前記ライン信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間である場合、前記リセット信号を出力するライン信号入力用カウンタ回路と、
   を具備する請求項７又は８に記載の表示装置。
10. 前記特殊な処理では、前記表示部内の全ての画素が選択され、前記全ての画素から電荷が放出され、又は、前記全ての画素に所定の電圧が印加される
    請求項６〜９のいずれかに記載の表示装置。
11. 出力バッファとフレーム制御回路とオフセットキャンセル制御回路とを具備するドライバに適用される表示方法であって、
    １画面分のフレームを表すフレームデータを前記ドライバに供給するステップと、
    前記ドライバの前記出力バッファが、前記フレームデータを表示部に出力するステップと、
    前記ドライバの前記オフセットキャンセル制御回路が、フレーム切り替え信号に応じて、通常の処理として、前記出力バッファの出力のオフセット電圧を相殺するためのオフセットキャンセル制御信号を前記出力バッファに出力するステップと、
    を具備し、
    １フレームは、前記表示部がアクセスされる表示期間と、表示期間の後の非表示期間とを含み、
    前記フレームで通常の垂直同期信号として垂直同期信号を前記ドライバに供給するステップと、
    前記ドライバの前記フレーム制御回路が、前記通常の処理において、前記フレームで前記通常の垂直同期信号が供給されてから前記非表示期間の前まで前記フレーム切り替え信号を出力するステップと、
    前記フレームの前記非表示期間で特殊な垂直同期信号として前記垂直同期信号を更に供給するステップと、
    前記ドライバの前記フレーム制御回路が、前記フレームの前記非表示期間で前記表示部がアクセスされる特殊な処理において、前記フレームで前記特殊な垂直同期信号が供給されてから次のフレームの前記非表示期間の前まで前記フレーム切り替え信号を出力するステップと、
    を更に具備する表示方法。
12. 前記フレーム制御回路が、前記垂直同期信号に応じて、カウントをリセットし、周期的なパルス信号である水平同期信号に応じて、カウントし、そのカウント値に対応する時間が所定時間である場合、リセット信号を出力するステップと、
    前記フレーム制御回路が、前記垂直同期信号に応じて、前記フレーム切り替え信号を出力し、前記リセット信号に応じて、前記フレーム切り替え信号の出力を停止するステップと、
    を具備し、
    前記表示期間に対応する表示時間は、前記非表示期間に対応する非表示時間よりも長く、
    前記所定時間は、前記非表示時間よりも長く、前記表示時間よりも短い
    請求項１１に記載の表示方法。
13. 前記垂直同期信号に応じてカウントをリセットし、前記水平同期信号に応じてカウント値に対応する時間が前記所定時間であるときに前記リセット信号を出力するステップは、
    前記フレームの前記非表示期間において、前記垂直同期信号に応じて、カウントをリセットするステップと、
    前記フレームの前記非表示期間において、前記水平同期信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間に達する前に、前記次のフレームの前記表示期間において、前記垂直同期信号に応じて、カウントをリセットするステップと、
    前記フレームの前記非表示期間において、前記水平同期信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間である場合、前記リセット信号を出力するステップと、
    を具備する請求項１２に記載の表示方法。
14. 前記フレームにおいて、１番目から最終番目までの１水平期間は、通常の水平同期信号である前記水平同期信号を含み、
    前記１番目から最終番目までの１水平期間のうちの、少なくとも１つの１水平期間は、特殊な水平同期信号として前記通常の水平同期信号以外のパルス信号を更に含み、
    前記垂直同期信号に応じてカウントをリセットし、前記水平同期信号に応じてカウント値に対応する時間が前記所定時間であるときに前記リセット信号を出力するステップは、
    周期的なパルス信号であるシフトパルス信号と前記水平同期信号とに応じて、ライン信号を生成して出力するステップと、
    前記垂直同期信号に応じて、カウントをリセットし、前記ライン信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間である場合、前記リセット信号を出力するステップと、
    を具備する請求項１２に記載の表示方法。
15. 前記特殊な処理では、前記表示部内の全ての画素が選択され、前記全ての画素から電荷が放出され、又は、前記全ての画素に所定の電圧が印加される
    請求項１１〜１４のいずれかに記載の表示方法。
16. １画面分のフレームを表すフレームデータを表示部に出力する出力バッファと、フレーム切り替え信号に応じて、通常の処理として、前記出力バッファの出力のオフセット電圧を相殺するためのオフセットキャンセル制御信号を前記出力バッファに出力するオフセットキャンセル制御回路と、フレーム制御回路と、を具備し、１フレームは、前記表示部がアクセスされる表示期間と、表示期間の後の非表示期間とを含み、前記フレーム制御回路は、前記通常の処理において、前記フレームで通常の垂直同期信号が供給されてから前記非表示期間の前まで前記フレーム切り替え信号を出力し、前記フレームの前記非表示期間で前記表示部がアクセスされる特殊な処理において、前記フレームで特殊な垂直同期信号が供給されてから次のフレームの前記非表示期間の前まで前記フレーム切り替え信号を出力する、ドライバに適用される表示方法であって、
    前記フレームデータを前記ドライバに供給するステップと、
    前記通常の処理において、前記フレームで前記通常の垂直同期信号として垂直同期信号を前記ドライバに供給するステップと、
    前記特殊な処理において、前記フレームの前記非表示期間で前記特殊な垂直同期信号として前記垂直同期信号を更に前記ドライバに供給するステップと、
    を具備する表示方法。

Images