KR100762525B1 - 성막 방법 및 컴퓨터에 의해 판독 가능한 기록 매체 - Google Patents

성막 방법 및 컴퓨터에 의해 판독 가능한 기록 매체 Download PDF

Info

Publication number
KR100762525B1
KR100762525B1 KR1020067014143A KR20067014143A KR100762525B1 KR 100762525 B1 KR100762525 B1 KR 100762525B1 KR 1020067014143 A KR1020067014143 A KR 1020067014143A KR 20067014143 A KR20067014143 A KR 20067014143A KR 100762525 B1 KR100762525 B1 KR 100762525B1
Authority
KR
South Korea
Prior art keywords
film
gas
nitrogen
less
containing reducing
Prior art date
Application number
KR1020067014143A
Other languages
English (en)
Other versions
KR20060113763A (ko
Inventor
도시오 하세가와
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20060113763A publication Critical patent/KR20060113763A/ko
Application granted granted Critical
Publication of KR100762525B1 publication Critical patent/KR100762525B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

처리 용기 내에서 성막 온도로 가열된 반도체 웨이퍼에 TiCl4 가스 및 NH3 가스를 공급해서 CVD에 의해 TiN으로 이루어지는 막을 형성하는 제 1 단계와, TiCl4 가스를 정지해서 NH3 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 반도체 웨이퍼 상에 소정 두께의 TiN막을 성막하며, 성막시에 있어서의 반도체 웨이퍼의 온도를 450℃ 미만으로 하고 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 제 1 단계에 있어서의 처리 용기 내의 NH3 가스의 분압을 30Pa 이하로 한다.

Description

성막 방법 및 컴퓨터에 의해 판독 가능한 기록 매체{FILM-FORMING METHOD}
본 발명은 CVD에 의한 성막 방법에 관한 것이고, 특히 반도체 장치에 있어서 예컨대 배리어층, 축전기 상부 전극, 게이트 전극, 콘택트부 등으로서 사용할 수 있는 TiN계 박막과 같은 금속 질화막을 성막하는 성막 방법에 관한 것이다.
반도체 장치의 제조에 있어서는, 최근의 고밀도화 및 고집적화의 요구에 대응하여 회로 구성을 다층 배선 구조로 하는 경향에 있기 때문에, 하층의 반도체 장치와 상층의 배선층의 접속부인 콘택트 홀(contact hole)이나, 상하의 배선층 간의 접속부인 비어 홀(beer hole) 등의 층 사이의 전기적 접속을 위한 매설 기술이 중요해졌다. 또한, 고집적화에 따라, 예컨대 DRAM 메모리부의 축전기 재료로서 Ta2O5, HfO2 등의 고유전율 재료에 대응하는 상부 전극을 높은 커버리지(coverage)로 성막하는 기술이 중요하게 되었다.
최근, 상술한 바와 같은 콘택트 홀, 비어 홀을 매설한 금속의 배리어층이나, 축전기의 상부 전극으로서 TiN막이 이용되고 있다.
이러한 TiN막은 종래 PVD에 의해 성막되었지만, 최근과 같이 장치의 미세화 및 고집적화에 따라, 보다 양질인 막을 높은 커버리지로 성막 가능한 CVD가 많이 이용되어 왔다.
CVD의 TiN막을 성막할 때에는, 반응 가스로서 TiCl4와 질소 함유 환원 가스인 NH3 또는 MMH[모노메틸히드라진(monomethylhydrazine)]을 이용하여, 500∼600℃의 온도에서 성막된다. 또한, 성막시 저부로의 영향을 피하기 위해, 반응 가스 및 환원 가스를 공급하는 공정과, 환원 가스만을 공급하는 공정을 교대로 반복하고, 450℃정도의 저온 성막을 가능하게 하는 기술이 제안되어 있다(일본 특허 공개 제 2003-77864 호 공보).
그러나, Ta2O5나 HfO2 등의 고유전율 재료는 온도에 민감해서, 그 위에 TiN막을 상부 전극으로서 성막하는 경우, 저부층의 열적 손상을 방지하기 위해서는 450℃ 미만으로 하는 것보다 저온에서의 성막이 요구되지만, 상술한 일본 특허 공개 제 2003-77864 호 공보에 개시된 기술을 이용하여 이러한 저온에서 실용적인 성막을 실행하려고 하면, 금속 질화막의 성막시에 이상 성장이 발생해서 막 품질이 열화하고, 비저항값이 증대해버리는 단점이 있다.
또한, 콘택트 재료로서 NiSi 등을 이용할 경우, NiSi는 내열성이 낮고, 이 NiSi를 저부로서 금속 질화막을 성막할 경우에도, 450℃ 이하의 저온 성막이 요구된다.
또한, 최근의 고밀도화 및 고집적화의 요구에 대응하여 보다 양호한 스텝 커 버리지(step coverage)가 요구되고 있다.
발명의 요약
본 발명의 목적은, CVD법에 있어서, 450℃ 미만의 낮은 성막 온도에서 양질의 금속 질화막을 높은 스텝 커버리지로 성막하는 것이 가능한 성막 방법을 제공하는 것이다.
본 발명의 제 1 실시예에 따르면, 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하는 방법으로서, 성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압을 30Pa 이하로 하는 성막 방법이 제공된다.
본 발명의 제 2 실시예에 따르면, 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 Ti 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 TiN으로 이루어지는 막을 형성하는 제 1 단계와, 상기 Ti 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 TiN막을 성막하는 방법으로서, 성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내 의 전체 압력을 100Pa 이상으로 하고, 상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압을 30Pa 이하로 하는 성막 방법이 제공된다.
본 발명의 제 3 실시예에 따르면, 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 제 1 두께로 초기 금속 질화막을 성막한 후 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 연속적인 CVD에 의해 제 2 두께로 나머지의 금속 질화막을 성막하는 방법으로서, 상기 초기 금속 질화막의 성막은 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압을 30Pa 이하로서 실행하는 성막 방법이 제공된다.
본 발명의 제 4 실시예에 따르면, 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 제 1 두께의 초기 금속 질화막을 성막하고, 그 위에 상기 제 1 단계와 상기 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복해서 제 2 두께의 나머지의 금속 질화막을 성막하는 방법으로서, 상기 초기 금속 질화막을 성막시에, 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압을 30Pa 이하로서 실행하고, 상기 나머지의 금속 질화막을 성막시에, 상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압을 30Pa 이상으로 하여 실행하는 성막 방법이 제공된다.
본 발명의 제 5 실시예에 따르면, 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하는 방법으로서, 성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 또한 상기 제 1 단계에 있어서의 처리 용기 내의 상기 질소 함유 환원 가스의 분압을 PN(Pa), 1 사이클당 막 두께를 Thk(nm)라고 했을 때, 이하의 [수학식 A]에서 계산되는 금속 질화막의 비저항값(R)이 800μΩ-cm 이하가 되도록 하는 성막 방법이 제공된다.
[수학식 A]
Figure 112006050177145-pct00001
본 발명의 제 6 실시예에 따르면, 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하는 방법으로서, 성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 또한 상기 제 1 단계에 있어서의 처리 용기 내의 상기 질소 함유 환원 가스의 분압을 PN(Pa), 1 사이클당 막 두께를 Thk(nm), 상기 제 1 단계에 있어서의 상기 질소 함유 환원 가스의 유량을 FN(mL/분)으로 했을 때, 이하의 [수학식 B]에서 계산되는 금속 질화막의 비저항값(R)이 800μΩ-cm 이하가 되도록 하는 성막 방법이 제공된다.
[수학식 B]
Figure 112006050177145-pct00002
본 발명의 제 7 실시예에 따르면, 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금 속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하는 방법으로서, 성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 또한 상기 제 1 단계에 있어서의 처리 용기 내의 상기 질소 함유 환원 가스의 분압을 PN(Pa), 1 사이클당 막 두께를 Thk(nm), 상기 제 1 단계에 있어서의 상기 질소 함유 환원 가스의 유량을 FN(mL/분), 피처리 기판의 온도를 TW(℃)라고 했을 때, 이하의 [수학식 C]에서 계산되는 금속 질화막의 비저항값(R)이 800μΩ-cm 이하가 되도록 하는 성막 방법이 제공된다.
[수학식 C]
Figure 112006050177145-pct00003
본 발명의 제 8 실시예에 따르면, 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하며, 성막시에 있어서의 상기 피처리 기판의 온도를 450 ℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압이 30Pa 이하가 되도록, 컴퓨터가 성막 장치를 제어하는 소프트웨어를 포함하는 컴퓨터에 의해 판독 가능한 기록 매체가 제공된다.
본 발명의 제 9 실시예에 따르면, 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 Ti 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 TiN으로 이루어지는 막을 형성하는 제 1 단계와, 상기 Ti 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 TiN막을 성막하며, 성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압이 30Pa 이하가 되도록, 컴퓨터가 성막 장치를 제어하는 소프트웨어를 포함하는 컴퓨터에 의해 판독 가능한 기록 매체가 제공된다.
본 발명의 제 10 실시예에 따르면, 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하 며, 성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 또한 상기 제 1 단계에 있어서의 처리 용기 내의 상기 질소 함유 환원 가스의 분압을 PN(Pa), 1 사이클당 막 두께를 Thk(nm)라고 했을 때, 이하의 [수학식 A]에서 계산되는 금속 질화막의 비저항값(R)이 800μΩ-cm 이하가 되도록, 컴퓨터가 성막 장치를 제어하는 소프트웨어를 포함하는 컴퓨터에 의해 판독 가능한 기록 매체가 제공된다.
[수학식 A]
Figure 112006050177145-pct00004
본 발명의 제 11 실시예에 따르면, 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하며, 성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 또한 상기 제 1 단계에 있어서의 처리 용기 내의 상기 질소 함유 환원 가스의 분압을 PN(Pa), 1 사이클당 막 두께를 Thk(nm), 상기 제 1 단계에 있어서의 상기 질소 함유 환원 가스의 유량을 FN(mL/분)이라고 했을 때, 이하의 [수학식 B]에서 계산되는 금속 질화막의 비저항값(R)이 800μΩ-cm 이하가 되도록, 컴퓨터가 성막 장치를 제어하는 소프트웨어를 포함하는 컴퓨터에 의해 판독 가능한 기록 매체가 제공된다.
[수학식 B]
Figure 112006050177145-pct00005
본 발명의 제 12 실시예에 따르면, 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하며, 성막시에 있어서의 상기 피처리 기판의 온도를 450 ℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 또한 상기 제 1 단계에 있어서의 처리 용기 내의 상기 질소 함유 환원 가스의 분압을 PN(Pa), 1 사이클당 막 두께를 Thk(nm), 상기 제 1 단계에 있어서의 상기 질소 함유 환원 가스의 유량을 FN(mL/분), 피처리 기판의 온도를 TW(℃)라고 했을 때, 이하의 [수학식 C]에서 계산되는 금 속 질화막의 비저항값(R)이 800μΩ-cm 이하가 되도록, 컴퓨터가 성막 장치를 제어하는 소프트웨어를 포함하는 컴퓨터에 의해 판독 가능한 기록 매체가 제공된다.
[수학식 C]
Figure 112006050177145-pct00006
상기 본 발명의 제 1 및 제 2 실시예에 따르면, 질소 함유 환원 가스의 분압을 30Pa 이하로 함으로써, 성막 속도를 늦추고, 금속 화합물 가스와 질소 함유 환원 가스의 반응 시간을 길게 할 수 있어서, 금속 화합물 가스를 질소 함유 환원 가스에 의해 충분히 환원할 수 있다. 또한, 전체 압력을 100Pa 이상으로 함으로써, 높은 스텝 커버리지를 실현할 수 있다. 이 때문에, 450℃ 미만의 낮은 성막 온도에서도, 비저항값이 낮고 이상 성장이 적은 양질의 TiN막 등의 금속 질화막을 높은 스텝 커버리지로 성막할 수 있다. 종래부터, 금속 화합물 가스 및 질소 함유 환원 가스를 이용하여 금속 질화막을 성막할 경우, 질소 함유 환원 가스의 분압을 높게 해서 성막 속도가 큰 성막이 지향되고 있었지만, 본 발명에서는 이렇게 질소 함유 환원 가스의 분압을 30Pa 이하로 낮춤으로써, 저온 성막에 있어서 양질인 금속 질화막을 성막하는 것에 성공하였다.
또, 본 발명의 제 3 및 제 4 실시예에 따르면, 각각 상기 제 1 및 제 2 실시예의 방법에 의해 제 1 두께로 초기 금속 질화막을 성막하고, 그 후 높은 스루 풋(throughput)의 성막이 가능한 방법에 의해 제 2 두께로 나머지의 금속 질화막을 성막하므로, 저부에 영향을 주는 초기 금속 질화막을 저온 성막에 의한 비저항값이 낮은 양질의 막으로 해서 저부에 영향을 주지 않는 나머지의 막을 높은 스루풋으로 성막할 수 있고, 저온 성막에 의한 비저항값이 낮은 양질의 금속 질화막의 형성과, 해당 금속 질화막의 성막의 스루풋의 향상을 양립시키는 것이 가능하게 된다.
본 발명의 제 5 실시예에 따르면, 금속 질화막의 막 품질에 제공되는 질소 함유 환원 가스의 분압 및 간헐적 공급의 사이클 수의 쌍방의 영향을 고려하여, 쌍방의 알맞은 조합을 할 수 있고, 또한 전체 압력을 100Pa 이상으로 하므로, 필요 이상으로 사이클 수를 증대시키는 일 없이, 450℃ 미만의 낮은 성막 온도 하에 있어서, 양질인 TiN막 등의 금속 질화막을 높은 스텝 커버리지로 성막할 수 있다. 종래부터, 금속 화합물 가스 및 질소 함유 환원 가스를 간헐적으로 공급해서 금속 질화막을 성막할 경우, 간헐적 공급의 반복(사이클)수를 증대시키면 금속 질화막의 비저항값은 감소하고, 금속 질화막의 막 품질이 향상하는 것이 알려져 있지만, 스루풋이 극단적으로 저하된다. 본 발명에서는, 이렇게 질소 함유 환원 가스의 분압 및 간헐적 공급의 사이클 수를 최적화함으로써, 스루풋을 극단적으로 저하시키는 일 없이 저온 성막에 의해 양질인 금속 질화막을 성막하는 것에 성공하였다.
본 발명의 제 6 및 제 7 실시예에 따르면, 질소 함유 환원 가스의 분압 및 간헐적 공급의 사이클 수 외에, 막 품질에 영향을 미치는 것 외의 매개 변수인 질소 함유 환원 가스의 유량이나 피처리 기판의 온도도 고려하고, 알맞은 조합으로 금속 질화막을 성막할 수 있으므로, 450℃ 미만의 낮은 성막 온도 하에 있어서, 보 다 확실하게 양질인 TiN막 등의 금속 질화막을 높은 스텝 커버리지로 성막할 수 있다.
도 1은 본 발명에 따른 성막 방법에 사용되는 성막 장치의 구성의 일례를 도시하는 개략적인 단면도,
도 2는 본 발명에 따른 성막 방법의 제 1 실시형태에 있어서의 가스 공급 제어의 일례를 도시하는 선도,
도 3은 본 발명에 따른 성막 방법의 제 1 실시형태를 실시했을 때의 효과를 도시하는 그래프,
도 4는 제 1 단계의 NH3 가스 분압과 성막된 TiN막의 비저항의 관계를 도시하는 도면,
도 5는 사이클당 TiN으로 이루어지는 막의 막 두께와 성막된 TiN막의 비저항의 관계를 도시하는 도면,
도 6은 제 1 단계의 NH3 가스 유량과 성막된 TiN막의 비저항의 관계를 도시하는 도면,
도 7은 성막시 반도체 웨이퍼의 온도와 성막된 TiN막의 비저항의 관계를 도시하는 도면,
도 8은 사이클당 막 두께(Thk)를 횡축으로 하고, [수학식 5]에 의해 계산한 TiN막의 비저항(R)을 종축으로 해서, 이들의 관계를 도시하는 그래프,
도 9는 [수학식 5]에 의해 계산한 TiN막의 비저항(R)과 실제의 비저항값의 관계를 도시하는 그래프로서, 본 발명의 제 1 실시형태인 성막 방법의 변형예의 작용 일례를 도시하는 선도,
도 10은 본 발명에 따른 성막 방법에 의한 TiN 박막을 금속 배선층의 콘택트부로 이용한 예를 도시하는 단면도,
도 11은 본 발명에 따른 성막 방법에 의한 TiN 박막을 DRAM 등의 축전기 구조로 이용한 예를 도시하는 단면도,
도 12는 본 발명에 따른 성막 방법에 의한 TiN 박막을 DRAM 등의 축전기 구조로 이용한 것 외의 예를 도시하는 단면도,
도 13은 본 발명에 따른 성막 방법에 의한 TiN 박막을 DRAM 등의 축전기 구조로 이용한 또 다른 예를 도시하는 단면도.
이하, 첨부 도면을 참조해서 본 발명의 실시형태에 있어서 구체적으로 설명한다.
여기에서는, 금속 화합물 가스로서 TiCl4 가스를 이용하고, 질소 함유 환원 가스로서 NH3 가스를 이용하여, 열 CVD에서 질화 티탄(TiN)의 박막을 성막하는 경우를 예로 들어서 설명한다.
도 1은 본 발명의 성막 방법의 실시에 이용할 수 있는 성막 장치의 일례를 도시하는 개략적인 구성도이다.
성막 장치(40)는 기밀하게 구성된 대략 원통형의 챔버(51)를 갖고 있고, 그 중에는 피처리체인 웨이퍼(W)를 수평으로 지지하기 위한 서셉터(52)가 그 중앙 하부에 설치된 원통형의 지지 부재(53)에 의해 지지된 상태로 배치되어 있다. 이 서셉터(52)는 AlN 등의 세라믹으로 이루어지고, 그 외연부에는 웨이퍼(W)를 가이드하기 위한 가이드 링(54)이 설치된다. 또한, 서셉터(52)에는 히터(55)가 매설되어 있고, 이 히터(55)는 히터 전원(56)으로부터 전원이 공급됨으로써 피처리 기판인 웨이퍼(W)를 소정의 온도로 가열한다. 서셉터(52)에는 하부 전극으로서 기능하는 전극(58)이 히터(55) 상에 매설되어 있다.
챔버(51)의 측면부에는 반입출구(92)가 개방되어 있고, 이 반입출구(92)는 게이트 밸브(G)를 거쳐서 외부의 도시저부 않는 진공 상태의 웨이퍼 반송실로부터 도시저부 않는 웨이퍼 반송 장치에 의해 서셉터(52)와의 사이에서 웨이퍼(W)의 반입 반출이 실행되는 구성으로 되어 있다.
서셉터(52)의 웨이퍼(W)의 탑재 영역에는, 도시저부 않는 상기 웨이퍼 반송 장치와의 사이에서 웨이퍼(W)를 주고 받을 때에, 해당 웨이퍼(W)를 상승시키기 위한 복수의 승강 핀(89)이 관통해서 설치되고, 이들의 승강 핀(89)은 구동 아암(90)을 거쳐서 승강 기구(91)에서 승강 구동된다.
챔버(51)의 바닥부에는 배기실(86)이 설치되고, 배기관(87)을 거쳐서 배기 장치(88)에 접속되어 있어, 챔버(51)의 내부를 원하는 진공도로 균일하게 배기하는 것이 가능하게 되어 있다.
챔버(51)의 상부 벽(51a)에는 샤워 헤드(60)가 설치된다. 이 샤워 헤드(60)는 상단 블록체(60a), 중단 블록체(60b), 하단 블록체(60c)로 구성되어 있다.
하단 블록체(60c)에는 가스를 토출하는 토출 구멍(67, 68)이 교대로 형성되어 있다. 상단 블록체(60a)의 상면에는, 제 1 가스 도입구(61)와 제 2 가스 도입구(62)가 형성되어 있다. 상단 블록체(60a) 내에서는 제 1 가스 도입구(61)로부터 다수의 가스 통로(63)가 분기하고 있다. 중단 블록체(60b)에는 가스 통로(65)가 형성되어 있어, 상기 가스 통로(63)가 수평으로 연장되는 연통로(63a)를 거쳐서 이들 가스 통로(65)에 연통한다. 또한, 이 가스 통로(65)는 하단 블록체(60c)의 토출 구멍(67)에 연통한다. 또한, 상단 블록체(60a) 내에서는, 제 2 가스 도입구(62)로부터 다수의 가스 통로(64)가 분기하고 있다. 중단 블록체(60b)에는 가스 통로(66)가 형성되어 있어, 상기 가스 통로(64)가 이들 가스 통로(66)에 연통한다. 또한, 이 가스 통로(66)가 중단 블록체(60b) 내로 수평으로 연장되는 연통로(66a)에 접속되어 있어, 이 연통로(66a)가 하단 블록체(60c)의 다수의 토출 구멍(68)에 연통한다. 그리고, 상기 제 1 및 제 2 가스 도입구(61, 62)는 각각 후술하는 가스 공급 기구(110)에 접속되어 있다.
가스 공급 기구(110)는 클리닝 가스인 ClF3 가스를 공급하는 ClF3 가스 공급원(111), Ti 함유 가스인 TiCl4 가스를 공급하는 TiCl4 가스 공급원(112), N2 가스를 공급하는 제 1 N2 가스 공급원(113), 질화 가스인 NH3 가스를 공급하는 NH3 가스 공급원(114), N2 가스를 공급하는 제 2 N2 가스 공급원(115)을 갖고 있다. 그리고, ClF3 가스 공급원(111)에는 ClF3 가스 공급 라인(116)이, TiCl4 가스 공급원(112)에는 TiCl4 가스 공급 라인(117)이, 제 1 N2 가스 공급원(113)에는 제 1 N2 가스 공급 라인(118)이, NH3 가스 공급원(114)에는 NH3 가스 공급 라인(119)이, 제 2 N2 가스 공급원(115)에는 제 2 N2 가스 공급 라인(120)이, 각각 접속되어 있다. 또한, 도시저부 않지만 Ar 가스 공급원도 구비하고 있다. 그리고, 각 가스 공급 라인에는 2개의 밸브(121)가 설치되어 매스플로우 제어기(122)를 사이에 위치시킨다.
샤워 헤드(60)의 제 1 가스 도입구(61)에는 TiCl4 가스 공급원(112)으로부터 연장되는 TiCl4 가스 공급 라인(117)이 접속되어 있고, 이 TiCl4 가스 공급 라인(117)에는 ClF3 가스 공급원(111)으로부터 연장되는 ClF3 가스 공급 라인(116) 및 제 1 N2 가스 공급원(113)으로부터 연장되는 제 1 N2 가스 공급 라인(118)이 접속되어 있다. 또한, 제 2 가스 도입구(62)에는 NH3 가스 공급원(114)으로부터 연장되는 NH3 가스 공급 라인(119)이 접속되어 있고, 이 NH3 가스 공급 라인(119)에는 제 2 N2 가스 공급원(115)으로부터 연장되는 제 2 N2 가스 공급 라인(120)이 접속되어 있다.
따라서, 공정시에는 TiCl4 가스 공급원(112)으로부터의 TiCl4 가스가 제 1 N2 가스 공급원(113)으로부터의 N2 가스와 함께 TiCl4 가스 공급 라인(117)을 거쳐서 샤워 헤드(60)의 제 1 가스 도입구(61)로부터 샤워 헤드(60) 내에 도달하고, 가스 통로(63, 65)를 거쳐서 토출 구멍(67)으로부터 챔버(51) 내로 토출되는 한편, NH3 가스 공급원(114)으로부터의 질소 함유 환원 가스인 NH3 가스가 제 2 N2 가스 공급원(115)으로부터의 N2 가스와 함께 NH3 가스 공급 라인(119)을 거쳐서 샤워 헤드(60)의 제 2 가스 도입구(62)로부터 샤워 헤드(60) 내에 도달하고, 가스 통로(64, 66)를 거쳐서 토출 구멍(68)으로부터 챔버(51) 내로 토출된다.
즉, 샤워 헤드(60)는 TiCl4 가스와 NH3 가스가 완전히 독립해서 챔버(51) 내에 공급되는 포스트 믹스 방식(post-mix type)이어서, 이들은 토출 후에 혼합되어 열 에너지에 의해 반응이 생긴다.
또, 밸브(121) 및 매스플로우 제어기(122)는 제어기(123)에 의해 제어된다.
성막 장치(40)의 각 구성부는 프로세스 제어기(130)에 접속되어서 제어되는 구성으로 되어 있다. 프로세스 제어기(130)에는 공정 관리자가 성막 장치(40)를 관리하기 위해서 명령의 입력 조작 등을 실행하는 키보드나, 성막 장치(40)의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(131)가 접속되어 있다.
또, 프로세스 제어기(130)에는 성막 장치(40)에서 실행되는 각종 처리를 프로세스 제어기(130)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 플라즈마 에칭 장치의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피(recipe)가 격납된 기억부(132)가 접속되어 있다. 레시피는 하드 디스크나 반도체 메모리에 기억되어 있어도 좋고, CDROM, DVD 등의 가반성의 기억 매체에 수용된 상태로 기억부(132)의 소정 위치에 설치해도 좋다. 또한, 다른 장치로부터, 예컨대 전용 회선을 거쳐서 레시피를 적당히 전송시키도록 해도 좋다.
그리고, 필요에 따라서, 사용자 인터페이스(131)로부터의 지시 등에서 임의인 레시피를 기억부(132)로부터 호출해서 프로세스 제어기(130)에 실행시키는 것으로, 프로세스 제어기(130)의 제어 하에서, 성막 장치(40)에서의 원하는 처리가 실행된다.
다음에, 이러한 장치를 이용하는 성막 방법의 제 1 실시형태에 대해서 설명한다.
우선, 챔버(51) 내를 배기 장치(88)에 의해 진공 상태로, 제 1 N2 가스 공급원(113) 및 제 2 N2 가스 공급원(115)으로부터 N2 가스를 샤워 헤드(60)를 거쳐서 챔버(51) 내에 도입하면서, 히터(55)에 의해 챔버(51) 내를 예비 가열한다. 온도가 안정한 시점에서, 제 1 N2 가스 공급원(113), NH3 가스 공급원(114) 및 TiCl4 가스 공급원(112)으로부터 각각 N2 가스, NH3 가스 및 TiCl4 가스를 흘려보내고, 샤워 헤드(60)를 통해 소정 유량으로 도입하고, 챔버 내 압력을 소정 값으로 유지한다. TiCl4 가스에 대해서는, 최초에 프리 플로우 라인(도시저부 않음)을 거쳐서 배기해서 유량을 안정화시킨 후, 샤워 헤드(60)측으로 바꾸어서 챔버(51) 내에 도입한다. 히터(55)에 의한 가열에 의해 챔버(51) 내벽, 서셉터(52), 가이드 링(54) 및 샤워 헤드(60) 등의 챔버 내 부재 표면에 TiN막을 프리 코트(free coat)한다.
프리 코트 처리가 종료 후, NH3 가스 및 TiCl4 가스를 정지하고, 제 1 및 제 2 N2 가스 공급원(113, 115)으로부터 N2 가스를 세정(purge) 가스로서 챔버(51) 내에 공급해서 챔버(51) 내의 세정을 실행하고, 그 후 필요에 따라 N2 가스 및 NH3 가스를 흘리며, 프리 코트한 TiN 박막의 표면의 질화 처리를 실행해서, 프리 코트 막을 안정화시킨다.
그 후, 배기 장치(88)에 의해 챔버(51) 내를 급격하게 진공 배기하여, 진공 상태로 게이트 밸브(G)를 개방해서, 반입출구(92)를 거쳐서 웨이퍼(W)를 챔버(51) 내에 반입한다. 그리고, 챔버(51) 내에 N2 가스를 공급해서 웨이퍼(W)를 예비 가열한다. 웨이퍼의 온도가 성막 온도에 거의 안정한 시점에서, TiN막의 성막을 시작한다.
TiN막을 성막시에는, 히터(55)에 의해 웨이퍼 온도를 450℃ 미만, 바람직하게는 400℃ 미만, 더욱 바람직하게는 350℃ 이하로 한다. 이로써, 저부막으로서 축전기 재료로 이용할 수 있는, 예컨대 Ta2O5, HfO2, HfSiO, PZT, BST, RuO2, ReO2나, 콘택트 재료로 이용할 수 있는, 예컨대 NiSi와 같은 열적 영향을 받기 쉬운 막이 형성되어 있어도, 저부에 손상을 주는 일 없이 성막이 가능하다.
웨이퍼 온도를 이렇게 설정한 상태에서, 도 2의 타이밍 선도에 도시한 바와 같이 TiN 성막을 실행한다. 최초에, TiCl4 가스 공급원(112), NH3 가스 공급원(114)으로부터, TiCl4 가스(G1), NH3 가스(G2)를 제 1 및 제 2 N2 가스 공급원(113, 115)으로부터의 N2 가스(G3)에 이송시켜서 챔버(51) 내에 공급하고, 열 CVD에 의해 TiN으로 이루어지는 박막을 성막하는 제 1 단계를 실행하고, 그 다음에 TiCl4 가스(G1), NH3 가스(G2)를 정지하고, 도시저부 않는 세정 가스 라인으로부터 세정 가스로서 N2 가스(G3)를 챔버(51) 내에 도입해서 챔버(51) 내의 세정을 실행한 후, NH3 가스 공급원(114)으로부터 NH3 가스(G2)를 제 2 N2 가스 공급원(115)으로부터의 N2 가스(G3)에 이송시켜서 챔버(51) 내에 공급해서 어닐링(annealing)을 실행하는 제 2 단계를 실행한다. 계속해서, NH3 가스(G2)를 정지하고, 도시저부 않는 세정 가스 라인으로부터 세정 가스로서 N2 가스(G3)를 챔버(51) 내에 도입하고, 챔버(51) 내의 세정을 실행한다.
이상의 공정을 1 사이클로서 1 사이클 이상, 바람직하게는 복수 사이클, 보다 바람직하게는 3 사이클 이상, 예컨대 12∼24회 정도 반복한다. 이 때 가스의 전환은 제어기(123)에 의해 밸브를 바꿈으로써 실행된다.
이렇게 이상의 공정을 1 사이클 이상 실행함으로써, 원하는 두께의 TiN막을 웨이퍼(W) 상에 성막한다. 이 TiN막의 막 두께는 예컨대 5∼100nm, 바람직하게는 10∼50nm이다.
또, TiN막을 성막하기 전에, 질소 원자 또는 수소 원자를 포함하는 가스를 도입해서 절연막 표면을 가볍게 질화해도 좋다.
그런데, 이러한 450℃ 미만의 저온 성막에 있어서, 종래의 TiN막을 성막할 때와 동일하게 높은 NH3 분압에서 성막을 실행하면, 이상 성장이 발생해서 막 품질이 저하되고, 비저항이 증대해버린다.
이 때문에, 본 실시형태에서는 이러한 TiN 성막시의 제 1 단계에 있어서의 NH3 분압을 30Pa 이하로 한다. 이로써, 실용적인 성막 조작에 있어서 이상 성장이 적고, 비저항이 낮은 양질의 TiN막을 성막할 수 있다. 또, NH3 분압은 희석 가스로서 도입되는 N2 가스의 유량에 의해 조정할 수 있다.
종래에는 TiN막의 성막에 있어서, 성막 속도가 환원 가스인 NH3의 가스 분압에 비례함으로써, 유해한 가루 형태의 부생성물이 생기지 않는 범위에서 가능한 한 NH3 분압을 크게 해서 높은 스루풋의 성막이 지향되었지만, 본 실시형태에서는 종래의 기술 상식과 반대로, 성막시의 NH3 분압을 30Pa 이하로 낮게 한다. 이로써, TiCl4과 NH3의 반응 시간을 길게 해서 성막 속도를 늦출 수 있고, TiCl4를 NH3에 의해 충분히 환원할 수 있다. 따라서, 상술한 바와 같은 저온 성막이 가능해진다.
이상 성장이 적고, 비저항이 낮은 양질의 TiN막을 성막하기 위한 공정 한도를 넓히는 관점으로부터는 성막시의 NH3 분압을 20Pa 이하로 하는 것이 바람직하다. 더욱 바람직하게는 15Pa 이하이다.
또, 이러한 TiN 성막 처리시에는 제 1 단계 및 제 2 단계도 챔버(51) 내의 전체 압력을 100Pa보다 크게 한다. 이로써 스텝 커버리지를 양호하게 할 수 있다. 챔버(51) 내의 전체 압력의 상한은 특별히 정할 필요는 없지만, 1300Pa 정도가 장치적으로 사실상의 상한이 된다. 바람직하게는 100Pa 이상 667Pa 이하이다.
종래의 TiN막의 성막 처리에 있어서는, TiN막의 이상 성장을 억제해서 표면 형태가 양호한 막을 성막하기 위해서, 성막시의 챔버(51) 내의 전체 압력을 100Pa 이하의 낮은 값으로 해서 성막하였지만, 스텝 커버리지가 나쁘다는 문제점을 안고 있었다. 이것에 대하여, 본 실시형태에서는 NH3 분압을 저하시킴으로써 이상 성장이 적은 양질의 막을 형성하는 것이 가능하기 때문에, 챔버(51) 내의 전체 압력을 100Pa보다 크게 함으로써, 막 품질과 스텝 커버리지를 양립시킬 수 있다.
또, 1 사이클당 막 두께는 예컨대 0.25∼2.50nm가 예시된다.
이상을 실험에 의해 확인한 결과를 도 3에 도시한다. 도 3은 도 2에 예시된 바와 같은 간헐적인 가스 공급에 의한 성막에 있어서, 성막 대상의 웨이퍼(W)의 온도(성막 온도)가 380℃의 경우에 있어서의 NH3 가스(G2)의 분압(Pa)과, 얻을 수 있는 TiN막의 비저항값(μΩ-cm)의 관계를 도시하고 있다. 또한, 챔버 내의 전체 압력은 260Pa로 했다.
이 도 3으로부터 명확한 바와 같이, 1 사이클로 형성되는 막 두께가 큰 만큼, 필요한 사이클 수는 적어진다. 예컨대, 최종 막 두께가 16nm의 TiN막을 형성할 경우, 1 사이클로 형성되는 막 두께(Thk)가 2.00nm, 1.00nm, 0.50nm, 0.25nm에서는 각각 8, 16, 32, 64 사이클 반복할 필요가 있다. 그리고, 1 사이클로 형성되는 막 두께가 크고 사이클 수가 적은 만큼 높은 스루풋이 되지만, 이상 성장이나 비저항의 증대도 발생하기 쉬워진다.
이 도면으로부터, NH3 가스(G2)의 분압이 30Pa 이하이면, 1 사이클당 막 두께가 실용적인 막 두께인 0.50nm(32 사이클)에 있어서, 상부 전극으로서 적정한 비저항값의 기준이며, 이상 성장이 발생하기 어려운 800μΩ-cm 이하가 되는 것이 확인된다. 또한, NH3 가스(G2)의 분압이 20Pa 이하이면, 1 사이클당 막 두께가 더욱 두꺼운 1.00nm(16 사이클)이나 2.00nm(8 사이클)에 있어서도 낮은 비저항값으로 이상 성장의 없는 막이 성막되는 것이 확인된다.
기타의 조건으로서는 아래와 같다. 제 1 단계의 TiCl4 가스(G1)의 분압으로서는 1∼100Pa이 예시되어, 스텝 커버리지를 보다 양호하게 하는 관점으로부터, 10Pa 이상 100Pa 이하의 범위로 하는 것이 바람직하다. 또한, 제 2 단계의 NH3 가스(G2)의 분압은 10∼1300Pa이 예시되어, 40Pa 이상이 바람직하고, 100Pa 이상이 보다 바람직하다. 즉, 가스 압력의 대부분이 NH3 가스 압력으로 되도록 하는 것이 바람직하다. 각 가스의 공급 유량에 대해서는, TiCl4 가스(G1)는 5∼200mL/분이 예시되어, NH3 가스(G2)는 제 1 단계의 성막시에는 5∼300mL/분, 제 2 단계의 어닐링시 30∼5000mL/분이 예시된다. 또한, 세정용의 N2 가스(G3)는 50∼5000mL/분, 바람직하게는 50∼1000mL/분이 예시된다.
보다 이상 성장이 적은 양질의 막을 얻는 관점으로부터는, 제 1 단계에 있어서의 NH3 가스(G2)의 유량을 20mL/분 이상으로 하는 것이 바람직하다. 상한은 특별히 존재저부 않지만, 실용상 20∼300mL/분이 채용된다.
제 1 단계의 NH3 가스 분압 및 전체 압력 이외의 조건을 가미한 바람직한 조건은 하기와 같이 된다.
전체 압력 : 100Pa 이상
제 1 단계의 NH3 분압 : 30Pa 이하
(바람직하게는 20Pa 이하, 보다 바람직하게는 15Pa)
TiCl4 가스 분압 : 10Pa 이상 100Pa 이하
제 1 단계에 있어서의 NH3 가스 유량 : 20mL/분 이상
1 사이클의 막 두께 : NH3 분압이 30Pa 이하일 때 0.50nm 이하, 20Pa 이하일 때 2.00nm 이하
그리고, TiN막의 성막시, 도 2에 도시하는 제 1 단계의 시간으로는 2∼8초간이 예시되고, 그 후의 세정 시간으로는 0.5∼20초간이 예시되며, 제 2 단계의 시간으로는 0.5∼8초간이 예시되고, 그 후의 세정 시간으로서는 0.5∼20초간이 예시된다.
TiN 성막 공정이 종료 후, NH3 가스 및 TiCl4 가스를 정지하고, 도시저부 않는 퍼지 가스 라인으로부터 N2 가스를 세정 가스로서, 바람직하게는 각각 0.5∼10L/분의 유량으로 흘리고, 챔버(51) 내의 세정을 실행한 후, N2 가스 및 NH3 가스를 흘려서, 웨이퍼(W)에 성막한 TiN 박막의 표면의 질화 처리를 실행한다. 이 때 N2 가스의 공급은 제 1 및 제 2 N2 가스 공급원(113, 115)의 한 쪽, 또는 양쪽으로부터 실행된다. 또한, 이 질화 처리는 필수적이지는 않다.
소정 시간 경과 후, N2 가스 및 NH3 가스를 서서히 정지하고, 이들의 가스 공급이 완전히 정지된 시점에서 공정을 종료한다.
이와 같이, 본 제 1 실시형태에서는 450℃ 미만, 바람직하게는 400℃ 미만, 예컨대 380℃의 성막 온도 하에 있어서, 전후에 세정을 하는 제 1 단계 및 제 2 단계를 교대로 가스 플로우를 실행함으로써 성막할 경우에 있어서, 질소 함유 환원 가스인 NH3 가스(G2)의 분압을 30Pa 이하, 바람직하게는 20Pa 이하, 보다 바람직하게는 15Pa 미만으로 하고 있으므로, 제 1 단계에서 성막 속도를 억제하고, 충분한 시간을 들여서 성막된 TiN막이 제 2 단계의 어닐링에 의해 효율적으로 탈(脫)Cl 되어, 막 중의 잔류 염소를 현저하게 적게 할 수 있고, 저온 성막이어도 잔류 염소가 적고, 낮은 비저항값의 양질의 TiN막을 성막할 수 있으며, 또한 전체 압력을 100Pa 이상으로 높게 하고 있으므로 스텝 커버리지를 양호하게 할 수 있다.
즉, DRAM 메모리부의 축전기 재료로서 사용할 수 있는, 예컨대 Ta2O5, HfO2, HfSiO, PZT, BST, RuO2, ReO2와 같은 고유전율 막이나, 콘택트 재료로서 이용할 수 있는 NiSi막으로 대표되는 열적으로 불안정한 저부막 상에 형성할 경우라도 문제가 없는 450℃ 미만, 또는 400℃ 미만의 저온에서, 비저항값이 낮고 이상 성장이 없는 양질의 TiN막을 높은 스텝 커버리지로 성막하는 것이 가능해진다.
또, TiN 박막의 성막 초기에만 상술의 NH3 분압을 30Pa 이하로 한 교대적 성막을 450℃ 미만의 저온에서 실행하고(제 1 성막 공정), 저부에 대하여 영향을 주지 않는 두께까지 성막 후, 연속해서 온도 450℃ 이상에서 통상의 연속적인 CVD-TiN 성막(연속 성막), 또는 NH3 분압을 30Pa 이상으로 도 2의 사이클을 실시하는 성막(제 2 성막 공정)을 실행해도 좋다. 이로써, 스루풋을 향상시킬 수 있다.
이 경우에 제 1 성막 공정의 TiN막의 막 두께보다도 제 2 성막 공정의 TiN막의 막 두께 쪽이 큰 편이 바람직하다. 다만, 제 1 성막 공정의 TiN막의 막 두께 쪽이 두꺼워도 좋다. 제 1 성막 공정에 의한 TiN막의 막 두께는 예컨대 5∼50nm이고, 제 2 성막 공정에 의한 TiN막의 막 두께는 예컨대 5∼95nm이다.
다음에 제 2 실시형태에 대해서 설명한다.
상술한 도 3으로부터도 알 수 있는 바와 같이, 1 사이클당 막 두께를 작게 해서 사이클 수를 늘릴 수 있어, 스루풋은 저하저부만, NH3 가스(G2)의 분압이 30Pa를 넘어도 양질인 TiN막을 형성하는 것이 가능하다. 거기에서, 본 실시형태에서는 우선, NH3 가스의 분압 및 막 품질에 대한 상호 작용을 고려해서 제조 조건을 설정한다.
상술한 바와 같이, 형성된 막의 막 품질은 비저항으로 파악할 수 있고, 비저항이 800μΩ-cm 이하이면 이상 성장이 거의 존재저부 않는 양호한 막인 것으로 파악되므로, 여기에서는 비저항이 800μΩ-cm 이하로 되도록 NH3 가스 분압 및 1 사이클당 막 두께를 결정한다.
도 4는 NH3 가스 분압(PN)과 TiN막의 비저항의 관계를 도시하는 그래프이다. 여기에서는, 1 사이클당 막 두께(Thk)를 0.5nm, NH3 가스의 유량(FN)을 30mL/분, 웨이퍼 온도(TW)를 400℃로 하고 있다. 도 4에 도시하는 바와 같이, NH3 가스 분압(PN)이 상승함에 따라서 비저항이 상승하는 곡선이 그려져 있는데, TiN막의 비저항을 R로 하고 이 곡선의 식을 계산하면 이하의 [수학식 1]이 된다.
[수학식 1]
Figure 112006050177145-pct00007
도 5는 1 사이클당 막 두께(Thk)와 TiN막의 비저항의 관계를 도시하는 그래프이다. 여기서는, NH3 가스 분압(PN)을 30Pa, NH3 가스의 유량(FN)을 30mL/분, 웨이퍼 온도 (TW)를 400℃로 하고 있다. 도 5에 도시하는 바와 같이, 1 사이클당 막 두께(Thk)가 커짐에 따라서 비저항이 상승하는 곡선이 그려져 있는데, TiN막의 비저항을 R로 하고 이 곡선의 식을 계산하면 이하의 [수학식 2]가 된다.
[수학식 2]
Figure 112006050177145-pct00008
이들 도 4 및 도 5의 관계로부터, NH3 가스 분압(PN) 및 1 사이클당 막 두께(Thk)의 TiN막의 비저항(R)으로의 영향을 도시하는 식을 구하면, 이하의 [수학식 3]이 된다.
[수학식 3]
Figure 112006050177145-pct00009
따라서, 상기 [수학식 3]의 TiN막의 비저항(R)이 800μΩ-cm을 넘지 않도록, NH3 가스 분압(PN) 및 1 사이클당 막 두께(Thk)를 결정한다. 이로써, 이상 성장이 거의 존재저부 않는 양질의 막을 얻을 수 있다. 또한, 본 실시형태에 있어서도 제 1 실시형태와 같이 높은 스텝 커버리지를 얻는 관점으로부터, 성막시의 챔버(51) 내의 전체 압력을 100Pa 이상으로 한다. 또, NH3 가스 분압(PN)은 희석 가스로서 유입되는 N2 가스의 유량에 의해 조정할 수 있다.
그런데, TiN막의 비저항은 NH3 가스 유량(FN)과도 상관이 있고, 이들의 관계는 도 6과 같이 된다. 여기에서는, NH3 가스 분압(PN)을 30Pa, 1 사이클당 막 두께(Thk)를 0.5nm, 웨이퍼 온도(TW)를 400℃로 하고 있다. 도 6에 도시하는 바와 같이, NH3 가스 유량(FN)이 커짐에 따라서 비저항이 저하하는 곡선이 그려져 있는데, TiN막의 비저항을 R로 하고 이 곡선의 식을 계산하면 이하의 [수학식 4]가 된다.
[수학식 4]
Figure 112006050177145-pct00010
이 도 6의 관계와 상기 도 4 및 도 5의 관계로부터, 상기 NH3 가스 분압(PN) 및 1 사이클당 막 두께(Thk)에 더해서 NH3 가스 유량(FN)을 고려했을 경우의 TiN막의 비저항을 도시하는 식을 구하면, 이하의 [수학식 5]가 된다.
[수학식 5]
Figure 112006050177145-pct00011
따라서, NH3 가스 분압(PN) 및 1 사이클당 막 두께(Thk)에 더해서 NH3 가스 유량(FN)을 고려할 경우에는, 상기 [수학식 5]의 TiN막의 비저항(R)이 800μΩ-cm을 넘지 않도록 NH3 가스 분압(PN), 1 사이클당 막 두께(Thk) 및 NH3 가스 유량(FN)을 결정하면 좋다.
본 실시형태는 성막 온도 450℃ 미만의 저온 성막이 전제이며, 이러한 저온 성막에 있어서도 비저항이 낮은 양호한 막 품질의 TiN막을 얻으려고 하는 것이지만, TiN막의 비저항은 성막시의 웨이퍼 온도(TW)와도 상관이 있고, 이들의 관계는 도 7과 같이 된다. 여기에서는, NH3 가스 분압(PN)을 30Pa, 1 사이클당 막 두께(Thk)를 0.5nm, NH3 가스 유량(FN)을 30mL/분으로 하고 있다. 도 7에 도시하는 바와 같이, 웨이퍼 온도가 높아짐에 따라서 비저항이 저하하는 곡선이 그려져 있는데, TiN막의 비저항을 R로 하고 이 곡선의 식을 계산하면 이하의 [수학식 6]이 된다.
[수학식 6]
Figure 112006050177145-pct00012
이 도 7의 관계와 상기 도 4, 도 5 및 도 6의 관계로부터, 상기 NH3 가스 분압(PN), 1 사이클당 막 두께(Thk) 및 NH3 가스 유량(FN)에 더해서 웨이퍼 온도(TW)를 고려할 경우의 TiN막의 비저항을 도시하는 식을 구하면, 이하의 [수학식 7]이 된다.
[수학식 7]
Figure 112006050177145-pct00013
따라서, NH3 가스 분압(PN), 1 사이클당 막 두께(Thk) 및 NH3 가스 유량(FN)에 더해서 웨이퍼 온도(TW)를 고려할 경우에는, 상기 [수학식 7]의 TiN막의 비저항(R)이 800WμΩ-cm을 넘지 않도록 NH3 가스 분압(PN), 1 사이클당 막 두께(Thk), NH3 가스 유량(FN) 및 웨이퍼 온도(TW)를 결정하면 좋다.
상기 복수의 매개 변수를 변화시켰을 경우에 있어서, 1 사이클당 막 두께(Thk)를 횡축으로 하고, 상기 [수학식 7]에서 계산한 TiN막의 비저항(R)을 종축으로 해서, 이들의 관계를 도시하는 그래프를 도 8에 도시하고, 이러한 비저항의 계산값과 실제의 비저항의 값의 관계를 도 9에 도시한다. 도 9에 도시하는 바와 같이, TiN막의 비저항의 값이 800μΩ-cm까지는 실제의 값과 계산값이 일치하고 있는 것을 알 수 있다. 비저항의 값이 800μΩ-cm을 넘으면, 계산값보다도 실제의 값 쪽이 상승하는 경향이 있지만, 이것은 800μΩ-cm까지는 비저항 상승의 요인의 대부분이 막 중의 Cl 농도의 상승에 의한 것인데 대해, 800μΩ-cm를 넘으면 이상 성장에 의해 급격하게 막이 조잡해지고, 이것에 의한 비저항 상승분이 가해지기 때문이다. 반대로, 이러한 계산상의 비저항과 실제의 비저항 사이의 차이가 800μΩ-cm을 넘었을 때에 있어서는 이상 성장의 증거가 된다. 어떻든 간에, 상기 계산식은 비저항의 값이 800μΩ-cm까지는 실제의 값과 일치하고 있는 것으로부터, 상기 계산식에서 계산한 TiN막의 비저항(R)이 800μΩ-cm 이하이면, 실제로도 이상 성장이 거의 발생저부 않는다고 말할 수 있다.
본 실시형태에 있어서는, 상기 [수학식 3], [수학식 5], [수학식 7] 중 어느 하나를 만족시키고, 또한 챔버(51) 내의 전체 압력을 100Pa 이상으로 하면 좋지만, 제 1 단계의 NH3 가스 분압, NH3 가스 유량, 1 사이클의 막 두께, 웨이퍼 온도의 바람직한 범위는 이하와 같다.
제 1 단계의 NH3 분압 : 70Pa 이하
제 1 단계의 NH3 가스 유량 : 10mL/분 이상
1 사이클의 막 두께 : 2.5nm 이하
웨이퍼 온도 : 300∼450℃
그 외에, 제 1 실시형태와 같이 TiCl4 가스 분압이 10Pa 이상 100Pa 이하인 것이 바람직하다. 그 밖의 조건은 제 1 실시형태에 예시한 조건을 채용할 수 있다.
이와 같이 본 실시형태에 있어서는, 상기 [수학식 3], [수학식 5], [수학식 7] 중 어느 하나를 만족시키고, 또한 전체 압력을 100Pa 이상으로 함으로써, DRAM 메모리부의 축전기 재료로서 사용할 수 있는, 예컨대 Ta2O5, HfO2, HfSiO, PZT, BST, RuO2, ReO2와 같은 고유전율 막이나, 콘택트 재료로서 사용할 수 있는, NiSi막으로 대표되는 열적으로 불안정한 저부막 상에 형성할 경우라도 문제가 없는 450℃ 미만, 또는 400℃ 미만의 저온에서, 비저항값이 낮고 이상 성장이 없는 양질인 TiN막을 높은 스텝 커버리지로 성막하는 것이 가능해진다.
또, 본 실시형태에 있어서도, TiN 박막의 성막 초기에만 성막 가스 및 환원 가스를 사용하고 상기 조건을 만족시키는 교대적 성막을 450℃ 미만의 저온에서 실행하며(제 1 성막 공정), 저부에 대하여 영향을 주지 않는 두께까지 성막 후, 연속해서 온도 450℃ 이상에서 통상의 연속적인 CVD-TiN 성막(연속 성막)(제 2 성막 공정)을 실행해도 좋다. 이로써, 스루풋을 향상시킬 수 있다. 이 경우에도 제 1 실시형태의 경우와 같이 제 1 성막 공정의 TiN막의 막 두께보다도 제 2 성막 공정의 TiN막의 막 두께 쪽이 큰 편이 바람직하다. 다만, 제 1 성막 공정의 TiN막의 막 두께 쪽이 두꺼워도 좋다. 또한, 이 경우의 막 두께도 제 1 실시형태와 같이, 제 1 성막 공정으로는, 예컨대 5∼50nm이고, 제 2 성막 공정으로는, 예컨대 5∼95nm이다.
다음에, 본 발명에 따른 성막 방법에 의해 성막된 TiN 박막을 금속 배선층의 콘택트부의 형성 공정에 이용한 예에 대해서 도 10을 참조하면서 설명한다. 이 도 10의 예에서는, Si 기판상에 형성된 배선층 등의 NiSi막(10) 상에 층간 절연막(11)이 형성되어 있고, 층간 절연막(11)에는 NiSi막(10)에 도달하는 콘택트 홀(12)이 형성되어 있다. 층간 절연막(11) 및 콘택트 홀(12)에는 Ti 박막(13)이 형성되고, Ti 박막(13)과 NiSi막(10)의 접합부에는 Ti 박막(13)측으로부터의 Ti와, NiSi막(10)측으로부터의 Si가 서로 확산함으로써 TiSi부(10a)가 형성되어 있다. Ti 박막(13) 상에는 본 발명의 방법으로 저온 형성된 TiN 박막(14)이 적층되어 있다.
TiN 박막(14)의 저부가 되는 NiSi막(10)은 내열성이 낮아 열에 민감저부만, 본 발명에서는 TiN 박막(14)을 450℃ 미만의 저온에서 형성하기 위해서, NiSi막(10)은 열적인 손상을 받는 일이 없고, 양호한 콘택트를 형성할 수 있다.
이 TiN 박막(14) 상에는, 예컨대 Cu 또는 W로 이루어지는 금속 배선층(16)이 형성되어 있다. 이 금속 배선층(16)은 콘택트 홀(12) 내에도 충전되어, TiSi부(10a)를 거쳐서 NiSi막(10)과 금속 배선층(16)이 도통된다. 상술한 바와 같이 TiSi부(10a)의 낮은 저항치를 유지하면서 TiN 박막(14)을 형성하기 위해서, TiSi부(10a)를 거쳐서 금속 배선층(16)과 NiSi막(10)의 양호한 전기적 도통이 달성된다. 또, 저부가 CoSi막의 경우에도 적용 가능하다.
다음에, 본 발명에 따른 TiN 박막을 DRAM 등의 축전기 구조에 이용한 예에 대해서 도 11을 참조하면서 설명한다. 이 도 11의 예에서는, Si 기판(20)의 불순물 확산 영역(20a)에는 표면이 요철됨으로써 큰 표면적(즉, 축전기의 큰 전하 축적량)을 실현하는 HSG(hemispherical grained) 다결정 실리콘으로 이루어지는 하부 전극층(21)이 접속되어 있고, 이 하부 전극층(21)의 상부는, RTN(Rapid Thermal Nitrization) 처리를 함으로써 지극히 엷은 SiN 배리어층(22)이 형성되며, 그 위에 Ta2O5로 이루어지는 유전체층(23)이 형성되고, 또한 그 위에는 본 발명의 성막 방법으로 형성된 TiN 박막으로 이루어지는 상부 전극층(24)이 유전체층(23)의 오목부 내를 포함해 높은 커버리지로 형성되어 있다. 그리고, 상부 전극층(24) 상에는 금속 배선층(도시저부 않음)이 형성된다.
TiN 박막으로 이루어지는 상부 전극층(24)의 성막시에 저부가 되는 Ta2O5로 이루어지는 유전체층(23)은 열적으로 불안정에서 손상을 받기 쉽지만, 본 발명에서는 상부 전극층(24)을 구성하는 TiN막의 성막시에 450℃ 미만의 저온 성막이 가능하기 때문에, 열에 민감한 Ta2O5로 이루어지는 절연층(23)이 손상을 받는 일이 없고, 양호한 커패시턴스를 유지할 수 있으며, 축전기부, 나아가서는 메모리 소자 전체의 원료에 대한 제품의 비율이 향상한다.
다음에, 본 발명에 따른 TiN 박막을 DRAM 등의 축전기 구조에 이용한 것 이외의 예에 대해서 도 12를 참조하면서 설명한다. 이 도 12의 예에서는 큰 표면적(즉, 축전기의 큰 전하 축적량)이 실현되도록 고 아스펙트(aspect)비의 핀 형상인 다결정 실리콘으로 이루어지는 하부 전극(21')이 Si 기판의 불순물 확산 영역(도시저부 않음) 상에 형성되어 있다. 이 핀 형상의 하부 전극(21')의 아스펙트비는 12 이상이며, 바람직하게는 15∼100이다. 이 하부 전극층(21')의 상부는 RTN(Rapid Thermal Nitrization) 처리를 함으로써 지극히 엷은 SiN 배리어층(22')이 형성되고, 그 위에 Ta2O5로 이루어지는 유전체층(23')이 형성되며, 또한 그 위에는 본 발명의 성막 방법으로 형성된 TiN 박막으로 이루어지는 상부 전극층(24')이 유전체층(23')의 오목부 내를 포함해 높은 커버리지로 형성되어 있다. 그리고, 상부 전극층(24') 상에는 금속 배선층(도시저부 않음)이 형성된다.
이 구조의 경우에도, 상부 전극층(24')을 구성하는 TiN막의 성막시에 450℃ 미만의 저온 성막이 가능하기 때문에, 열에 민감한 Ta2O5로 이루어지는 유전체층(23')이 손상을 받는 일이 없고, 양호한 커패시턴스를 유지할 수 있으며, 축전기부, 나아가서는 메모리 소자 전체의 원료에 대한 제품의 비율이 향상한다.
다음에, 본 발명에 따른 TiN 박막을 DRAM 등의 축전기 구조에 이용한 또 다른 예에 대해서 도 13을 참조하면서 설명한다. 이 도 13의 예에서는, Si 기판(30)의 불순물 확산 영역(30a)에는 비결정질 Si로 이루어지는 하부 전극층(31)이 접속되어 있고, 이 하부 전극층(31) 상에는 실리콘에 RTN(Rapid Thermal Nitrization) 처리를 실시해서 형성된 SiN 배리어층(32)을 거쳐서 Ta2O5로 이루어지는 유전체층(33)이 형성되며, 그 위에는 본 발명의 TiN계 박막으로 이루어지는 상부 전극층(34)이 형성되어 있다. 그리고, 상부 전극층(34) 상에는 금속 배선층(도시저부 않음)이 형성되어 있다.
이 구조의 경우에도, 상부 전극층(34)을 구성하는 TiN막의 성막시에 450℃ 미만의 저온 성막이 가능하기 때문에, 열에 민감한 Ta2O5로 이루어지는 유전체층(33)이 손상을 받는 일이 없고, 양호한 커패시턴스를 유지할 수 있으며, 축전기부, 나아가서는 메모리 소자 전체의 원료에 대한 제품의 비율이 향상한다.
또한, 본 발명은 상기 실시형태에 한정되지 않고 여러 가지로 변형 가능하다. 예컨대, 상기 실시형태에서는 Ti 함유 화합물 가스로서 TiCl4를 이용했지만, 예컨대 유기Ti 화합물 등의 다른 가스를 이용해도 좋다. 또 질소 함유 환원 가스로서 NH3를 이용했지만, MMH 등의 다른 가스를 이용해도 좋다. 또한, 상기 실시형태에서는 TiN의 성막에 적용했을 경우에 대해서 도시했지만, TaN 이나 WN 등의 일반 금속 질화막에도 적용할 수 있다. 또한, 피처리 기판으로서 반도체 웨이퍼를 이용한 예를 게시했지만, 액정 표시 장치용 기판 등의 다른 기판이어도 좋다.

Claims (40)

  1. 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하는 방법에 있어서,
    성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압을 30Pa 이하로 하는
    성막 방법.
  2. 제 1 항에 있어서,
    상기 1 사이클에서의 성막 두께가 0.50nm 이하인
    성막 방법.
  3. 제 1 항에 있어서,
    상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압은 20Pa 이하인
    성막 방법.
  4. 제 3 항에 있어서,
    상기 1 사이클에서의 성막 두께가 2.0nm 이하인
    성막 방법.
  5. 제 1 항에 있어서,
    상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압은 15Pa 이하인
    성막 방법.
  6. 제 1 항에 있어서,
    성막시의 상기 피처리 기판의 온도는 400℃ 이하인
    성막 방법.
  7. 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 Ti 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 TiN으로 이루어지는 막을 형성하는 제 1 단계와, 상기 Ti 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 TiN막을 성막하는 방법에 있어서,
    성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처 리 용기 내의 전체 압력을 100Pa 이상으로 하고, 상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압을 30Pa 이하로 하는
    성막 방법.
  8. 제 7 항에 있어서,
    상기 Ti 화합물 가스는 TiCl4이고, 상기 질소 함유 환원 가스는 NH3인
    성막 방법.
  9. 제 7 항에 있어서,
    상기 1 사이클에서의 성막 두께가 0.50nm 이하인
    성막 방법.
  10. 제 7 항에 있어서,
    상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압은 20Pa 이하인
    성막 방법.
  11. 제 10 항에 있어서,
    상기 1 사이클에서의 성막 두께가 2.0nm 이하인
    성막 방법.
  12. 제 7 항에 있어서,
    상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압은 15Pa 이하인
    성막 방법.
  13. 제 7 항에 있어서,
    성막시의 상기 피처리 기판의 온도는 400℃ 이하인
    성막 방법.
  14. 제 7 항에 있어서,
    상기 제 1 단계에 있어서의 질소 함유 환원 가스의 유량은 20mL/분 이상인
    성막 방법.
  15. 제 7 항에 있어서,
    상기 제 1 단계에 있어서의 상기 Ti 화합물 가스의 분압은 10Pa 이상 50Pa 이하인
    성막 방법.
  16. 제 7 항에 있어서,
    TiN막의 비저항이 800μΩ-cm 이하인
    성막 방법.
  17. 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 제 1 두께로 초기 금속 질화막을 성막한 후 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 연속적인 CVD에 의해 제 2 두께로 나머지의 금속 질화막을 성막하는 방법에 있어서,
    상기 초기 금속 질화막의 성막은 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압을 30Pa 이하로서 실행하는
    성막 방법.
  18. 제 17 항에 있어서,
    상기 제 1 두께는 상기 제 2 두께보다 얇은
    성막 방법.
  19. 제 17 항에 있어서,
    상기 나머지의 금속 질화막을 성막할 때의 성막 온도는 450℃ 이상인
    성막 방법.
  20. 제 17 항에 있어서,
    상기 제 1 두께는 5∼50nm이고, 상기 제 2 두께는 5∼95nm인
    성막 방법.
  21. 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 제 1 두께의 초기 금속 질화막을 성막하고, 그 위에 상기 제 1 단계와 상기 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복해서 제 2 두께의 나머지의 금속 질화막을 성막하는 방법에 있어서,
    상기 초기 금속 질화막을 성막시에, 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압을 30Pa 이하로서 실행하고, 상기 나머지의 금속 질화막을 성막시에, 상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압을 30Pa 이상으로 하여 실행하는
    성막 방법.
  22. 제 21 항에 있어서,
    상기 나머지의 금속 질화막을 성막할 때의 성막 온도는 450℃ 이상인
    성막 방법.
  23. 제 21 항에 있어서,
    상기 제 1 두께는 5∼50nm이고, 상기 제 2 두께는 5∼95nm인
    성막 방법.
  24. 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하는 방법에 있어서,
    성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 또한 상기 제 1 단계에 있어서의 처리 용기 내의 상기 질소 함유 환원 가스의 분압을 PN(Pa), 1 사이클당 막 두께를 Thk(nm)라고 했을 때, 이하의 [수학식 A]에서 계산되는 금속 질화막의 비저항값(R)이 800μΩ-cm 이하가 되도록 하는
    성막 방법.
    [수학식 A]
    Figure 112006050177145-pct00014
  25. 제 24 항에 있어서,
    상기 금속 화합물 가스는 Ti 화합물 가스이고, 상기 금속 질화막은 TiN막인
    성막 방법.
  26. 제 25 항에 있어서,
    상기 Ti 화합물 가스는 TiCl4이고, 상기 질소 함유 환원 가스는 NH3인
    성막 방법.
  27. 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하는 방법에 있어서,
    성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 또한 상기 제 1 단계에 있어서의 처리 용기 내의 상기 질소 함유 환원 가스의 분압을 PN(Pa), 1 사이클당 막 두께를 Thk(nm), 상기 제 1 단계에 있어서의 상기 질소 함유 환원 가스의 유량을 FN(mL/분)으로 했을 때, 이하의 [수학식 B]에서 계산되는 금속 질화막의 비저항값(R)이 800μΩ-cm 이하가 되도록 하는
    성막 방법.
    [수학식 B]
    Figure 112006050177145-pct00015
  28. 제 27 항에 있어서,
    상기 금속 화합물 가스는 Ti 화합물 가스이고, 상기 금속 질화막은 TiN막인
    성막 방법.
  29. 제 28 항에 있어서,
    상기 Ti 화합물 가스는 TiCl4이고, 상기 질소 함유 환원 가스는 NH3인
    성막 방법.
  30. 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하는 방법에 있어서,
    성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 또한 상기 제 1 단계에 있어서의 처리 용기 내의 상기 질소 함유 환원 가스의 분압을 PN(Pa), 1 사이클당 막 두께를 Thk(nm), 상기 제 1 단계에 있어서의 상기 질소 함유 환원 가스의 유량을 FN(mL/분), 피처리 기판의 온도를 TW(℃)라고 했을 때, 이하의 [수학식 C]에서 계산되는 금속 질화막의 비저항값(R)이 800μΩ-cm 이하가 되도록 하는
    성막 방법.
    [수학식 C]
    Figure 112006050177145-pct00016
  31. 제 30 항에 있어서,
    상기 금속 화합물 가스는 Ti 화합물 가스이고, 상기 금속 질화막은 TiN막인
    성막 방법.
  32. 제 31 항에 있어서,
    상기 Ti 화합물 가스는 TiCl4이고, 상기 질소 함유 환원 가스는 NH3인
    성막 방법.
  33. 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하며, 성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압이 30Pa 이하가 되도록, 컴퓨터가 성막 장치를 제어하는 소프트웨어를 포함하는
    컴퓨터에 의해 판독 가능한 기록 매체.
  34. 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 Ti 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 TiN으로 이루어지는 막을 형성하는 제 1 단계와, 상기 Ti 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 TiN막을 성막하며, 성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 상기 제 1 단계에 있어서의 상기 처리 용기 내의 질소 함유 환원 가스의 분압이 30Pa 이하가 되도록, 컴퓨터가 성막 장치를 제어하는 소프트웨어를 포함하는
    컴퓨터에 의해 판독 가능한 기록 매체.
  35. 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하며, 성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 또한 상기 제 1 단계에 있어서의 처리 용기 내의 상기 질소 함유 환원 가스의 분압을 PN(Pa), 1 사이클당 막 두께를 Thk(nm)라고 했을 때, 이하의 [수학식 A]에서 계산되는 금속 질화막의 비저항값(R)이 800μΩ-cm 이하가 되도록, 컴퓨터가 성막 장치를 제어하는 소프트웨어를 포함하는
    컴퓨터에 의해 판독 가능한 기록 매체.
    [수학식 A]
    Figure 112006050177145-pct00017
  36. 제 35 항에 있어서,
    상기 금속 화합물 가스는 Ti 화합물 가스이고, 상기 금속 질화막은 TiN막인
    컴퓨터에 의해 판독 가능한 기록 매체.
  37. 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하며, 성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 또한 상기 제 1 단계에 있어서의 처리 용기 내의 상기 질소 함유 환원 가스의 분압을 PN(Pa), 1 사이클당 막 두께를 Thk(nm), 상기 제 1 단계에 있어서의 상기 질소 함유 환원 가스의 유량을 FN(mL/분)이라고 했을 때, 이하의 [수학식 B]에서 계산되는 금속 질화막의 비저항값(R)이 800μΩ-cm 이하가 되도록, 컴퓨터가 성막 장치를 제어하는 소프트웨어를 포함하는
    컴퓨터에 의해 판독 가능한 기록 매체.
    [수학식 B]
    Figure 112006050177145-pct00018
  38. 제 37 항에 있어서,
    상기 금속 화합물 가스는 Ti 화합물 가스이며, 상기 금속 질화막은 TiN막인
    컴퓨터에 의해 판독 가능한 기록 매체.
  39. 처리 용기 내에서 성막 온도로 가열된 피처리 기판에 금속 화합물 가스 및 질소 함유 환원 가스를 공급해서 CVD에 의해 금속 질화물로 이루어지는 막을 형성하는 제 1 단계와, 상기 금속 화합물 가스를 정지해서 상기 질소 함유 환원 가스를 공급하는 제 2 단계로 이루어지는 사이클을 1 사이클 이상 반복하여, 상기 피처리 기판상에 소정 두께의 금속 질화막을 성막하며, 성막시에 있어서의 상기 피처리 기판의 온도를 450℃ 미만으로 하고 상기 처리 용기 내의 전체 압력을 100Pa 이상으로 하고, 또한 상기 제 1 단계에 있어서의 처리 용기 내의 상기 질소 함유 환원 가스의 분압을 PN(Pa), 1 사이클당 막 두께를 Thk(nm), 상기 제 1 단계에 있어서의 상기 질소 함유 환원 가스의 유량을 FN(mL/분), 피처리 기판의 온도를 TW(℃)라고 했을 때, 이하의 [수학식 C]에서 계산되는 금속 질화막의 비저항값(R)이 800μΩ-cm 이하가 되도록, 컴퓨터가 성막 장치를 제어하는 소프트웨어를 포함하는
    컴퓨터에 의해 판독 가능한 기록 매체.
    [수학식 C]
    Figure 112006050177145-pct00019
  40. 제 39 항에 있어서,
    상기 금속 화합물 가스는 Ti 화합물 가스이고, 상기 금속 질화막은 TiN막인
    컴퓨터에 의해 판독 가능한 기록 매체.
KR1020067014143A 2004-01-15 2005-01-14 성막 방법 및 컴퓨터에 의해 판독 가능한 기록 매체 KR100762525B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004008019 2004-01-15
JPJP-P-2004-00008019 2004-01-15

Publications (2)

Publication Number Publication Date
KR20060113763A KR20060113763A (ko) 2006-11-02
KR100762525B1 true KR100762525B1 (ko) 2007-10-01

Family

ID=34792204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067014143A KR100762525B1 (ko) 2004-01-15 2005-01-14 성막 방법 및 컴퓨터에 의해 판독 가능한 기록 매체

Country Status (7)

Country Link
US (1) US7776742B2 (ko)
EP (1) EP1722405A4 (ko)
JP (1) JP4787020B2 (ko)
KR (1) KR100762525B1 (ko)
CN (1) CN100477097C (ko)
TW (1) TW200526806A (ko)
WO (1) WO2005069358A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245306A (ja) * 2005-03-03 2006-09-14 Renesas Technology Corp 半導体装置の製造方法
JP4947922B2 (ja) * 2005-05-23 2012-06-06 東京エレクトロン株式会社 成膜方法およびコンピュータにより読み取り可能な記憶媒体
JP2007165479A (ja) * 2005-12-12 2007-06-28 Tokyo Electron Ltd 成膜装置のプリコート方法、成膜装置及び記憶媒体
KR20090094033A (ko) * 2006-12-28 2009-09-02 도쿄엘렉트론가부시키가이샤 절연막의 형성 방법 및 반도체 장치의 제조 방법
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20110216585A1 (en) * 2010-03-04 2011-09-08 Micron Technology, Inc. Metal containing materials
KR20130055694A (ko) 2010-11-29 2013-05-28 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP6108518B2 (ja) 2011-10-20 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、クリーニング方法、基板処理装置及びプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283532A (ja) * 1993-03-26 1994-10-07 Kawasaki Steel Corp 半導体装置およびその製造方法
JPH08250596A (ja) * 1995-03-04 1996-09-27 Hyundai Electron Ind Co Ltd 半導体装置の金属配線形成方法
JPH11172438A (ja) * 1997-09-29 1999-06-29 Samsung Electron Co Ltd 化学気相蒸着法による金属窒化膜形成方法及びこれを用いた半導体装置の金属コンタクト形成方法
JP2001040477A (ja) * 1999-06-11 2001-02-13 Applied Materials Inc 窒化チタンの厚膜を堆積する方法
JP2003213418A (ja) * 2002-01-18 2003-07-30 Tokyo Electron Ltd 成膜方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279857A (en) * 1991-08-16 1994-01-18 Materials Research Corporation Process for forming low resistivity titanium nitride films
US5308655A (en) * 1991-08-16 1994-05-03 Materials Research Corporation Processing for forming low resistivity titanium nitride films
US6156107A (en) * 1996-11-13 2000-12-05 Tokyo Electron Limited Trap apparatus
KR100331545B1 (ko) 1998-07-22 2002-04-06 윤종용 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법
US7482283B2 (en) * 2000-12-12 2009-01-27 Tokyo Electron Limited Thin film forming method and thin film forming device
JP4178776B2 (ja) * 2001-09-03 2008-11-12 東京エレクトロン株式会社 成膜方法
US7235482B2 (en) * 2003-09-08 2007-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a contact interconnection layer containing a metal and nitrogen by atomic layer deposition for deep sub-micron semiconductor technology

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283532A (ja) * 1993-03-26 1994-10-07 Kawasaki Steel Corp 半導体装置およびその製造方法
JPH08250596A (ja) * 1995-03-04 1996-09-27 Hyundai Electron Ind Co Ltd 半導体装置の金属配線形成方法
JPH11172438A (ja) * 1997-09-29 1999-06-29 Samsung Electron Co Ltd 化学気相蒸着法による金属窒化膜形成方法及びこれを用いた半導体装置の金属コンタクト形成方法
JP2001040477A (ja) * 1999-06-11 2001-02-13 Applied Materials Inc 窒化チタンの厚膜を堆積する方法
JP2003213418A (ja) * 2002-01-18 2003-07-30 Tokyo Electron Ltd 成膜方法

Also Published As

Publication number Publication date
US20080226823A1 (en) 2008-09-18
US7776742B2 (en) 2010-08-17
TW200526806A (en) 2005-08-16
EP1722405A1 (en) 2006-11-15
JPWO2005069358A1 (ja) 2007-12-27
KR20060113763A (ko) 2006-11-02
CN100477097C (zh) 2009-04-08
JP4787020B2 (ja) 2011-10-05
WO2005069358A1 (ja) 2005-07-28
CN1906736A (zh) 2007-01-31
EP1722405A4 (en) 2009-04-22

Similar Documents

Publication Publication Date Title
KR100762525B1 (ko) 성막 방법 및 컴퓨터에 의해 판독 가능한 기록 매체
US6548402B2 (en) Method of depositing a thick titanium nitride film
US7981794B2 (en) Film forming method and substrate processing apparatus
US20060231028A1 (en) Method for depositing metallic nitride series thin film
KR102096143B1 (ko) 루테늄 배선 및 그 제조 방법
KR100963336B1 (ko) 성막 방법 및 컴퓨터에 의해 독해가능한 기억매체
JP2018147949A (ja) ルテニウム配線の製造方法
JP5171192B2 (ja) 金属膜成膜方法
JP3667038B2 (ja) Ｃｖｄ成膜方法
WO2010001931A1 (ja) 薄膜の成膜方法及び成膜装置
US6583057B1 (en) Method of forming a semiconductor device having a layer deposited by varying flow of reactants
WO2011055671A1 (ja) 成膜方法およびキャパシタの形成方法
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
WO2023153275A1 (ja) 凹部にルテニウムを埋め込む方法、及び装置
WO2012096293A1 (ja) ＴｉＳｉＮ膜の成膜方法および記憶媒体
JP2008300436A (ja) バリヤ層の形成方法及び処理システム
JP2000252443A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 13