JPH081760B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH081760B2 JPH081760B2 JP62291335A JP29133587A JPH081760B2 JP H081760 B2 JPH081760 B2 JP H081760B2 JP 62291335 A JP62291335 A JP 62291335A JP 29133587 A JP29133587 A JP 29133587A JP H081760 B2 JPH081760 B2 JP H081760B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- special
- circuit
- special mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は半導体記憶装置に関し、特に、通常の動作
の他に特殊モードによる動作の機能を有する半導体記憶
装置に関する。
の他に特殊モードによる動作の機能を有する半導体記憶
装置に関する。
[従来の技術] 第4図は、従来の読込みと書込みが可能な半導体記憶
装置の主な構成の一例を示すブロック図である。各部の
名称と主な動作を以下に簡単に述べる。
装置の主な構成の一例を示すブロック図である。各部の
名称と主な動作を以下に簡単に述べる。
通常の読出し/書込み動作において、Xアドレスバッ
ファ5はXアドレス入力端子AXに与えられたXアドレス
信号を受けそれをXデコーダ2に与える。Yアドレスバ
ッファ6は、Yアドレス入力端子AYに与えられたYアド
レス信号を受けそれをYデコーダ3に与える。書込み動
作において、Xデコーダ2とYデコーダ3により指定さ
れたメモリアレイ1のメモリセルに、データ入出力端子
DTに与えられた入力データを入出力バッファ7とセンス
アンプ4を介して与える。一方、読出し動作において、
Xデコーダ2とYデコーダ3により指定されたメモリア
レイ1のメモリセルからセンスアンプ4によりデータが
読出され、入出力バッファ7を介してデータ入出力端子
DTから出力される。コントロール回路8は、コントロー
ルバッファ9を介してコントロール信号入力端子CSから
与えられた制御信号を受け、前述したような動作を行な
うのに必要な制御信号を各部に与える。
ファ5はXアドレス入力端子AXに与えられたXアドレス
信号を受けそれをXデコーダ2に与える。Yアドレスバ
ッファ6は、Yアドレス入力端子AYに与えられたYアド
レス信号を受けそれをYデコーダ3に与える。書込み動
作において、Xデコーダ2とYデコーダ3により指定さ
れたメモリアレイ1のメモリセルに、データ入出力端子
DTに与えられた入力データを入出力バッファ7とセンス
アンプ4を介して与える。一方、読出し動作において、
Xデコーダ2とYデコーダ3により指定されたメモリア
レイ1のメモリセルからセンスアンプ4によりデータが
読出され、入出力バッファ7を介してデータ入出力端子
DTから出力される。コントロール回路8は、コントロー
ルバッファ9を介してコントロール信号入力端子CSから
与えられた制御信号を受け、前述したような動作を行な
うのに必要な制御信号を各部に与える。
以上のような通常の動作以外に、半導体記憶装置を或
る特殊モードの下で動作させる場合がある。たとえば、
工場出荷時における信頼性評価試験、短縮された動作時
間での回路の部分的動作試験およびチップ固有情報の読
出しなどを行なうときに設定される特殊モードがある。
る特殊モードの下で動作させる場合がある。たとえば、
工場出荷時における信頼性評価試験、短縮された動作時
間での回路の部分的動作試験およびチップ固有情報の読
出しなどを行なうときに設定される特殊モードがある。
また、たとえば、1983年2月23日に開催されたIEEEの
ISSC(International Solid−State Circuits Conferen
ce)におけるM.W.Kneehtらによって発表された論文“A
Sub 100ns Static 64K CMOS EPROM with On−Chip Test
Functions"等にも、試験モードに関する記載がある。
ISSC(International Solid−State Circuits Conferen
ce)におけるM.W.Kneehtらによって発表された論文“A
Sub 100ns Static 64K CMOS EPROM with On−Chip Test
Functions"等にも、試験モードに関する記載がある。
このような特殊モードを指定するために、従来、アド
レス入力端子、データ入出力端子およびコントロール信
号入力端子等の複数の任意の外部端子に複数の高電圧検
出回路を設け、特定の1つの端子に高電圧を与えること
によりその端子に対応する特殊モードを指定する方法が
採用されている。
レス入力端子、データ入出力端子およびコントロール信
号入力端子等の複数の任意の外部端子に複数の高電圧検
出回路を設け、特定の1つの端子に高電圧を与えること
によりその端子に対応する特殊モードを指定する方法が
採用されている。
第4図において、Xアドレス入力端子AX、データ入出
力端子DTおよびコントロール信号入力端子CSに合計4個
の高電圧検出回路10が接続され、いずれかに高電圧が検
出されたとき、高電圧検出信号HVがコントロール回路8
に与えられる。コントロール回路8は、高電圧検出信号
HVを受け、対応する特殊モードを実行するための制御を
行なう。
力端子DTおよびコントロール信号入力端子CSに合計4個
の高電圧検出回路10が接続され、いずれかに高電圧が検
出されたとき、高電圧検出信号HVがコントロール回路8
に与えられる。コントロール回路8は、高電圧検出信号
HVを受け、対応する特殊モードを実行するための制御を
行なう。
第5図は、従来の高電圧検出回路の一例を示す回路図
である。この高電圧検出回路は、一例として第4図のコ
ントロール信号入力端子CSに接続された場合を示し、コ
ントロール信号入力端子CSの1つの端子30と設置GNDの
間に接続された複数のnチャンネルMOSトランジスタQ1
ないしQ4の直列接続と、インバータ31から構成される。
トランジスタQ1ないしQ3は図面上3個しか示されていな
いが、実際には、3個以上のトランジスタが接続され
る。トランジスタQ1ないしQ3のゲートはそれぞれのドレ
インに接続され、ダイオードを構成している。トランジ
スタQ4のゲートはコントロール回路8に接続され、リセ
ット時コントロール回路8からリセット信号が与えられ
る。トランジスタQ3とQ4の接続点N1にインバータ31が接
続され、その出力信号すなわち、高電圧検出信号HVがコ
ントロール回路8に与えられる。
である。この高電圧検出回路は、一例として第4図のコ
ントロール信号入力端子CSに接続された場合を示し、コ
ントロール信号入力端子CSの1つの端子30と設置GNDの
間に接続された複数のnチャンネルMOSトランジスタQ1
ないしQ4の直列接続と、インバータ31から構成される。
トランジスタQ1ないしQ3は図面上3個しか示されていな
いが、実際には、3個以上のトランジスタが接続され
る。トランジスタQ1ないしQ3のゲートはそれぞれのドレ
インに接続され、ダイオードを構成している。トランジ
スタQ4のゲートはコントロール回路8に接続され、リセ
ット時コントロール回路8からリセット信号が与えられ
る。トランジスタQ3とQ4の接続点N1にインバータ31が接
続され、その出力信号すなわち、高電圧検出信号HVがコ
ントロール回路8に与えられる。
次に動作について説明する。
端子30に高電圧が与えられ、接続点N1の電圧がインバ
ータ31のしきい値を超えたとき、インバータ31の出力信
号すなわち高電圧検出信号HVが高レベルから低レベルに
なる。コントロール回路8は低レベルの高電圧検出信号
HVを受け、この端子30に予め対応して定められた特殊モ
ードが指定されたことを認識する。コントロール回路8
に、特殊モードの動作中連続的に高電圧検出信号HVを与
える必要があるので、端子30には高電圧を加え続ける必
要がある。
ータ31のしきい値を超えたとき、インバータ31の出力信
号すなわち高電圧検出信号HVが高レベルから低レベルに
なる。コントロール回路8は低レベルの高電圧検出信号
HVを受け、この端子30に予め対応して定められた特殊モ
ードが指定されたことを認識する。コントロール回路8
に、特殊モードの動作中連続的に高電圧検出信号HVを与
える必要があるので、端子30には高電圧を加え続ける必
要がある。
第6図は、H.McAdams等によって、1986年10月のIEEE
JOURNAL OF SOLID−STATE CIRCUITS(VOL.SC.21)に発
表された論文“A1−M bit CMOS Dynamic RAM With Desi
gn−For Test Functions"にある、1Mビットダイナミッ
クRAMの試験機能のためのブロック図である。
JOURNAL OF SOLID−STATE CIRCUITS(VOL.SC.21)に発
表された論文“A1−M bit CMOS Dynamic RAM With Desi
gn−For Test Functions"にある、1Mビットダイナミッ
クRAMの試験機能のためのブロック図である。
第6図において、▲▼信号端子RASが高電圧検
出回路81の入力に接続され、高電圧検出回路81の出力に
テストコントロールロジック82が接続される。各々のア
ドレス入力端子A3ないしA6は、アドレスバッファ84にそ
れぞれ接続され、各々のアドレスバッファ84は、さらに
テストアドレスラッチ85にそれぞれ接続される。各々の
テストアドレスラッチ85は、テスト機能デコーダ83に接
続される。高電圧検出回路81の出力は各々のアドレスバ
ッファ84の制御入力に接続され、テストコントロールロ
ジック82の出力は各々のテストアドレスラッチ85の制御
入力に接続される。
出回路81の入力に接続され、高電圧検出回路81の出力に
テストコントロールロジック82が接続される。各々のア
ドレス入力端子A3ないしA6は、アドレスバッファ84にそ
れぞれ接続され、各々のアドレスバッファ84は、さらに
テストアドレスラッチ85にそれぞれ接続される。各々の
テストアドレスラッチ85は、テスト機能デコーダ83に接
続される。高電圧検出回路81の出力は各々のアドレスバ
ッファ84の制御入力に接続され、テストコントロールロ
ジック82の出力は各々のテストアドレスラッチ85の制御
入力に接続される。
主な動作を説明すると、高電圧検出回路81により高電
圧が検出されると、アドレス入力端子A3ないしA6に与え
られたテスト機能を指定するためのコードがテストアド
レスラッチ85にラッチされる。テスト機能デコーダ83
は、テストアドレスラッチ85にラッチされたコードをデ
コードすることにより、テスト1からテスト9の中から
1つのテストを指定する。
圧が検出されると、アドレス入力端子A3ないしA6に与え
られたテスト機能を指定するためのコードがテストアド
レスラッチ85にラッチされる。テスト機能デコーダ83
は、テストアドレスラッチ85にラッチされたコードをデ
コードすることにより、テスト1からテスト9の中から
1つのテストを指定する。
[発明が解決しようとする問題点] 第4図に示された従来の半導体記憶装置の特殊モード
の指定において、外部入力端子の数により指定できる特
殊モードの数、すなわち種類が制御されるという問題が
ある。また、外部端子に高電圧を加え続ける必要があ
り、高電圧を加えた端子を低レベルの電圧状態にして行
なう特殊モードを実行することができないという問題点
もある。
の指定において、外部入力端子の数により指定できる特
殊モードの数、すなわち種類が制御されるという問題が
ある。また、外部端子に高電圧を加え続ける必要があ
り、高電圧を加えた端子を低レベルの電圧状態にして行
なう特殊モードを実行することができないという問題点
もある。
また、第6図に示されたダイナミックRAMのテストモ
ードの指定において、一方向にのみ信号を出力するアド
レスバッファ84を使用しているので、テストモードの実
行中に実行されているテストモードの確認ができないと
いう問題点がある。たとえば、EEPROMの場合、書き換え
可能回数評価試験や高温加速試験などをセルフテストで
行なう場合など、試験に長時間を要する場合がある。こ
のとき、試験中に実行されている特殊モードの確認がで
きないので、誤ったモードに気付かずに長時間費してし
まうことがある。また、特殊モードの設定時に正しく設
定されていても、特殊モードの実行中の何らかの原因
(電源電圧の不安定、操作員のミス)により設定が変化
することもある。
ードの指定において、一方向にのみ信号を出力するアド
レスバッファ84を使用しているので、テストモードの実
行中に実行されているテストモードの確認ができないと
いう問題点がある。たとえば、EEPROMの場合、書き換え
可能回数評価試験や高温加速試験などをセルフテストで
行なう場合など、試験に長時間を要する場合がある。こ
のとき、試験中に実行されている特殊モードの確認がで
きないので、誤ったモードに気付かずに長時間費してし
まうことがある。また、特殊モードの設定時に正しく設
定されていても、特殊モードの実行中の何らかの原因
(電源電圧の不安定、操作員のミス)により設定が変化
することもある。
この発明は、上記のような問題点を解決するためにな
されたもので、指定できる特殊モードの数を増加し、高
電圧を印加し続ける必要をなくし、特殊モードの実行中
に特殊モードの確認をすることが可能な半導体記憶装置
を得ることを目的とする。
されたもので、指定できる特殊モードの数を増加し、高
電圧を印加し続ける必要をなくし、特殊モードの実行中
に特殊モードの確認をすることが可能な半導体記憶装置
を得ることを目的とする。
[問題点を解決するための手段] この発明に係る半導体記憶装置は、メモリ回路を含む
ものであって、メモリ回路のためのデータかテストのた
めの複数の特殊モードのうち1つを指定するための特殊
コードかを入出力するための複数の入出力端子と、メモ
リ回路のための制御信号かテストのための特殊信号およ
び確認信号かを入出力するための複数の制御入力端子
と、特殊コードをラッチするためのラッチ手段と、入出
力端子をメモリ回路およびラッチ手段に選択的に接続す
るとともに、制御入力端子に入力された特殊信号に応答
して入出力端子をラッチ手段に接続し入出力端子に入力
されている特殊コードをラッチ手段に供給し、制御入力
端子に入力された確認信号に応答してラッチ手段を入出
力端子に接続しラッチ手段にラッチされている特殊コー
ドを入出力端子に供給する選択接続手段と、ラッチ手段
に接続され、ラッチ手段にラッチされた特殊コードをデ
コードし、複数の特殊モードのうち1つを指定するため
のデコーダ手段と、デコーダ手段により指定された特殊
モードを実行するための制御手段とを備える。
ものであって、メモリ回路のためのデータかテストのた
めの複数の特殊モードのうち1つを指定するための特殊
コードかを入出力するための複数の入出力端子と、メモ
リ回路のための制御信号かテストのための特殊信号およ
び確認信号かを入出力するための複数の制御入力端子
と、特殊コードをラッチするためのラッチ手段と、入出
力端子をメモリ回路およびラッチ手段に選択的に接続す
るとともに、制御入力端子に入力された特殊信号に応答
して入出力端子をラッチ手段に接続し入出力端子に入力
されている特殊コードをラッチ手段に供給し、制御入力
端子に入力された確認信号に応答してラッチ手段を入出
力端子に接続しラッチ手段にラッチされている特殊コー
ドを入出力端子に供給する選択接続手段と、ラッチ手段
に接続され、ラッチ手段にラッチされた特殊コードをデ
コードし、複数の特殊モードのうち1つを指定するため
のデコーダ手段と、デコーダ手段により指定された特殊
モードを実行するための制御手段とを備える。
[作用] この発明に係る半導体記憶装置では、制御入力端子に
入力された特殊信号に応答して特殊コードが複数の入出
力端子を介してラッチ手段にラッチされ、さらにそのラ
ッチされた特殊コードがデコードされることにより複数
の特殊モードのうち1つか実行される。また、制御入力
端子に入力された認識信号に応答してそのラッチされた
特殊コードが入出力端子を介して外部に出力される。
入力された特殊信号に応答して特殊コードが複数の入出
力端子を介してラッチ手段にラッチされ、さらにそのラ
ッチされた特殊コードがデコードされることにより複数
の特殊モードのうち1つか実行される。また、制御入力
端子に入力された認識信号に応答してそのラッチされた
特殊コードが入出力端子を介して外部に出力される。
[発明の実施例] 第1図は、この発明による半導体記憶装置の一実施例
の構成を示すブロック図である。
の構成を示すブロック図である。
第4図に示された従来の半導体記憶装置のブロック図
と比較して、以下のような構成と機能が異なる。すなわ
ち、高電圧検出回路10をコントロール信号入力端子CSの
任意の1つの端子に1カ所設け、高電圧を検出したとき
高電圧検出信号HVを特殊モード回路14に与える。また、
特殊モード回路14はコントロール入力端子CSの他の1つ
の端子に接続され、確認信号CSを受ける。特殊モード回
路14は、高電圧検出信号HVと確認信号CSに応答して、切
換信号COとチェック信号CEを発生する。入出力バッファ
7に切換回路11が接続され、切換回路11はセンスアンプ
4とラッチ回路12に接続される。ラッチ回路12は特殊モ
ードデコーダ13に接続され、特殊モードデコーダ13はさ
らにコントロール回路8に接続される。特殊モード回路
14から発生された切換信号COは切換回路11に、チェック
信号CEは入出力バッファ7に与えられる。
と比較して、以下のような構成と機能が異なる。すなわ
ち、高電圧検出回路10をコントロール信号入力端子CSの
任意の1つの端子に1カ所設け、高電圧を検出したとき
高電圧検出信号HVを特殊モード回路14に与える。また、
特殊モード回路14はコントロール入力端子CSの他の1つ
の端子に接続され、確認信号CSを受ける。特殊モード回
路14は、高電圧検出信号HVと確認信号CSに応答して、切
換信号COとチェック信号CEを発生する。入出力バッファ
7に切換回路11が接続され、切換回路11はセンスアンプ
4とラッチ回路12に接続される。ラッチ回路12は特殊モ
ードデコーダ13に接続され、特殊モードデコーダ13はさ
らにコントロール回路8に接続される。特殊モード回路
14から発生された切換信号COは切換回路11に、チェック
信号CEは入出力バッファ7に与えられる。
次に動作について説明する。
特殊モードの指定を行なうとき、高電圧検出回路10が
接続されたコントロール信号入力端子CSに高電圧を与
え、入出力端子DTにいくつかの特殊モードの中から1つ
を指定するための特殊モードコードMCを与える。高電圧
検出回路10は与えられた高電圧を検出し高電圧検出信号
HVを特殊モード回路14に与える。特殊モード回路14は、
この信号に応答して、切換信号COを切換回路11に与え
る。切換回路11はこの信号に応答して入出力バッファ7
をラッチ回路12に接続する。したがって、入出力端子DT
に与えられた特殊モードコードMCはラッチ回路12にラッ
チされる。特殊モードデコーダ13はラッチされている特
殊モードコードMCをデコードし、1の特殊モードを指定
する信号をコントロール回路8に与える。コントロール
回路8はこの信号に応答して特殊モードを実行するため
の制御を行なう。なお、特殊モードコードMCは、一旦ラ
ッチ回路にラッチされると入出力端子DTに与え続ける必
要がないので特殊モードの実行を妨げない。すなわち、
入出力端子DTを低レベルの電圧状態にして行なう必要の
ある特殊モードについても、その実行を妨げない。
接続されたコントロール信号入力端子CSに高電圧を与
え、入出力端子DTにいくつかの特殊モードの中から1つ
を指定するための特殊モードコードMCを与える。高電圧
検出回路10は与えられた高電圧を検出し高電圧検出信号
HVを特殊モード回路14に与える。特殊モード回路14は、
この信号に応答して、切換信号COを切換回路11に与え
る。切換回路11はこの信号に応答して入出力バッファ7
をラッチ回路12に接続する。したがって、入出力端子DT
に与えられた特殊モードコードMCはラッチ回路12にラッ
チされる。特殊モードデコーダ13はラッチされている特
殊モードコードMCをデコードし、1の特殊モードを指定
する信号をコントロール回路8に与える。コントロール
回路8はこの信号に応答して特殊モードを実行するため
の制御を行なう。なお、特殊モードコードMCは、一旦ラ
ッチ回路にラッチされると入出力端子DTに与え続ける必
要がないので特殊モードの実行を妨げない。すなわち、
入出力端子DTを低レベルの電圧状態にして行なう必要の
ある特殊モードについても、その実行を妨げない。
次に、特殊モードの実行中に実行中の特殊モードを確
認するときの動作について以下に説明する。
認するときの動作について以下に説明する。
特殊モード回路14は、コントロール信号入力端子CSの
1つに与えられた確認信号CSに応答して、チェック信号
CEを入出力バッファ7に、切換信号COを切換回路11に与
える。切換回路11は、切換信号COに応答してラッチ回路
12と入出力バッファ7とを接続する。入出力バッファ7
は、チェック信号CEに応答して、ラッチ回路12にラッチ
されている特殊モードコードMCを切換回路11を介して受
け入出力端子DTにより出力する。この特殊モードコード
MCを外部で検出することにより、実行中の特殊モードの
種類を確認することができる。このように、入出力端子
DTから与えた特殊モードコードMCを再度確認のため入出
力端子DTに出力できるのは、第1図に示した本発明によ
る半導体記憶装置が信号に対して双方向の入出力機能を
持つ入出力バッファ7を特殊モードコードMCの入出力に
使用し、ラッチ回路12により特殊モードコードMCをラッ
チすることができるからである。
1つに与えられた確認信号CSに応答して、チェック信号
CEを入出力バッファ7に、切換信号COを切換回路11に与
える。切換回路11は、切換信号COに応答してラッチ回路
12と入出力バッファ7とを接続する。入出力バッファ7
は、チェック信号CEに応答して、ラッチ回路12にラッチ
されている特殊モードコードMCを切換回路11を介して受
け入出力端子DTにより出力する。この特殊モードコード
MCを外部で検出することにより、実行中の特殊モードの
種類を確認することができる。このように、入出力端子
DTから与えた特殊モードコードMCを再度確認のため入出
力端子DTに出力できるのは、第1図に示した本発明によ
る半導体記憶装置が信号に対して双方向の入出力機能を
持つ入出力バッファ7を特殊モードコードMCの入出力に
使用し、ラッチ回路12により特殊モードコードMCをラッ
チすることができるからである。
なお、第1図の例において、高電圧検出回路10はコン
トロール信号入力端子CSの1つに設けたが、これは他の
端子、すなわち、アドレス入力端子AX、AYに設けてもよ
い。
トロール信号入力端子CSの1つに設けたが、これは他の
端子、すなわち、アドレス入力端子AX、AYに設けてもよ
い。
また、高電圧検出回路10は、第5図に示された従来の
回路を使用することができる。
回路を使用することができる。
第2図は、第1図に示された入出力バッファ7と切換
回路11の一実施例を示す回路図である。第2図は、1つ
の入出力端子DTに対応する入出力バッファ7と切換回路
11の回路を示すもので、実際には、入出力端子DTの数だ
けの回路が設けられる。
回路11の一実施例を示す回路図である。第2図は、1つ
の入出力端子DTに対応する入出力バッファ7と切換回路
11の回路を示すもので、実際には、入出力端子DTの数だ
けの回路が設けられる。
第2図において、入出力バッファ7は、1つの入出力
端子DTに接続点が接続されたpチャネルMOSトランジス
タ62とnチャネルMOSトランジスタ63と、2個のNAND素
子58、59と、2個のインバータ57、60と、OR素子61とか
ら構成される。また、切換回路11は、4個のCMOSトラン
スミッションゲート51ないし54と、2個のインバータ5
5、56とから構成される。なお、COは切換信号、CEはチ
ェック信号、OEはコントロール回路からの出力可能信号
である。
端子DTに接続点が接続されたpチャネルMOSトランジス
タ62とnチャネルMOSトランジスタ63と、2個のNAND素
子58、59と、2個のインバータ57、60と、OR素子61とか
ら構成される。また、切換回路11は、4個のCMOSトラン
スミッションゲート51ないし54と、2個のインバータ5
5、56とから構成される。なお、COは切換信号、CEはチ
ェック信号、OEはコントロール回路からの出力可能信号
である。
次に動作について説明する。
特殊モードコードMCをラッチ回路12に与えるとき、出
力可能信号OEを低レベル、チェック信号CEを低レベル、
切換信号COを高レベルにすると、入出力端子DTに与えら
れた特殊モードコードMCはラッチ回路12に与えられる。
力可能信号OEを低レベル、チェック信号CEを低レベル、
切換信号COを高レベルにすると、入出力端子DTに与えら
れた特殊モードコードMCはラッチ回路12に与えられる。
次に、ラッチ回路12から特殊モードコードMCを出力す
るとき、出力可能信号OEを低レベル、チェック信号CEを
高レベル、切換信号COを高レベルにすると、特殊モード
コードMCはラッチ回路12から入出力端子DTに出力され
る。
るとき、出力可能信号OEを低レベル、チェック信号CEを
高レベル、切換信号COを高レベルにすると、特殊モード
コードMCはラッチ回路12から入出力端子DTに出力され
る。
また、通常の動作において、データを入力するとき、
出力可能信号OEを低レベル、チェック信号CEを低レベ
ル、切換信号COを低レベルにすると、入出力端子DTに与
えられたデータはセンスアンプ4に与えられる。
出力可能信号OEを低レベル、チェック信号CEを低レベ
ル、切換信号COを低レベルにすると、入出力端子DTに与
えられたデータはセンスアンプ4に与えられる。
さらに、データを出力するとき、出力可能信号OEを高
レベル、チェック信号CEを低レベル、切換信号COを低レ
ベルにすると、データはセンスアンプ4から入出力端子
DTに出力される。
レベル、チェック信号CEを低レベル、切換信号COを低レ
ベルにすると、データはセンスアンプ4から入出力端子
DTに出力される。
第3図は、第1図に示された特殊モードデコーダ13の
一実施例を示す回路図である。
一実施例を示す回路図である。
第3図において、特殊モードデコーダ13は、ラッチ回
路12に接続され特殊モードコードMCをビットごとに受け
る複数のインバータ42と、インバータ42の入出力に接続
された複数のNAND素子41とから構成される。各々のNAND
素子41の入力を各々のインバータ42の入出力に選択的に
接続することによって、特定の特殊モードコードMCに対
して、特定のNAND素子41だけが低レベルを出力する。コ
ントロール回路8は、低レベルの出力信号を出力したNA
ND素子41を認識することにより、特殊モードコードMCが
指定する特殊モードを認識し、その動作のための制御を
行なう。
路12に接続され特殊モードコードMCをビットごとに受け
る複数のインバータ42と、インバータ42の入出力に接続
された複数のNAND素子41とから構成される。各々のNAND
素子41の入力を各々のインバータ42の入出力に選択的に
接続することによって、特定の特殊モードコードMCに対
して、特定のNAND素子41だけが低レベルを出力する。コ
ントロール回路8は、低レベルの出力信号を出力したNA
ND素子41を認識することにより、特殊モードコードMCが
指定する特殊モードを認識し、その動作のための制御を
行なう。
[発明の効果] 以上のように、この発明によれば、入力された特殊コ
ードがデコードされるため、特殊コードにより指定でき
る特殊モードの数が増加する。また、特殊コードがラッ
チ手段にラッチされるため、特殊信号および特殊モード
を与え続ける必要がない。さらに、特殊コードが確認信
号に応答して出力されるので、特殊モードの実行中にそ
の特殊モードを確認することができる。よって、特殊モ
ード動作を行なうのに使い勝手のよい半導体記憶装置を
得ることができる。
ードがデコードされるため、特殊コードにより指定でき
る特殊モードの数が増加する。また、特殊コードがラッ
チ手段にラッチされるため、特殊信号および特殊モード
を与え続ける必要がない。さらに、特殊コードが確認信
号に応答して出力されるので、特殊モードの実行中にそ
の特殊モードを確認することができる。よって、特殊モ
ード動作を行なうのに使い勝手のよい半導体記憶装置を
得ることができる。
第1図は、この発明の一実施例を示す半導体記憶装置の
構成を示すブロック図であり、第2図は、第1図に示さ
れる入出力バッファと切換回路の一実施例を示す回路図
であり、第3図は、第1図に示される特殊モードデコー
ダの一実施例を示す回路図であり、第4図は従来の半導
体記憶装置の構成の一例を示すブロック図であり、第5
図は、従来の高電圧検出回路の一例を示す回路図であ
り、第6図は、1986年10月に論文発表された1Mビットダ
イナミックRAMの試験機能のための構成を示すブロック
図である。 図において、1はメモリセルアレイ、2はXデコーダ、
3はYデコーダ、4はセンスアンプ、5はXアドレスバ
ッファ、6はYアドレスバッファ、7は入出力バッフ
ァ、8はコントロール回路、9はコントロールバッフ
ァ、10は高電圧検出回路、11は切換回路、12はラッチ回
路、13は特殊モードデコーダ、30はコントロール信号入
力端子、31はインバータ、41はNAND素子、42はインバー
タ、51、52、53と54はCMOSトランスミッションゲート、
55と56はインバータ、57と60はインバータ、58と59はNA
ND素子、61はOR素子、62はpチャネルMOSトランジス
タ、63はnチャネルMOSトランジスタ、81は高電圧検出
回路、82はテストコントロールロジック、83はテスト機
能デコーダ、84はアドレスバッファ、85はテストアドレ
スラッチ、DTはデータ入出力端子、AXはXアドレス入力
端子、AYはYアドレス入力端子、CSはコントロール信号
入力端子である。 なお、図中同一符号は同一または相当部分を示す。
構成を示すブロック図であり、第2図は、第1図に示さ
れる入出力バッファと切換回路の一実施例を示す回路図
であり、第3図は、第1図に示される特殊モードデコー
ダの一実施例を示す回路図であり、第4図は従来の半導
体記憶装置の構成の一例を示すブロック図であり、第5
図は、従来の高電圧検出回路の一例を示す回路図であ
り、第6図は、1986年10月に論文発表された1Mビットダ
イナミックRAMの試験機能のための構成を示すブロック
図である。 図において、1はメモリセルアレイ、2はXデコーダ、
3はYデコーダ、4はセンスアンプ、5はXアドレスバ
ッファ、6はYアドレスバッファ、7は入出力バッフ
ァ、8はコントロール回路、9はコントロールバッフ
ァ、10は高電圧検出回路、11は切換回路、12はラッチ回
路、13は特殊モードデコーダ、30はコントロール信号入
力端子、31はインバータ、41はNAND素子、42はインバー
タ、51、52、53と54はCMOSトランスミッションゲート、
55と56はインバータ、57と60はインバータ、58と59はNA
ND素子、61はOR素子、62はpチャネルMOSトランジス
タ、63はnチャネルMOSトランジスタ、81は高電圧検出
回路、82はテストコントロールロジック、83はテスト機
能デコーダ、84はアドレスバッファ、85はテストアドレ
スラッチ、DTはデータ入出力端子、AXはXアドレス入力
端子、AYはYアドレス入力端子、CSはコントロール信号
入力端子である。 なお、図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G06F 11/22 310 D G11C 16/06 (72)発明者 小林 和男 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 寺田 康 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社エル・エス・アイ研究所内 (56)参考文献 特開 昭61−292755(JP,A) 特開 昭62−35958(JP,A) 特開 昭62−247448(JP,A) 特開 昭62−265737(JP,A) 特開 昭62−182937(JP,A)
Claims (3)
- 【請求項1】メモリ回路を含む半導体記憶装置であっ
て、 前記メモリ回路のためのデータかテストのための複数の
特殊モードのうち1つを指定するための特殊コードかを
入出力するための複数の入出力端子と、 前記メモリ回路のための制御信号かテストのための特殊
信号および確認信号かを入力するための複数の制御入力
端子と、 前記特殊コードをラッチするためのラッチ手段と、 前記入出力端子を前記メモリ回路および前記ラッチ手段
に選択的に接続するとともに、前記制御入力端子に入力
された特殊信号に応答して前記入出力端子を前記ラッチ
手段に接続し前記入出力端子に入力されている特殊コー
ドを前記ラッチ手段に供給し、前記制御入力端子に入力
された確認信号に応答してラッチ手段を前記入出力端子
に接続し前記ラッチ手段にラッチされている特殊コード
を前記入出力端子に供給する選択接続手段と、 前記ラッチ手段に接続され、前記ラッチ手段にラッチさ
れた特殊コードをデコードし、前記複数の特殊モードの
うち1つを指定するためのデコーダ手段と、 前記デコーダ手段により指定された特殊モードを実行す
るための制御手段とを備えた半導体記憶装置。 - 【請求項2】前記特殊信号は高電圧信号であり、前記選
択接続手段は高電圧検出回路を含む特許請求の範囲第1
項に記載の半導体記憶装置。 - 【請求項3】前記制御入力端子は、前記メモリ回路のた
めのアドレス信号入力端子および制御信号入力端子を含
む特許請求の範囲第1項または第2項に記載の半導体記
憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62291335A JPH081760B2 (ja) | 1987-11-17 | 1987-11-17 | 半導体記憶装置 |
US07/263,118 US4970727A (en) | 1987-11-17 | 1988-10-27 | Semiconductor integrated circuit having multiple self-test functions and operating method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62291335A JPH081760B2 (ja) | 1987-11-17 | 1987-11-17 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01130394A JPH01130394A (ja) | 1989-05-23 |
JPH081760B2 true JPH081760B2 (ja) | 1996-01-10 |
Family
ID=17767586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62291335A Expired - Fee Related JPH081760B2 (ja) | 1987-11-17 | 1987-11-17 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4970727A (ja) |
JP (1) | JPH081760B2 (ja) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02177194A (ja) * | 1988-12-28 | 1990-07-10 | Mitsubishi Electric Corp | ダイナミックランダムアクセスメモリ装置 |
JPH02260200A (ja) * | 1989-03-30 | 1990-10-22 | Sharp Corp | 複数ビット並列テスト機能を有する半導体記憶装置における複数ビット並列機能テスト方法 |
JP2650124B2 (ja) * | 1989-07-11 | 1997-09-03 | 三菱電機株式会社 | 半導体集積回路 |
US5072138A (en) * | 1990-08-17 | 1991-12-10 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with sequential clocked access codes for test mode entry |
DE69120483T2 (de) * | 1990-08-17 | 1996-11-14 | Sgs Thomson Microelectronics | Halbleiter-Speicher mit unterdrücktem Testmodus-Eingang während des Strom-Einschaltens |
US5299203A (en) * | 1990-08-17 | 1994-03-29 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with a flag for indicating test mode |
US5161159A (en) * | 1990-08-17 | 1992-11-03 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with multiple clocking for test mode entry |
US5369645A (en) * | 1991-07-02 | 1994-11-29 | Hewlett-Packard Company | Testing integrated circuit pad input and output structures |
US5357471A (en) * | 1992-03-20 | 1994-10-18 | National Semiconductor Corporation | Fault locator architecture and method for memories |
JP2848117B2 (ja) * | 1992-05-27 | 1999-01-20 | 日本電気株式会社 | 半導体記憶回路 |
JP2819951B2 (ja) * | 1992-07-28 | 1998-11-05 | 日本電気株式会社 | 半導体記憶装置 |
EP0665558B1 (en) * | 1994-01-31 | 2001-05-23 | STMicroelectronics S.r.l. | Method for programming and testing a non-volatile memory |
JP2888081B2 (ja) * | 1993-03-04 | 1999-05-10 | 日本電気株式会社 | 半導体記憶装置 |
JPH0712902A (ja) * | 1993-06-17 | 1995-01-17 | Fujitsu Ltd | 半導体集積回路 |
JP2606082B2 (ja) * | 1993-07-02 | 1997-04-30 | 日本電気株式会社 | 半導体集積回路 |
JP2639319B2 (ja) * | 1993-09-22 | 1997-08-13 | 日本電気株式会社 | 半導体装置 |
KR0138233B1 (ko) * | 1994-12-16 | 1998-06-15 | 김광호 | 마이크로 컨트롤러의 테스트회로 |
US6978342B1 (en) | 1995-07-31 | 2005-12-20 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
US8171203B2 (en) | 1995-07-31 | 2012-05-01 | Micron Technology, Inc. | Faster write operations to nonvolatile memory using FSInfo sector manipulation |
US5845313A (en) | 1995-07-31 | 1998-12-01 | Lexar | Direct logical block addressing flash memory mass storage architecture |
US6728851B1 (en) | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
JP2786152B2 (ja) * | 1996-04-25 | 1998-08-13 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置 |
JPH1055699A (ja) * | 1996-04-30 | 1998-02-24 | Texas Instr Inc <Ti> | 供給されるdc信号のみを用いてdramメモリ装置をテストする方法 |
FR2751461B1 (fr) * | 1996-07-22 | 1998-11-06 | Sgs Thomson Microelectronics | Dispositif de controle de finalite de test |
US5841714A (en) * | 1996-10-21 | 1998-11-24 | Micron Technology, Inc. | Supervoltage circuit |
TW306627U (en) * | 1996-12-12 | 1997-05-21 | Holtek Semiconductor Inc | Differentiation device of test mode |
JP2000011691A (ja) * | 1998-06-16 | 2000-01-14 | Mitsubishi Electric Corp | 半導体試験装置 |
DE19952947B4 (de) * | 1999-11-03 | 2007-02-01 | Infineon Technologies Ag | Anordnung zum Auslesen von Register-Information |
US7102671B1 (en) | 2000-02-08 | 2006-09-05 | Lexar Media, Inc. | Enhanced compact flash memory card |
US7167944B1 (en) | 2000-07-21 | 2007-01-23 | Lexar Media, Inc. | Block management for mass storage |
DE10052211A1 (de) * | 2000-10-20 | 2002-05-08 | Infineon Technologies Ag | Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen |
US6834323B2 (en) | 2000-12-26 | 2004-12-21 | Intel Corporation | Method and apparatus including special programming mode circuitry which disables internal program verification operations by a memory |
US6732306B2 (en) | 2000-12-26 | 2004-05-04 | Intel Corporation | Special programming mode with hashing |
US7007131B2 (en) * | 2000-12-27 | 2006-02-28 | Intel Corporation | Method and apparatus including special programming mode circuitry which disables internal program verification operations by a memory |
DE10124735C1 (de) * | 2001-05-21 | 2002-11-14 | Infineon Technologies Ag | Verfahren zum Testen von Halbleiter-Chips |
GB0123416D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
GB0123415D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
GB0123417D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Improved data processing |
GB0123419D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Data handling system |
GB0123421D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Power management system |
GB0123410D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system for data storage and retrieval |
US6957295B1 (en) | 2002-01-18 | 2005-10-18 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
US6950918B1 (en) | 2002-01-18 | 2005-09-27 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
US7231643B1 (en) | 2002-02-22 | 2007-06-12 | Lexar Media, Inc. | Image rescue system including direct communication between an application program and a device driver |
US6973519B1 (en) | 2003-06-03 | 2005-12-06 | Lexar Media, Inc. | Card identification compatibility |
WO2005059854A2 (en) | 2003-12-17 | 2005-06-30 | Lexar Media, Inc. | Electronic equipment point-of-sale activation to avoid theft |
US7725628B1 (en) | 2004-04-20 | 2010-05-25 | Lexar Media, Inc. | Direct secondary device interface by a host |
US7370166B1 (en) | 2004-04-30 | 2008-05-06 | Lexar Media, Inc. | Secure portable storage device |
US7464306B1 (en) | 2004-08-27 | 2008-12-09 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
US7594063B1 (en) | 2004-08-27 | 2009-09-22 | Lexar Media, Inc. | Storage capacity status |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3655959A (en) * | 1970-08-17 | 1972-04-11 | Computer Test Corp | Magnetic memory element testing system and method |
JPS5965444A (ja) * | 1982-10-07 | 1984-04-13 | Toshiba Corp | 半導体集積回路装置 |
US4622668A (en) * | 1984-05-09 | 1986-11-11 | International Business Machines Corporation | Process and apparatus for testing a microprocessor and dynamic ram |
US4654849B1 (en) * | 1984-08-31 | 1999-06-22 | Texas Instruments Inc | High speed concurrent testing of dynamic read/write memory array |
JPS61292755A (ja) * | 1985-06-20 | 1986-12-23 | Fujitsu Ltd | 半導体集積回路 |
JPS6235958A (ja) * | 1985-08-09 | 1987-02-16 | Hitachi Ltd | マイクロ・コンピユ−タ |
JPS62247448A (ja) * | 1986-04-21 | 1987-10-28 | Nec Corp | Prom内蔵型マイクロコンピユ−タ |
-
1987
- 1987-11-17 JP JP62291335A patent/JPH081760B2/ja not_active Expired - Fee Related
-
1988
- 1988-10-27 US US07/263,118 patent/US4970727A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01130394A (ja) | 1989-05-23 |
US4970727A (en) | 1990-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH081760B2 (ja) | 半導体記憶装置 | |
JP2781370B2 (ja) | 半導体メモリ装置のテスト制御方法及びその回路 | |
JPH01169800A (ja) | ランダムアクセス・メモリ・ユニット及びそれを具備するコンピュータ | |
JPH0612878A (ja) | 半導体メモリ装置 | |
JPH0346193A (ja) | スタティック型半導体記憶装置 | |
KR950001293B1 (ko) | 반도체 메모리칩의 병렬테스트 회로 | |
JP3736714B2 (ja) | 半導体メモリのウエハバーンインテスト回路 | |
US5436865A (en) | Output circuit for semiconductor memory device realizing extended data output upon inactivation of CAS signal | |
US6615391B2 (en) | Current controlled multi-state parallel test for semiconductor device | |
KR0168988B1 (ko) | 반도체기억장치 | |
US7639554B2 (en) | Semiconductor device and method of testing semiconductor device | |
JPH1055696A (ja) | 半導体記憶装置 | |
US5195099A (en) | Semiconductor memory device having improved error correcting circuit | |
EP0456254A2 (en) | Semiconductor device and method of screening the same | |
US5008857A (en) | Semiconductor memory device provided with an improved system for detecting the positions using a redundant structure | |
US8274854B2 (en) | Semiconductor storage device and method for producing semiconductor storage device | |
US20030115528A1 (en) | Semiconductor memory device capable of failure analysis with system in operation | |
US6546510B1 (en) | Burn-in mode detect circuit for semiconductor device | |
US5841714A (en) | Supervoltage circuit | |
US20030095438A1 (en) | Nonvolatile semiconductor memory device having function of determining good sector | |
JP2000182398A (ja) | 半導体装置及び半導体装置の試験方法 | |
JP2898230B2 (ja) | 集積回路装置及び集積回路装置の周辺回路検査方法 | |
KR100313555B1 (ko) | 소거기능의테스트용테스트회로를가진비휘발성반도체메모리 | |
US5533196A (en) | Method and apparatus for testing for a sufficient write voltage level during power up of a SRAM array | |
US6381718B1 (en) | Current controlled multi-state parallel test for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |