JPH08106727A - ディスク再生装置 - Google Patents

Abstract

(57)【要約】 【目的】ＣＬＶ制御を行う再生装置においてトラックジ
ャンプ時にデータの再生を開始するまでの時間を短縮す
る。 【構成】クロック生成回路１１は、光ディスク１の線速
度が一定となっているときには、水晶系クロック生成回
路３７が生成したクロック３９を動作クロック１８とし
て出力し、トラックジャンプ時には、内部で生成したプ
リアンプ９が増幅した光ディスク１よりの読みだし信号
２７に同期した動作クロック１８を生成する。再生クロ
ック生成回路５９は、プリアンプ９が増幅した信号に同
期した再生クロック２７を生成する。データ処理回路２
８は、動作クロック１８と再生クロック２７を用いて、
読みだし信号２７からデータを再生する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光ディスク等の記録デ
ィスクの再生装置に関し、特に、線速度一定でデジタル
信号が記録された光ディスクの再生装置において再生速
度を向上させる技術に関するものである。

【０００２】

【従来の技術】デジタルデータを記録した光ディスクと
しては、たとえば、音楽等の音声信号の記録用に用いら
れるコンパクトディスク（ＣＤ）がある。このようなＣ
Ｄには、音声信号を変換したデジタルデータが、線密度
一定で記録されている。このようなＣＤを再生するＣＤ
プレーヤは、特開昭５９−１８５０７１号公報に記載さ
れているように、線速度が一定となるように光ディスク
の回転を制御するＣＬＶ制御を行いながら、記録された
デジタル信号を一定周波数の信号として再生している。

【０００３】また、デジタルデータを記録した光ディス
クとしては、ＣＤを、コンピュ−タの外部記憶装置の記
憶媒体として利用するＣＤ−ＲＯＭも知られている。こ
のようなＣＤ−ＲＯＭの再生装置には、コンピュ−タの
外部記憶装置としての役割上、速いアクセス速度が要求
される。

【０００４】さて、前述したＣＬＶ制御を行う再生装置
では、光ディスクにアクセスする場合、アクセスするト
ラックに、光ディスクよりデジタルデータを読みだすヘ
ッドを移動（トラックジャンプ）すると共に、回転数を
変化させアクセスするトラックの線速度を固定的に定め
た所定の速度とし、その後に、そのトラックにアクセス
し、そのトラックが目的のトラックであるか否かを、ト
ラック上に記録されたサブコ−ドと呼ばれるデータに基
づいて確認し、目的のトラックであることが確認できた
ならば、そのトラックよりデジタル信号を再生する。し
かし、ヘッドを移動したトラックの線速度が固定的に定
めた所定の速度となる回転数と、移動前の回転数に開き
がある場合等には、回転数が、アクセスするトラックの
線速度が固定的に定めた所定の速度となる回転数に変化
しきるまでには比較的長い時間を要する。そして、この
間は、光ディスクのアクセスを行うことができない。す
なわち、ＣＬＶ制御には、アクセス速度を高速化する上
で問題がある。なお、光ディスクの最内周を再生する場
合の回転数と最外周を再生する回転数の比は約２．３と
なる。

【０００５】一方、このような、一定の線密度でデジタ
ル信号が記録された光ディスクのアクセス速度を向上さ
せる技術としては、線密度一定でデジタル信号が記録さ
れている光ディスクを、回転数が一定となるように光デ
ィスクの回転を制御するＣＡＶ制御で制御してアクセス
する特開平５−２５０８０４号公報記載の技術や、線密
度一定でデジタル信号が記録されている光ディスクを、
シ−ケンシャルにアクセスして再生する場合はＣＬＶ制
御を行い、光ディスクの径方向に不連続にアクセスを行
う時には、回転数を変化させないように制御して、光デ
ィスクのアクセスを行う特開平６−８９５０６号公報記
載の技術が知られている。

【０００６】

【発明が解決しようとする課題】特開平５−２５０８０
４号公報記載の技術のように、ＣＡＶ制御を行う場合に
は、光ディスクを回転させるモータを回転数一定で制御
するために、モータの回転数を検出する機構を備える必
要がある。また、特開平６−８９５０６号公報記載の技
術のような制御を行おうとすると、回転数の制御を行う
回路が複雑となる。

【０００７】そこで、本発明は、ＣＬＶ制御を行う光デ
ィスクの再生装置において、トラックジャンプ時に、デ
ータを再生するまでに要する時間を短縮することを目的
とする。

【０００８】

【課題を解決するための手段】前記目的達成のために、
本発明は、一定の線密度で信号が記録されたトラックを
複数有する記録ディスクを回転させながら再生するディ
スク再生装置であって、回転する前記記録ディスクの各
トラックより当該トラックに記録された信号を読みだす
ピックアップと、前記ピックアップによって信号を読み
だす前記トラックの線速度が常に所定の線速度となるよ
うに、前記ピックアップによって読みだした信号の速度
に応じて前記記録ディスクの回転数を制御するＣＬＶ制
御手段と、前記ピックアップによって読みだされた信号
に同期したクロックである再生クロックを生成する再生
クロック生成手段と、所定の周波数のクロックである基
本クロックを生成する基本クロック生成手段と、動作ク
ロックを生成する動作クロック生成手段と、前記ピック
アップが読みだした信号を前記再生クロックによってサ
ンプルし、サンプルした信号から当該信号が表すデータ
を前記動作クロックを用いて再生するデータ処理手段
と、前記ピックアップを移動して当該ピックアップによ
って信号を読みだすトラックを切り換えるトラックジャ
ンプ時に、前記ＣＬＶ制御手段によって、トラックジャ
ンプ後にピックアップによって信号を読みだす前記トラ
ックの線速度が前記所定の線速度となるまでの間、切り
換え信号を出力する切り換え制御手段と、前記動作クロ
ック生成手段は、前記ピックアップによって読みだされ
た信号に同期したクロックである同期クロックを生成す
る手段と、前記切り換え信号が出力されているときに前
記同期クロックに応じた前記動作クロックを生成し、前
記切り換え信号が出力されていないときに前記基本クロ
ックを前記動作クロックとして生成する切り換え手段と
を有することを特徴とするディスク再生装置を提供す
る。

【０００９】

【作用】本発明に係るディスク再生装置によれば、トラ
ックジャンプ時には、動作クロック生成手段は、前記ピ
ックアップによって読みだされた信号に同期したクロッ
クである同期クロックを生成する手段と、前記切り換え
信号が出力されているときに前記動作クロックとして前
記同期クロックに応じたクロックを生成し、前記切り換
え信号が出力されていないときに前記基本クロックを前
記動作クロックとして生成する。再生クロック生成手段
のみならず、動作クロック生成手段も、記録ディスクか
ら読みだした信号に同期した再生クロック、動作クロッ
クを生成する。したがい、トラックジャンプ時に線速度
が所定に値の制定するまでの間でも、サブコ−ドを再生
し、これより、目的のトラックにピックアップが移動し
たか否かを判定することができる。したがい、トラック
ジャンプ時に線速度が所定の値に制定してからサブコ−
ドを再生し、目的のトラックにピックアップが移動した
か否かを判定していた従来に比べ、データの再生までの
時間が短縮される。

【００１０】

【実施例】以下、本発明に係る光ディスク再生装置を、
ＣＤの再生装置へ適用する場合を例にとり説明する。

【００１１】まず、第１の実施例について説明する。

【００１２】図１に、本第１実施例に係る光ディスク再
生装置の構成を示す。

【００１３】図中、１は一定の線密度でデータを記録さ
れている光ディスク、２は光ディスクを回転させるディ
スクモータ、４はディスクモータ２を駆動する駆動回
路、５は光ディスク１に記録された信号を読みだすピッ
クアップ、６はピックアップ５を光ディスクの径方向に
移動する送り機構、７はピックアップ５を移動する送り
機構６を制御するピックアップサーボ回路である。

【００１４】また、９はピックアップ５が読みだした信
号を増幅するプリアンプ、２８はプリアンプ９が増幅し
た信号１０よりデータを再生するデータ処理回路であ
る。データ処理回路２８は、バス２９を介して、ＲＡＭ
３０をデータを格納するのに用いながらデータを再生す
る。ＲＡＭ３０の、データ読みだしおよび書き込みの制
御はＲＡＭ制御回路３１が行う。また、データ処理回路
２８は、後述するように、光ディスク１の線速度を表す
信号３３、プリアンプ９が増幅した信号中より検出した
サブコ−ド３２を出力する。

【００１５】次に、水晶系クロック生成回路３７は水晶
発振子３６の出力するクロックを分周より固定周波数の
クロック３８と固定周波数のクロック３９を生成する。
再生クロック生成回路５９は、プリアンプ９が増幅した
信号に同期した再生クロック２７を生成する。また、ク
ロック生成回路１１は、内部で生成したプリアンプ９が
増幅した信号に同期したクロックもしくは水晶系クロッ
ク生成回路３７が生成したクロック３９のうちの一方
を、ＣＬＶ速度制御回路３４の制御に応じて動作クロッ
ク１８として出力する。

【００１６】また、ＣＬＶ速度制御回路３４は、光ディ
スク１の線速度を表す信号３３に応じて、ロ−パスフィ
ルタ４２を介して駆動回路４を制御し、モ−タ２に電圧
を与え、回転数を、光ディスクの線速度が一定となるよ
うに制御するＣＬＶ制御を行う。

【００１７】システム制御マイクロコンピュ−タ５０
は、ピックアップサ−ボ７を制御しピックアップ５を、
たとえば外部より指定された目的のトラックに移動（ト
ラックジャンプ）し、データ処理回路２８から出力され
るサブコ−ド３２の内容に応じてピックアップ５が目的
のトラックに位置づけられたか否かを判定する。ピック
アップ５が目的のトラックに位置づけられていない場合
には、さらに、ピックアップサ−ボ７を制御しピックア
ップ５を移動（トラックジャンプ）して、ピックアップ
５が目的のトラックに位置づけられたか否かを判定す
る。なお、ピックアップサ−ボ７は、プリアンプ９が出
力する信号に基づいて、ピックアップ５がトラック上を
正しくトレ−スするようにピックアップ５の位置を制御
するトラッキング制御も行う。

【００１８】アクセス制御４１はピックアップ５のトラ
ックジャンプ時のＣＬＶ速度制御回路２４、クロック生
成回路１１の動作を制御する。

【００１９】このような構成において、ＣＬＶ速度制御
回路３４は水晶系クロック生成回路３７が生成した固定
周波数のクロック３８を用いて動作し、ＲＡＭ制御回路
３１はクロック生成回路１１の生成する動作クロック１
８を用いて動作する。

【００２０】また、光ディスク１の線速度が一定となっ
ているときには、再生クロック生成回路５９が生成する
再生クロック２７の周波数は、たとえば４．３２１８Ｍ
Ｈｚとなる。また、再生クロック生成回路５９は、常に
プリアンプ９が増幅した信号１０に同期した再生クロッ
クを生成するので、トラックジャンプ時にはＣＬＶ速度
制御回路３４の制御によって線速度が一定となるまで、
その時点の線速度に追従した周波数の再生クロックを生
成することになる。この再生クロック生成回路５９の詳
細については後に説明する。

【００２１】一方、クロック生成回路１１は、光ディス
ク１の線速度が一定となっているときには、水晶系クロ
ック生成回路３７が生成した、たとえば４．２３３６Ｍ
Ｈｚの周波数のクロック３９を動作クロック１８として
出力し、トラックジャンプ時には、内部で生成したプリ
アンプ９が増幅した信号１０に同期した動作クロック１
８を生成する。したがい、トラックジャンプ時にはＣＬ
Ｖ速度制御回路３４の制御によって線速度が一定となる
まで、その時点の線速度に追従した周波数の動作クロッ
ク１８を生成することになる。ただし、トラックジャン
プ時にＣＬＶ速度制御回路３４の制御によって線速度が
一定となるまで、生成される動作クロック１８の周波数
は、トラックジャンプ時に生成される再生クロック２７
の周波数の、４．２３３６／４．３２１８倍であること
に変わりはない。

【００２２】次に、図２に、データ処理回路の内部構成
を示す。

【００２３】図中、２００はプリアンプ９が増幅した信
号１０を再生クロック生成回路５９が生成した再生クロ
ック２７を用いてサンプリングし、データ化するサンプ
リング回路。２０１はサンプリング回路２００がサンプ
リングしたデータを復調する復調回路である。復調回路
２０１で復調されたデータは、ＲＡＭ制御回路３１の制
御によって、バス２９を介してＲＡＭ３０に、所定の順
序にデータが並ぶように書き込まれる。ＲＡＭ３０に書
き込まれたデータは、その後、ＲＡＭ制御回路３１の制
御によって読みだされ、誤り訂正回路２０２に入力さ
れ、誤り訂正処理が施された後、音声信号等については
補間回路２０３でデータの補間処理が施された後、再生
データとして出力される。ＲＡＭ制御回路３１は、ま
た、ＲＡＭ３０のオ−バ−フロ−やアンダ−フロ−の監
視等を行う。

【００２４】ＲＡＭ制御回路３１は、クロック生成回路
１１が出力する動作クロック１８によって動作し、ＲＡ
Ｍ３０の書き込みと、読みだしの双方を制御する。した
がい、書き込みと、読みだしの動作クロック速度の違い
によるＲＡＭ３０のオ−バ−フロ−やアンダ−フロ−は
生じない。

【００２５】次に、サブコ−ド検出回路２０４は、クロ
ック生成回路１１が出力する動作クロック１８によっ
て、復調されたデータ中からサブコ−ドを検出し、サブ
コ−ド３２としてシステムマイクロコンピュ−タ５０に
出力する。サブコ−ドは、光ディスクに記録されたデー
タを管理するために、データの前に記録されているコ−
ドである。また、線速度検出回路２０５は、プリアンプ
９が増幅した信号１０より、光ディスク１の線速度に応
じた値を持つ信号３３をＣＬＶ速度制御回路３４に出力
する。また、同期検出回路２０６は再生クロック２７を
用いて、プリアンプ９が増幅した信号１０中に含まれて
いる同期信号を検出し、検出結果を表す信号６４を再生
クロック生成回路５９に出力する。

【００２６】このような構成において、前述したよう
に、再生クロック２７と動作クロック１８の双方は、ト
ラックジャンプ時に線速度が一定となるまでの間も、各
時点における光ディスクの線速度、すなわち、データの
読みだし速度に追従する。したがい、トラックジャンプ
時に線速度が一定となるまでの間も、サブコ−ドの検出
やデータの再生を支障なく行うことができる。

【００２７】次に、ＣＬＶ速度制御回路３４の行うＣＬ
Ｖ制御について説明する。

【００２８】システム制御マイクロコンピュ−タ５０
は、トラックジャンプを行う場合、ピックアップ５を移
動させる指令をピックアップサ−ボ７に出力すると共
に、トラックジャンプを行う旨と、トラックジャンプの
内容をアクセス制御回路４０に伝える。アクセス制御回
路は、これに応じてクロック生成回路１１とＣＬＶ速度
制御回路３４を制御する。このとき、ＣＬＶ速度制御回
路３４に対しては、トラックジャンプの内容に応じた予
測制御を行う。すなわち、トラックジャンプの内容が、
線速度を一定にするために回転速度を早くする必要のあ
る、外周から内周へのピックアップ５の移動である場合
には、ディスクモータ２を加速するような加速電圧がデ
ィスクモータ２に印加されるような出力を、無条件に、
トラックジャンプによってピックアップ５が移動する距
離や位置に応じた期間、出力するようにＣＬＶ速度制御
回路３４を制御する。また、逆に、トラックジャンプの
内容が、回転速度を遅くする必要のある、内周から外周
へのピックアップ５の移動である場合には、ディスクモ
ータ２を減速するような加速電圧がディスクモータ２に
印加されるような出力を、無条件に、トラックジャンプ
によってピックアップ５が移動する距離や位置に応じた
期間、出力するようにＣＬＶ速度制御回路３４を制御す
る。

【００２９】図３には、外周から内周へピックアップを
移動する場合に、ディスクモ−タ２に印加される電圧の
ようすを示す。

【００３０】ＣＬＶ速度制御回路３４は、図３に示すよ
うに、このような予測制御が行われている期間および、
その後の、光ディスク１の線速度を表す信号３３が、目
標とする線速度に、ある程度制定するまでの期間は、ラ
フに線速度を制御する制御を行うと共に、信号６０をラ
フサ−ボを行っている旨を表す値とし、その後は、精密
に線速度を制御する制御を行うと共に精密サ−ボを行っ
ている旨を表す値とする。

【００３１】次にクロック生成回路１１の詳細について
説明する。

【００３２】図４にクロック生成回路１１の内部構成を
示す。

【００３３】図中、１５は位相比較器、１２はル−プフ
ィルタ、１３は電圧制御発振器、１４は分周器、１７は
切り換え回路である。

【００３４】１５は位相比較器、１２はル−プフィル
タ、１３は電圧制御発振器、１４は分周器は、プリアン
プ９が増幅した信号１０に同期したクロックを生成する
ＰＬＬ回路を構成する。プリアンプ９が増幅した信号１
０の速度は、光ディスク１の線速度を表すので、このク
ロックは線速度の変化に追従するクロックとなる。、切
替回路１７ａは、通常は、水晶系動作クロック生成回路
３７が生成したクロック３９を動作クロック１８として
出力するが、トラックジャンプ開始時には、アクセス制
御回路４０の制御に応じて、動作クロック１８として出
力するクロックをＰＬＬで生成したクロックに切り替え
る。また、ＣＬＶ速度制御回路３４よりの信号６０がラ
フサ−ボを表す値から精密サ−ボを表す値に変化した
ら、再び、動作クロック１８として出力するクロックを
水晶系動作クロック生成回路３７が生成したクロック３
９に切り換える。ただし、切り換え回路１７は、トラッ
クジャンプ開始時に、ＣＬＶ速度制御回路３４よりの信
号６０が精密サ−ボを表す値からラフサ−ボを表す値に
変化した時点で、動作クロック１８として出力するクロ
ックをＰＬＬで生成したクロックに切り替えるようにし
てもよい。

【００３５】次に、再生クロック生成回路５９の詳細に
ついて説明する。

【００３６】図５に、再生クロック生成回路５９の内部
構成を示す。

【００３７】図中、２１はル−プフィルタ、２２は電圧
制御発振器、２３は分周器、２４は位相比較器ａ、２５
は位相比較器ｂ、２６は加算器である。

【００３８】ル−プフィルタ２１、電圧制御発振器２
２、分周器２３、位相比較器ａ２４は、プリアンプ９が
増幅した信号１０に同期したクロックを生成するＰＬＬ
回路を構成する。位相比較器ｂ、加算器２６は、トラッ
クジャンプ時に、位相比較器ａを補助する役割を担う。
すなわち、本再生クロック生成回路５９では、位相比較
器ｂの出力する信号を、位相比較器ａ２４の出力する信
号に、加算器２６によって加算することにより、トラッ
クジャンプ時に、ＰＬＬの出力する再生クロック２７の
周波数、位相の、信号１０の速度、位相への追従性を早
める。ここで、分周器２３は、位相比較器ａ２４に、位
相比較器２５に与えるクロックよりも高い周波数のクロ
ックを与える。すなわち、位相比較器ａ２４は位相比較
器ｂ２５よりも精密な位相比較を行い、位相比較器ｂ２
５は位相比較器ａ２４よりもラフな位相比較を行う。

【００３９】図６に、位相比較器ｂ２５の内部構成を示
す。

【００４０】図６において、７０はパルス幅検出回路、
７１はロック位置検出回路、７２は加算回路、７３は”
０”レベル生成回路、７４は切り替え回路、７５は累積
加算回路、７６はＰＷＭ(Pulse Width Modulation)回路
である。

【００４１】パルス幅検出回路７０は、プリアンプ９か
らの信号１０のパルス幅を、分周回路２３で分周したク
ロック６１を用いて検出すると共に、このパルス幅より
検出した電圧制御発振器２２の発振周波数と信号１０の
周波数のずれを表す信号を出力する。

【００４２】”０”レベル生成回路７３は、電圧制御発
振器２２の発振周波数と信号１０の周波数のずれが無い
場合に、パルス幅検出回路７０が出力する値と同じ値の
信号を出力する。

【００４３】切り換え回路７４は、データ処理回路２８
の同期検出回路２０６が出力する信号６４が、再生クロ
ック２７とプリアンプ９が増幅した信号１０中に含まれ
る同期信号が検出できたことを表しているときには”
０”レベル生成回路７３の出力する信号を選択して出力
し、信号６４が同期信号を検出できていないことを表し
ているときにはパルス幅検出回路７０が出力する信号を
選択して出力する。ただし、切り換え回路７４は、たと
えば、サブコ−ド検出回路２０４において、サブコ−ド
が検出することができたか否かに応じて、選択する信号
を切り換えるようにしてもよい。

【００４４】また、ロック位置検出回路７１では、プリ
アンプ９が増幅した信号１０と分周信号６２により、信
号１０のパルスと分周信号６２のクロックのパルスのエ
ッジの位相差を検出し、信号１０のパルスと分周信号６
２のクロックのパルスのエッジの位相差を規定の位相差
にするために必要な大きさの信号を出力する。

【００４５】加算器７２は、切り換え回路７４の出力す
る信号と、ロック位置検出回路７１の出力する信号を加
算する。加算された信号は、累積加算回路７５にて順次
加算される。累積加算回路７５にて加算された結果は、
ＰＷＭ変換回路７６にてＰＷＭ変換された後、加算器２
６に出力され、前述したように位相比較器ａ２４の出力
信号と加算される。

【００４６】結果、再生クロック２７とプリアンプ９が
増幅した信号１０が同期していないときには、パルス幅
検出回路７０が検出した、再生クロック２７とプリアン
プ９が増幅した信号１０の周波数のずれを表す信号が加
算されル−プフィルタ２１を介して電圧制御発振器２２
に与えられるので、トラックジャンプ時には、ＰＬＬの
出力する再生クロック２７の周波数、位相の、信号１０
の速度、位相への追従性が早められる。また、再生クロ
ック２７とプリアンプ９が増幅した信号１０が同期して
いるときには、パルス幅検出回路７０が検出した周波数
のずれを表す信号は加算されないので、非トラックジャ
ンプ時にＰＬＬが過度の応答を示すこともない。ただ
し、ＰＬＬに要求する性能に応じて、再生クロック２７
とプリアンプ９が増幅した信号１０が同期しているとき
にも、パルス幅検出回路７０が検出した周波数のずれを
表す信号を加算するようにしてもよい。

【００４７】図７に、パルス幅検出回路７０の内部構成
を示す。

【００４８】図中、８０はパルス幅カウント回路、８１
はＬ側最大値保持回路、８２はＨ側最大値保持回路、８
３はＬ／Ｈ平均回路である。

【００４９】パルス幅カウント回路８０は、プリアンプ
９からの信号１０のＨｉｇｈレベルのパルス幅と、Ｌｏ
ｗレベルのパルス幅を、分周回路２３で分周した信号６
１を用いてパルス幅をカウントする。

【００５０】Ｌ側最大値保持回路８１はＬｏｗレベルの
パルス幅の最大値を保持し、Ｈ側最大値保持回路８２は
Ｈｉｇｈレベルのパルス幅の最大値を保持する。これ
は、現在保持しているパルス幅より、大きいパルス幅が
カウントされた場合に、これお、今までの値に代えて保
持することにより実現される。Ｌ／Ｈ最大値平均回路８
３では、Ｌ側最大値保持回路８１に保持された値と、Ｈ
側最大値保持回路８２に保持された値の平均を求め、こ
れと、予め記憶しておいた線速度一定のときのパルス幅
の最大値の期待値と比較し、その差を出力する。この差
は、電圧制御発振器２２の発振周波数と信号１０の周波
数との、正規の関係よりの、ずれを表すことになる。

【００５１】なお、パルス幅の最大値に代えて、パルス
幅の最小値や、各パルス幅のパルスの発生頻度によって
も、同様にして、電圧制御発振器２２の発振周波数と信
号１０の周波数との、前述したずれを検出することがで
きる。

【００５２】次に、図８に、ロック位置検出回路７１の
内部構成を示す。

【００５３】図中、９０はエッジ検出回路、９１は位相
進みカウント回路、９２は位相遅れカウント回路、９３
はカウント値の比較回路、９４はロック位置補正値生成
回路である。

【００５４】エッジ検出回路９０では、分周回路２３で
分周したクロック信号６３のエッジに対して、プリアン
プ９からの信号１０のパルスのエッジの位相が進んでい
るか遅れているかを出力する。位相が進んでいれば位相
進みカウント回路９１でカウントし、位相が遅れていれ
ば位相遅れカウント回路９２でカウントする。それぞれ
のカウント値を比較回路９３で比較し、その結果がほぼ
等しいか、またはどちらかが大きいかによって、入力信
号１０に対して分周した生成信号６３の位相が合ってい
るか、進んでいるか、遅れているかを検出する。

【００５５】そして、その検出結果により、ロック位置
補正値生成回路９４にて、規定の位相となるような補正
値を生成し加算器７２に出力する。

【００５６】以上、本発明の第１の実施例について説明
した。

【００５７】以下、第２の実施例について説明する。

【００５８】図９に、本第２実施例に係る再生装置の構
成を示す。

【００５９】本第２実施例に係る再生装置が、前記第１
実施例に係る再生装置（図１参照）と異なる点は、デー
タ処理回路２８内に、再生クロック生成回路１１のパル
ス幅検出回路７０、”０”レベル生成回路７３、切り換
え回路７４を、データ処理回路２８内に備えるようにし
た点である。図中の符号３５が、切り換え回路７４の出
力を表している。

【００６０】さて、以上に説明してきた第１、第２実施
例に係る再生装置をＬＳＩ等として集積化する場合に
は、図１０に示すように、ＲＡＭ３０、再生クロック生
成回路５９、ＲＡＭ制御回路３１、ＣＬＶ速度制御回路
３４、アクセス制御回路４０をデータ処理回路２８と共
に集積化するようにしてよい。また、さらに、クロック
生成回路１１も共に集積化するようにしてよい。ただ
し、この場合も、水晶発振子３６は、これらを集積化し
たＬＳＩの外部に接続されることになる。

【００６１】また、図１１に示すように、ＲＡＭ３０は
他の回路と共に集積化せずに、データ処理回路やＣＬＶ
速度制御回路３４等を集積化したＬＳＩの外部に接続す
るようにしてもよい。

【００６２】また、図１２に示すように、前記各実施例
においてアクセス制御回路４０が行っていた制御を、シ
ステム制御マイクロコンピュ−タ５０が行うような構成
にしてもよい。

【００６３】以上説明してきたように、各実施例に係る
光ディスクの再生装置によれば、ＣＬＶ速度制御回路３
４によって前述したように予測制御を行うのでトラック
ジャンプ時に線速度を所定に値に制定するまでに要する
時間が短くて済む。

【００６４】また、トラックジャンプ時には、再生クロ
ック生成回路５９、クロック生成回路１１が共に、光デ
ィスク１０から読みだした信号に同期した再生クロック
２７、動作クロック１８を生成するので、図３に示すよ
うに、トラックジャンプ時に線速度が所定に値に制定す
るまでの間でも、サブコ−ドを再生し、これより、目的
のトラックにピックアップが移動したか否かを判定する
ことができる。したがい、トラックジャンプ時に線速度
が所定の値に制定してからサブコ−ドを再生し、目的の
トラックにピックアップが移動したか否かを判定してい
た従来に比べ、データの再生までの時間が短縮される。
また、ＲＡＭ３０の、読みだしクロック書き込みクロッ
クの相違によるＲＡＭ３０のオ−バフロ−、アンダ−フ
ロ−は生じない。また、トラックジャンプ時に線速度が
所定の値に制定するまでの間に、サブコ−ドと同様、デ
ータも再生することができる。ただし、音声信号用ＣＤ
のオウディオデータの様に、一定速度で再生する必要の
あるデータについては、線速度が所定に値に制定してか
ら再生するようにする。再生するＣＤが音声信号用ＣＤ
か、コンピュ−タによって利用されるデータを記憶した
ＣＤ−ＲＯＭであるかは、データ中のサブコ−ドの情報
より判別することができる。

【００６５】また、ＣＬＶ制御回路３４は、常に水晶系
クロック生成回路３８が出力する安定した高速なクロッ
クで動作するので、回転数を、所定の線速度が得られる
ように、安定かつ高速に制御することができる。

【００６６】

【発明の効果】以上のように、本発明によれば、ＣＬＶ
制御を行う光ディスクの再生装置において、トラックジ
ャンプ時に、データの再生までに要する時間を短縮する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係る光ディスクの再生装
置の構成を示すブロック図である。

【図２】本発明の第１実施例に係るデータ処理回路の再
生装置の構成を示すブロック図である。

【図３】本発明の第１実施例に係るデータ処理回路の再
生装置の動作を示すタイミングチャ−トである。

【図４】本発明の第１実施例に係るクロック生成回路の
再生装置の構成を示すブロック図である。

【図５】本発明の第１実施例に係る再生クロック生成回
路の再生装置の構成を示すブロック図である。

【図６】本発明の第１実施例に係る位相比較器ｂの構成
を示すブロック図である。

【図７】本発明の第１実施例に係るパルス幅検出回路の
再生装置の構成を示すブロック図である。

【図８】本発明の第１実施例に係るロック位置検出回路
の構成を示すブロック図である。

【図９】本発明の第２実施例に係る光ディスクの再生装
置の構成を示すブロック図である。

【図１０】本発明の実施例に係る光ディスクの再生装置
を、集積化する場合の集積個所を示すブロック図であ
る。

【図１１】本発明の実施例に係る光ディスクの再生装置
を、集積化する場合の集積個所を示すブロック図であ
る。

【図１２】本発明の第実施例に係る光ディスクの再生装
置の他の構成例を示すブロック図である。

【符号の説明】

１ 光ディスク ２ ディスクモータ ４ 駆動回路 ５ ピックアップ ６ 送り機構 ７ ピックアップサーボ回路 ９ プリアンプ １１ クロック生成回路 ２８ データ処理回路 ２９ バス ３０ ＲＡＭ ３１ ＲＡＭ制御回路３１ ３４ ＣＬＶ制御回路 ３６ 水晶発振子 ３７ 水晶系クロック生成回路 ４１ アクセス制御回路 ５９ 再生クロック生成回路 ５０ システム制御マイクロコンピュ−タ

Claims (6)

【特許請求の範囲】
1. 【請求項１】一定の線密度で信号が記録されたトラック
   を複数有する記録ディスクを回転させながら再生するデ
   ィスク再生装置であって、 回転する前記記録ディスクの各トラックより当該トラッ
   クに記録された信号を読みだすピックアップと、 前記ピックアップによって信号を読みだす前記トラック
   の線速度が常に所定の線速度となるように、前記ピック
   アップによって読みだした信号の速度に応じて前記記録
   ディスクの回転数を制御するＣＬＶ制御手段と、 前記ピックアップによって読みだされた信号に同期した
   クロックである再生クロックを生成する再生クロック生
   成手段と、 所定の周波数のクロックである基本クロックを生成する
   基本クロック生成手段と、 動作クロックを生成する動作クロック生成手段と、 前記ピックアップが読みだした信号を前記再生クロック
   によってサンプルし、サンプルした信号から当該信号が
   表すデータを前記動作クロックを用いて再生するデータ
   処理手段と、 前記ピックアップを移動して当該ピックアップによって
   信号を読みだすトラックを切り換えるトラックジャンプ
   時に、前記ＣＬＶ制御手段によって、トラックジャンプ
   後にピックアップによって信号を読みだす前記トラック
   の線速度が前記所定の線速度となるまでの間、切り換え
   信号を出力する切り換え制御手段と、 前記動作クロック生成手段は、前記ピックアップによっ
   て読みだされた信号に同期したクロックである同期クロ
   ックを生成する手段と、前記切り換え信号が出力されて
   いるときに前記同期クロックに応じた前記動作クロック
   を生成し、前記切り換え信号が出力されていないときに
   前記基本クロックを前記動作クロックとして生成する切
   り換え手段とを有することを特徴とするディスク再生装
   置。
2. 【請求項２】請求項１記載のディスク再生装置であっ
   て、 前記データ処理手段は、 前記サンプルした信号を、所定の復調方式でデータに復
   調する手段と、復調されたデータを一旦記憶する記憶手
   段と、 記憶手段から読みだされたデータの誤り訂正を行う手段
   と、 前記復調されたデータの前記記憶手段への前記動作クロ
   ックに同期した書き込み、および、前記記憶手段に記憶
   されたデータの前記動作クロックに同期した読みだしを
   制御する記憶制御手段とを有することを特徴とするディ
   スク再生装置。
3. 【請求項３】請求項１または２記載のディスク再生装置
   であって、 前記ピックアップによって読みだされた信号と前記再生
   クロックとが同期しているか否かを検出する同期検出手
   段を備え、 前記再生クロック生成手段は、 前記ピックアップによって読みだされた信号に同期した
   クロックである再生クロックを生成するＰＬＬ回路と、
   前記ピックアップによって読みだされた信号と前記再生
   クロックとが同期していることが前記同期検出手段によ
   って検出されていないときに前記ＰＬＬ回路の応答特性
   を、再生クロックが前記ピックアップによって読みださ
   れた信号に対して、より早く追従するように変化させる
   手段とを有することを特徴とするディスク再生装置。
4. 【請求項４】請求項１または２記載のディスク再生装置
   であって、 前記再生クロック生成手段は、 与えられたクロック制御信号の値に応じた周波数のクロ
   ックである発振クロックを生成する周波数可変発振器
   と、 前記発振クロックと前記ピックアップによって読みださ
   れた信号との位相差を検出する第１の位相差検出手段
   と、前記発振クロックの周波数と前記ピックアップによ
   って読みだされた信号の周波数差の規定の周波数差値よ
   りのずれを検出する周波数ずれ検出手段と、前記発振ク
   ロックの位相と前記ピックアップによって読みだされた
   信号の位相差の、規定の位相差値よりのずれを検出する
   位相差ずれ検出手段と、前記周波数差検出手段が検出し
   た周波数ずれの大きさを表す値を有する信号と前記位相
   ずれ検出手段が検出した位相ずれの大きさを表す値を有
   する信号とを所定の比率で加算する第１の加算手段とを
   有する第２の位相差検出手段と前記第１の位相差検出手
   段が検出した位相差を表す値を有する信号と、前記第２
   の位相差検出手段の第１の加算手段が加算した信号をを
   所定の比率で加算する第２の加算手段と、 前記第２の加算手段が加算した値に応じて前記クロック
   制御信号を生成する手段とを有することを特徴とするデ
   ィスク再生装置。
5. 【請求項５】請求項４記載のディスク再生装置であっ
   て、 前記前記周波数ずれ検出手段は、前記ピックアップによ
   って読みだされた信号に含まれるパルスのパルス幅を、
   前記発振クロックを基準に測定し、測定したパルス幅の
   規定のパルス幅よりのずれを測定することにより、前記
   周波数のずれを検出することを特徴とするディスク再生
   装置。
6. 【請求項６】請求項４または５記載のディスク再生装置
   であって、 前記ピックアップによって読みだされた信号と前記再生
   クロックとが同期しているか否かを検出する同期検出手
   段を備え、 前記第２の加算手段は、前記ピックアップによって読み
   だされた信号と前記再生クロックとが同期していること
   が前記同期検出手段によって検出されていないときの
   み、周波数ずれ検出手段が検出した周波数ずれの大きさ
   を表す値を有する信号を加算することを特徴とするディ
   スク再生装置。