JPH0787368B2 - 外部制御型原子発振器 - Google Patents
外部制御型原子発振器Info
- Publication number
- JPH0787368B2 JPH0787368B2 JP19838687A JP19838687A JPH0787368B2 JP H0787368 B2 JPH0787368 B2 JP H0787368B2 JP 19838687 A JP19838687 A JP 19838687A JP 19838687 A JP19838687 A JP 19838687A JP H0787368 B2 JPH0787368 B2 JP H0787368B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- atomic oscillator
- frequency
- control
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔概要〕 外部信号の周波数と原子発振器の周波数の差Δｆを表す
正負極性の直流電圧Ａを固定バイアス電圧Voに加算し
て、加算された出力電圧Ｖにより原子発振器のＣ磁界コ
イルの電流icを制御して、原子発振器の発振周波数を外
部信号の周波数に同期させるPLL制御の外部制御型原子
発振器の改良であって、前記直流電圧Ａの正入力と負入
力に対する出力電圧Ｖの比を異なる値にして出力する制
御電圧補正回路を設けることにより、該直流電圧Ａの正
負の変化に対して発振周波数の変化Δｆが正しく比例し
て均一となるようにして、PLL制御ループの安定度を改
良した外部制御型原子発振器。
正負極性の直流電圧Ａを固定バイアス電圧Voに加算し
て、加算された出力電圧Ｖにより原子発振器のＣ磁界コ
イルの電流icを制御して、原子発振器の発振周波数を外
部信号の周波数に同期させるPLL制御の外部制御型原子
発振器の改良であって、前記直流電圧Ａの正入力と負入
力に対する出力電圧Ｖの比を異なる値にして出力する制
御電圧補正回路を設けることにより、該直流電圧Ａの正
負の変化に対して発振周波数の変化Δｆが正しく比例し
て均一となるようにして、PLL制御ループの安定度を改
良した外部制御型原子発振器。
本発明は外部信号の周波数に同期した周波数の信号を発
振する原子発振器、即ち外部制御型原子発振器の改良に
関する。
振する原子発振器、即ち外部制御型原子発振器の改良に
関する。
原子や分子の共鳴周波数を利用して内蔵の水晶発振器の
周波数を制御する原子発振器は、高い周波数安定度が得
られるため、色々の分野で高精度の周波数源として用い
られている。これまでは、原子発振器は全て規準発振
器、即ち周波数の固定された発振器として用いられて来
たが、近年、通信放送の分野で原子発振器の発振周波数
を、周波数が僅か異なる外部信号の周波数に位相同期さ
せて利用する必要が高まっている。この需要に応えるに
は、外部からの制御信号によって、発振周波数を制御す
ることの可能な原子発振器を実現することが不可欠であ
り、その実現方法として幾つかの方法があるが、本発明
はその方法の１つである原子発振器の所謂Ｃ磁界コイル
の電流icを外部信号による所謂PLL制御により制御する
方法に関する。PLL制御によりＣ磁界電流icを外部信号
により制御する外部制御型原子発振器としては、誤差信
号であるＣ磁界電流icを流す制御電圧Ｖの正側および負
側の一定変化に対して、原子発振器の発振周波数が正し
く比例して変化することがPLL制御の安定度上望まれて
いる。
周波数を制御する原子発振器は、高い周波数安定度が得
られるため、色々の分野で高精度の周波数源として用い
られている。これまでは、原子発振器は全て規準発振
器、即ち周波数の固定された発振器として用いられて来
たが、近年、通信放送の分野で原子発振器の発振周波数
を、周波数が僅か異なる外部信号の周波数に位相同期さ
せて利用する必要が高まっている。この需要に応えるに
は、外部からの制御信号によって、発振周波数を制御す
ることの可能な原子発振器を実現することが不可欠であ
り、その実現方法として幾つかの方法があるが、本発明
はその方法の１つである原子発振器の所謂Ｃ磁界コイル
の電流icを外部信号による所謂PLL制御により制御する
方法に関する。PLL制御によりＣ磁界電流icを外部信号
により制御する外部制御型原子発振器としては、誤差信
号であるＣ磁界電流icを流す制御電圧Ｖの正側および負
側の一定変化に対して、原子発振器の発振周波数が正し
く比例して変化することがPLL制御の安定度上望まれて
いる。
外部制御型原子発振器の従来の回路構成を第４図に示
す。
す。
周波数ｆ±Δｆを発振する原子発振器１の発振信号は、
周波数ｆの外部信号と乗算器10で乗算され、原子発振器
１の発振周波数ｆ±Δｆと外部信号の周波数ｆとの差周
波数Δｆを表すディジタル信号Ｄを発生する。ディジタ
ル信号Ｄは、ディジタル／アナログ変換器20において、
一定振幅の正負の直流電圧のアナログの制御信号電圧Ａ
に変換されたのち、加算器２へ入力される。加算器２へ
入力される。加算器２は、入力された正負の一定電圧Ａ
に固定バイアスの直流電圧Voを加算し、出力電圧Ｖ（＝
Vo±Ａ）を出力し、該出力電圧Ｖを抵抗を通してＣ磁界
コイル３に印加し所定のＣ磁界電流icを流す。そしてＣ
磁界電流icの変化値が原子発振器１の発振信号の周波数
の変化量Δｆを決定する。
周波数ｆの外部信号と乗算器10で乗算され、原子発振器
１の発振周波数ｆ±Δｆと外部信号の周波数ｆとの差周
波数Δｆを表すディジタル信号Ｄを発生する。ディジタ
ル信号Ｄは、ディジタル／アナログ変換器20において、
一定振幅の正負の直流電圧のアナログの制御信号電圧Ａ
に変換されたのち、加算器２へ入力される。加算器２へ
入力される。加算器２は、入力された正負の一定電圧Ａ
に固定バイアスの直流電圧Voを加算し、出力電圧Ｖ（＝
Vo±Ａ）を出力し、該出力電圧Ｖを抵抗を通してＣ磁界
コイル３に印加し所定のＣ磁界電流icを流す。そしてＣ
磁界電流icの変化値が原子発振器１の発振信号の周波数
の変化量Δｆを決定する。
ところで、Ｃ磁界コイル３に流れるＣ磁界電流icと原子
発振器１の発振周波数ｆの関係は、原子物理の原理によ
り、第５図Ａに示す如く、発振周波数の変化量Δf/fの
値がicの自乗に比例する関係となっている。
発振器１の発振周波数ｆの関係は、原子物理の原理によ
り、第５図Ａに示す如く、発振周波数の変化量Δf/fの
値がicの自乗に比例する関係となっている。
このため、正負の制御信号電圧Ａと、Ｃ磁界コイル３に
Ｃ磁界電流icを流す加算器２の出力電圧Ｖとの比（直流
ゲイン）を単純に１とする従来例の構成では、加算器２
の出力電圧Ｖが、固定バイアス電圧Voに正負の制御信号
電圧Ａが加算され出力する時、即ち正の制御信号電圧Ａ
を加算してＣ磁界電流icを増加する時と、負の制御信号
電圧Ａを加算する、つまり減算して、Ｃ磁界電流icを減
少する時に、同じＣ磁界電流icを中心とする場合でも、
原子発振器１の発振周波数ｆの変化量Δｆは、第５図Ｂ
に示す如く、異る値になる。このため、原子発振器１と
乗算器10とD/A変換器20と加算器２とＣ磁界コイル３で
構成する位相同期ループPLLのループ利得、即ち制御信
号電圧Ａの一定変化に対する原子発振器１の発振周波数
ｆの変化量Δｆの値が変動する。従って、一定の正負の
電圧Ａを制御信号とするディジタル制御のPLLの場合
は、制御信号１ビットの１ステップで制御され変化する
原子発振器１の発振周波数の変化量Δｆが、制御信号の
正側と負側で不均一となり、位相同期ループPLLの周波
数安定度に悪い影響を及ぼすという問題を生じる。
Ｃ磁界電流icを流す加算器２の出力電圧Ｖとの比（直流
ゲイン）を単純に１とする従来例の構成では、加算器２
の出力電圧Ｖが、固定バイアス電圧Voに正負の制御信号
電圧Ａが加算され出力する時、即ち正の制御信号電圧Ａ
を加算してＣ磁界電流icを増加する時と、負の制御信号
電圧Ａを加算する、つまり減算して、Ｃ磁界電流icを減
少する時に、同じＣ磁界電流icを中心とする場合でも、
原子発振器１の発振周波数ｆの変化量Δｆは、第５図Ｂ
に示す如く、異る値になる。このため、原子発振器１と
乗算器10とD/A変換器20と加算器２とＣ磁界コイル３で
構成する位相同期ループPLLのループ利得、即ち制御信
号電圧Ａの一定変化に対する原子発振器１の発振周波数
ｆの変化量Δｆの値が変動する。従って、一定の正負の
電圧Ａを制御信号とするディジタル制御のPLLの場合
は、制御信号１ビットの１ステップで制御され変化する
原子発振器１の発振周波数の変化量Δｆが、制御信号の
正側と負側で不均一となり、位相同期ループPLLの周波
数安定度に悪い影響を及ぼすという問題を生じる。
上記問題点は本発明により第１図に示す如く、原子発振
器（１）の発振周波数と外部信号の周波数との差Δｆを
表わすデイジタル信号Ｄを、D/A変換器（20）で一定の
直流電圧が正と負に変換するアナログの制御信号電圧Ａ
に変換し、この制御信号電圧Ａに加算器（２）で一定の
直流の固定バイアス電圧V0を加算し、加算された出力電
圧Ｖを原子発振器（１）のＣ磁界コイル（３）に印加し
て電流icを流し、電流icの発生するＣ磁界により原子発
振器（１）の発振周波数と外部信号の周波数との差Δｆ
が零になるように制御する外部制御型原子発振器におい
て、 D/A変換器（20）と加算器（２）との間に制御電圧補正
回路（４）を設け、 制御電圧補正回路は、入力する制御信号電圧Ａの正又は
負の電圧値を、 固定バイアス電圧が加算された状態で制御電圧と発振周
波数の変化量を示す曲線上において、 正側の制御電圧による発振周波数の変化量が、負側の制
御電圧による発振周波数の変化量と等しくなる如く補正
することを特徴とする外部制御型原子発振器によって解
決される。
器（１）の発振周波数と外部信号の周波数との差Δｆを
表わすデイジタル信号Ｄを、D/A変換器（20）で一定の
直流電圧が正と負に変換するアナログの制御信号電圧Ａ
に変換し、この制御信号電圧Ａに加算器（２）で一定の
直流の固定バイアス電圧V0を加算し、加算された出力電
圧Ｖを原子発振器（１）のＣ磁界コイル（３）に印加し
て電流icを流し、電流icの発生するＣ磁界により原子発
振器（１）の発振周波数と外部信号の周波数との差Δｆ
が零になるように制御する外部制御型原子発振器におい
て、 D/A変換器（20）と加算器（２）との間に制御電圧補正
回路（４）を設け、 制御電圧補正回路は、入力する制御信号電圧Ａの正又は
負の電圧値を、 固定バイアス電圧が加算された状態で制御電圧と発振周
波数の変化量を示す曲線上において、 正側の制御電圧による発振周波数の変化量が、負側の制
御電圧による発振周波数の変化量と等しくなる如く補正
することを特徴とする外部制御型原子発振器によって解
決される。
第１図の原理ブロック図において、 １は、周波数ｆ±Δｆを発振する原子発振器、 10は、原子発振器１の発振信号と外部から与えられる周
波数ｆの外部信号とを乗算し、原子発振器１の発振周波
数ｆ±Δｆと外部信号の周波数ｆの差周波数Δｆを表す
ディジタル信号Ｄを出力する乗算器、 20は、乗算器10の出力のディジタル信号Ｄをアナログの
正負極性の制御信号電圧Ａに変換するD/A変換器、 ２は、D/A変換器20の正負の制御信号電圧Ａを入力し固
定バイアス電圧Voと加算して、出力電圧Ｖ（＝Vo±Ａ）
を出力する加算器、 ３は、加算器２の出力電圧Ｖにより所定の電流icを流し
所定の強さのＣ磁界を発生して原子発振器１に結合する
Ｃ磁界コイル、 ４は、D/A変換器20の出力の制御信号電圧Ａの正入力に
対する出力電圧Ｃの比を制御信号電圧Ａの負入力に対す
る出力電圧Ｃの比と異なるようにして出力電圧Ｃを出力
する制御電圧補正回路であって、 制御電圧補正回路４の出力電圧Ｃを前記加算器２に入力
するように構成する。
波数ｆの外部信号とを乗算し、原子発振器１の発振周波
数ｆ±Δｆと外部信号の周波数ｆの差周波数Δｆを表す
ディジタル信号Ｄを出力する乗算器、 20は、乗算器10の出力のディジタル信号Ｄをアナログの
正負極性の制御信号電圧Ａに変換するD/A変換器、 ２は、D/A変換器20の正負の制御信号電圧Ａを入力し固
定バイアス電圧Voと加算して、出力電圧Ｖ（＝Vo±Ａ）
を出力する加算器、 ３は、加算器２の出力電圧Ｖにより所定の電流icを流し
所定の強さのＣ磁界を発生して原子発振器１に結合する
Ｃ磁界コイル、 ４は、D/A変換器20の出力の制御信号電圧Ａの正入力に
対する出力電圧Ｃの比を制御信号電圧Ａの負入力に対す
る出力電圧Ｃの比と異なるようにして出力電圧Ｃを出力
する制御電圧補正回路であって、 制御電圧補正回路４の出力電圧Ｃを前記加算器２に入力
するように構成する。
原子発振器１は、周波数ｆ±Δｆを発振し、原子発振器
１の発振信号は外部から与えられる周波数ｆの外部信号
と、乗算器10において乗算され、原子発振器１の発振周
波数ｆ±Δｆと外部信号の周波数ｆの差周波数Δｆを表
すディジタル信号Ｄを誤差信号として出力する。
１の発振信号は外部から与えられる周波数ｆの外部信号
と、乗算器10において乗算され、原子発振器１の発振周
波数ｆ±Δｆと外部信号の周波数ｆの差周波数Δｆを表
すディジタル信号Ｄを誤差信号として出力する。
D/A変換器20は、乗算器10の出力のディジタル信号Ｄを
アナログの正極性と負極性の制御信号電圧Ａに変換し
て、その正負の制御電圧Ａを制御電圧補正回路４に入力
する。
アナログの正極性と負極性の制御信号電圧Ａに変換し
て、その正負の制御電圧Ａを制御電圧補正回路４に入力
する。
制御電圧補正回路４は、D/A変換器20からの正負の信号
電圧Ａを入力して、正入力Ａに対する出力電圧Ｃの比と
負入力Ａに対する出力電圧Ｃの比が異なるようにして出
力電圧Ｃを出力する。
電圧Ａを入力して、正入力Ａに対する出力電圧Ｃの比と
負入力Ａに対する出力電圧Ｃの比が異なるようにして出
力電圧Ｃを出力する。
正入力Ａに対する出力電圧Ｃと、負入力Ａに対する出力
電圧Ｃは異なる値となる。
電圧Ｃは異なる値となる。
加算器２は、制御電圧補正回路４からの出力電圧Ｃを入
力し固定の直流電圧Voと加算して出力電圧Ｖを出力する
が、制御電圧補正回路４からの出力電圧Ｃが、制御信号
電圧Ａの正負で異なる値なので、加算器２の出力電圧Ｖ
も、制御信号電圧Ａの正負で異なる値となる。従って、
加算器２の出力電圧ＶによりＣ磁界コイル３に流れる電
流icも制御信号電圧Ａの正負で異なる値となる。
力し固定の直流電圧Voと加算して出力電圧Ｖを出力する
が、制御電圧補正回路４からの出力電圧Ｃが、制御信号
電圧Ａの正負で異なる値なので、加算器２の出力電圧Ｖ
も、制御信号電圧Ａの正負で異なる値となる。従って、
加算器２の出力電圧ＶによりＣ磁界コイル３に流れる電
流icも制御信号電圧Ａの正負で異なる値となる。
従って、Ｃ磁界コイル３に流れる電流icの自乗で定まる
原子発振器１の発振周波数の変化量Δｆは、従来例と異
なって、制御信号電圧Ａの正負で同じ値になし得て、PL
L制御の安定度の問題は解決される。
原子発振器１の発振周波数の変化量Δｆは、従来例と異
なって、制御信号電圧Ａの正負で同じ値になし得て、PL
L制御の安定度の問題は解決される。
第２図は、本発明の実施例の外部制御型原子発振器の構
成を示すブロック図であって、第３図はその動作を説明
するための説明図である。
成を示すブロック図であって、第３図はその動作を説明
するための説明図である。
第２図において、原子発振器１と乗算器10とD/A変換器2
0と加算器２とＣ磁界コイル３は従来技術の項で従来例
の第３図のブロック図により説明した同一番号のものと
同じ機能をもつ。
0と加算器２とＣ磁界コイル３は従来技術の項で従来例
の第３図のブロック図により説明した同一番号のものと
同じ機能をもつ。
本発明の実施例で新設される第２図の制御電圧補正回路
４は、ダイオード回路41と圧縮器42と加算器43から成
り、ダイオード回路41は、第３図（ｂ）の動作説明図に
示す如く、D/A変換器20からの制御信号電圧Ａの正負入
力Ａの負側の電圧を理想的にカットし、残った正側の入
力Ａを反転して反転出力を出力する反転型理想ダイオー
ド回路であって、圧縮器42は、ダイオード回路41の出力
の正側の反転出力を入力レベルに対して出力レベルを一
定傾斜で圧縮して出力電圧Ｂを出力する。第３図（ｂ）
は、圧縮器42の出力電圧Ｂを示し、ダイオード回路41と
圧縮器42の特性の和の回路特性を示す。第３図（ａ）
は、制御電圧補正回路４に入力する正負の入力Ａを入力
Ａの正負で等しく変換される出力電圧Ｄを示す。
４は、ダイオード回路41と圧縮器42と加算器43から成
り、ダイオード回路41は、第３図（ｂ）の動作説明図に
示す如く、D/A変換器20からの制御信号電圧Ａの正負入
力Ａの負側の電圧を理想的にカットし、残った正側の入
力Ａを反転して反転出力を出力する反転型理想ダイオー
ド回路であって、圧縮器42は、ダイオード回路41の出力
の正側の反転出力を入力レベルに対して出力レベルを一
定傾斜で圧縮して出力電圧Ｂを出力する。第３図（ｂ）
は、圧縮器42の出力電圧Ｂを示し、ダイオード回路41と
圧縮器42の特性の和の回路特性を示す。第３図（ａ）
は、制御電圧補正回路４に入力する正負の入力Ａを入力
Ａの正負で等しく変換される出力電圧Ｄを示す。
制御電圧補正回路４の加算器43は、圧縮器42の出力Ｂと
D/A変換器20の出力Ａの変換出力Ｄを入力して加算して
第３図（ｃ）に示す出力電圧Ｃを出力するが、出力電圧
Ｃは、制御信号電圧の正入力Ａと負入力Ａで出力傾斜
（直流ゲイン）の異なる出力電圧Vc1と出力電圧Vc2を出
力する。
D/A変換器20の出力Ａの変換出力Ｄを入力して加算して
第３図（ｃ）に示す出力電圧Ｃを出力するが、出力電圧
Ｃは、制御信号電圧の正入力Ａと負入力Ａで出力傾斜
（直流ゲイン）の異なる出力電圧Vc1と出力電圧Vc2を出
力する。
制御電圧補正回路４の出力する電圧Vc1と電圧Vc2は、加
算器２において、制御信号電圧Ａの正入力と負入力で、
夫々固定のバイアス電圧Voと加算、減算され、加算器２
は出力電圧Ｖを出力する。即ち加算器２の出力電圧Ｖ
は、固定のバイアス電圧Voを中心として正側では電圧Vc
1だけ増加し、また、負側では電圧Vc2だけ減少して、抵
抗Ｒを通してＣ磁界コイル３に加えられ、所定のＣ磁界
電流icを流す。そしてそのＣ磁界電流icの値により原子
発振器１の発振周波数が決定される。
算器２において、制御信号電圧Ａの正入力と負入力で、
夫々固定のバイアス電圧Voと加算、減算され、加算器２
は出力電圧Ｖを出力する。即ち加算器２の出力電圧Ｖ
は、固定のバイアス電圧Voを中心として正側では電圧Vc
1だけ増加し、また、負側では電圧Vc2だけ減少して、抵
抗Ｒを通してＣ磁界コイル３に加えられ、所定のＣ磁界
電流icを流す。そしてそのＣ磁界電流icの値により原子
発振器１の発振周波数が決定される。
制御電圧補正回路４の出力する電圧Vc1と電圧Vc2は、制
御信号電圧Ａの正入力と負入力で異なる直流ゲインによ
り変換された出力電圧なので互に異なった値をとる。従
って、Ｃ磁界コイル３に流れるＣ磁界電流icも制御信号
電圧Ａが正入力Ａの時と負入力Ａの時とで変化分が異な
る。そのため、原子発振器１の発振周波数の変化量Δｆ
は、従来例の自乗比例の関係と異なり直線比例の関係に
なり、制御信号電圧Ａの入力の正側と負側でΔｆが同じ
値となる。
御信号電圧Ａの正入力と負入力で異なる直流ゲインによ
り変換された出力電圧なので互に異なった値をとる。従
って、Ｃ磁界コイル３に流れるＣ磁界電流icも制御信号
電圧Ａが正入力Ａの時と負入力Ａの時とで変化分が異な
る。そのため、原子発振器１の発振周波数の変化量Δｆ
は、従来例の自乗比例の関係と異なり直線比例の関係に
なり、制御信号電圧Ａの入力の正側と負側でΔｆが同じ
値となる。
第３図（ｄ）は、本実施例のＣ磁界コイル３に印加する
制御電圧Ｖに対する原子発振器１の発振周波数の周波数
変化Δf/fの関係を示すもので、横軸と縦軸の交点の制
御電圧Ｖの起点は、固定バイアス電圧Voに選んである。
固定バイアス電圧Voを中心として制御信号電圧Ａの正側
において、原子発振器１の発振周波数の周波数変化Δf/
fが略同じ値となり均一化される。
制御電圧Ｖに対する原子発振器１の発振周波数の周波数
変化Δf/fの関係を示すもので、横軸と縦軸の交点の制
御電圧Ｖの起点は、固定バイアス電圧Voに選んである。
固定バイアス電圧Voを中心として制御信号電圧Ａの正側
において、原子発振器１の発振周波数の周波数変化Δf/
fが略同じ値となり均一化される。
従って、原子発振器１、乗算器10、D/A変換器20、制御
電圧補正回路４、加算器２、Ｃ磁界コイル３の構成する
PLL制御ループのループ利得がほぼ一定になるので、原
子発振器１の発振周波数の周波数制御の安定度が良くな
り問題は無い。
電圧補正回路４、加算器２、Ｃ磁界コイル３の構成する
PLL制御ループのループ利得がほぼ一定になるので、原
子発振器１の発振周波数の周波数制御の安定度が良くな
り問題は無い。
以上説明した如く、本発明によれば、原子発振器の発振
周波数を位相同期ループにより外部信号の周波数に同期
させる外部制御型原子発振器の制御ループの安定度を良
くすることが出来るので、外部制御型原子発振器の応用
を拡げる効果が得られる。
周波数を位相同期ループにより外部信号の周波数に同期
させる外部制御型原子発振器の制御ループの安定度を良
くすることが出来るので、外部制御型原子発振器の応用
を拡げる効果が得られる。
第１図は本発明の外部制御型原子発振器の構成を示す原
理ブロック図、 第２図は本発明の実施例の外部制御型原子発振器の構成
を示すブロック図、 第３図は本発明の実施例の外部制御型原子発振器の動作
を説明するための動作説明図、 第４図は従来例の外部制御型原子発振器のブロック図、 第５図は従来例の外部制御型原子発振器の動作説明図で
ある。 第１図、第２図、第４図において、 １は原子発振器、 ２は加算器、 ３はＣ磁界コイル、 ４は制御電圧補正回路、 41はダイオード回路、 42は圧縮器、 43は加算器、 10は乗算器、 20はD/A変換器である。
理ブロック図、 第２図は本発明の実施例の外部制御型原子発振器の構成
を示すブロック図、 第３図は本発明の実施例の外部制御型原子発振器の動作
を説明するための動作説明図、 第４図は従来例の外部制御型原子発振器のブロック図、 第５図は従来例の外部制御型原子発振器の動作説明図で
ある。 第１図、第２図、第４図において、 １は原子発振器、 ２は加算器、 ３はＣ磁界コイル、 ４は制御電圧補正回路、 41はダイオード回路、 42は圧縮器、 43は加算器、 10は乗算器、 20はD/A変換器である。
Claims (1)
- 【請求項１】原子発振器（１）の発振周波数と外部信号
の周波数との差Δｆを表わすデイジタル信号Ｄを、D/A
変換器（20）で一定の直流電圧が正と負に変換するアナ
ログの制御信号電圧Ａに変換し、この制御信号電圧Ａに
加算器（２）で一定の直流の固定バイアス電圧V0を加算
し、加算された出力電圧Ｖを原子発振器（１）のＣ磁界
コイル（３）に印加して電流icを流し、電流icの発生す
るＣ磁界により原子発振器（１）の発振周波数と外部信
号の周波数との差Δｆが零になるように制御する外部制
御型原子発振器において、 D/A変換器（20）と加算器（２）との間に制御電圧補正
回路（４）を設け、 制御電圧補正回路は、入力する制御信号電圧Ａの正又は
負の電圧値を、 固定バイアス電圧が加算された状態で制御電圧と発振周
波数の変化量を示す曲線上において、 正側の制御電圧による発振周波数の変化量が、負側の制
御電圧による発振周波数の変化量と等しくなる如く補正
することを特徴とする外部制御型原子発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19838687A JPH0787368B2 (ja) | 1987-08-07 | 1987-08-07 | 外部制御型原子発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19838687A JPH0787368B2 (ja) | 1987-08-07 | 1987-08-07 | 外部制御型原子発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6441523A JPS6441523A (en) | 1989-02-13 |
| JPH0787368B2 true JPH0787368B2 (ja) | 1995-09-20 |
Family
ID=16390262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19838687A Expired - Fee Related JPH0787368B2 (ja) | 1987-08-07 | 1987-08-07 | 外部制御型原子発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787368B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016213608A (ja) * | 2015-05-01 | 2016-12-15 | 株式会社リコー | 原子発振器及び原子発振器の制御方法 |
| CN105113997A (zh) * | 2015-09-21 | 2015-12-02 | 武汉大学深圳研究院 | 一种海洋油气平台钻头维护方法及装置 |
| CN115762843A (zh) * | 2022-12-01 | 2023-03-07 | 杭州旷潼量子科技有限公司 | 一种用于超冷原子磁场精密控制装置 |
-
1987
- 1987-08-07 JP JP19838687A patent/JPH0787368B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6441523A (en) | 1989-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000278124A (ja) | Ｐｌｌ回路 | |
| JPH1084278A (ja) | Ｐｌｌ回路 | |
| US5504464A (en) | Frequency modulating system including clamp and transconductance amplifier | |
| US4340864A (en) | Frequency control system | |
| US7327179B2 (en) | Pulse generator, optical disk writer and tuner | |
| KR100208408B1 (ko) | 2중 루프 pll회로 | |
| US4318055A (en) | Digitally controlled phase lock distillator system | |
| US7292118B2 (en) | Modulator | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| JPH07143000A (ja) | 制御可能な発振器用の回路を使用する同期クロック生成方法 | |
| US5406631A (en) | Stereo signal demodulator circuit and stereo signal demodulator using the same | |
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| JPS60261281A (ja) | 色信号処理装置 | |
| US4642574A (en) | Digital quartz-stabilized FM discriminator | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JPH0287822A (ja) | 自動位相制御回路 | |
| KR940011376B1 (ko) | Vtr의 캐리어 주파수 자동 조정 회로 | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| JPH11220390A (ja) | 位相同期ループ回路 | |
| JPH09135167A (ja) | 位相同期ループ装置 | |
| JP2859037B2 (ja) | ２重ｐｌｌ回路 | |
| JPS637022A (ja) | 位相同期発振器 | |
| JP2000341116A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |