JPH0758635A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0758635A JPH0758635A JP5203854A JP20385493A JPH0758635A JP H0758635 A JPH0758635 A JP H0758635A JP 5203854 A JP5203854 A JP 5203854A JP 20385493 A JP20385493 A JP 20385493A JP H0758635 A JPH0758635 A JP H0758635A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- voltage controlled
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 設計が容易に行えるなど製造し易く、基準ク
ロック信号と出力クロック信号が同期するまでのロック
アップタイムの短いなど性能の高い周波数シンセサイザ
を得る。 【構成】 プログラマブルカウンタ１２とプログラマブ
ルカウンタ１３と周波数位相比較器１４とローパスフィ
ルタ１５と電圧制御発振回路１６とで構成されていた従
来の周波数シンセサイザの電圧制御発振回路１６と出力
端子９との間にプログラマブルカウンタ１７を設ける。
そして、出力クロック信号ＳOUT の周波数を変える場合
に、電圧制御発振回路１６の発振周波数をあまり変えな
いようプログラマブルカウンタ１７の分周比を設定す
る。 【効果】 電圧制御発振回路１６の発振周波数をあまり
変化させる必要がないため、電圧制御発振回路１６の設
計が容易になり、また電圧制御発振回路１６の制御電圧
の変動範囲が小さくなるので変化に対する追随が速くな
る。
ロック信号と出力クロック信号が同期するまでのロック
アップタイムの短いなど性能の高い周波数シンセサイザ
を得る。 【構成】 プログラマブルカウンタ１２とプログラマブ
ルカウンタ１３と周波数位相比較器１４とローパスフィ
ルタ１５と電圧制御発振回路１６とで構成されていた従
来の周波数シンセサイザの電圧制御発振回路１６と出力
端子９との間にプログラマブルカウンタ１７を設ける。
そして、出力クロック信号ＳOUT の周波数を変える場合
に、電圧制御発振回路１６の発振周波数をあまり変えな
いようプログラマブルカウンタ１７の分周比を設定す
る。 【効果】 電圧制御発振回路１６の発振周波数をあまり
変化させる必要がないため、電圧制御発振回路１６の設
計が容易になり、また電圧制御発振回路１６の制御電圧
の変動範囲が小さくなるので変化に対する追随が速くな
る。
Description
【０００１】
【産業上の利用分野】この発明は、周波数シンセサイザ
に関し、特に広範囲にわたる発振周波数が要求される周
波数シンセサイザに関するものである。
に関し、特に広範囲にわたる発振周波数が要求される周
波数シンセサイザに関するものである。
【０００２】
【従来の技術】図４は従来の周波数シンセサイザの構成
を示すブロック図である。図において、８は基準クロッ
ク信号Ｓref が入力する入力端子、９は基準クロック信
号Ｓref に同期した出力クロック信号ＳOUT を出力する
ための出力端子、１２は基準クロック信号Ｓref を設定
信号ＳＳ１で設定された分周比で分周するプログラマブ
ルカウンタ、１３は設定信号ＳＳ２によって設定された
分周比で出力クロック信号Ｓref を分周するプログラマ
ブルカウンタ、１４は第１及び第２の入力端子から入力
する２つの信号の位相差及び周波数差を検出し、検出結
果に応じた検出信号を出力する周波数位相比較器、１５
は検出信号を直流電圧信号に変換するローパスフィル
タ、１６は直流電圧信号に応じた周波数を有する出力ク
ロック信号ＳOUT を発生させる電圧制御発振回路（ＶＣ
Ｏ）である。
を示すブロック図である。図において、８は基準クロッ
ク信号Ｓref が入力する入力端子、９は基準クロック信
号Ｓref に同期した出力クロック信号ＳOUT を出力する
ための出力端子、１２は基準クロック信号Ｓref を設定
信号ＳＳ１で設定された分周比で分周するプログラマブ
ルカウンタ、１３は設定信号ＳＳ２によって設定された
分周比で出力クロック信号Ｓref を分周するプログラマ
ブルカウンタ、１４は第１及び第２の入力端子から入力
する２つの信号の位相差及び周波数差を検出し、検出結
果に応じた検出信号を出力する周波数位相比較器、１５
は検出信号を直流電圧信号に変換するローパスフィル
タ、１６は直流電圧信号に応じた周波数を有する出力ク
ロック信号ＳOUT を発生させる電圧制御発振回路（ＶＣ
Ｏ）である。
【０００３】プログラマブルカウンタ１２は、入力端子
８と周波数位相比較器１４の第１の入力端子に接続さ
れ、入力端子８から入力した基準クロック信号Ｓref を
１／Ｎ（Ｎは任意の整数）分周して周波数位相比較器１
４の第１の入力端子へ出力する。プログラマブルカウン
タ１３は、出力端子９と周波数位相比較器１４の第２の
入力端子に接続され、出力端子９から出力する出力クロ
ック信号ＳOUT を１／Ｍ（Ｍは任意の整数）分周して周
波数位相比較器１４の第２の入力端子へ出力する。
８と周波数位相比較器１４の第１の入力端子に接続さ
れ、入力端子８から入力した基準クロック信号Ｓref を
１／Ｎ（Ｎは任意の整数）分周して周波数位相比較器１
４の第１の入力端子へ出力する。プログラマブルカウン
タ１３は、出力端子９と周波数位相比較器１４の第２の
入力端子に接続され、出力端子９から出力する出力クロ
ック信号ＳOUT を１／Ｍ（Ｍは任意の整数）分周して周
波数位相比較器１４の第２の入力端子へ出力する。
【０００４】周波数位相比較器１４は、ローパスフィル
タ１５の入力端子に接続され、１／Ｎ分周された基準ク
ロック信号Ｓref と１／Ｍ分周された出力クロック信号
ＳOUT とを比較して、それらの位相差及び周波数差に応
じた検出信号をローパスフィルタ１５へ出力する。ロー
パスフィルタ１５は、電圧制御発振回路１６の入力端子
に接続され、周波数位相比較器１４から出力された検出
信号を直流電圧信号に変換して電圧制御発振回路１６が
周波数を制御するための制御電圧を電圧制御発振回路１
６へ出力する。電圧制御発振回路１６は、出力端子９に
接続され、ローパスフィルタ１５から出力された制御電
圧の値に応じた周波数を有する出力信号ＳOUT を出力端
子９を通して周波数シンセサイザの外部に対して出力す
る。
タ１５の入力端子に接続され、１／Ｎ分周された基準ク
ロック信号Ｓref と１／Ｍ分周された出力クロック信号
ＳOUT とを比較して、それらの位相差及び周波数差に応
じた検出信号をローパスフィルタ１５へ出力する。ロー
パスフィルタ１５は、電圧制御発振回路１６の入力端子
に接続され、周波数位相比較器１４から出力された検出
信号を直流電圧信号に変換して電圧制御発振回路１６が
周波数を制御するための制御電圧を電圧制御発振回路１
６へ出力する。電圧制御発振回路１６は、出力端子９に
接続され、ローパスフィルタ１５から出力された制御電
圧の値に応じた周波数を有する出力信号ＳOUT を出力端
子９を通して周波数シンセサイザの外部に対して出力す
る。
【０００５】電圧制御発振回路１６の出力クロック信号
ＳOUT をプログラマブルカウンタ１３により１／Ｍ分周
した信号の周波数及び位相が基準クロック信号Ｓref を
プログラマブルカウンタ１２により１／Ｎ分周した信号
の周波数及び位相との差を周波数位相比較器１４により
検出する。
ＳOUT をプログラマブルカウンタ１３により１／Ｍ分周
した信号の周波数及び位相が基準クロック信号Ｓref を
プログラマブルカウンタ１２により１／Ｎ分周した信号
の周波数及び位相との差を周波数位相比較器１４により
検出する。
【０００６】プログラマブルカウンタ１３から出力され
た信号とプログラマブルカウンタ１２から出力された信
号の周波数及び位相が異なる場合、周波数位相比較器１
４はこれらの周波数及び位相を一致させるような検出信
号を出力し、電圧制御発振回路１６の発振周波数を変化
させる。そして、電圧制御発振回路１６が出力した、周
波数の変化した出力クロック信号ＳOUT をプログラマブ
ルカウンタ１３を介して周波数位相比較器１４に再び入
力してプログラマブルカウンタ１２の出力信号と比較す
る。
た信号とプログラマブルカウンタ１２から出力された信
号の周波数及び位相が異なる場合、周波数位相比較器１
４はこれらの周波数及び位相を一致させるような検出信
号を出力し、電圧制御発振回路１６の発振周波数を変化
させる。そして、電圧制御発振回路１６が出力した、周
波数の変化した出力クロック信号ＳOUT をプログラマブ
ルカウンタ１３を介して周波数位相比較器１４に再び入
力してプログラマブルカウンタ１２の出力信号と比較す
る。
【０００７】このように常に出力クロック信号ＳOUT は
プログラマブルカウンタ１３を介して周波数位相比較器
１４にフィードバックされ、出力クロック信号ＳOUT と
基準クロック信号Ｓref の同期が取られる。即ち、以上
のような動作を繰り返すことにより、周波数位相比較器
１４とローパスフィルタ１５と電圧制御発振回路１６と
プログラマブルカウンタ１３とからなる位相同期ループ
は同期状態に達する。この状態において、電圧制御発振
回路１６の制御電圧は、ある一定の値に保たれており、
基準クロック信号Ｓref の周波数をｆref 、出力クロッ
ク信号ＳOUT の周波数をｆOUT とすると数１が成り立
つ。電圧制御発振回路１６の出力信号、即ち出力クロッ
ク信号ＳOUT は数１から基準クロック信号Ｓref のＭ／
Ｎ倍の周波数を持ち、信号Ｓref に同期した状態で周波
数ロックされる。
プログラマブルカウンタ１３を介して周波数位相比較器
１４にフィードバックされ、出力クロック信号ＳOUT と
基準クロック信号Ｓref の同期が取られる。即ち、以上
のような動作を繰り返すことにより、周波数位相比較器
１４とローパスフィルタ１５と電圧制御発振回路１６と
プログラマブルカウンタ１３とからなる位相同期ループ
は同期状態に達する。この状態において、電圧制御発振
回路１６の制御電圧は、ある一定の値に保たれており、
基準クロック信号Ｓref の周波数をｆref 、出力クロッ
ク信号ＳOUT の周波数をｆOUT とすると数１が成り立
つ。電圧制御発振回路１６の出力信号、即ち出力クロッ
ク信号ＳOUT は数１から基準クロック信号Ｓref のＭ／
Ｎ倍の周波数を持ち、信号Ｓref に同期した状態で周波
数ロックされる。
【０００８】
【数１】
【０００９】数１においてＮ，Ｍは任意の整数であるた
め、出力クロック信号ＳOUT は基準クロック信号Ｓref
に同期した任意の周波数に設定できることが分かる。
め、出力クロック信号ＳOUT は基準クロック信号Ｓref
に同期した任意の周波数に設定できることが分かる。
【００１０】ただし、出力クロック信号ＳOUT が電圧制
御発振回路１６の発振周波数と等しくなっているため、
図５に示すように低い周波数ｆLoutから高い周波数ｆ
Houtへ、または高い周波数ｆHoutから低い周波数ｆLout
へ出力クロック信号ＳOUT のロック周波数を切り替えた
とき、電圧制御発振回路１６の発振周波数は周波数範囲
ｆLout〜ｆHoutと同じ広さの周波数範囲ｆHVCO〜ｆLVCO
で変化する。しかしこのとき、電圧制御発振回路１６の
発振周波数をｆHVCO〜ｆLVCO間で変化させるため、電圧
制御発振回路１６の制御電圧の差ΔＶC ＝｜ＶHC−ＶLC
｜は非常に大きくなり、位相同期ループが再度同期状態
に達するためには、周波数位相比較器１４の検出信号が
位相誤差を代償としてΔＶC を供給する時間が必要であ
り、ΔＶCが大きければ大きいほど、多くの時間を費や
す結果となる。すなわち、ロックアップタイムが大きく
なる。
御発振回路１６の発振周波数と等しくなっているため、
図５に示すように低い周波数ｆLoutから高い周波数ｆ
Houtへ、または高い周波数ｆHoutから低い周波数ｆLout
へ出力クロック信号ＳOUT のロック周波数を切り替えた
とき、電圧制御発振回路１６の発振周波数は周波数範囲
ｆLout〜ｆHoutと同じ広さの周波数範囲ｆHVCO〜ｆLVCO
で変化する。しかしこのとき、電圧制御発振回路１６の
発振周波数をｆHVCO〜ｆLVCO間で変化させるため、電圧
制御発振回路１６の制御電圧の差ΔＶC ＝｜ＶHC−ＶLC
｜は非常に大きくなり、位相同期ループが再度同期状態
に達するためには、周波数位相比較器１４の検出信号が
位相誤差を代償としてΔＶC を供給する時間が必要であ
り、ΔＶCが大きければ大きいほど、多くの時間を費や
す結果となる。すなわち、ロックアップタイムが大きく
なる。
【００１１】特に、電圧制御発振回路１６のゲイン特性
において、そのゲインが小さければ小さいほど、この現
象が顕著に現れる。
において、そのゲインが小さければ小さいほど、この現
象が顕著に現れる。
【００１２】
【発明が解決しようとする課題】従来の周波数シンセサ
イザは以上のように構成されているので、プログラマブ
ルカウンタ１２，１３の分周比を変化させることによ
り、基準クロック信号Ｓref に同期した出力クロック信
号ＳOUT の周波数を変化させることが可能となる。しか
し、出力クロック信号ＳOUT の周波数を低い周波数から
高い周波数に切り換え、あるいは逆に高い周波数から低
い周波数に切り換えて周波数シンセサイザを広範囲の周
波数領域で使用する場合、電圧制御発振回路１６の制御
電圧の変動が大きくなり、位相同期ループが再度同期状
態に達するまでの時間、即ちロックアップタイムが異常
に大きくなるという問題点があった。
イザは以上のように構成されているので、プログラマブ
ルカウンタ１２，１３の分周比を変化させることによ
り、基準クロック信号Ｓref に同期した出力クロック信
号ＳOUT の周波数を変化させることが可能となる。しか
し、出力クロック信号ＳOUT の周波数を低い周波数から
高い周波数に切り換え、あるいは逆に高い周波数から低
い周波数に切り換えて周波数シンセサイザを広範囲の周
波数領域で使用する場合、電圧制御発振回路１６の制御
電圧の変動が大きくなり、位相同期ループが再度同期状
態に達するまでの時間、即ちロックアップタイムが異常
に大きくなるという問題点があった。
【００１３】また、電圧制御発振回路１６のゲイン特性
においても非常に幅広い周波数領域において、リニアリ
ティ精度が要求されるため、その設計が非常に難しくな
る等の問題点があった。
においても非常に幅広い周波数領域において、リニアリ
ティ精度が要求されるため、その設計が非常に難しくな
る等の問題点があった。
【００１４】この発明は上記のような問題点を解消する
ためになされたもので、出力クロック信号ＳOUT の周波
数を低い周波数から高い周波数へ、或いは高い周波数か
ら低い周波数へ切り換える場合において、位相同期ルー
プが再度同期状態に達するまでのロックアップタイムを
短縮し、さらに要求される発振周波数範囲が非常に幅広
い場合においても、リニアリティ精度を求められる周波
数範囲を狭くすることにより、電圧制御発振回路の設計
を容易にすることを目的とする。
ためになされたもので、出力クロック信号ＳOUT の周波
数を低い周波数から高い周波数へ、或いは高い周波数か
ら低い周波数へ切り換える場合において、位相同期ルー
プが再度同期状態に達するまでのロックアップタイムを
短縮し、さらに要求される発振周波数範囲が非常に幅広
い場合においても、リニアリティ精度を求められる周波
数範囲を狭くすることにより、電圧制御発振回路の設計
を容易にすることを目的とする。
【００１５】
【課題を解決するための手段】第１の発明に係る周波数
シンセサイザは（ａ）基準信号を入力する入力端子と、
（ｂ）前記基準信号に同期した出力信号を出力するため
の出力端子と、（ｃ）前記入力端子から入力される基準
信号に応じた第１の入力と、第２の入力との位相差及び
周波数差を検出し、その検出結果に基づく検出信号を出
力する周波数位相比較器と、（ｃ）前記周波数位相比較
器から出力される前記検出信号を直流電圧信号に変換
し、該直流電圧信号を制御信号として出力するローパス
フィルタと、（ｄ）前記ローパスフィルタの出力する前
記制御信号に基づいて、出力する信号の発振周波数を変
化させる電圧制御発振回路と、（ｅ）前記電圧制御発振
回路と前記出力端子との間に接続され、前記電圧制御発
振回路から出力された信号を入力し、該信号を設定され
た分周比で分周して前記出力信号として出力する、分周
比設定の可能な分周手段と、（ｆ）前記分周手段から出
力された前記出力信号に応じた信号を前記周波数位相比
較器の前記第２の入力として帰還するフィードバック手
段とを備えて構成されている。
シンセサイザは（ａ）基準信号を入力する入力端子と、
（ｂ）前記基準信号に同期した出力信号を出力するため
の出力端子と、（ｃ）前記入力端子から入力される基準
信号に応じた第１の入力と、第２の入力との位相差及び
周波数差を検出し、その検出結果に基づく検出信号を出
力する周波数位相比較器と、（ｃ）前記周波数位相比較
器から出力される前記検出信号を直流電圧信号に変換
し、該直流電圧信号を制御信号として出力するローパス
フィルタと、（ｄ）前記ローパスフィルタの出力する前
記制御信号に基づいて、出力する信号の発振周波数を変
化させる電圧制御発振回路と、（ｅ）前記電圧制御発振
回路と前記出力端子との間に接続され、前記電圧制御発
振回路から出力された信号を入力し、該信号を設定され
た分周比で分周して前記出力信号として出力する、分周
比設定の可能な分周手段と、（ｆ）前記分周手段から出
力された前記出力信号に応じた信号を前記周波数位相比
較器の前記第２の入力として帰還するフィードバック手
段とを備えて構成されている。
【００１６】第２の発明に係る周波数シンセサイザは、
第１の発明の周波数シンセサイザにおいて、前記分周手
段が、設定信号に応じて分周比を設定するプログラマブ
ルカウンタで構成されている。
第１の発明の周波数シンセサイザにおいて、前記分周手
段が、設定信号に応じて分周比を設定するプログラマブ
ルカウンタで構成されている。
【００１７】第３の発明に係る周波数シンセサイザは、
第１の発明の周波数シンセサイザにおいて、前記分周手
段が、（ｃ-1）前記電圧制御回路の出力信号をそれぞれ
異なる所定の分周比で分周する複数の分周器と、（ｃ-
2）前記複数の分周器の出力信号を切替え信号に応じて
選択的に出力するマルチプレクサとを備えて構成されて
いる。
第１の発明の周波数シンセサイザにおいて、前記分周手
段が、（ｃ-1）前記電圧制御回路の出力信号をそれぞれ
異なる所定の分周比で分周する複数の分周器と、（ｃ-
2）前記複数の分周器の出力信号を切替え信号に応じて
選択的に出力するマルチプレクサとを備えて構成されて
いる。
【００１８】
【作用】第１の発明における分周手段は、電圧制御発振
回路が出力する信号の周波数を設定された分周比で分周
して出力するので、周波数シンセサイザが要求される出
力信号の周波数に応じて分周手段の分周比の設定を変え
ることにより、電圧制御発振回路の発振周波数を大きく
変化させずに所望の周波数を有する出力信号を周波数シ
ンセサイザが出力することができる。そのため、電圧制
御発振回路を制御する制御信号の電圧変動範囲を小さく
抑えて周波数シンセサイザの出力が安定するまでのロッ
クアップタイムを短くすることができる。また、電圧制
御発振回路は、ゲイン特性においても、ある特定の狭い
周波数範囲内で、要求されるリニアリティの精度を保っ
ていればよい。
回路が出力する信号の周波数を設定された分周比で分周
して出力するので、周波数シンセサイザが要求される出
力信号の周波数に応じて分周手段の分周比の設定を変え
ることにより、電圧制御発振回路の発振周波数を大きく
変化させずに所望の周波数を有する出力信号を周波数シ
ンセサイザが出力することができる。そのため、電圧制
御発振回路を制御する制御信号の電圧変動範囲を小さく
抑えて周波数シンセサイザの出力が安定するまでのロッ
クアップタイムを短くすることができる。また、電圧制
御発振回路は、ゲイン特性においても、ある特定の狭い
周波数範囲内で、要求されるリニアリティの精度を保っ
ていればよい。
【００１９】第２の発明におけるプログラマブルカウン
タは、例えば外部から設定信号を与えることによって適
宜必要な分周比に設定でき、周波数シンセサイザの様々
な使用条件に十分に対応することが可能となる。
タは、例えば外部から設定信号を与えることによって適
宜必要な分周比に設定でき、周波数シンセサイザの様々
な使用条件に十分に対応することが可能となる。
【００２０】第３の発明における複数の分周器は、それ
ぞれ固有の分周比で分周するため、それぞれ異なる周波
数を有する出力信号を出力する。そして、マルチプレク
サは、例えば外部から切替え信号を与えることにより、
これら分周器が出力したそれぞれ異なる周波数を有する
信号を適宜選択して出力するので、周波数シンセサイザ
の様々な使用条件に十分に対応することが可能となる。
ぞれ固有の分周比で分周するため、それぞれ異なる周波
数を有する出力信号を出力する。そして、マルチプレク
サは、例えば外部から切替え信号を与えることにより、
これら分周器が出力したそれぞれ異なる周波数を有する
信号を適宜選択して出力するので、周波数シンセサイザ
の様々な使用条件に十分に対応することが可能となる。
【００２１】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による周波数シンセサ
イザの構成を示すブロック図である。図１に示した周波
数シンセサイザ１１は、図４に示した従来の周波数シン
セサイザ１１ａの電圧制御発振回路１６と出力端子９と
の間にプログラマブルカウンタ１７を挿入した構成とな
っており、図１において、図４と同一符号部分は、その
符号を付した図４の各部に相当する部分を示すものとす
る。
する。図１はこの発明の一実施例による周波数シンセサ
イザの構成を示すブロック図である。図１に示した周波
数シンセサイザ１１は、図４に示した従来の周波数シン
セサイザ１１ａの電圧制御発振回路１６と出力端子９と
の間にプログラマブルカウンタ１７を挿入した構成とな
っており、図１において、図４と同一符号部分は、その
符号を付した図４の各部に相当する部分を示すものとす
る。
【００２２】図１に示した周波数シンセサイザ１１が図
４に示した周波数シンセサイザと異なる点は、周波数シ
ンセサイザ１１のプログラマブルカウンタ１７が設定信
号ＳＳ３で設定されている分周比で電圧制御発振回路１
６の出力信号を分周し、この分周した信号を周波数シン
セサイザ１１の出力クロック信号ＳOUT として出力端子
９から出力する点である。
４に示した周波数シンセサイザと異なる点は、周波数シ
ンセサイザ１１のプログラマブルカウンタ１７が設定信
号ＳＳ３で設定されている分周比で電圧制御発振回路１
６の出力信号を分周し、この分周した信号を周波数シン
セサイザ１１の出力クロック信号ＳOUT として出力端子
９から出力する点である。
【００２３】この周波数シンセサイザ１１も、従来の周
波数シンセサイザ１１ａと同様に、プログラマブルカウ
ンタ１２，１３の分周比を変化させて、出力クロック信
号ＳOUT を基準クロック信号Ｓref に同期させつつ、低
い周波数から高い周波数へ、あるいは高い周波数から低
い周波数へと広い周波数範囲で出力クロック信号ＳOUT
が変化可能であることを要求される。
波数シンセサイザ１１ａと同様に、プログラマブルカウ
ンタ１２，１３の分周比を変化させて、出力クロック信
号ＳOUT を基準クロック信号Ｓref に同期させつつ、低
い周波数から高い周波数へ、あるいは高い周波数から低
い周波数へと広い周波数範囲で出力クロック信号ＳOUT
が変化可能であることを要求される。
【００２４】上限のロック周波数ｆHoutを有する出力ク
ロック信号ＳOUT を出力する際のプログラマブルカウン
タ１７の分周比をＬH とし、下限のロック周波数ｆLout
を有する出力クロック信号ＳOUT を出力する際のプログ
ラマブルカウンタ１７の分周比をＬL として（分周比Ｌ
H 及びＬL は整数）、数２の関係が成り立つように、分
周比ＬH 及びＬL を設定する。
ロック信号ＳOUT を出力する際のプログラマブルカウン
タ１７の分周比をＬH とし、下限のロック周波数ｆLout
を有する出力クロック信号ＳOUT を出力する際のプログ
ラマブルカウンタ１７の分周比をＬL として（分周比Ｌ
H 及びＬL は整数）、数２の関係が成り立つように、分
周比ＬH 及びＬL を設定する。
【００２５】
【数２】
【００２６】このように分周比ＬH 及びＬL を設定した
場合、ロック周波数ｆHoutの出力クロック信号ＳOUT を
出力する際の電圧制御発振回路１６の発振周波数をｆ
HVCO1とし、ロック周波数ｆLoutの出力クロック信号Ｓ
OUT を出力する際の電圧制御発振回路１６の発振周波数
をｆLVCO1 とすると、数３の関係が成り立つ。
場合、ロック周波数ｆHoutの出力クロック信号ＳOUT を
出力する際の電圧制御発振回路１６の発振周波数をｆ
HVCO1とし、ロック周波数ｆLoutの出力クロック信号Ｓ
OUT を出力する際の電圧制御発振回路１６の発振周波数
をｆLVCO1 とすると、数３の関係が成り立つ。
【００２７】
【数３】
【００２８】そして、数２及び数３の関係から次の数４
及び数５の関係が導かれる。
及び数５の関係が導かれる。
【００２９】
【数４】
【００３０】
【数５】
【００３１】電圧制御発振回路１６は、出力クロック信
号ＳOUT のロック周波数ｆout に大きく依存することな
く、発振周波数ｆHVCO1 とｆLVCO1 の差を小さくするこ
とができ、所望の特定の周波数ｆa の付近で発振するこ
とが数４から分かる。
号ＳOUT のロック周波数ｆout に大きく依存することな
く、発振周波数ｆHVCO1 とｆLVCO1 の差を小さくするこ
とができ、所望の特定の周波数ｆa の付近で発振するこ
とが数４から分かる。
【００３２】図２に示すように、出力クロック信号Ｓ
OUT のロック周波数ｆout の変動Δｆout に対応して電
圧制御発振回路１６の発振周波数ｆVCO1はΔｆVCO1の変
動がある。図２に示すように、電圧制御発振回路１６の
ゲイン特性において、ΔｆVCO1即ち（ｆHVCO1 −ｆ
LVCO1 ）に対応する制御電圧の差ΔＶC1は、図５に示し
た従来の周波数シンセサイザ１１ａの電圧制御発振回路
１６のゲイン特性における制御電圧の差ΔＶC に比較し
て非常に小さくなる。
OUT のロック周波数ｆout の変動Δｆout に対応して電
圧制御発振回路１６の発振周波数ｆVCO1はΔｆVCO1の変
動がある。図２に示すように、電圧制御発振回路１６の
ゲイン特性において、ΔｆVCO1即ち（ｆHVCO1 −ｆ
LVCO1 ）に対応する制御電圧の差ΔＶC1は、図５に示し
た従来の周波数シンセサイザ１１ａの電圧制御発振回路
１６のゲイン特性における制御電圧の差ΔＶC に比較し
て非常に小さくなる。
【００３３】そして、周波数シンセサイザ１１の周波数
位相比較器１４とローパスフィルタ１５と電圧制御発振
回路１６とプログラマブルカウンタ１３，１７とからな
る位相同期ループが再度同期状態に達するために、出力
クロック信号ＳOUT のロック周波数ｆout を切り替えた
時点から開始される、周波数位相比較器１４が制御電圧
ΔＶC1を供給する時間を短縮することができる。従っ
て、周波数シンセサイザ１１は、従来の周波数シンセサ
イザ１１ａに比べてロックアップタイムの短縮が可能と
なる。なお、図２におけるＶ0 ，Ｖ1 ，ｆ0 ，ｆ1 の符
号は図５のグラフとの比較を容易にするための目安であ
る。
位相比較器１４とローパスフィルタ１５と電圧制御発振
回路１６とプログラマブルカウンタ１３，１７とからな
る位相同期ループが再度同期状態に達するために、出力
クロック信号ＳOUT のロック周波数ｆout を切り替えた
時点から開始される、周波数位相比較器１４が制御電圧
ΔＶC1を供給する時間を短縮することができる。従っ
て、周波数シンセサイザ１１は、従来の周波数シンセサ
イザ１１ａに比べてロックアップタイムの短縮が可能と
なる。なお、図２におけるＶ0 ，Ｖ1 ，ｆ0 ，ｆ1 の符
号は図５のグラフとの比較を容易にするための目安であ
る。
【００３４】また、電圧制御発振回路１６は、出力クロ
ック信号ＳOUT のロック周波数ｆout に依存することが
なくある特定の周波数付近で発振すればよいので、その
ゲイン特性におけるリニアリティ精度が要求される周波
数範囲が小さくなり、電圧制御発振回路１６の設計が容
易になる。
ック信号ＳOUT のロック周波数ｆout に依存することが
なくある特定の周波数付近で発振すればよいので、その
ゲイン特性におけるリニアリティ精度が要求される周波
数範囲が小さくなり、電圧制御発振回路１６の設計が容
易になる。
【００３５】例えば、周波数シンセサイザ１１におい
て、出力ロック信号ＳOUT の周波数ｆout として１０Ｍ
Ｈｚが必要な場合、プログラマブルカウンタ１７の分周
比を１／１０に設定すれば、電圧制御発振回路１６の発
振周波数ｆVCO1は１００ＭＨｚとなる。そして、同一の
周波数シンセサイザ１１で、出力ロック信号ＳOUT の周
波数ｆout として５ＭＨｚが必要な場合、プログラマブ
ルカウンタ１７の分周比を１／２０に設定すれば、電圧
制御発振回路１６の発振周波数ｆVCO1は１００ＭＨｚと
なる。また、同一の周波数シンセサイザ１１で、出力ロ
ック信号ＳOUT の周波数ｆout として１ＭＨｚが必要な
場合、プログラマブルカウンタ１７の分周比を１／１０
０に設定すれば、電圧制御発振回路１６の発振周波数ｆ
VCO1は１００ＭＨｚとなる。このように、周波数シンセ
サイザ１１の出力クロック信号ＳOUT の周波数ｆout が
１〜１０ＭＨｚの範囲で可変であることが必要な場合で
も、電圧制御発振回路１６の発振周波数ｆVCO1は１００
ＭＨｚの範囲に限定できる。
て、出力ロック信号ＳOUT の周波数ｆout として１０Ｍ
Ｈｚが必要な場合、プログラマブルカウンタ１７の分周
比を１／１０に設定すれば、電圧制御発振回路１６の発
振周波数ｆVCO1は１００ＭＨｚとなる。そして、同一の
周波数シンセサイザ１１で、出力ロック信号ＳOUT の周
波数ｆout として５ＭＨｚが必要な場合、プログラマブ
ルカウンタ１７の分周比を１／２０に設定すれば、電圧
制御発振回路１６の発振周波数ｆVCO1は１００ＭＨｚと
なる。また、同一の周波数シンセサイザ１１で、出力ロ
ック信号ＳOUT の周波数ｆout として１ＭＨｚが必要な
場合、プログラマブルカウンタ１７の分周比を１／１０
０に設定すれば、電圧制御発振回路１６の発振周波数ｆ
VCO1は１００ＭＨｚとなる。このように、周波数シンセ
サイザ１１の出力クロック信号ＳOUT の周波数ｆout が
１〜１０ＭＨｚの範囲で可変であることが必要な場合で
も、電圧制御発振回路１６の発振周波数ｆVCO1は１００
ＭＨｚの範囲に限定できる。
【００３６】なお、上記実施例では、分周手段としてプ
ログラマブルカウンタ１７を用いて電圧制御発振回路１
６の出力を分周したが、図３に示すように、それぞれ異
なる分周比Ｋ１〜Ｋｎを持つ分周器１８-1〜１８-nで電
圧制御発振回路１６の出力をそれぞれ分周し、それぞれ
の分周器１８-1〜１８-nから出力される信号を選択信号
ＳＳ４に応じてマルチプレクサ１９で選択して出力する
ようにしてもよい。
ログラマブルカウンタ１７を用いて電圧制御発振回路１
６の出力を分周したが、図３に示すように、それぞれ異
なる分周比Ｋ１〜Ｋｎを持つ分周器１８-1〜１８-nで電
圧制御発振回路１６の出力をそれぞれ分周し、それぞれ
の分周器１８-1〜１８-nから出力される信号を選択信号
ＳＳ４に応じてマルチプレクサ１９で選択して出力する
ようにしてもよい。
【００３７】また、上記実施例では、出力端子９から出
力クロック信号ＳOUT をプログラマブルカウンタ１３で
分周して周波数位相比較器１４にフィードバックする
が、分周比可変の分周手段として他のものを用いてもよ
く、同様に基準クロック信号Ｓref を分周するプログラ
マブルカウンタ１２にも分周比可変の分周手段として他
のものを用いてもよく、上記実施例と同様の効果を奏す
る。
力クロック信号ＳOUT をプログラマブルカウンタ１３で
分周して周波数位相比較器１４にフィードバックする
が、分周比可変の分周手段として他のものを用いてもよ
く、同様に基準クロック信号Ｓref を分周するプログラ
マブルカウンタ１２にも分周比可変の分周手段として他
のものを用いてもよく、上記実施例と同様の効果を奏す
る。
【００３８】また、上記実施例では、プログラマブルカ
ウンタ１２及び１３によって出力クロック信号ＳOUT の
周波数ｆout を設定するように構成したがプログラマブ
ルカウンタ１２あるいは１３の一方を省略することも可
能である。
ウンタ１２及び１３によって出力クロック信号ＳOUT の
周波数ｆout を設定するように構成したがプログラマブ
ルカウンタ１２あるいは１３の一方を省略することも可
能である。
【００３９】
【発明の効果】以上のように請求項１記載の発明の周波
数シンセサイザによれば、電圧制御発振回路と出力端子
との間に接続され、電圧制御発振回路から出力された信
号を入力し、該信号を設定された分周比で分周して出力
信号として出力する、分周比設定の可能な分周手段を備
えて構成されているので、分周手段の分周比を変化させ
ることによって、電圧制御発振回路の周波数をあまり大
きく変動させることなく、周波数シンセサイザの出力信
号周波数を広範囲に渡って変化させることができ、電圧
制御発振回路の設計を容易に行えるなど製造の容易な周
波数シンセサイザを得ることができるという効果があ
る。また、電圧制御回路を制御するための制御信号の変
動範囲を小さくでき、周波数シンセサイザのロックアッ
プタイムを短くすることができるなど周波数シンセサイ
ザの性能を向上することができるという効果がある。
数シンセサイザによれば、電圧制御発振回路と出力端子
との間に接続され、電圧制御発振回路から出力された信
号を入力し、該信号を設定された分周比で分周して出力
信号として出力する、分周比設定の可能な分周手段を備
えて構成されているので、分周手段の分周比を変化させ
ることによって、電圧制御発振回路の周波数をあまり大
きく変動させることなく、周波数シンセサイザの出力信
号周波数を広範囲に渡って変化させることができ、電圧
制御発振回路の設計を容易に行えるなど製造の容易な周
波数シンセサイザを得ることができるという効果があ
る。また、電圧制御回路を制御するための制御信号の変
動範囲を小さくでき、周波数シンセサイザのロックアッ
プタイムを短くすることができるなど周波数シンセサイ
ザの性能を向上することができるという効果がある。
【００４０】請求項２記載の発明の周波数シンセサイザ
によれば、設定信号に応じて分周比を設定するプログラ
マブルカウンタを備えて構成されているので、例えば外
部からの設定信号よって適宜必要な分周比に設定でき、
異なる使用条件に対応する能力のある汎用性の高い周波
数シンセサイザを得ることができるという効果がある。
によれば、設定信号に応じて分周比を設定するプログラ
マブルカウンタを備えて構成されているので、例えば外
部からの設定信号よって適宜必要な分周比に設定でき、
異なる使用条件に対応する能力のある汎用性の高い周波
数シンセサイザを得ることができるという効果がある。
【００４１】請求項３記載の発明の周波数シンセサイザ
によれば、電圧制御回路の出力信号をそれぞれ異なる所
定の分周比で分周する複数の分周器と、複数の分周器の
出力信号を切替え信号に応じて選択的に出力するマルチ
プレクサとを備えて構成されているので、例えば外部か
らの切替え信号よって適宜必要な分周比に設定でき、異
なる使用条件に対応する能力のある汎用性の高い周波数
シンセサイザを得ることができるという効果がある。
によれば、電圧制御回路の出力信号をそれぞれ異なる所
定の分周比で分周する複数の分周器と、複数の分周器の
出力信号を切替え信号に応じて選択的に出力するマルチ
プレクサとを備えて構成されているので、例えば外部か
らの切替え信号よって適宜必要な分周比に設定でき、異
なる使用条件に対応する能力のある汎用性の高い周波数
シンセサイザを得ることができるという効果がある。
【図１】この発明の一実施例による周波数シンセサイザ
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】図１に示した周波数シンセサイザの電圧制御発
振回路の動作を示すグラフである。
振回路の動作を示すグラフである。
【図３】この発明の他の実施例による周波数シンセサイ
ザの構成を示すブロック図である。
ザの構成を示すブロック図である。
【図４】従来の周波数シンセサイザの構成を示すブロッ
ク図である。
ク図である。
【図５】従来の周波数シンセサイザの電圧制御発振回路
の動作を示すグラフである。
の動作を示すグラフである。
１２，１３，１７ プログラマブルカウンタ １４ 周波数位相比較器 １５ ローパスフィルタ １６ 電圧制御発振回路 １８-1〜１８-n 分周器 １９ マルチプレクサ
Claims (3)
- 【請求項１】 （ａ）基準信号を入力する入力端子と、 （ｂ）前記基準信号に同期した出力信号を出力するため
の出力端子と、 （ｃ）前記入力端子から入力される基準信号に応じた第
１の入力と、第２の入力との位相差及び周波数差を検出
し、その検出結果に基づく検出信号を出力する周波数位
相比較器と、 （ｃ）前記周波数位相比較器から出力される前記検出信
号を直流電圧信号に変換し、該直流電圧信号を制御信号
として出力するローパスフィルタと、 （ｄ）前記ローパスフィルタの出力する前記制御信号に
基づいて、出力する信号の発振周波数を変化させる電圧
制御発振回路と、 （ｅ）前記電圧制御発振回路と前記出力端子との間に接
続され、前記電圧制御発振回路から出力された信号を入
力し、該信号を設定された分周比で分周して前記出力信
号として出力する、分周比設定の可能な分周手段と、 （ｆ）前記分周手段から出力された出力信号に応じた信
号を前記周波数位相比較器の前記第２の入力として帰還
するフィードバック手段と を備える、周波数シンセサイザ。 - 【請求項２】 前記分周手段は、設定信号に応じて分周
比を設定するプログラマブルカウンタを含む、請求項１
記載の周波数シンセサイザ。 - 【請求項３】 前記分周手段は、 （ｃ-1）前記電圧制御回路の出力信号をそれぞれ異なる
所定の分周比で分周する複数の分周器と、 （ｃ-2）前記複数の分周器の出力信号を切替え信号に応
じて選択的に出力するマルチプレクサと を備える、請求項１記載の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5203854A JPH0758635A (ja) | 1993-08-18 | 1993-08-18 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5203854A JPH0758635A (ja) | 1993-08-18 | 1993-08-18 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758635A true JPH0758635A (ja) | 1995-03-03 |
Family
ID=16480801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5203854A Pending JPH0758635A (ja) | 1993-08-18 | 1993-08-18 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758635A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121943A (en) * | 1995-07-04 | 2000-09-19 | Denso Corporation | Electroluminescent display with constant current control circuits in scan electrode circuit |
| JP2004356801A (ja) * | 2003-05-28 | 2004-12-16 | Mitsubishi Electric Corp | マルチバンド発振器 |
| JP2009005259A (ja) * | 2007-06-25 | 2009-01-08 | Stanley Electric Co Ltd | 静電容量検出回路 |
| JP2016517215A (ja) * | 2013-03-14 | 2016-06-09 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | マルチ位相分周器（ｍｕｌｔｉ−ｐｈａｓｅｄｉｖｉｄｅｒ）と位相ロックループとを有する局所発振器（ｌｏ）ジェネレータ |
-
1993
- 1993-08-18 JP JP5203854A patent/JPH0758635A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121943A (en) * | 1995-07-04 | 2000-09-19 | Denso Corporation | Electroluminescent display with constant current control circuits in scan electrode circuit |
| JP2004356801A (ja) * | 2003-05-28 | 2004-12-16 | Mitsubishi Electric Corp | マルチバンド発振器 |
| JP2009005259A (ja) * | 2007-06-25 | 2009-01-08 | Stanley Electric Co Ltd | 静電容量検出回路 |
| JP2016517215A (ja) * | 2013-03-14 | 2016-06-09 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | マルチ位相分周器（ｍｕｌｔｉ−ｐｈａｓｅｄｉｖｉｄｅｒ）と位相ロックループとを有する局所発振器（ｌｏ）ジェネレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100245580B1 (ko) | Pll 회로 | |
| KR100303397B1 (ko) | 모든합성주파수구간들에서변하지않는루프특성을가지는주파수합성기 | |
| JPS6256689B2 (ja) | ||
| KR100235075B1 (ko) | 초저이득 전압 제어 발진기 | |
| JPS63304721A (ja) | 信号発生装置 | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| US5168360A (en) | Sampling clock generating circuit for a-d conversion of a variety of video signals | |
| JPH08274629A (ja) | ディジタルｐｌｌ回路 | |
| KR960009972B1 (ko) | Pll회로 | |
| JPS63305619A (ja) | Ｐｌｌシンセサイザ装置 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPH08148994A (ja) | ディジタルｐｌｌ回路 | |
| JP2631009B2 (ja) | Ｐｌｌ回路 | |
| KR200155562Y1 (ko) | 주파수 합성기 | |
| JP2004241960A (ja) | 周波数シンセサイザ | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| KR0154849B1 (ko) | 전압제어발진기의 이득조절회로 | |
| JPH07226679A (ja) | 位相同期発振回路 | |
| JPH07297711A (ja) | パルス信号発生器 | |
| JPH03175819A (ja) | 電圧制御発振器のテスト回路 | |
| JP2002223164A (ja) | Ｐｌｌ回路 | |
| JPH07147539A (ja) | Ｐｌｌ周波数シンセサイザ |