JPH09135167A - 位相同期ループ装置 - Google Patents
位相同期ループ装置Info
- Publication number
- JPH09135167A JPH09135167A JP7317285A JP31728595A JPH09135167A JP H09135167 A JPH09135167 A JP H09135167A JP 7317285 A JP7317285 A JP 7317285A JP 31728595 A JP31728595 A JP 31728595A JP H09135167 A JPH09135167 A JP H09135167A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- controlled oscillator
- voltage controlled
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000010355 oscillation Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 自走発振周波数以下の周波数に追従し、広い
周波数引込み範囲を持つようにする。 【解決手段】 位相同期ループ装置において、ループフ
ィルタ３からの出力信号と一定電圧ＶREF とを入力する
差動増幅器１０と、前記差動増幅器１０からの出力信号
を入力する第２の電圧制御発振器１１と、第１の電圧制
御発振器４と前記第２の電圧制御発振器１１の各々出力
信号の差信号を前記位相比較器２へフィードバックする
手段を設ける。
周波数引込み範囲を持つようにする。 【解決手段】 位相同期ループ装置において、ループフ
ィルタ３からの出力信号と一定電圧ＶREF とを入力する
差動増幅器１０と、前記差動増幅器１０からの出力信号
を入力する第２の電圧制御発振器１１と、第１の電圧制
御発振器４と前記第２の電圧制御発振器１１の各々出力
信号の差信号を前記位相比較器２へフィードバックする
手段を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、直交位相変調され
た信号の受信回路等に使用される位相同期ループ装置
で、周波数引込み範囲を拡張した位相同期ループ装置に
関するものである。
た信号の受信回路等に使用される位相同期ループ装置
で、周波数引込み範囲を拡張した位相同期ループ装置に
関するものである。
【０００２】
【従来の技術】従来の位相同期ループ装置は図４に示す
ようになっている。図において１は入力端子、２は位相
比較器（ＰＣ）、３はループフィルタ、４は電圧制御発
振器（ＶＣ０）、９は出力端子である。入力端子１から
の信号と電圧制御発振動器４からの出力信号が位相比較
器２へ入力され、位相比較器２の出力はループフィルタ
３を介して電圧制御発振器４へ入力される。出力端子９
は電圧制御発振器４の出力端子である。
ようになっている。図において１は入力端子、２は位相
比較器（ＰＣ）、３はループフィルタ、４は電圧制御発
振器（ＶＣ０）、９は出力端子である。入力端子１から
の信号と電圧制御発振動器４からの出力信号が位相比較
器２へ入力され、位相比較器２の出力はループフィルタ
３を介して電圧制御発振器４へ入力される。出力端子９
は電圧制御発振器４の出力端子である。
【０００３】次に位相同期ループ装置の動作を説明す
る。入力端子１に入力信号が無い場合、電圧制御発振器
（ＶＣＯ）４はある周波数で自走発振している。入力端
子１に信号が入力されると、位相比較器（ＰＣ）２で
は、入力端子１の入力信号周波数と電圧制御発振器（Ｖ
ＣＯ）４の信号周波数の周波数及び位相差に対応する信
号を発生する。この信号はループフィルタ３に入り高調
波成分が除去され、低周波成分だけが電圧制御発振器
（ＶＣＯ）４の発振周波数を変化させる。電圧制御発振
器（ＶＣＯ）４は、その周波数が周波数引込み範囲であ
れば、位相比較器（ＰＣ）２の出力直流成分が小さくな
るような周波数が発振するように働くため、その発振周
波数は次第に入力端子１に入力されている信号の周波数
と位相に同期する（第１の従来技術）。また別の従来の
位相同期ループ装置は図５に示すようになっている（例
えば特開平５−２９１９４８）。図において、入力端子
１、位相比較器（ＰＣ）２、ループ・フィルタ３、電圧
制御発振器（ＶＣＯ）４、乗算器５、固定発振器６、ロ
ーパスフィルタ（ＬＰＦ）７、レベル変換器８、出力端
子９で構成される。入力端子１は位相比較器（ＰＣ）２
の片方の信号入力と接続され、その出力はループ・フィ
ルタ３の入力と接続され、ループ・フィルタ３の出力は
電圧制御発振器（ＶＣＯ）４の入力と接続され、その出
力は乗算器５の片方の入力と接続される。又、固定発振
器６の出力は乗算器５のもう一方と接続され、乗算器５
の出力はローパスフィルタ７の入力と接続される。更に
ローパスフィルタ７の出力はレベル変換器８の入力と接
続され、その出力は出力端子９及び位相比較器（ＰＣ）
２の一方の入力と接続される。図５に示す構成の位相同
期ループ方式において、始めに入力端子１に信号が無い
場合、電圧制御発振器（ＶＣＯ）４はある周波数で自走
発振している。又、固定発振器６も常に一定周波数の発
振をしており、乗算器５ではこの二つの信号の乗算が行
われ、その二つの信号周波数の和の周波数成分と、差の
周波数成分が出力される。ローパスフィルタ７では、乗
算器出力の周波数成分の内、低い周波数成分である差の
周波数成分のみが通過し、レベル変換器８に入力され
る。 レベル変換器８では信号をクリップして一定振幅
の信号に変換する。本実施例では電圧制御発振器（ＶＣ
Ｏ）４の自走振周波数は２０ＭＨｚ、固定発振器６の発
振周波数は１５ＭＨｚとしてあり、その差の５ＭＨｚの
周波数信号が位相比較器２の片方の入力に加わってい
る。次に入力端子１に信号が入力された場合、位相比較
器（ＰＣ）２では入力端子１の入力信号周波数と、レベ
ル変換器８からの５ＭＨｚの信号の周波数及び位相差に
対応する信号を発生する。この信号は次のループフィル
タ３に入り高周波成分が除去され、低周波成分だけが電
圧制御発振器（ＶＣＯ）４の入力に入り、電圧制御発振
器（ＶＣＯ）４の発振周波数を変化させる。電圧制御発
振器（ＶＣＯ）４は、位相比較器（ＰＣ）２の出力の直
流成分が小さくなるような周波数を発振するように働く
ため、電圧制御発振器（ＶＣＯ）４の発振周波数は、電
圧制御発振器（ＶＣＯ）４の発振周波数−固定発振器６
の発振周波数＝入力端子１の信号周波数に近づいてい
き、最後に差の信号は入力端子１の信号に同期する。こ
の差の周波数信号が出力となる。
る。入力端子１に入力信号が無い場合、電圧制御発振器
（ＶＣＯ）４はある周波数で自走発振している。入力端
子１に信号が入力されると、位相比較器（ＰＣ）２で
は、入力端子１の入力信号周波数と電圧制御発振器（Ｖ
ＣＯ）４の信号周波数の周波数及び位相差に対応する信
号を発生する。この信号はループフィルタ３に入り高調
波成分が除去され、低周波成分だけが電圧制御発振器
（ＶＣＯ）４の発振周波数を変化させる。電圧制御発振
器（ＶＣＯ）４は、その周波数が周波数引込み範囲であ
れば、位相比較器（ＰＣ）２の出力直流成分が小さくな
るような周波数が発振するように働くため、その発振周
波数は次第に入力端子１に入力されている信号の周波数
と位相に同期する（第１の従来技術）。また別の従来の
位相同期ループ装置は図５に示すようになっている（例
えば特開平５−２９１９４８）。図において、入力端子
１、位相比較器（ＰＣ）２、ループ・フィルタ３、電圧
制御発振器（ＶＣＯ）４、乗算器５、固定発振器６、ロ
ーパスフィルタ（ＬＰＦ）７、レベル変換器８、出力端
子９で構成される。入力端子１は位相比較器（ＰＣ）２
の片方の信号入力と接続され、その出力はループ・フィ
ルタ３の入力と接続され、ループ・フィルタ３の出力は
電圧制御発振器（ＶＣＯ）４の入力と接続され、その出
力は乗算器５の片方の入力と接続される。又、固定発振
器６の出力は乗算器５のもう一方と接続され、乗算器５
の出力はローパスフィルタ７の入力と接続される。更に
ローパスフィルタ７の出力はレベル変換器８の入力と接
続され、その出力は出力端子９及び位相比較器（ＰＣ）
２の一方の入力と接続される。図５に示す構成の位相同
期ループ方式において、始めに入力端子１に信号が無い
場合、電圧制御発振器（ＶＣＯ）４はある周波数で自走
発振している。又、固定発振器６も常に一定周波数の発
振をしており、乗算器５ではこの二つの信号の乗算が行
われ、その二つの信号周波数の和の周波数成分と、差の
周波数成分が出力される。ローパスフィルタ７では、乗
算器出力の周波数成分の内、低い周波数成分である差の
周波数成分のみが通過し、レベル変換器８に入力され
る。 レベル変換器８では信号をクリップして一定振幅
の信号に変換する。本実施例では電圧制御発振器（ＶＣ
Ｏ）４の自走振周波数は２０ＭＨｚ、固定発振器６の発
振周波数は１５ＭＨｚとしてあり、その差の５ＭＨｚの
周波数信号が位相比較器２の片方の入力に加わってい
る。次に入力端子１に信号が入力された場合、位相比較
器（ＰＣ）２では入力端子１の入力信号周波数と、レベ
ル変換器８からの５ＭＨｚの信号の周波数及び位相差に
対応する信号を発生する。この信号は次のループフィル
タ３に入り高周波成分が除去され、低周波成分だけが電
圧制御発振器（ＶＣＯ）４の入力に入り、電圧制御発振
器（ＶＣＯ）４の発振周波数を変化させる。電圧制御発
振器（ＶＣＯ）４は、位相比較器（ＰＣ）２の出力の直
流成分が小さくなるような周波数を発振するように働く
ため、電圧制御発振器（ＶＣＯ）４の発振周波数は、電
圧制御発振器（ＶＣＯ）４の発振周波数−固定発振器６
の発振周波数＝入力端子１の信号周波数に近づいてい
き、最後に差の信号は入力端子１の信号に同期する。こ
の差の周波数信号が出力となる。
【０００４】
【発明が解決しようとする課題】しかしながら、第１の
従来技術では周波数引込み範囲は電圧制御発振器（ＶＣ
Ｏ）４の性能に関係し、また、自走発振周波数以下の周
波数には追従できない問題があった。第２の従来技術で
は電圧制御発振器（ＶＣＯ）４の自走発振周波数以下の
周波数に追従できるが、周波数引込み範囲は第１の従来
技術と同様に狭かった。本発明は自走発振周波数以下の
周波数に追従し広い周波数引き込み範囲を持つ位相同期
ループ装置を提供することを目的とする。
従来技術では周波数引込み範囲は電圧制御発振器（ＶＣ
Ｏ）４の性能に関係し、また、自走発振周波数以下の周
波数には追従できない問題があった。第２の従来技術で
は電圧制御発振器（ＶＣＯ）４の自走発振周波数以下の
周波数に追従できるが、周波数引込み範囲は第１の従来
技術と同様に狭かった。本発明は自走発振周波数以下の
周波数に追従し広い周波数引き込み範囲を持つ位相同期
ループ装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記問題を解決するため
に、本発明は、位相比較器とループフィルタと第１の電
圧制御発振器で構成され、前記位相比較器の入力信号と
前記第１の電圧制御発振器の出力を前記位相比較器で比
較し、前記位相比較器の出力信号を前記ループフィルタ
を通して前記第１の電圧制御発振器へ入力する位相同期
ループ装置において、前記ループフィルタからの出力信
号と一定電圧ＶREF とを入力する差動増幅器と、前記差
動増幅器からの出力信号を入力する第２の電圧制御発振
器と、前記第１の電圧制御発振器と前記第２の電圧制御
発振器の各々の出力信号の差信号を前記位相比較器へフ
ィードバックする手段を設けたものである。また、前記
フィードバックする手段は、前記差信号を分周器を通し
て前記位相比較器へフィードバックするようにしたもの
である。
に、本発明は、位相比較器とループフィルタと第１の電
圧制御発振器で構成され、前記位相比較器の入力信号と
前記第１の電圧制御発振器の出力を前記位相比較器で比
較し、前記位相比較器の出力信号を前記ループフィルタ
を通して前記第１の電圧制御発振器へ入力する位相同期
ループ装置において、前記ループフィルタからの出力信
号と一定電圧ＶREF とを入力する差動増幅器と、前記差
動増幅器からの出力信号を入力する第２の電圧制御発振
器と、前記第１の電圧制御発振器と前記第２の電圧制御
発振器の各々の出力信号の差信号を前記位相比較器へフ
ィードバックする手段を設けたものである。また、前記
フィードバックする手段は、前記差信号を分周器を通し
て前記位相比較器へフィードバックするようにしたもの
である。
【０００６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は本発明の位相同期ループ装
置の実施例を示すブロック図である。従来の技術ででて
きた名称と同じものには同一符号をつけ、重複説明を省
略する。従来の技術（図４）と比較して異なる部分は、
ループフィルタ３からの出力信号と一定電圧ＶREF を入
力する差動増幅器１０、差動増幅器１０からの出信号を
入力し、周波数ｆ2 を乗算器５へ出力する第２の電圧制
御発振器１１を備える点にある。入力端子１は位相比較
器２の片方の信号入力と接続され、その出力はループフ
ィルタ３の入力に接続される。ループフィルタ３の出力
は第１の電圧制御発振器の入力と接続され、その出力は
乗算器５の片方の入力と接続される。また、ループフィ
ルタ３の出力は差動増幅器１０の（−）端子にも接続さ
れ、その出力は第２の電圧制御発振器１１の入力と接続
され、その出力は乗算器５のもう一方の入力と接続され
る。差動増幅器１０の（＋）の出力端子は一定の電圧が
印加されている。さらに、乗算器５の出力はローパスフ
ィルタ７の入力に接続され、その出力はレベル変換器８
の入力と接続され、その出力は出力端子９及び位相比較
器（ＰＣ）２のもの一方の入力と接続される。
に基づいて説明する。図１は本発明の位相同期ループ装
置の実施例を示すブロック図である。従来の技術ででて
きた名称と同じものには同一符号をつけ、重複説明を省
略する。従来の技術（図４）と比較して異なる部分は、
ループフィルタ３からの出力信号と一定電圧ＶREF を入
力する差動増幅器１０、差動増幅器１０からの出信号を
入力し、周波数ｆ2 を乗算器５へ出力する第２の電圧制
御発振器１１を備える点にある。入力端子１は位相比較
器２の片方の信号入力と接続され、その出力はループフ
ィルタ３の入力に接続される。ループフィルタ３の出力
は第１の電圧制御発振器の入力と接続され、その出力は
乗算器５の片方の入力と接続される。また、ループフィ
ルタ３の出力は差動増幅器１０の（−）端子にも接続さ
れ、その出力は第２の電圧制御発振器１１の入力と接続
され、その出力は乗算器５のもう一方の入力と接続され
る。差動増幅器１０の（＋）の出力端子は一定の電圧が
印加されている。さらに、乗算器５の出力はローパスフ
ィルタ７の入力に接続され、その出力はレベル変換器８
の入力と接続され、その出力は出力端子９及び位相比較
器（ＰＣ）２のもの一方の入力と接続される。
【０００７】次に、図３は動作の説明図である。図１と
図３を基にして動作の説明をする。第１の電圧制御発振
器４の入力電圧をＶ1 、出力周波数をｆ1 、また第２の
電圧制御発振器１１の出力周波数をｆ2 、周波数引き込
み範囲をｆRNG とし、Ｖ1が０ＶからＶREF まで変化し
たときに出力端子９に現われる周波数の変化する幅とす
る。差動増幅器の片方に印加されている一定の電圧をＶ
REF とする。図２に示すとおり、Ｖ1 が増加すると、ｆ
1 は増加、ｆ2 は減少する。乗算器５の出力する電圧は
ｆ1 ＋ｆ2 、及び、ｆ1 −ｆ2 の周波数を含む高調波
で、ローパスフィルタ７でｆ1 ＋ｆ2 の周波数成分を取
り除けば、出力端子９にはｆ1 −ｆ2 の周波数成分が現
われる。この時のＶ1 とｆ1 −ｆ2 の関係は図３の破線
となる。図６は第２の従来の技術で示された方法での出
力端子９に現れる周波数引込み範囲を示す。Ｖ1 ＝０Ｖ
の時の出力端子９に現われる周波数は第２の従来技術と
等しいが、Ｖ1 ＝ＶREF の時の出力端子９に現われる周
波数は第２の従来技術の場合より大きく、周波数引込み
範囲が拡大する。上記手段によって、前記ループフィル
タの出力信号に対応して、第２の電圧制御発振器の出力
周波数が変化するため、自走発振周波数以下の周波数に
追従し、かつ、広い周波数引き込み範囲を持つようにな
る。
図３を基にして動作の説明をする。第１の電圧制御発振
器４の入力電圧をＶ1 、出力周波数をｆ1 、また第２の
電圧制御発振器１１の出力周波数をｆ2 、周波数引き込
み範囲をｆRNG とし、Ｖ1が０ＶからＶREF まで変化し
たときに出力端子９に現われる周波数の変化する幅とす
る。差動増幅器の片方に印加されている一定の電圧をＶ
REF とする。図２に示すとおり、Ｖ1 が増加すると、ｆ
1 は増加、ｆ2 は減少する。乗算器５の出力する電圧は
ｆ1 ＋ｆ2 、及び、ｆ1 −ｆ2 の周波数を含む高調波
で、ローパスフィルタ７でｆ1 ＋ｆ2 の周波数成分を取
り除けば、出力端子９にはｆ1 −ｆ2 の周波数成分が現
われる。この時のＶ1 とｆ1 −ｆ2 の関係は図３の破線
となる。図６は第２の従来の技術で示された方法での出
力端子９に現れる周波数引込み範囲を示す。Ｖ1 ＝０Ｖ
の時の出力端子９に現われる周波数は第２の従来技術と
等しいが、Ｖ1 ＝ＶREF の時の出力端子９に現われる周
波数は第２の従来技術の場合より大きく、周波数引込み
範囲が拡大する。上記手段によって、前記ループフィル
タの出力信号に対応して、第２の電圧制御発振器の出力
周波数が変化するため、自走発振周波数以下の周波数に
追従し、かつ、広い周波数引き込み範囲を持つようにな
る。
【０００８】
【発明の効果】以上述べたように、本発明によれば、前
記ループフィルタの出力信号に対応して、第２の電圧制
御発振器の出力周波数が変化し、自走発振周波数以下の
周波数に追従し、かつ、広い周波数引込み範囲を持つ位
相同期ループ装置が実現できるという効果がある。
記ループフィルタの出力信号に対応して、第２の電圧制
御発振器の出力周波数が変化し、自走発振周波数以下の
周波数に追従し、かつ、広い周波数引込み範囲を持つ位
相同期ループ装置が実現できるという効果がある。
【図１】 本発明のブロック図
【図２】 本発明のブロック図
【図３】 本発明の特性図
【図４】 第１の従来技術のブロック図
【図５】 第２の従来技術のブロック図
【図６】 第２の従来技術の特性図
１ 入力端子 ２ 位相比較器 ３ ループフィルタ ４ 第１の電圧制御発振器（ＶＣＯ） ５ 乗算器 ６ 固定発振器 ７ ローパスフィルタ（ＬＰＦ） ８ レベル変換器 ９ 出力端子 １０ 差動増幅器 １１ 第２の電圧制御発振器（ＶＣＯ） １２ 一定電圧（ＶREF ） １３ 分周器
Claims (2)
- 【請求項１】 位相比較器とループフィルタと第１の電
圧制御発振器で構成され、前記位相比較器の入力信号と
前記第１の電圧制御発振器の出力を前記位相比較器で比
較し、前記位相比較器の出力信号を前記ループフィルタ
を通して前記第１の電圧制御発振器へ入力する位相同期
ループ装置において、 前記ループフィルタからの出力信号と一定電圧ＶREF と
を入力する差動増幅器と、 前記差動増幅器からの出力信号を入力する第２の電圧制
御発振器と、 前記第１の電圧制御発振器と前記第２の電圧制御発振動
器の各々の出力信号の差信号を前記位相比較器へフィー
ドバックする手段と、を設けたことを特徴とする位相同
期ループ装置。 - 【請求項２】 前記フィードバックする手段は、前記差
信号を分周器を通して前記位相比較器へフィードバック
するものである請求項１記載の位相同期ループ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31728595A JP3712141B2 (ja) | 1995-11-10 | 1995-11-10 | 位相同期ループ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31728595A JP3712141B2 (ja) | 1995-11-10 | 1995-11-10 | 位相同期ループ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09135167A true JPH09135167A (ja) | 1997-05-20 |
| JP3712141B2 JP3712141B2 (ja) | 2005-11-02 |
Family
ID=18086533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31728595A Expired - Fee Related JP3712141B2 (ja) | 1995-11-10 | 1995-11-10 | 位相同期ループ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3712141B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054403B2 (en) * | 2000-03-21 | 2006-05-30 | Nippon Telegraph And Telephone Corporation | Phase-Locked Loop |
| JP2016005191A (ja) * | 2014-06-18 | 2016-01-12 | 沖電気工業株式会社 | 光位相同期ループ回路 |
| CN107395199A (zh) * | 2017-09-18 | 2017-11-24 | 江汉大学 | 一种锁相环电路 |
-
1995
- 1995-11-10 JP JP31728595A patent/JP3712141B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054403B2 (en) * | 2000-03-21 | 2006-05-30 | Nippon Telegraph And Telephone Corporation | Phase-Locked Loop |
| JP2016005191A (ja) * | 2014-06-18 | 2016-01-12 | 沖電気工業株式会社 | 光位相同期ループ回路 |
| CN107395199A (zh) * | 2017-09-18 | 2017-11-24 | 江汉大学 | 一种锁相环电路 |
| CN107395199B (zh) * | 2017-09-18 | 2023-11-24 | 江汉大学 | 一种锁相环电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3712141B2 (ja) | 2005-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07170176A (ja) | Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法 | |
| US5170135A (en) | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time | |
| KR930018947A (ko) | 2중 루프 pll회로 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP2800047B2 (ja) | 低雑音発振回路 | |
| US5239271A (en) | Microwave synthesizer | |
| JP4126782B2 (ja) | 位相同期回路及びこれを具備した電子機器 | |
| JPS60134525A (ja) | 同期信号回路 | |
| JPH05291948A (ja) | 位相同期ループ方式 | |
| JP2000004121A (ja) | 発振変調回路 | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| KR0183791B1 (ko) | 동기 위상 루프회로에서의 주파수 변환 장치 | |
| JP2673365B2 (ja) | 空胴共振器の共振周波数制御装置 | |
| JP2516972Y2 (ja) | 位相同期型発振器 | |
| JP2825290B2 (ja) | 位相同期発振回路 | |
| JPS5811140B2 (ja) | 原子発振器 | |
| KR0120615B1 (ko) | 디지탈 위상동기루프(pll) | |
| JPH04139917A (ja) | Ｐｌｌ回路 | |
| JP2001527313A (ja) | 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPH01208005A (ja) | 周波数変調回路 | |
| SU1589387A1 (ru) | Устройство фазовой автоподстройки частоты | |
| KR960039654A (ko) | 초고주파 발진기의 위상고정루프 | |
| JP2881715B2 (ja) | Ｐｌｌ回路およびこれを用いるｔｖ信号処理装置 | |
| JPH07193462A (ja) | 移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040609 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050729 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050811 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |