JPH06303133A - 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 - Google Patents
発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路Info
- Publication number
- JPH06303133A JPH06303133A JP5091179A JP9117993A JPH06303133A JP H06303133 A JPH06303133 A JP H06303133A JP 5091179 A JP5091179 A JP 5091179A JP 9117993 A JP9117993 A JP 9117993A JP H06303133 A JPH06303133 A JP H06303133A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- circuit
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 発振回路、周波数電圧変換回路、位相同期ル
ープ回路及びクロック抽出回路において、小形で入力デ
ータに対する追随性を向上し、集積回路化に適するよう
にする。 【構成】 電圧制御発振回路４の出力を周波数電圧変換
回路１に入力し、周波数電圧変換回路１の出力と基準と
なる電圧の差電圧を電圧制御発振回路４の制御電圧入力
に印加するようにしたことにより、集積回路において、
発振回路の周波数精度を容易に向上することができ、電
圧制御発振回路の集積回路化が困難及び調整が必要であ
るという欠点を除去でき、また位相同期ループ回路およ
びクロック抽出回路において部品形状が大きくなった
り、入力信号が印化されてから抽出クロックが出力され
始めるまでの時間が長いという欠点が除去し得る。
ープ回路及びクロック抽出回路において、小形で入力デ
ータに対する追随性を向上し、集積回路化に適するよう
にする。 【構成】 電圧制御発振回路４の出力を周波数電圧変換
回路１に入力し、周波数電圧変換回路１の出力と基準と
なる電圧の差電圧を電圧制御発振回路４の制御電圧入力
に印加するようにしたことにより、集積回路において、
発振回路の周波数精度を容易に向上することができ、電
圧制御発振回路の集積回路化が困難及び調整が必要であ
るという欠点を除去でき、また位相同期ループ回路およ
びクロック抽出回路において部品形状が大きくなった
り、入力信号が印化されてから抽出クロックが出力され
始めるまでの時間が長いという欠点が除去し得る。
Description
【０００１】
【産業上の利用分野】本発明は、発振回路、周波数電圧
変換回路、位相同期ループ回路及びクロック抽出回路に
関し、例えば、集積回路化され通信機等に使用されるも
のに適用し得る。
変換回路、位相同期ループ回路及びクロック抽出回路に
関し、例えば、集積回路化され通信機等に使用されるも
のに適用し得る。
【０００２】
【従来の技術】従来、通信機等に使用されるクロック抽
出装置として、変化点検出器と位相同期ループ回路とか
ら構成されたものがある（Roland E.BEST 著「 PHASE-L
OCKEDLOOPS THEORY, DESIGN, AND APPLICATIONS 」 Mc
GRAW-HILL BOOK COMPANY 社 1984 年発行 第 212頁〜
第 215頁）。
出装置として、変化点検出器と位相同期ループ回路とか
ら構成されたものがある（Roland E.BEST 著「 PHASE-L
OCKEDLOOPS THEORY, DESIGN, AND APPLICATIONS 」 Mc
GRAW-HILL BOOK COMPANY 社 1984 年発行 第 212頁〜
第 215頁）。
【０００３】このようなクロツク抽出装置では、入力Ｎ
ＲＺディジタル信号が変化点検出器に入力され、この結
果得られる変化点検出器の出力が位相同期ループの位相
比較器の一方の入力に入力され、位相比較器の出力がル
ープフィルタに入力され、ループフィルタの出力が電圧
制御発振器に入力され、電圧制御発振器の出力が位相比
較器の他方の入力に接続され、電圧制御発振器の出力が
クロック抽出装置の出力となる。
ＲＺディジタル信号が変化点検出器に入力され、この結
果得られる変化点検出器の出力が位相同期ループの位相
比較器の一方の入力に入力され、位相比較器の出力がル
ープフィルタに入力され、ループフィルタの出力が電圧
制御発振器に入力され、電圧制御発振器の出力が位相比
較器の他方の入力に接続され、電圧制御発振器の出力が
クロック抽出装置の出力となる。
【０００４】位相同期ループは電圧制御発振器の出力信
号の位相が、変化点検出器の出力と同期するように働
き、結果として入力ＮＲＺディジタル信号からクロック
を抽出し、入力ＮＲＺディジタル信号に同期した抽出ク
ロック信号を出力するようになされている。
号の位相が、変化点検出器の出力と同期するように働
き、結果として入力ＮＲＺディジタル信号からクロック
を抽出し、入力ＮＲＺディジタル信号に同期した抽出ク
ロック信号を出力するようになされている。
【０００５】
【発明が解決しようとする課題】ところが、上述の構成
のクロツク抽出装置では、位相同期ループ回路を使用し
ているため、動作周波数範囲やキャプチャレンジ、耐ジ
ッタ特性などを実用的な値とするためには、ループフィ
ルタの時定数として非常に大きな値を使用する必要があ
るため、部品形状が大きくなることに加えて、入力信号
が印加されてから抽出クロック信号が出力され始めるま
での時間が長くなり、入力データに対する追随性が悪く
なる欠点があった。
のクロツク抽出装置では、位相同期ループ回路を使用し
ているため、動作周波数範囲やキャプチャレンジ、耐ジ
ッタ特性などを実用的な値とするためには、ループフィ
ルタの時定数として非常に大きな値を使用する必要があ
るため、部品形状が大きくなることに加えて、入力信号
が印加されてから抽出クロック信号が出力され始めるま
での時間が長くなり、入力データに対する追随性が悪く
なる欠点があった。
【０００６】また、電圧制御発振回路の自走周波数は、
所望の動作周波数に対してある範囲の精度が必要で集積
回路化が困難であったり、調整が必要であったりする問
題があった。
所望の動作周波数に対してある範囲の精度が必要で集積
回路化が困難であったり、調整が必要であったりする問
題があった。
【０００７】この発明は、以上の点に考慮してなされた
もので、従来の問題を一挙に解決して、小形で入力デー
タに対する追随性を向上し集積回路化に適した発振回
路、周波数電圧変換回路、位相同期ループ回路及びクロ
ック抽出回路を提案しようとするものである。
もので、従来の問題を一挙に解決して、小形で入力デー
タに対する追随性を向上し集積回路化に適した発振回
路、周波数電圧変換回路、位相同期ループ回路及びクロ
ック抽出回路を提案しようとするものである。
【０００８】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、自走発振手段を有して発振信号を
出力する発振回路において、制御電圧によって出力の周
波数が制御される電圧制御発振器４と、電圧制御発振器
４の出力又はその電圧制御発振器４の出力が分周された
信号を入力とする第１の周波数電圧変換器１と、基準周
波数信号又はその基準周波数信号が分周された信号を入
力とする第２の周波数電圧変換器２と、第１の周波数電
圧変換器１の出力及び第２の周波数電圧変換器２の出力
を入力とし、その第１及び第２の周波数電圧変換器１及
び２の出力の差を出力する減算器３とを設け、減算器３
の出力又はその減算器３の出力を増幅した信号を電圧制
御発振器４に入力し、電圧制御発信器４の出力の周波数
を基準周波数信号の周波数によって制御するようにし
た。
め本発明においては、自走発振手段を有して発振信号を
出力する発振回路において、制御電圧によって出力の周
波数が制御される電圧制御発振器４と、電圧制御発振器
４の出力又はその電圧制御発振器４の出力が分周された
信号を入力とする第１の周波数電圧変換器１と、基準周
波数信号又はその基準周波数信号が分周された信号を入
力とする第２の周波数電圧変換器２と、第１の周波数電
圧変換器１の出力及び第２の周波数電圧変換器２の出力
を入力とし、その第１及び第２の周波数電圧変換器１及
び２の出力の差を出力する減算器３とを設け、減算器３
の出力又はその減算器３の出力を増幅した信号を電圧制
御発振器４に入力し、電圧制御発信器４の出力の周波数
を基準周波数信号の周波数によって制御するようにし
た。
【０００９】また、本発明においては、入力信号の周波
数に比例した出力電圧を出力する周波数電圧変換回路１
において、入力信号の変化点を検出する変化点検出器１
９と、その変化点検出器１９の出力を積分し出力電圧と
して送出する積分器２０とを設けるようにした。
数に比例した出力電圧を出力する周波数電圧変換回路１
において、入力信号の変化点を検出する変化点検出器１
９と、その変化点検出器１９の出力を積分し出力電圧と
して送出する積分器２０とを設けるようにした。
【００１０】さらに、本発明においては、位相比較器１
１、ループフィルタ１２及び電圧制御発振器４を有する
位相同期ループ回路において、電圧制御発振器４の出力
又はその電圧制御発振器４の出力が分周された信号を入
力とする第１の周波数電圧変換器１と、基準周波数信号
又はその基準周波数信号が分周された信号を入力とする
第２の周波数電圧変換器２と、第１の周波数電圧変換器
１の出力と第２の周波数電圧変換器２の出力を入力と
し、その第１及び第２の周波数電圧変換器１及び２の出
力の差を出力する減算器３と、ループフィルタ１２の出
力及び減算器３の出力を加算する加算器１３とを設け、
加算器１３の出力を電圧制御発振器４に入力し、自走周
波数を基準周波数信号の周波数によって制御するように
した。
１、ループフィルタ１２及び電圧制御発振器４を有する
位相同期ループ回路において、電圧制御発振器４の出力
又はその電圧制御発振器４の出力が分周された信号を入
力とする第１の周波数電圧変換器１と、基準周波数信号
又はその基準周波数信号が分周された信号を入力とする
第２の周波数電圧変換器２と、第１の周波数電圧変換器
１の出力と第２の周波数電圧変換器２の出力を入力と
し、その第１及び第２の周波数電圧変換器１及び２の出
力の差を出力する減算器３と、ループフィルタ１２の出
力及び減算器３の出力を加算する加算器１３とを設け、
加算器１３の出力を電圧制御発振器４に入力し、自走周
波数を基準周波数信号の周波数によって制御するように
した。
【００１１】さらにまた、本発明においては、自走発振
手段を有し、入力データ信号からその入力データ信号に
同期したクロック信号を抽出出力するクロック抽出回路
において、入力データ信号の変化点を検出して、その変
化点検出信号を出力する変化点検出手段１６と、変化点
検出信号に基づき自走発振手段の位相を制御する発振位
相入力付き電圧制御発振器１７と、その電圧制御発振器
１７の出力又はその電圧制御発振器１７の出力が分周さ
れた信号を入力とする第１の周波数電圧変換器１と、基
準周波数信号又はその基準周波数信号が分周された信号
を入力とする第２の周波数電圧変換器２と、第１の周波
数電圧変換器１の出力及び第２の周波数電圧変換器２の
出力を入力としてその第１及び第２の周波数電圧変換器
１及び２の差を出力する減算器３とを設け、減算器３の
出力又は減算器３の出力信号を増幅した信号を電圧制御
発振器１７に入力し、電圧制御発振器１７の自走周波数
を基準周波数信号の周波数によって制御するようにし
た。
手段を有し、入力データ信号からその入力データ信号に
同期したクロック信号を抽出出力するクロック抽出回路
において、入力データ信号の変化点を検出して、その変
化点検出信号を出力する変化点検出手段１６と、変化点
検出信号に基づき自走発振手段の位相を制御する発振位
相入力付き電圧制御発振器１７と、その電圧制御発振器
１７の出力又はその電圧制御発振器１７の出力が分周さ
れた信号を入力とする第１の周波数電圧変換器１と、基
準周波数信号又はその基準周波数信号が分周された信号
を入力とする第２の周波数電圧変換器２と、第１の周波
数電圧変換器１の出力及び第２の周波数電圧変換器２の
出力を入力としてその第１及び第２の周波数電圧変換器
１及び２の差を出力する減算器３とを設け、減算器３の
出力又は減算器３の出力信号を増幅した信号を電圧制御
発振器１７に入力し、電圧制御発振器１７の自走周波数
を基準周波数信号の周波数によって制御するようにし
た。
【００１２】
【作用】電圧制御発振回路４の出力を周波数電圧変換回
路１に入力し、周波数電圧変換回路１の出力と基準とな
る電圧の差電圧を電圧制御発振回路４の制御信号入力に
印加するようにしたので、特に集積回路において発振回
路の周波数精度を容易に向上することができ、電圧制御
発振回路４の集積回路化が困難あるいは調整が必要であ
るという欠点を除去でき、また位相同期ループ回路およ
びクロック抽出回路において部品形状が大きくなった
り、入力信号が印化されてから抽出クロックが出力され
始めるまでの時間が長いという欠点が除去し得る。
路１に入力し、周波数電圧変換回路１の出力と基準とな
る電圧の差電圧を電圧制御発振回路４の制御信号入力に
印加するようにしたので、特に集積回路において発振回
路の周波数精度を容易に向上することができ、電圧制御
発振回路４の集積回路化が困難あるいは調整が必要であ
るという欠点を除去でき、また位相同期ループ回路およ
びクロック抽出回路において部品形状が大きくなった
り、入力信号が印化されてから抽出クロックが出力され
始めるまでの時間が長いという欠点が除去し得る。
【００１３】
【実施例】以下、図面を参照しながら、本発明の一実施
例について詳述する。
例について詳述する。
【００１４】本発明は、電圧制御発振回路の出力を周波
数電圧変換回路に入力し、周波数電圧変換回路の出力と
基準となる電圧の差電圧を電圧制御発振回路の制御電圧
入力に印加することを原理としている。
数電圧変換回路に入力し、周波数電圧変換回路の出力と
基準となる電圧の差電圧を電圧制御発振回路の制御電圧
入力に印加することを原理としている。
【００１５】図１は、本発明による発振回路の実施例を
示し、第１の周波数電圧変換器１の出力が減算器３の一
方の入力に接続され、第２の周波数電圧変換器２の出力
が減算器３の他方の入力に接続され、減算器３の出力が
電圧制御発振器４の入力に接続され、電圧制御発振器４
の出力が周波数電圧変換器１の入力と出力端子６に接続
され、基準周波数入力端子５が周波数電圧変換器２の入
力に接続される。
示し、第１の周波数電圧変換器１の出力が減算器３の一
方の入力に接続され、第２の周波数電圧変換器２の出力
が減算器３の他方の入力に接続され、減算器３の出力が
電圧制御発振器４の入力に接続され、電圧制御発振器４
の出力が周波数電圧変換器１の入力と出力端子６に接続
され、基準周波数入力端子５が周波数電圧変換器２の入
力に接続される。
【００１６】２つの周波数電圧変換器１及び２は、ほぼ
同一の周波数電圧変換比を有するように設定されてい
る。これは例えば両者を同一の集積回路基板上に構成す
る等の方法で実現できる。ここでその周波数電圧変換比
をＫFVとする。基準周波数入力端子５には、外部から基
準周波数ＦREF の信号を入力する。電圧制御発振器４は
入力電圧に比例した周波数ＦOUT の発振出力を出力しそ
の比例定数をＫO とする。
同一の周波数電圧変換比を有するように設定されてい
る。これは例えば両者を同一の集積回路基板上に構成す
る等の方法で実現できる。ここでその周波数電圧変換比
をＫFVとする。基準周波数入力端子５には、外部から基
準周波数ＦREF の信号を入力する。電圧制御発振器４は
入力電圧に比例した周波数ＦOUT の発振出力を出力しそ
の比例定数をＫO とする。
【００１７】このようにすると、周波数電圧変換器１及
び周波数電圧変換器２の出力はそれぞれ次式 ＫFV×ＦOUT ……（１） ＫFV×ＦREF ……（２） で表される。さらに、減算器３の出力は、次式 （ＫFV×ＦREF ）−（ＫFV×ＦOUT ） ……（３） で表され、電圧制御発振器４の出力は、次式 ＦOUT ＝ＫO ×｛（ＫFV×ＦREF ）−（ＫFV×ＦOUT ）｝ ……（４） で表され、これをＦOUT について解くと、次式（５）の
ようになる。
び周波数電圧変換器２の出力はそれぞれ次式 ＫFV×ＦOUT ……（１） ＫFV×ＦREF ……（２） で表される。さらに、減算器３の出力は、次式 （ＫFV×ＦREF ）−（ＫFV×ＦOUT ） ……（３） で表され、電圧制御発振器４の出力は、次式 ＦOUT ＝ＫO ×｛（ＫFV×ＦREF ）−（ＫFV×ＦOUT ）｝ ……（４） で表され、これをＦOUT について解くと、次式（５）の
ようになる。
【００１８】 ＦOUT ＝ＦREF ×［１／１＋｛１／（Ｋ0 ×ＫFV）｝］ ……（５） この式（５）より、ＫO ×ＫFVが１と比較して十分大き
いと、ＦOUT はＦREFと等しいとみなせる。
いと、ＦOUT はＦREFと等しいとみなせる。
【００１９】従って、図１の発振回路における出力端子
６の出力周波数は、基準周波数入力端子５に与えられる
基準信号の周波数と等しくなるように回路は動作する。
すなわち基準信号の周波数精度が十分高ければ、電圧制
御発振器４の精度にかかわらず出力端子６には十分な精
度の周波数出力が得られる。
６の出力周波数は、基準周波数入力端子５に与えられる
基準信号の周波数と等しくなるように回路は動作する。
すなわち基準信号の周波数精度が十分高ければ、電圧制
御発振器４の精度にかかわらず出力端子６には十分な精
度の周波数出力が得られる。
【００２０】このような動作は位相同期ループ回路と類
似しているが、基準周波数入力端子５に与えられる信号
と、出力端子６に出力される信号の周波数のみが等しく
なり、両者の位相関係は不定であるところが位相同期ル
ープ回路と異なる。
似しているが、基準周波数入力端子５に与えられる信号
と、出力端子６に出力される信号の周波数のみが等しく
なり、両者の位相関係は不定であるところが位相同期ル
ープ回路と異なる。
【００２１】図１の発振回路において、ＫO ×ＫFVの値
が要求される精度に対して十分大きくない場合には、図
２の発振回路に示すように、減算器３の出力を増幅器７
の入力に接続し、増幅器７の出力を電圧制御発振器４の
入力に接続すれば、ＫO ×ＫFVの値は増幅器７の利得倍
だけ大きくなり、精度を高くすることができる。
が要求される精度に対して十分大きくない場合には、図
２の発振回路に示すように、減算器３の出力を増幅器７
の入力に接続し、増幅器７の出力を電圧制御発振器４の
入力に接続すれば、ＫO ×ＫFVの値は増幅器７の利得倍
だけ大きくなり、精度を高くすることができる。
【００２２】図３は、本発明による発振回路の別の実施
例を示す。図１の実施例による発振回路では、出力端子
６の周波数が基準周波数入力端子５の周波数と等しかっ
たが、この場合、電圧制御発振器４の出力を分周器８の
入力に接続し、分周器８の出力を周波数電圧変換器１の
入力に接続するようにしたので、分周器８の分周比を自
然数Ｎとすると電圧制御発振器４の発振出力の周波数Ｆ
OUT は、次式 ＦOUT ＝Ｎ×ＦREF ……（６） のように表すことができる。
例を示す。図１の実施例による発振回路では、出力端子
６の周波数が基準周波数入力端子５の周波数と等しかっ
たが、この場合、電圧制御発振器４の出力を分周器８の
入力に接続し、分周器８の出力を周波数電圧変換器１の
入力に接続するようにしたので、分周器８の分周比を自
然数Ｎとすると電圧制御発振器４の発振出力の周波数Ｆ
OUT は、次式 ＦOUT ＝Ｎ×ＦREF ……（６） のように表すことができる。
【００２３】また、図４に示す発振回路では、図３の発
振回路の構成に対して、基準周波数入力端子５が分周器
９の入力に接続されている。この分周器９の出力を周波
数電圧変換器２の入力に接続するようにしたことによ
り、分周器９の分周比を自然数Ｍとすると、電圧制御発
振器４の発振出力の周波数ＦOUT は、次式 ＦOUT ＝Ｎ／Ｍ × ＦREF ……（７） のように表すことができる。
振回路の構成に対して、基準周波数入力端子５が分周器
９の入力に接続されている。この分周器９の出力を周波
数電圧変換器２の入力に接続するようにしたことによ
り、分周器９の分周比を自然数Ｍとすると、電圧制御発
振器４の発振出力の周波数ＦOUT は、次式 ＦOUT ＝Ｎ／Ｍ × ＦREF ……（７） のように表すことができる。
【００２４】また、図５は本発明による発振回路の別の
実施例であり、電圧制御発振器４の出力は出力端子６と
周波数電圧変換器１の入力に接続され、周波数電圧変換
器１の出力は減算器３の一方の入力に接続され、基準電
圧入力端子１０は減算器３の他方の入力に接続され、減
算器３の出力は電圧制御発振器４の入力に接続されてい
る。上述と同様に数式によって動作説明を行うと、周波
数電圧変換器１の出力は次式 ＫFV×ＦOUT ……（８） で表される。基準電圧入力端子１０の電圧をＶREF とす
ると、減算器３の出力は次式 ＶREF −（ＫFV×ＦOUT ） ……（９） で表される。従って、電圧制御発振器の出力は ＦOUT ＝ＫO ×｛ＶREF −（ＫFV×ＦOUT ）｝ ……（１０） で表され、これをＦOUT について解くと、次式（１１）
のようになる。
実施例であり、電圧制御発振器４の出力は出力端子６と
周波数電圧変換器１の入力に接続され、周波数電圧変換
器１の出力は減算器３の一方の入力に接続され、基準電
圧入力端子１０は減算器３の他方の入力に接続され、減
算器３の出力は電圧制御発振器４の入力に接続されてい
る。上述と同様に数式によって動作説明を行うと、周波
数電圧変換器１の出力は次式 ＫFV×ＦOUT ……（８） で表される。基準電圧入力端子１０の電圧をＶREF とす
ると、減算器３の出力は次式 ＶREF −（ＫFV×ＦOUT ） ……（９） で表される。従って、電圧制御発振器の出力は ＦOUT ＝ＫO ×｛ＶREF −（ＫFV×ＦOUT ）｝ ……（１０） で表され、これをＦOUT について解くと、次式（１１）
のようになる。
【００２５】 ＦOUT ＝ＶREF ×［１／｛ＫVF＋（１／Ｋ0 ）｝］ ……（１１） 従って、ＫO が十分大きい場合には、外部基準電圧ＶRE
F と周波数電圧変換器１の変換定数ＫFVによって出力周
波数ＦOUT が決定することが分かる。なお、上述した電
圧制御発振器は電流制御発振器でもよく、その場合には
電圧を電流に置き換えれば動作が説明できる。
F と周波数電圧変換器１の変換定数ＫFVによって出力周
波数ＦOUT が決定することが分かる。なお、上述した電
圧制御発振器は電流制御発振器でもよく、その場合には
電圧を電流に置き換えれば動作が説明できる。
【００２６】図６は、本発明による位相同期ループ回路
の実施例を示し、入力端子１４が位相比較器１１の一方
の入力に接続され、電圧制御発振器４の出力が位相比較
器１１の他方の入力と、出力端子６と、周波数電圧変換
器１に接続されている。また位相比較器１１の出力がル
ープフィルタ１２の入力に接続され、ループフィルタ１
２の出力が加算器１３の一方の入力に接続され、減算器
３の出力が加算器１３の他方の入力に接続されている。
さらに加算器１３の出力が電圧制御発振器４の入力に接
続され、周波数電圧変換器１の出力が減算器３の一方の
入力に接続され、周波数電圧変換器２の出力が減算器３
の他方の出力に接続され、基準周波数入力端子５が周波
数電圧変換器２の入力に接続される。
の実施例を示し、入力端子１４が位相比較器１１の一方
の入力に接続され、電圧制御発振器４の出力が位相比較
器１１の他方の入力と、出力端子６と、周波数電圧変換
器１に接続されている。また位相比較器１１の出力がル
ープフィルタ１２の入力に接続され、ループフィルタ１
２の出力が加算器１３の一方の入力に接続され、減算器
３の出力が加算器１３の他方の入力に接続されている。
さらに加算器１３の出力が電圧制御発振器４の入力に接
続され、周波数電圧変換器１の出力が減算器３の一方の
入力に接続され、周波数電圧変換器２の出力が減算器３
の他方の出力に接続され、基準周波数入力端子５が周波
数電圧変換器２の入力に接続される。
【００２７】位相比較器１１、ループフィルタ１２、加
算器１３、電圧制御発振器４そして位相比較器１１へ戻
る信号経路は、通常の位相同期ループ（ＰＬＬ）と同様
に動作し、出力端子６には例えば入力信号１４と周波数
および位相が同一の信号が得られる。
算器１３、電圧制御発振器４そして位相比較器１１へ戻
る信号経路は、通常の位相同期ループ（ＰＬＬ）と同様
に動作し、出力端子６には例えば入力信号１４と周波数
および位相が同一の信号が得られる。
【００２８】周波数電圧変換器１、周波数電圧変換器
２、減算器３で構成される部分は、図１について上述し
た発振回路と同様の動作により、電圧制御発振器４の発
振周波数を、基準周波数入力端子５に与えられる基準周
波数信号と等しくする。この場合、上述したように基準
周波数信号と電圧制御発振器４の発振出力の位相関係は
不定であり、位相同期ループの動作を妨げることがな
い。
２、減算器３で構成される部分は、図１について上述し
た発振回路と同様の動作により、電圧制御発振器４の発
振周波数を、基準周波数入力端子５に与えられる基準周
波数信号と等しくする。この場合、上述したように基準
周波数信号と電圧制御発振器４の発振出力の位相関係は
不定であり、位相同期ループの動作を妨げることがな
い。
【００２９】この位相同期ループの構成は、特に、集積
回路として実現する場合に利点が多い。すなわち、図１
について上述したように、２個の周波数電圧変換器１及
び２の相対精度が高ければ電圧制御発振器４の発振周波
数は外部からの基準周波数と十分な精度で等しくなる
が、これは集積回路で容易に実現できる。この場合、電
圧制御発振器４には精度が不要で、集積回路上のエミッ
タ結合型マルチバイブレータやリングオシレータなどが
容易に使用できる。このように、電圧制御発振器４の周
波数精度を高くできると、位相同期ループ回路の各種定
数の設定自由度が大きくなり、例えば狭帯特性が得やす
くなる。
回路として実現する場合に利点が多い。すなわち、図１
について上述したように、２個の周波数電圧変換器１及
び２の相対精度が高ければ電圧制御発振器４の発振周波
数は外部からの基準周波数と十分な精度で等しくなる
が、これは集積回路で容易に実現できる。この場合、電
圧制御発振器４には精度が不要で、集積回路上のエミッ
タ結合型マルチバイブレータやリングオシレータなどが
容易に使用できる。このように、電圧制御発振器４の周
波数精度を高くできると、位相同期ループ回路の各種定
数の設定自由度が大きくなり、例えば狭帯特性が得やす
くなる。
【００３０】また、この構成において、ループフィルタ
１２、減算器３、加算器１３は機能別に別個に示した
が、実現上の電子回路ではこれらの機能は複合して実現
可能であり、例えば、加算器１３と減算器３を一体化し
て実現することや、加算器１３、減算器３とループフィ
ルタ１２の機能を一体化して実現することも可能であ
る。また、加算器１３、減算器３の機能を電圧制御発振
器４の内部に取り込む構成も可能である。さらに、この
構成では、電圧制御発振器４を用いているが、電流制御
発振器を用いても実質上同一のものが実現できる。さら
にまた、この構成に加えて、図２に上述したように減算
器３の出力に増幅器７を挿入してもよい。
１２、減算器３、加算器１３は機能別に別個に示した
が、実現上の電子回路ではこれらの機能は複合して実現
可能であり、例えば、加算器１３と減算器３を一体化し
て実現することや、加算器１３、減算器３とループフィ
ルタ１２の機能を一体化して実現することも可能であ
る。また、加算器１３、減算器３の機能を電圧制御発振
器４の内部に取り込む構成も可能である。さらに、この
構成では、電圧制御発振器４を用いているが、電流制御
発振器を用いても実質上同一のものが実現できる。さら
にまた、この構成に加えて、図２に上述したように減算
器３の出力に増幅器７を挿入してもよい。
【００３１】なお、図６の位相同期ループにおいては、
図３及び図４の発振回路について上述したように、周波
数電圧変換器１の入力に分周器８を挿入したり、周波数
電圧変換器２の入力に分周器９を挿入したりすることが
でき、この場合には基準周波数は出力周波数と任意の整
数比を持つものが選定できる。
図３及び図４の発振回路について上述したように、周波
数電圧変換器１の入力に分周器８を挿入したり、周波数
電圧変換器２の入力に分周器９を挿入したりすることが
でき、この場合には基準周波数は出力周波数と任意の整
数比を持つものが選定できる。
【００３２】図７は、本発明によるクロック抽出回路の
一実施例を示し、周波数電圧変換器１の出力が減算器３
の一方の入力に接続され、周波数電圧変換器２の出力が
減算器３の他方の入力に接続されている。また減算器３
の出力が位相制御入力付き電圧制御発振器１７の周波数
制御入力に接続され、位相制御入力付き電圧制御発振器
１７の出力が出力端子６及び周波数電圧変換器１の入力
に接続され、基準周波数入力端子５が周波数電圧変換器
２の入力に接続されている。
一実施例を示し、周波数電圧変換器１の出力が減算器３
の一方の入力に接続され、周波数電圧変換器２の出力が
減算器３の他方の入力に接続されている。また減算器３
の出力が位相制御入力付き電圧制御発振器１７の周波数
制御入力に接続され、位相制御入力付き電圧制御発振器
１７の出力が出力端子６及び周波数電圧変換器１の入力
に接続され、基準周波数入力端子５が周波数電圧変換器
２の入力に接続されている。
【００３３】さらに、クロック抽出回路の入力端子１５
が変化点検出回路１６の入力に接続され、変化点検出回
路１６の出力が位相制御入力付き電圧制御発振器１７の
位相制御入力に接続される。ここで、変化点検出回路１
６及び位相制御入力付き電圧制御発振器１７は、特願平
4-23628号において開示されたものである。実際上、入
力データ信号は入力端子１５を経て変化点検出器１６に
入力され、変化点検出器１６の出力には入力データ信号
の変化点を示すパルス信号が得られ、それを位相制御入
力付き電圧制御発振器１７の位相制御入力に入力するこ
とにより、発振出力の位相を制御し、入力データ信号と
位相が一致したクロック信号が出力端子６に得られる。
が変化点検出回路１６の入力に接続され、変化点検出回
路１６の出力が位相制御入力付き電圧制御発振器１７の
位相制御入力に接続される。ここで、変化点検出回路１
６及び位相制御入力付き電圧制御発振器１７は、特願平
4-23628号において開示されたものである。実際上、入
力データ信号は入力端子１５を経て変化点検出器１６に
入力され、変化点検出器１６の出力には入力データ信号
の変化点を示すパルス信号が得られ、それを位相制御入
力付き電圧制御発振器１７の位相制御入力に入力するこ
とにより、発振出力の位相を制御し、入力データ信号と
位相が一致したクロック信号が出力端子６に得られる。
【００３４】周波数電圧変換器１、周波数電圧変換器
２、減算器３及び位相制御入力付き電圧制御発振器１７
で構成される部分は、図１の発振回路と同様の動作によ
り、位相制御入力付き電圧制御発振器１７の発振周波数
を、基準周波数入力端子５に与えられる基準周波数と等
しくする。この場合上述したように位相制御入力付き電
圧制御発振器１７の発振出力の位相と、基準周波数入力
端子５に与えられる基準周波数信号の位相は不定である
ので、変化点検出回路１６の出力信号による位相制御を
妨げることがない。
２、減算器３及び位相制御入力付き電圧制御発振器１７
で構成される部分は、図１の発振回路と同様の動作によ
り、位相制御入力付き電圧制御発振器１７の発振周波数
を、基準周波数入力端子５に与えられる基準周波数と等
しくする。この場合上述したように位相制御入力付き電
圧制御発振器１７の発振出力の位相と、基準周波数入力
端子５に与えられる基準周波数信号の位相は不定である
ので、変化点検出回路１６の出力信号による位相制御を
妨げることがない。
【００３５】また、この構成では、電圧制御発振器１７
を示しているが、電流制御発振器を用いても、実質上同
一のものが実現される。さらに、図２について上述した
ように、減算器３の出力に増幅器７を挿入しても良い。
また、図３及び図４に示したように、周波数電圧変換器
１の入力に分周器８を挿入したり、周波数電圧変換器２
の入力に分周器８を挿入したりすることができ、この場
合には、基準周波数は出力周波数と任意の整数比を持つ
ものが選定できる。
を示しているが、電流制御発振器を用いても、実質上同
一のものが実現される。さらに、図２について上述した
ように、減算器３の出力に増幅器７を挿入しても良い。
また、図３及び図４に示したように、周波数電圧変換器
１の入力に分周器８を挿入したり、周波数電圧変換器２
の入力に分周器８を挿入したりすることができ、この場
合には、基準周波数は出力周波数と任意の整数比を持つ
ものが選定できる。
【００３６】図８は、本発明による発振回路、位相同期
ループ、クロック抽出回路に適する周波数電圧変換器の
実施例を示し、入力端子１８に与えられた入力信号が変
化点検出器１９に入力され、変化点検出器１９の出力は
積分器２０に入力され、積分器２０の出力が出力端子２
１に出力される。このうち、変化点検出器は、図９
（Ａ），（Ｂ），（Ｃ）に示すような回路で実現されて
いる。
ループ、クロック抽出回路に適する周波数電圧変換器の
実施例を示し、入力端子１８に与えられた入力信号が変
化点検出器１９に入力され、変化点検出器１９の出力は
積分器２０に入力され、積分器２０の出力が出力端子２
１に出力される。このうち、変化点検出器は、図９
（Ａ），（Ｂ），（Ｃ）に示すような回路で実現されて
いる。
【００３７】例えば、立上り変化点検出器（図９
（Ａ））では、入力信号の立ち上がりで一定時間長のパ
ルス信号を出力し、積分器２０は、そのパルス信号を入
力信号の繰り返し周期より十分長い時定数で積分し、出
力端子に電圧信号を出力する。例えば、変化点検出器
（立上り変化点の検出器）の出力のパルス電圧振幅Ｖ
Ｐ、１個のパルスの時間長ＴＰとし、入力信号が方形波
で周波数がＦINの場合、積分器の出力電圧ＶOUT は、Ｔ
Ｐが入力信号の周期（１／ＦIN）より小さい場合、次式 ＶOUT ＝ ＦIN×ＴＰ×ＶＰ ……（１２） で与えられ、これにより周波数電圧変換が実現される。
積分器は、例えば増幅器とキヤパシタによって構成され
るが、図２に上述したように積分器、減算器、増幅器の
機能を一体として実現することができる。
（Ａ））では、入力信号の立ち上がりで一定時間長のパ
ルス信号を出力し、積分器２０は、そのパルス信号を入
力信号の繰り返し周期より十分長い時定数で積分し、出
力端子に電圧信号を出力する。例えば、変化点検出器
（立上り変化点の検出器）の出力のパルス電圧振幅Ｖ
Ｐ、１個のパルスの時間長ＴＰとし、入力信号が方形波
で周波数がＦINの場合、積分器の出力電圧ＶOUT は、Ｔ
Ｐが入力信号の周期（１／ＦIN）より小さい場合、次式 ＶOUT ＝ ＦIN×ＴＰ×ＶＰ ……（１２） で与えられ、これにより周波数電圧変換が実現される。
積分器は、例えば増幅器とキヤパシタによって構成され
るが、図２に上述したように積分器、減算器、増幅器の
機能を一体として実現することができる。
【００３８】このように構成すれば、電圧制御発振器の
出力を周波数電圧変換器に入力し、周波数電圧変換器の
出力と基準となる電圧の差電圧を電圧制御発振器の制御
電圧入力に印加するようにしたので、特に、集積回路に
おいて、発振回路の周波数精度を容易に向上することが
でき、電圧制御発振器の集積回路化が困難あるいは調整
が必要であるという欠点を除去できる発振回路、周波数
電圧変換回路、位相同期ループ、クロツク抽出回路を実
現できる。
出力を周波数電圧変換器に入力し、周波数電圧変換器の
出力と基準となる電圧の差電圧を電圧制御発振器の制御
電圧入力に印加するようにしたので、特に、集積回路に
おいて、発振回路の周波数精度を容易に向上することが
でき、電圧制御発振器の集積回路化が困難あるいは調整
が必要であるという欠点を除去できる発振回路、周波数
電圧変換回路、位相同期ループ、クロツク抽出回路を実
現できる。
【００３９】
【発明の効果】上述のように本発明によれば、電圧制御
発振回路の出力を周波数電圧変換回路に入力し、周波数
電圧変換回路の出力と基準となる電圧の差電圧を電圧制
御発振回路の制御電圧入力に印加するようにしたので、
特に集積回路において発振回路の周波数精度を容易に向
上することができ、電圧制御発振回路の集積回路化が困
難あるいは調整が必要であるという欠点を除去でき、ま
た位相同期ループ回路およびクロック抽出回路において
部品形状が大きくなったり、入力信号が印化されてから
抽出クロックが出力され始めるまでの時間が長いという
欠点が除去でき、小形で、入力データに対する追随性の
優れ、集積回路化に適した装置を提供することが可能で
ある。
発振回路の出力を周波数電圧変換回路に入力し、周波数
電圧変換回路の出力と基準となる電圧の差電圧を電圧制
御発振回路の制御電圧入力に印加するようにしたので、
特に集積回路において発振回路の周波数精度を容易に向
上することができ、電圧制御発振回路の集積回路化が困
難あるいは調整が必要であるという欠点を除去でき、ま
た位相同期ループ回路およびクロック抽出回路において
部品形状が大きくなったり、入力信号が印化されてから
抽出クロックが出力され始めるまでの時間が長いという
欠点が除去でき、小形で、入力データに対する追随性の
優れ、集積回路化に適した装置を提供することが可能で
ある。
【図１】本発明による発振回路の一実施例を示すブロツ
ク図である。
ク図である。
【図２】本発明による発振回路の一実施例を示すブロツ
ク図である。
ク図である。
【図３】本発明による発振回路の一実施例を示すブロツ
ク図である。
ク図である。
【図４】本発明による発振回路の一実施例を示すブロツ
ク図である。
ク図である。
【図５】本発明による発振回路の一実施例を示すブロツ
ク図である。
ク図である。
【図６】本発明による位相同期ループの一実施例を示す
ブロツク図である。
ブロツク図である。
【図７】本発明によるクロツク抽出回路の一実施例を示
すブロツク図である。
すブロツク図である。
【図８】本発明による周波数電圧変換器の一実施例を示
すブロツク図である。
すブロツク図である。
【図９】周波数電圧変換器における変化点検出器を示す
ブロツク図である。
ブロツク図である。
１、２ 周波数電圧変換器 ３ 減算器 ４ 電圧制御発振器 ７ 増幅器 ８、９ 分周器 １１ 位相比較器 １２ ループフィルタ １３ 加算器 １６ 変化点検出回路 １７ 位相制御入力付き電圧制御発振器 １９ 変化点検出器 ２０ 積分器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小田切 英昭 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (4)
- 【請求項１】自走発振手段を有して発振信号を出力する
発振回路において、 制御信号によって出力の周波数が制御される発振器と、 上記発振器の出力又は当該発振器の出力が分周された信
号を入力とする第１の周波数電圧変換器と、 基準周波数信号又は当該基準周波数信号が分周された信
号を入力とする第２の周波数電圧変換器と、 上記第１の周波数電圧変換器の出力及び上記第２の周波
数電圧変換器の出力を入力とし、当該第１及び第２の周
波数電圧変換器の出力の差を出力する減算器とを具え、
上記減算器の出力又は当該減算器の出力を増幅した信号
を上記発振器に入力し、上記発振器の出力の周波数を上
記基準周波数信号の周波数によって制御するようにした
ことを特徴とする発振回路。 - 【請求項２】入力信号の周波数に比例した出力電圧を出
力する周波数電圧変換回路において、 上記入力信号の変化点を検出する変化点検出器と、 当該変化点検出器の出力を積分し、上記出力電圧として
送出する積分器とを具えることを特徴とする周波数電圧
変換回路。 - 【請求項３】位相比較器、ループフィルタ及び発振器を
有する位相同期ループ回路において、 上記発振器の出力又は当該発振器の出力が分周された信
号を入力とする第１の周波数電圧変換器と、 基準周波数信号又は当該基準周波数信号が分周された信
号を入力とする第２の周波数電圧変換器と、 上記第１の周波数電圧変換器の出力と上記第２の周波数
電圧変換器の出力を入力とし、当該第１及び第２の周波
数電圧変換器の出力の差を出力する減算器と、 上記ループフィルタの出力及び上記減算器の出力を加算
する加算器とを具え、上記加算器の出力を上記発振器に
入力し、自走周波数を上記基準周波数信号の周波数によ
って制御するようにしたことを特徴とする位相同期ルー
プ回路。 - 【請求項４】自走発振手段を有し、入力データ信号から
当該入力データ信号に同期したクロック信号を抽出出力
するクロック抽出回路において、 入力データ信号の変化点を検出して、当該変化点検出信
号を出力する変化点検出手段と、 上記変化点検出信号に基づき上記自走発振手段の位相を
制御する発振位相入力付き発振器と、 当該発振器の出力又は当該発振器の出力が分周された信
号を入力とする第１の周波数電圧変換器と、 基準周波数信号又は当該基準周波数信号が分周された信
号を入力とする第２の周波数電圧変換器と、 上記第１の周波数電圧変換器の出力及び上記第２の周波
数電圧変換器の出力を入力として当該第１及び第２の周
波数電圧変換器の差を出力する減算器とを具え、上記減
算器の出力又は上記減算器の出力信号を増幅した信号を
上記発振器に入力し、上記発振器の自走周波数を上記基
準周波数信号の周波数によって制御するようにしたこと
を特徴とするクロック抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091179A JPH06303133A (ja) | 1993-04-19 | 1993-04-19 | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091179A JPH06303133A (ja) | 1993-04-19 | 1993-04-19 | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06303133A true JPH06303133A (ja) | 1994-10-28 |
Family
ID=14019236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5091179A Pending JPH06303133A (ja) | 1993-04-19 | 1993-04-19 | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06303133A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999000903A1 (fr) * | 1997-06-27 | 1999-01-07 | Hitachi Ltd | Circuit a phase asservie, et machine et systeme de traitement de donnees |
| JP2007181000A (ja) * | 2005-12-28 | 2007-07-12 | Nippon Telegr & Teleph Corp <Ntt> | タイミング抽出回路 |
| US7728678B2 (en) | 2007-11-16 | 2010-06-01 | Renesas Technology Corp. | Semiconductor device outputting oscillation signal |
| JP2012227888A (ja) * | 2011-04-22 | 2012-11-15 | Nippon Telegr & Teleph Corp <Ntt> | 発振器 |
| JP2013519312A (ja) * | 2010-02-04 | 2013-05-23 | アルテラ コーポレイション | オートスピードネゴシエーションおよび他の可能な特徴を有するクロック・データ再生回路 |
| JP2018526944A (ja) * | 2015-07-24 | 2018-09-13 | ティーエム アイピー ホールディングス， エルエルシー | 変調信号からの搬送波信号の抽出 |
-
1993
- 1993-04-19 JP JP5091179A patent/JPH06303133A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999000903A1 (fr) * | 1997-06-27 | 1999-01-07 | Hitachi Ltd | Circuit a phase asservie, et machine et systeme de traitement de donnees |
| US6947514B1 (en) | 1997-06-27 | 2005-09-20 | Renesas Technology Corporation | Phase-locked loop circuit, information processing apparatus, and information processing system |
| JP2007181000A (ja) * | 2005-12-28 | 2007-07-12 | Nippon Telegr & Teleph Corp <Ntt> | タイミング抽出回路 |
| US7728678B2 (en) | 2007-11-16 | 2010-06-01 | Renesas Technology Corp. | Semiconductor device outputting oscillation signal |
| JP2013519312A (ja) * | 2010-02-04 | 2013-05-23 | アルテラ コーポレイション | オートスピードネゴシエーションおよび他の可能な特徴を有するクロック・データ再生回路 |
| JP2012227888A (ja) * | 2011-04-22 | 2012-11-15 | Nippon Telegr & Teleph Corp <Ntt> | 発振器 |
| JP2018526944A (ja) * | 2015-07-24 | 2018-09-13 | ティーエム アイピー ホールディングス， エルエルシー | 変調信号からの搬送波信号の抽出 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825045B2 (ja) | 周波数シンセサイザ | |
| US5349310A (en) | Digitally controlled fractional frequency synthesizer | |
| JPH0795072A (ja) | 位相同期発振回路 | |
| JP3866959B2 (ja) | 周波数差検知装置および周波数差検知方法 | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| KR970002948B1 (ko) | 비트 클럭 재생 장치 | |
| JP2836555B2 (ja) | Ｐｌｌ回路 | |
| JPH03284083A (ja) | サンプリングクロック発生回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPS59827Y2 (ja) | 位相同期回路 | |
| JP3019657B2 (ja) | 搬送波再生回路 | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JPH0443716A (ja) | 周波数逓倍回路 | |
| JP3019434B2 (ja) | 周波数シンセサイザ | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JP3144497B2 (ja) | 周波数シンセサイザ | |
| JPH0795051A (ja) | ディジタルｐｌｌ回路 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JP2006186576A (ja) | 位相同期ループ形周波数シンセサイザ | |
| JPS6333739B2 (ja) | ||
| JP2001186014A (ja) | 位相同期装置、位相同期方法および通信装置 | |
| JP2000349623A (ja) | 位相同期ループ回路 | |
| JPH07336211A (ja) | クロック信号生成回路 | |
| JPH0537370A (ja) | 周波数シンセサイザ |