JP2859037B2 - ２重ｐｌｌ回路 - Google Patents
２重ｐｌｌ回路Info
- Publication number
- JP2859037B2 JP2859037B2 JP4169184A JP16918492A JP2859037B2 JP 2859037 B2 JP2859037 B2 JP 2859037B2 JP 4169184 A JP4169184 A JP 4169184A JP 16918492 A JP16918492 A JP 16918492A JP 2859037 B2 JP2859037 B2 JP 2859037B2
- Authority
- JP
- Japan
- Prior art keywords
- vco
- output signal
- filter
- pll circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に関するもので特にルー
プが２個のＰＬＬ回路を安定化させた２重ＰＬＬ回路に
関する。
Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に関するもので特にルー
プが２個のＰＬＬ回路を安定化させた２重ＰＬＬ回路に
関する。
【０００２】
【従来の技術】通信、テレビジョンの分野において同期
検波技術は必須のものである。同期検波回路において、
入力信号の周波数および位相に同期した連続発振出力を
得るためＰＬＬ回路が使用される。図２にＰＬＬ回路を
示す。（１）は位相比較器、（２）はループフィルタ、
（３）は電圧制御型発振器（ＶＣＯ）である。このＰＬ
Ｌ回路の特性を図３に示す。横軸が周波数で縦軸がルー
プフィルタ（２）出力を表わす。（６）はＶＣＯのフリ
ーラン周波数ｆ0とする。いま入力周波数を下側から上
げていく場合を考えると、最初ＶＣＯ（３）は入力にロ
ックしていない状態からスタートし、（５）の点でルー
プがロック状態に入る。さらに上げていくと（８）の点
でロックがはずれる。同様に周波数を下げていく場合
は、（７）でロックに入り（４）ではずれる。この時、
（５）と（７）の範囲をプルインレンジ、（４）と
（８）の範囲をホールドレンジと言う。通常これらは、
（６）のフリーラン周波数に対して対称である。
検波技術は必須のものである。同期検波回路において、
入力信号の周波数および位相に同期した連続発振出力を
得るためＰＬＬ回路が使用される。図２にＰＬＬ回路を
示す。（１）は位相比較器、（２）はループフィルタ、
（３）は電圧制御型発振器（ＶＣＯ）である。このＰＬ
Ｌ回路の特性を図３に示す。横軸が周波数で縦軸がルー
プフィルタ（２）出力を表わす。（６）はＶＣＯのフリ
ーラン周波数ｆ0とする。いま入力周波数を下側から上
げていく場合を考えると、最初ＶＣＯ（３）は入力にロ
ックしていない状態からスタートし、（５）の点でルー
プがロック状態に入る。さらに上げていくと（８）の点
でロックがはずれる。同様に周波数を下げていく場合
は、（７）でロックに入り（４）ではずれる。この時、
（５）と（７）の範囲をプルインレンジ、（４）と
（８）の範囲をホールドレンジと言う。通常これらは、
（６）のフリーラン周波数に対して対称である。
【０００３】次に定常状態における入力とＶＣＯ出力間
の位相誤差について考える。入力信号の周波数とＶＣＯ
のフリーラン周波数が等しい場合には、位相誤差はゼロ
である。しかしフリーラン周波数がずれている場合は、
ＶＣＯにずれに相当する電圧を位相比較器が供給するこ
とになるので、有限の定常位相誤差が発生する。すなわ
ち、ΔＦをフリーラン周波数のずれ、Ｋｄを位相比較器
のゲイン、ＫｏをＶＣＯの制御感度とすると、定常位相
誤差Δθは次式で表わされる。
の位相誤差について考える。入力信号の周波数とＶＣＯ
のフリーラン周波数が等しい場合には、位相誤差はゼロ
である。しかしフリーラン周波数がずれている場合は、
ＶＣＯにずれに相当する電圧を位相比較器が供給するこ
とになるので、有限の定常位相誤差が発生する。すなわ
ち、ΔＦをフリーラン周波数のずれ、Ｋｄを位相比較器
のゲイン、ＫｏをＶＣＯの制御感度とすると、定常位相
誤差Δθは次式で表わされる。
【０００４】 Δθ＝ΔＦ／（Ｋｄ・Ｋｏ）………………………………… （１） ＰＬＬ回路により、ＡＭ信号復調用同期検波回路を構成
した場合、検波出力の歪等の特性は上記の定常位相誤差
に比例して悪化する。通常ＶＣＯは、ばらつきの大きい
ＬＣタンク回路で構成される事が多い。従ってこれらの
システムでは、ＶＣＯのフリーラン周波数ずれを最小に
する調整が不可欠となる。
した場合、検波出力の歪等の特性は上記の定常位相誤差
に比例して悪化する。通常ＶＣＯは、ばらつきの大きい
ＬＣタンク回路で構成される事が多い。従ってこれらの
システムでは、ＶＣＯのフリーラン周波数ずれを最小に
する調整が不可欠となる。
【０００５】次にＶＣＯのフリーラン周波数の無調整化
のため構成されたＰＬＬ回路を図４に示す。点線部分が
図１の回路に追加された部分である。（９）は１／Ｎの
分周器、（１０）は位相比較器、（１１）は基準発振器
（ＶＣＸＯ）、（１２）は水晶あるいは、セラミック発
振子、（１３）はループフィルタである。基準発振器
（１１）は、水晶発振子（１２）により決定される正確
な基準周波数を中心として可変出来る様構成されてい
る。無入力時はＶＣＸＯ出力は基準周波数であり、電圧
制御型発振器（３）、分周器（９）、位相比較器（１
０）、ループフィルタ（１３）より構成される第２のＰ
ＬＬループにより、電圧制御型発振器（３）の出力は基
準周波数のＮ倍に正確に自動調整される。従って調整に
よって合わせ込みたいフリーラン周波数のＮ分の１を、
基準発振器（１１）の基準周波数になるように設定して
おくことにより、電圧制御型発振器のフリーラン周波数
の自動調整回路が構成できる。
のため構成されたＰＬＬ回路を図４に示す。点線部分が
図１の回路に追加された部分である。（９）は１／Ｎの
分周器、（１０）は位相比較器、（１１）は基準発振器
（ＶＣＸＯ）、（１２）は水晶あるいは、セラミック発
振子、（１３）はループフィルタである。基準発振器
（１１）は、水晶発振子（１２）により決定される正確
な基準周波数を中心として可変出来る様構成されてい
る。無入力時はＶＣＸＯ出力は基準周波数であり、電圧
制御型発振器（３）、分周器（９）、位相比較器（１
０）、ループフィルタ（１３）より構成される第２のＰ
ＬＬループにより、電圧制御型発振器（３）の出力は基
準周波数のＮ倍に正確に自動調整される。従って調整に
よって合わせ込みたいフリーラン周波数のＮ分の１を、
基準発振器（１１）の基準周波数になるように設定して
おくことにより、電圧制御型発振器のフリーラン周波数
の自動調整回路が構成できる。
【０００６】
【発明が解決しようとする課題】しかし図４のＰＬＬ回
路は２つのループを持つため、このままでは安定動作は
期待できない。すなわち最初に説明した図１のＰＬＬ回
路は、通常２次系の負帰還ループを構成する。この場
合、ループフィルタ（２）にラグリード型ローパスフィ
ルタを用いて安定動作を実現する事が出来る。一方図４
の２重ループＰＬＬ回路は、４次の負帰還ループとなる
ためこのままではループフィルタをどのように選んで
も、安定動作実現は困難である。
路は２つのループを持つため、このままでは安定動作は
期待できない。すなわち最初に説明した図１のＰＬＬ回
路は、通常２次系の負帰還ループを構成する。この場
合、ループフィルタ（２）にラグリード型ローパスフィ
ルタを用いて安定動作を実現する事が出来る。一方図４
の２重ループＰＬＬ回路は、４次の負帰還ループとなる
ためこのままではループフィルタをどのように選んで
も、安定動作実現は困難である。
【０００７】
【課題を解決するための手段】本発明は上述の点に鑑み
成されたもので、第１ＶＣＯと、該第１ＶＣＯより周波
数可変範囲の狭い第２ＶＣＯと、入力信号と前記第１Ｖ
ＣＯの出力信号との位相比較を行なう第１位相比較回路
と、該第１位相比較回路の出力信号を平滑して前記第２
ＶＣＯに印加する第１フィルタと、前記第１ＶＣＯの出
力信号と前記第２ＶＣＯの出力信号との位相比較を行な
う第２位相比較回路と、該第２位相比較回路の出力信号
を平滑して前記第１ＶＣＯに印加する第２フィルタとを
備える２重ＰＬＬ回路において、前記第１フィルタの出
力信号を前記第１ＶＣＯに印加する手段を設けたことを
特徴とする。
成されたもので、第１ＶＣＯと、該第１ＶＣＯより周波
数可変範囲の狭い第２ＶＣＯと、入力信号と前記第１Ｖ
ＣＯの出力信号との位相比較を行なう第１位相比較回路
と、該第１位相比較回路の出力信号を平滑して前記第２
ＶＣＯに印加する第１フィルタと、前記第１ＶＣＯの出
力信号と前記第２ＶＣＯの出力信号との位相比較を行な
う第２位相比較回路と、該第２位相比較回路の出力信号
を平滑して前記第１ＶＣＯに印加する第２フィルタとを
備える２重ＰＬＬ回路において、前記第１フィルタの出
力信号を前記第１ＶＣＯに印加する手段を設けたことを
特徴とする。
【０００８】
【作用】本発明に依れば、４次の負帰還ループを２次系
に近い動作となる様に第１フィルタの出力の一部を第１
ＶＣＯに入力にバイパスして加えているので、２重ＰＬ
Ｌ回路の伝達関数の根軌跡が複素平面上の左半面に存在
するようになり、２重ＰＬＬ回路の動作が安定化する。
に近い動作となる様に第１フィルタの出力の一部を第１
ＶＣＯに入力にバイパスして加えているので、２重ＰＬ
Ｌ回路の伝達関数の根軌跡が複素平面上の左半面に存在
するようになり、２重ＰＬＬ回路の動作が安定化する。
【０００９】
【実施例】図１は、本発明の一実施例を示すブロック図
で、（１４）は加算器、（１５）はループフィルタ
（２）の出力信号に対してｍ倍の係数値を加える第１係
数器、（１６）は、ループフィルタ（１３）の出力信号
に対してｌ倍の係数値を加える第２係数器である。
で、（１４）は加算器、（１５）はループフィルタ
（２）の出力信号に対してｍ倍の係数値を加える第１係
数器、（１６）は、ループフィルタ（１３）の出力信号
に対してｌ倍の係数値を加える第２係数器である。
【００１０】尚、図１において図４と同一の回路ブロッ
クについては同一の符号を付し、説明を省略する。次に
本発明の安定化手段によりＰＬＬループがどのように安
定化されるかをループゲインの根軌跡によって説明す
る。図５、図６、図７に３種類の根軌跡の例を示した。
すなわち図５は前述図２の通常のＰＬＬ回路の場合、図
６は図４の安定化手段を施す前の２重ループＰＬＬ回路
の場合、そして図７は安定化手段を施した後の２重ルー
プＰＬＬ回路のばあいである。
クについては同一の符号を付し、説明を省略する。次に
本発明の安定化手段によりＰＬＬループがどのように安
定化されるかをループゲインの根軌跡によって説明す
る。図５、図６、図７に３種類の根軌跡の例を示した。
すなわち図５は前述図２の通常のＰＬＬ回路の場合、図
６は図４の安定化手段を施す前の２重ループＰＬＬ回路
の場合、そして図７は安定化手段を施した後の２重ルー
プＰＬＬ回路のばあいである。
【００１１】通常のループが１つの図２のＰＬＬ回路の
場合、ループゲインの根を２個、零点を１個持つ。図５
で（１７），（１８）が根、（１９）が零点を表わす。
ループゲインをゼロから無限大まで変化させたときの根
のえがく軌跡が（２０）の根軌跡である。すなわち、
（１７），（１８）からスタートし中間点で上下に分か
れ、（１９）の左で再び実軸に戻る。根軌跡がベクトル
平面の左半面にあれば、その回路は安定である。従って
この場合は安定であると言える。
場合、ループゲインの根を２個、零点を１個持つ。図５
で（１７），（１８）が根、（１９）が零点を表わす。
ループゲインをゼロから無限大まで変化させたときの根
のえがく軌跡が（２０）の根軌跡である。すなわち、
（１７），（１８）からスタートし中間点で上下に分か
れ、（１９）の左で再び実軸に戻る。根軌跡がベクトル
平面の左半面にあれば、その回路は安定である。従って
この場合は安定であると言える。
【００１２】次に安定化手段を施す前の図４の２重ルー
プＰＬＬ回路の根軌跡を考える。この場合ループゲイン
は根を４個、零点を２個持つ。（２１），（２２），
（２３），（２４）が根、（２５），（２６）が零点を
表わす。根軌跡は（２７）および（２８）となる。すな
わちベクトル平面の右半面に根軌跡ができる。従ってこ
の回路は不安定である。すなわち入力位相にロックした
安定なＶＣＯ出力を得ることが出来ない。
プＰＬＬ回路の根軌跡を考える。この場合ループゲイン
は根を４個、零点を２個持つ。（２１），（２２），
（２３），（２４）が根、（２５），（２６）が零点を
表わす。根軌跡は（２７）および（２８）となる。すな
わちベクトル平面の右半面に根軌跡ができる。従ってこ
の回路は不安定である。すなわち入力位相にロックした
安定なＶＣＯ出力を得ることが出来ない。
【００１３】本発明では、ループフィルタ（２）の出力
信号に係数ａを掛けたものと、ループフィルタ（１３）
の出力信号に係数ｂを掛けた信号とを加算器（１４）で
加算した後、電圧制御型発振器（３）に加えている。ル
ープフィルタ（２）及び（１３）をラグリードフィルタ
で構成した場合、図１のループゲインＧは
信号に係数ａを掛けたものと、ループフィルタ（１３）
の出力信号に係数ｂを掛けた信号とを加算器（１４）で
加算した後、電圧制御型発振器（３）に加えている。ル
ープフィルタ（２）及び（１３）をラグリードフィルタ
で構成した場合、図１のループゲインＧは
【００１４】
【数１】
【００１５】 となる。そして、ＫPD1ＫO1＝Ｋａ、ＫPD2ＫO2＝Ｋｂ、
ＫPD2ＫO1＝Ｋｃとすると式（２）は、
ＫPD2ＫO1＝Ｋｃとすると式（２）は、
【００１６】
【数２】
【００１７】と表わされる。一方、ループフィルタ
（２）及び（１３）は、図８の如き構成を有しており、
その伝達関数Ｆ(S)は
（２）及び（１３）は、図８の如き構成を有しており、
その伝達関数Ｆ(S)は
【００１８】
【数３】
【００１９】〔ただし、Τ1＝Ｃ（Ｒ1＋Ｒ2）、Τ2＝Ｃ
Ｒ2〕と表わされる。そこで、ループフィルタ（２）の
時定数をΤ11、Τ12とし、ループフィルタ（１３）の時
定数をΤ21，Τ22とし、２つの伝達関数を式（３）に代
入すると、利得Ｇは、
Ｒ2〕と表わされる。そこで、ループフィルタ（２）の
時定数をΤ11、Τ12とし、ループフィルタ（１３）の時
定数をΤ21，Τ22とし、２つの伝達関数を式（３）に代
入すると、利得Ｇは、
【００２０】
【数４】
【００２１】と表わされる。図７に本発明の安定化手段
を施した後の根軌跡を示す。前記の図６と較べてみる
と、根の数と位置は同じであるが、零点が１個増えてお
り、（２９）がその零点である。この零点は安定化手段
により生じたものである。根軌跡は（２８）および（３
０）である。すなわち根軌跡（２８）は図６と変わらな
いが、もう一方の根軌跡（３０）は大きく異なってく
る。図６では右半面にあったが、つけ加えられた零点
（２９）によって左半面に引き戻されているのがわか
る。極端にループゲインが小さい領域では右半面に少し
残るが、実用範囲では左半面にあり安定化されているこ
とになる。
を施した後の根軌跡を示す。前記の図６と較べてみる
と、根の数と位置は同じであるが、零点が１個増えてお
り、（２９）がその零点である。この零点は安定化手段
により生じたものである。根軌跡は（２８）および（３
０）である。すなわち根軌跡（２８）は図６と変わらな
いが、もう一方の根軌跡（３０）は大きく異なってく
る。図６では右半面にあったが、つけ加えられた零点
（２９）によって左半面に引き戻されているのがわか
る。極端にループゲインが小さい領域では右半面に少し
残るが、実用範囲では左半面にあり安定化されているこ
とになる。
【００２２】図９は、本発明をＡＭ同期検波回路に用い
た場合を示すブロック図で、（３１）は９０度移相器、
（３２）はＡＭ検波器である。電圧制御型発振器（３）
は、コンデンサＣとコイルＬからなる共振回路により、
その中心周波数が定められるとともに、基準発振器（１
１）により、その中心周波数が正確かつ安定に自動設定
される。入力端子（３３）に搬送波に重畳された入力信
号が印加されているとすると、電圧制御型発振器（３）
からは前記搬送波に同期した連続信号が発生する。該連
続信号は、９０度移相器（３１）で移相させられ、入力
信号と同期となり、ＡＭ検波器（３２）に印加される。
従って、ＡＭ検波器（３２）からはＡＭ検波された信号
が得られる。
た場合を示すブロック図で、（３１）は９０度移相器、
（３２）はＡＭ検波器である。電圧制御型発振器（３）
は、コンデンサＣとコイルＬからなる共振回路により、
その中心周波数が定められるとともに、基準発振器（１
１）により、その中心周波数が正確かつ安定に自動設定
される。入力端子（３３）に搬送波に重畳された入力信
号が印加されているとすると、電圧制御型発振器（３）
からは前記搬送波に同期した連続信号が発生する。該連
続信号は、９０度移相器（３１）で移相させられ、入力
信号と同期となり、ＡＭ検波器（３２）に印加される。
従って、ＡＭ検波器（３２）からはＡＭ検波された信号
が得られる。
【００２３】
【発明の効果】以上述べた如く、本発明に依ればＶＣＯ
の中心周波数を自動調整できるとともに、そのループが
安定しており発振等の恐れのない、２重ＰＬＬ回路を提
供することができる。
の中心周波数を自動調整できるとともに、そのループが
安定しており発振等の恐れのない、２重ＰＬＬ回路を提
供することができる。
【図１】本発明の２重ＰＬＬ回路を示すブロック図であ
る。
る。
【図２】従来のＰＬＬ回路を示すブロック図である。
【図３】図２の回路の特性図である。
【図４】従来の２重ＰＬＬ回路を示すブロック図であ
る。
る。
【図５】図２のＰＬＬ回路の根軌跡を示す図である。
【図６】図４のＰＬＬ回路の根軌跡を示す図である。
【図７】図１のＰＬＬ回路の根軌跡を示す図である。
【図８】図１のループフィルタの具体回路図である。
【図９】本発明をＡＭ同期検波回路に適用したブロック
図である。
図である。
（１） 第１位相比較器 （２） 第１フィルタ （３） 電圧制御型発振器 （１０） 第２位相比較器 （１１） 基準発振器 （１３） 第２フィルタ
Claims (2)
- 【請求項１】 第１ＶＣＯと、該第１ＶＣＯより周波数
可変範囲の狭い第２ＶＣＯと、入力信号と前記第１ＶＣ
Ｏの出力信号との位相比較を行なう第１位相比較回路
と、該第１位相比較回路の出力信号を平滑して前記第２
ＶＣＯに印加する第１フィルタと、前記第１ＶＣＯの出
力信号と前記第２ＶＣＯの出力信号との位相比較を行な
う第２位相比較回路と、該第２位相比較回路の出力信号
を平滑して前記第１ＶＣＯに印加する第２フィルタとを
備える２重ＰＬＬ回路において、前記第１フィルタの出
力信号を前記第１ＶＣＯに印加する手段を設けたことを
特徴とする２重ＰＬＬ回路。 - 【請求項２】 第１ＶＣＯと、該第１ＶＣＯより周波数
可変範囲の狭い第２ＶＣＯと、入力信号と前記第１ＶＣ
Ｏの出力信号との位相比較を行なう第１位相比較回路
と、該第１位相比較回路の出力信号を平滑して前記第２
ＶＣＯに印加する第１フィルタと、前記第１ＶＣＯの出
力信号と前記第２ＶＣＯの出力信号との位相比較を行な
う第２位相比較回路と、該第２位相比較回路の出力信号
を平滑する第２フィルタとを備える２重ＰＬＬ回路にお
いて、 前記第１フィルタの出力信号を係数倍する第１の係数器
と、 前記第２フィルタの出力信号を係数倍する第２の係数器
と、 前記第１及び第２の係数器の出力信号を加算し前記第１
ＶＣＯに印加する加算器と、 を設けたことを特徴とする２重ＰＬＬ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4169184A JP2859037B2 (ja) | 1992-06-26 | 1992-06-26 | ２重ｐｌｌ回路 |
| US08/016,247 US5329250A (en) | 1992-02-25 | 1993-02-11 | Double phase locked loop circuit |
| DE69300782T DE69300782T2 (de) | 1992-02-25 | 1993-02-16 | Schaltung mit einem doppelten Phasenregelkreis. |
| EP93102420A EP0557867B1 (en) | 1992-02-25 | 1993-02-16 | Double phase locked loop circuit |
| KR1019930002558A KR100208408B1 (ko) | 1992-02-25 | 1993-02-24 | 2중 루프 pll회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4169184A JP2859037B2 (ja) | 1992-06-26 | 1992-06-26 | ２重ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613894A JPH0613894A (ja) | 1994-01-21 |
| JP2859037B2 true JP2859037B2 (ja) | 1999-02-17 |
Family
ID=15881798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4169184A Expired - Lifetime JP2859037B2 (ja) | 1992-02-25 | 1992-06-26 | ２重ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2859037B2 (ja) |
-
1992
- 1992-06-26 JP JP4169184A patent/JP2859037B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0613894A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5329250A (en) | Double phase locked loop circuit | |
| JPH0770994B2 (ja) | 位相同期回路 | |
| JP2859037B2 (ja) | ２重ｐｌｌ回路 | |
| JPH11312974A (ja) | Ｐｌｌ（位相ロックループ）回路 | |
| JP2971134B2 (ja) | コヒーレント検出器に対する基準キャリアを製造するための位相ロック式ループ | |
| US20060165206A1 (en) | Phase locked loop circuit, electronic device including a phase locked loop circuit and method for generating a periodic signal | |
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| JPH0353813B2 (ja) | ||
| JPS59827Y2 (ja) | 位相同期回路 | |
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| JPH09200046A (ja) | 位相差制御ｐｌｌ回路 | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JPH0287822A (ja) | 自動位相制御回路 | |
| JPS59138127A (ja) | 位相制御発振回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP3081418B2 (ja) | フィルタの自動調整回路 | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| JP2740001B2 (ja) | 信号処理用フィルタの周波数調整回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JPH07162299A (ja) | 位相ロックドループ装置、発振器及び信号処理装置 | |
| JPS637022A (ja) | 位相同期発振器 | |
| JPS6350165A (ja) | 水平偏向回路 | |
| JPH0748659B2 (ja) | 位相同期発振器 | |
| JPS5846728A (ja) | 移相回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 14 |