JPH1084278A - Ｐｌｌ回路 - Google Patents

Ｐｌｌ回路

Info

Publication number
JPH1084278A
JPH1084278A JP8238905A JP23890596A JPH1084278A JP H1084278 A JPH1084278 A JP H1084278A JP 8238905 A JP8238905 A JP 8238905A JP 23890596 A JP23890596 A JP 23890596A JP H1084278 A JPH1084278 A JP H1084278A
Authority
JP
Japan
Prior art keywords
current
voltage
phase
circuit
adjustment circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8238905A
Other languages
English (en)
Inventor
Motoi Yamaguchi
基 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8238905A priority Critical patent/JPH1084278A/ja
Priority to US08/925,405 priority patent/US6150887A/en
Publication of JPH1084278A publication Critical patent/JPH1084278A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 製造ばらつきや動作中の温度変化などによる
特性変化を自動的に補償する、信頼性の高いＰＬＬ回路
を提供すること。 【解決手段】 位相比較器１で入力信号の位相と帰還信
号の位相とを比較して位相誤差電圧を生成する。前記位
相誤差電圧の高調波成分をループフィルタ２で除去して
フィルタ出力電圧を生成する。前記フィルタ出力電圧を
電圧−電流変換回路３ａで位相誤差電流に変換する。自
動バイアス調整回路１０で生成したバイアス電流と前記
位相誤差電流とを加算器３ｃで加算して制御電流を生成
させる。前記制御電流に応じて電流制御発振器３ｂが発
振出力信号を生成する。前記発振出力信号にしたがって
１／Ｎカウンタ４が前記帰還信号を生成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は位相ロックループ
（ＰＬＬ）回路に関する。
【０００２】
【従来の技術】通信回路網など様々な電子回路において
ＰＬＬ回路が使用されることは一般に知られている。代
表的なＰＬＬ回路は、図４に示すように、位相比較器１
０１と、ループフィルタ１０２と、電圧制御発振器（Ｖ
ＣＯ）１０３とを含んでいる。位相比較器１０１は入力
信号Ｖｉｎの位相と電圧制御発振器１０３の出力信号Ｖ
ｏｓｃの位相とを比較し、その位相差に相当する信号
（即ち誤差電圧Ｖｅ）を生成する。誤差電圧Ｖｅに応じ
て、ループフィルタ１０２は制御電圧Ｖｃｔｒを生成
し、これを電圧制御発振器１０３に供給する。制御電圧
Ｖｃｔｒにしたがって、電圧制御発振器１０３は出力信
号Ｖｏｓｃの周波数Ｆｏｓｃを制御する。ループ全体は
負帰還を構成し、電圧制御発振器１０３の出力信号Ｖｏ
ｓｃの位相を入力信号Ｖｉｎの位相に近づけるようには
たらくため、最終的には電圧制御発振器１０３の出力信
号Ｖｏｓｃは入力信号Ｖｉｎに同期する。
【０００３】図５を参照すると、電圧制御発振器１０３
の制御電圧−発振周波数特性が示されている。制御電圧
−発振周波数特性が特性線５０で表されかつ制御電圧Ｖ
ｃｔｒが範囲５０ｂ内にある場合には、電圧制御発振器
１０３の出力可能な周波数は範囲５０ａ内となる。すな
わち図４に示すＰＬＬ回路の同期可能な入力信号Ｖｉｎ
の周波数は範囲５０ａ内となる。
【０００４】また入力信号Ｖｉｎがない場合の、ループ
フィルタ１０２の出力電圧（即ち制御電圧Ｖｃｔｒ）を
Ｖｃとすると、電圧制御発振器１０３の自走発振周波数
はＦｃ０となる。
【０００５】電圧制御発振器１０３の自走発振周波数Ｆ
ｃは、入力信号Ｖｉｎの周波数Ｆｉｎに近いことが望ま
しく、入力信号Ｖｉｎの周波数Ｆｉｎがあらかじめ想定
される場合は、自走発振周波数Ｆｃがその周波数になる
ように設計される。
【０００６】前述の図４が示すようなＰＬＬ回路では、
電圧制御発振器１０３の特性は一意に決まるため、同期
がとれる入力信号Ｖｉｎの周波数範囲（図５の範囲５０
ａ）は限られる。そのため同期をとりたい入力信号Ｖｉ
ｎの周波数Ｆｉｎが変わるたびに電圧制御発振器１０３
を設計し直す必要があった。
【０００７】また製造プロセスのばらつきや動作中の周
囲温度の変化などによって電圧制御発振器１０３の特性
（自走発振周波数Ｆｃや同期可能な周波数範囲）が設計
値からずれた場合、自走発振周波数Ｆｃと入力信号Ｖｉ
ｎの周波数の差が設計値より広がることにより、ＰＬＬ
回路が同期（安定）するまでの時間が長くなったり、ル
ープフィルタの最適値が変化したり、最悪の場合、入力
信号Ｖｉｎの周波数が電圧制御発振器１０３の同期可能
な周波数範囲から外れて同期しなくなるという問題点が
あった。
【０００８】図５を参照すると、電圧制御発振器１０３
の制御電圧−発振周波数特性の設計値が特性線５０で表
されるとき、制御電圧Ｖｃｔｒが範囲５０ｂ内にあるの
に対して電圧制御発振器１０３の発振周波数は範囲５０
ａ内であり、自走発振周波数はＦｃ０である。これに対
し、製造ばらつきや周囲温度の変化により電圧制御発振
器１０３の制御電圧−発振周波数特性がずれて特性線５
１になった場合、発振周波数は範囲５１ａ内となり、自
走発振周波数はＦｃ１となる。同様に電圧制御発振器１
０３の制御電圧−発振周波数特性が特性線５２になった
場合、発振周波数は範囲５２ａ内となり、自走発振周波
数はＦｃ２となる。
【０００９】従来のＰＬＬ回路では、その動作の信頼性
を上げるために、製造プロセスのばらつきや動作中の周
囲温度の変化などをあらかじめ見込んで、電圧制御発振
器の発振周波数範囲を大きくとる必要があった。ひとつ
の方法として、電圧制御発振器のゲインを大きくするこ
とで、ＰＬＬ回路の同期可能な入力周波数の範囲を広く
するという方法がある。しかしこの場合ノイズに対して
敏感になり、ジッタが大きくなるという問題があった。
【００１０】また、電圧制御発振器のゲインを大きくす
ると、製造ばらつきによる自走発振周波数Ｆｃと入力信
号Ｖｉｎの周波数Ｆｉｎの差のばらつきが大きくなり、
ループフィルタの最適値が製品によって大きく異なり、
製品ごとにフィルタを調整しなければならないという問
題があった。
【００１１】そこで特開昭５８−１４０８２２号公報や
特公平０４−００１５２７号公報で報告されているＰＬ
Ｌ回路は、バイアス電流で電圧制御発振器の中心周波数
（自走発振周波数）を固定し、電圧制御発振器のゲイン
を可変にすることで同期可能な周波数範囲を広くしてい
る。
【００１２】また特開昭６１−１４４１２５号公報や特
開平０６−１５２４０１号公報で報告されているＰＬＬ
回路は、電圧制御発振器のゲインや自走発振周波数Ｆｃ
を、製造ばらつきによらず、設計値（外部入力値）にな
るように調整する期間を設けている。
【００１３】
【発明が解決しようとする課題】しかし、特開昭５８−
１４０８２２号公報や特公平０４−００１５２７号公報
のＰＬＬ回路は、自走発振周波数を決定するバイアス電
流を抵抗素子やトランジスタで生成しているため、製造
プロセスのパラメータ（トランジスタのしきい値電圧や
抵抗値）が設計時のパラメータとずれた場合、自走発振
周波数Ｆｃや同期周波数範囲は設計値からずれ、最悪の
場合同期が取れなくなる虞がある。
【００１４】また特開昭６１−１４４１２５号公報や特
開平０６−１５２４０１号公報のＰＬＬ回路では、調整
可能な周波数の範囲や分解能を大きくとるためには、カ
ウンタやＤＩＡ変換器などの調整回路が大きくなり、回
路のオーバーヘッドが無視できなくなる。また初めに調
整を行うため、動作中の周囲温度の変化などによる特性
変化は調整できないという問題もある。
【００１５】それ故に本発明の課題は、製造ばらつきや
動作中の温度変化などによる特性変化を自動的に補償す
る、信頼性の高いＰＬＬ回路を提供することにある。
【００１６】
【課題を解決するための手段】本発明によれば、入力信
号の位相と帰還信号の位相とを比較して位相誤差電圧を
生成する位相比較器と、前記位相誤差電圧の高調波成分
を除去してフィルタ出力電圧を生成するループフィルタ
と、前記フィルタ出力電圧を位相誤差電流に変換する電
圧−電流変換回路と、バイアス電流を生成するためのバ
イアス電流生成手段と、前記位相誤差電流と前記バイア
ス電流とを加算して制御電流を生成する加算器と、前記
制御電流に応じて発振出力信号を生成する電流制御発振
器と、前記発振出力信号にしたがって前記帰還信号を生
成するカウンタとを含むことを特徴とするＰＬＬ回路が
得られる。
【００１７】前記バイアス電流生成手段は、前記電流制
御発振器の自走発振周波数が入力信号の周波数と等しく
なるように前記バイアス電流を自動的に調整して前記加
算器に出力する自動バイアス調整回路を含むものである
ことが好ましい。
【００１８】前記自動バイアス調整回路は、基準クロッ
ク信号の位相と調整回路内帰還信号の位相とを比較して
調整回路内位相誤差電圧を生成する位相比較器と、前記
調整回路内位相誤差電圧の高調波成分を除去して調整回
路内フィルタ出力電圧を生成するループフィルタと、前
記調整回路内フィルタ出力電圧を調整回路内制御電流に
変換するとともに前記バイアス電流を生成する電圧−電
流変換回路と、前記調整回路内制御電流に応じて調整回
路内発振出力信号を生成するレプリカ発振器と、前記調
整回路内発振出力信号にしたがって前記調整回路内帰還
信号を生成するカウンタとを含むものであることが好ま
しい。
【００１９】
【作用】本発明のＰＬＬ回路は、バイアス電流生成手段
において、電圧制御発振器の自走発振周波数が入力信号
周波数と等しくなるようなバイアス電流を生成するた
め、製造ばらつきや動作中に周囲温度に変化が生じて
も、電圧制御発振器は常に期待（設計値）通りの特性を
もち、信頼性の高い動作が得られる。
【００２０】また本発明のＰＬＬ回路は、電圧制御発振
器の自走発振周波数をバイアス電流生成手段によって任
意に決定できるため、同期周波数範囲を広くするために
電圧制御発振器のゲインを大きくする必要がなく、安定
性の高い（低ジッタ）動作が得られる。
【００２１】また本発明のＰＬＬ回路は、製造ばらつき
や動作中に周囲温度に変化が生じても、バイアス電流生
成手段のはたらきによって、電圧制御発振器の自走発振
周波数と入力信号の周波数の差が大きくなることはな
く、ループフィルタの最適値は変わらず、フィルタの調
整を行う必要がない。
【００２２】
【発明の実施の形態】図１を参照して、本発明の実施の
形態に係るＰＬＬ回路について詳細に説明する。このＰ
ＬＬ回路は、位相比較器１と、ループフィルタ２と、電
圧制御発振器３と、１／Ｎカウンタ４と、自動バイアス
調整回路１０とを含んでいる。位相比較器１は入力信号
Ｖｉｎの位相と電圧制御発振器３の出力信号Ｖｏｓｃを
１／Ｎカウンタ４でＮ分周した帰還信号Ｖ１Ｎの位相と
を比較して、その位相差に相当する信号（即ち位相誤差
電圧Ｖｅ）をループフィルタ２に入力する。ループフィ
ルタ２は位相誤差電圧Ｖｅの高調波成分を取り除きフィ
ルタ出力電圧Ｖｅ”として電圧制御発振器３に入力す
る。電圧制御発振器３はカウンタ４の出力信号である帰
還信号Ｖ１Ｎの位相が入力信号の位相に一致するように
制御される。帰還信号Ｖ１Ｎが入力信号Ｖｉｎに同期し
たとき、電圧制御発振器３は入力信号ＶｉｎのＮ倍の周
波数で発振している。後文にて詳述するように、自動バ
イアス調整回路１０は基準クロック信号Ｖｃｌｋに応じ
てバイアス電流Ｉｂｉａｓを生成するものである。
【００２３】電圧制御発振器３は、電圧−電流変換回路
３ａと、電流制御発振器３ｂと、加算器３ｃとを含んで
いる。電圧−電流変換回路３ａはループフィルタ２のフ
ィルタ出力電圧Ｖｅ゛を位相誤差電流Ｉｅに変換する。
加算器３ｃは、位相誤差電流Ｉｅとバイアス電流Ｉｂｉ
ａｓとを加算し、制御電流Ｉｃｔｒを生成する。電流制
御発振器３ｂは制御電流Ｉｃｔｒに応じて発振出力信号
Ｖｏｓｃを生成する。
【００２４】入力信号がないときもしくは入力信号Ｖｉ
ｎと帰還信号Ｖｃｔｒに位相差がないとき、位相誤差電
流Ｉｅはゼロになる。このとき、バイアス電流Ｉｂｉａ
ｓによって電流制御発振器３ｂは発振する。すなわち電
流制御発振器３ｂの自走発振周波数Ｆｃはバイアス電流
Ｉｂｉａｓによって決まる。バイアス電流は自動バイア
ス調整回路１０によって、自走発振周波数Ｆｃが任意の
周波数（入力信号Ｖｉｎの周波数Ｆｉｎ）になるように
自動調整される。
【００２５】入力信号Ｖｉｎが入力されると、入力信号
Ｖｉｎの位相と帰還信号Ｖ１Ｎの位相の位相差が比較さ
れ、位相誤差電流Ｉｅが変化して電流制御発振器３ｂを
制御し、最終的に帰還信号Ｖ１Ｎは入力信号Ｖｉｎに同
期する。
【００２６】電流制御発振器３ｂの制御電流−発振周波
数特性を図３に示す。図３に示すように、電流制御発振
器３ｂの特性が、製造プロセスのばらつきや周囲温度に
よって設計時の特性（図３の３０）からずれても、図１
のＰＬＬ回路ではバイアス電流Ｉｂｉａｓ−ｎ（ｎ＝
０，１，２）が自動的に調整されることにより、自走発
振周波数Ｆｃおよぴ発振周波数の範囲３０ａは一定に保
たれる。
【００２７】自動バイアス調整回路１０を第２図に示
す。自動バイアス調整回路１０は基準クロック信号Ｖｃ
ｌｋを入力信号とするＰＬＬ回路を構成するものであ
り、位相比較器１１と、フープフィルタ１２と、電圧制
御発振器１３と、１／Ｍカウンタ１４とをｌ含んでい
る。位相比較器１１は、基準クロック信号Ｖｃｌｋの位
相と電圧制御発振器１３の出力信号Ｖｒｅｐを１／Ｍカ
ウンタ１４でＭ分周した信号Ｖ１Ｍの位相差とを比較
し、その位相差に相当する信号（即ち調整回路内位相誤
差信号Ｖｅｅ）をループフィルタ１２に入力する。ルー
プフィルタ１２は調整回路内位相誤差電圧Ｖｅｅの高調
波成分を取り除き調整回路内フィルタ出力電圧Ｖｅｅ”
として電圧制御発振器１３に入力する。電圧制御発振器
１３はカウンタ１４の出力信号（即ち調整回路内帰還信
号Ｖ１Ｍ）の位相が基準クロック信号Ｖｃｌｋの位相に
一致するように制御される。調整回路内帰還信号Ｖ１Ｍ
が基準クロック信号Ｖｃｌｋに同期したとき、電圧制御
発振器１３は基準クロック信号ＶｃｌｋのＭ倍の周波数
で発振している。
【００２８】電圧制御発振器１３は電圧−電流変換回路
１３ａと電流制御発振器３ｂのレプリカ発振器１３ｂと
を含んでいる。電圧−電流変換回路１３ａは、ループフ
ィルタ１２の調整回路内フィルタ出力電圧Ｖｅｅ゛を電
流に変換し調整回路内制御電流Ｉｒｅｐを出力する。位
相比較器１１とループフィルタ１２と電圧制御発振器１
３と１／Ｍカウンタ１４からなるＰＬＬ回路が周知の動
作により安定時したとき、１／Ｍカウンタ１４の調整回
路内帰還信号Ｖ１Ｍは基準クロック信号Ｖｃｌｋに同期
する。このとき電圧制御発振器１３のレプリカ発振器１
３ｂは基準クロック信号ＶｃｌｋのＭ倍の周波数で発振
している。調整回路内制御電流Ｉｒｅｐは、レプリカ発
振器１３ｂを基準クロック信号ＶｃｌｋのＭ倍の周波数
で発振させるのに必要な値をもつ。こうして自動バイア
ス調整回路１０は調整回路内制御電流Ｉｒｅｐと等しい
電流をバイアス電流Ｉｂａｉｓとして出力する。即ち、
自動バイアス調整回路１０はバイアス電流生成手段とし
て働く。
【００２９】電流制御発振器３ｂとレプリカ発振器１３
ｂは、同じ回路構成、同じ電気特性を持つものとする。
レプリカ発振器１３ｂがある周波数Ｆｒｅｐで発振して
いるとき、その制御電流Ｉｒｅｐと等しい電流をバイア
ス電流Ｉｂｉａｓとして電流制御発振器３ｂに与えれ
ば、電流制御発振器３ｂの自走発振周波数はＦｒｅｐと
なる。すなわちレプリカ発振器１３ｂの発振周波数を変
えることで、電流制御発振器３ｂの自走発振周波数を任
意に決定することができる。レプリカ発振器１３ｂの発
振周波数Ｆｒｅｐは、基準クロック信号Ｖｃｌｋによっ
て可変である。
【００３０】入力信号Ｖｉｎの周波数をＦｉｎとし、自
動バイアス調整回路１０の基準クロック信号の周波数を
Ｆｃｌｋとすると、レプリカ発振器１３ｂの発振周波
数、すなわち電流制御発振器３ｂの自走周波数Ｆｃは式
（１）で表される。
【００３１】 Ｆｃ＝Ｍ・Ｆｃｌｋ＝Ｎ・Ｆｉｎ （１） 式（１）を変形して Ｆｃｌｋ＝Ｎ／Ｍ・Ｆｉｎ （２） 電流制御発振器３ｂの自走周波数をＦｉｎにするために
は、Ｎ／Ｍ・Ｆｉｎという周波数の基準クロック信号を
自動バイアス調整回路１０に与えればよい。基準クロッ
ク信号Ｖｃｌｋには、サイドバンドノイズのないピュア
な信号が望まれるが、高い周波数の基準クロックを生成
することは困難で、そのような基準クロック発生器は高
価である。
【００３２】上述したＰＩＬ回路は、同期をとりたい入
力信号Ｖｉｎの周波数Ｆｉｎが高周波でも、Ｎ／Ｍ比を
小さくとれば基準クロックＶｃｌｋの周波数Ｆｃｌｋは
低周波に抑えられ、高価な高周波基準クロック発生器を
必要としない。
【００３３】ＰＬＬ回路として高い安定性を得るために
は十分な位相余裕が必要である。位相余裕が十分とれる
ように図４に示す従来のＰＬＬ回路でループフィルタ１
０２のカットオフ周波数を低く設定すると、入力信号周
波数Ｆｉｎと自走発振周波数Ｆｃの位相差信号がループ
フィルタ１０２を通過できなくなり同期が取れなくな
る。
【００３４】上述したＰＬＬ回路では、自動バイアス調
整回路１０により自走発振周波数Ｆｃは入力信号周波数
Ｆｉｎと近くなるように自動調整されるため、位相差信
号Ｖｅは低周波信号となり、十分な位相余裕が取れるよ
うループフィルタ３のカットオフ周波数を低く設定して
も、同期が取れなくなることはない。これにより上述し
たＰＬＬ回路は高い安定性を得ることができる。
【００３５】また図２に示す自動バイアス調整回路１０
のループフィルタ１２のカットオフ周波数を高く設計し
ておけば、同時に広い同期周波数範囲を確保することが
できる。
【００３６】一般に従来のＰＬＬ回路では、電圧制御発
振器１０３のゲインを大きくすると同期できる周波数範
囲が広がるが、ノイズに対して敏感になりジッタが大き
くなるという問題がある。
【００３７】図１及び図２に示すＰＬＬ回路では、同期
できる周波数範囲は自動バイアス調整回路１０内の電圧
制御発振器１３のゲインで決まり、ジッタなどのＰＬＬ
回路の安定性は電圧制御発振器３のゲインで決まる。し
たがって電圧制御発振器１３のゲインを大きくし、電圧
制御発振器３のゲインを小さく設計することで、広い同
期周波数範囲と低ジッタ特性が同時に得られる。
【００３８】なお電圧制御発振器３，１３のゲインは、
電圧制御発振器を電圧−電流変換回路３ａ，１３ａと電
流制御発振器３ｂ，１３ｂの組み合わせとしているの
で、電圧−電流変換回路３ａ，１３ａの利得（即ち電圧
−電流変換率）を変えることで、自由に設計できる。
【００３９】
【発明の効果】本発明の第１の効果は、製造ばらつきや
動作中の周囲温度の変化などが補償できる、ということ
である。その理由は、レプリカ発振器を用いて、自走発
振周波数が入力信号周波数と同じになるようなバイアス
電流を自動生成し、電流制御発振器に与えているからで
ある。
【００４０】本発明の第２の効果は、広い同期周波数範
囲と低ジッタ特性を両立できる、ということである。そ
の理由は、本発明のＰＬＬ回路の同期できる周波数範囲
は自動バイアス調整回路内の電圧制御発振器のゲインで
決まり、ジッタなどのＰＬＬ回路の安定性は電圧制御発
振器のゲインで決まり、両電圧制御発振器のゲインを別
々に設計できるからである。電圧制御発振器のゲインを
大きくし、電圧制御発振器のゲインを小さく設計するこ
とで、広い同期周波数範囲と低ジッタ特性が同時に得ら
れる。
【００４１】本発明の第３の効果は、製造ばらつきや動
作中に周囲温度に変化が生じてもループフィルタを調整
する必要がない、ということである。その理由は、自動
バイアス調整回路のはたらきによって、製造ばらつきや
周囲温度の変化が生じても、電圧制御発振器の自走発振
周波数と入力信号の周波数の差が大きくなることはな
く、ループフィルタの最適値は変わらないからである。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るＰＬＬ回路を示すブ
ロック図。
【図２】図１のＰＬＬ回路に含まれた自動バイアス調整
回路を示すブロック図。
【図３】図１のＰＬＬ回路に含まれた電流制御発振器の
制御電流−発振周波数特性を理想化した特性図。
【第４図】従来のＰＬＬ回路のブロック図。
【第５図】図４のＰＬＬ回路に含まれた電圧制御発振器
の制御電圧−発振周波数特性を理想化した特性図。
【符号の説明】
１，１１，１０１ 位相比較器 ２，１２，１０２ ループフィルタ ３，１３，１０３ 電圧制御発振器 ３ａ，１３ａ 電圧−電流変換回路 ３ｂ 電流制御発振器 ３ｃ 加算器 １３ｂ レプリカ発振器（電流制御発振器） ４ １／Ｎカウンタ １４ １／Ｍカウンタ １０ 自動バイアス調整回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 入力信号の位相と帰還信号の位相とを比
    較して位相誤差電圧を生成する位相比較器と、前記位相
    誤差電圧の高調波成分を除去してフィルタ出力電圧を生
    成するループフィルタと、前記フィルタ出力電圧を位相
    誤差電流に変換する電圧−電流変換回路と、バイアス電
    流を生成するためのバイアス電流生成手段と、前記位相
    誤差電流と前記バイアス電流とを加算して制御電流を生
    成する加算器と、前記制御電流に応じて発振出力信号を
    生成する電流制御発振器と、前記発振出力信号にしたが
    って前記帰還信号を生成するカウンタとを含むことを特
    徴とするＰＬＬ回路。
  2. 【請求項２】 前記バイアス電流生成手段は、前記電流
    制御発振器の自走発振周波数が入力信号の周波数と等し
    くなるように前記バイアス電流を自動的に調整して前記
    加算器に出力する自動バイアス調整回路を含む請求項１
    記載のＰＬＬ回路。
  3. 【請求項３】 前記自動バイアス調整回路は、基準クロ
    ック信号の位相と調整回路内帰還信号の位相とを比較し
    て調整回路内位相誤差電圧を生成する位相比較器と、前
    記調整回路内位相誤差電圧の高調波成分を除去して調整
    回路内フィルタ出力電圧を生成するループフィルタと、
    前記調整回路内フィルタ出力電圧を調整回路内制御電流
    に変換するとともに前記バイアス電流を生成する電圧−
    電流変換回路と、前記調整回路内制御電流に応じて調整
    回路内発振出力信号を生成するレプリカ発振器と、前記
    調整回路内発振出力信号にしたがって前記調整回路内帰
    還信号を生成するカウンタとを含む請求項２記載のＰＬ
    Ｌ回路。
JP8238905A 1996-09-10 1996-09-10 Ｐｌｌ回路 Pending JPH1084278A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8238905A JPH1084278A (ja) 1996-09-10 1996-09-10 Ｐｌｌ回路
US08/925,405 US6150887A (en) 1996-09-10 1997-09-08 PLL Circuit in which output oscillation signal frequency can be controlled based on bias signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8238905A JPH1084278A (ja) 1996-09-10 1996-09-10 Ｐｌｌ回路

Publications (1)

Publication Number Publication Date
JPH1084278A true JPH1084278A (ja) 1998-03-31

Family

ID=17037020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8238905A Pending JPH1084278A (ja) 1996-09-10 1996-09-10 Ｐｌｌ回路

Country Status (2)

Country Link
US (1) US6150887A (ja)
JP (1) JPH1084278A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853256B2 (en) 2002-01-16 2005-02-08 Kabushiki Kaisha Toshiba Voltage controlled oscillator with reference current generator
KR100935840B1 (ko) 2002-09-12 2010-01-08 후지쯔 마이크로일렉트로닉스 가부시키가이샤 클록 생성 회로, ｐｌｌ 및 클록 생성 방법
KR101026654B1 (ko) 2007-08-06 2011-04-04 르네사스 일렉트로닉스 가부시키가이샤 전압-제어형 발진기 회로 및 이를 이용한 위상 로크 루프회로
WO2017195614A1 (ja) * 2016-05-11 2017-11-16 ソニー株式会社 発振回路、発振方法、およびｐｌｌ回路

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438188B1 (en) * 1999-01-11 2002-08-20 Alcatel Usa Sourcing, L.P. Method and apparatus for a digitally controlled constant current source for phase adjustment of a synthesized clock
JP2000315948A (ja) * 1999-04-28 2000-11-14 Nec Corp Ｐｌｌ周波数シンセサイザ
US6570947B1 (en) * 1999-09-24 2003-05-27 Motorola, Inc. Phase lock loop having a robust bandwidth and a calibration method thereof
US6313675B1 (en) * 2000-02-21 2001-11-06 Hewlett-Packard Company Delay locked loop driver
US6990163B2 (en) * 2000-11-21 2006-01-24 Lsi Logic Corporation Apparatus and method for acquiring phase lock timing recovery in a partial response maximum likelihood (PRML) channel
JP4270339B2 (ja) 2000-12-27 2009-05-27 富士通株式会社 Ｐｌｌ回路及びこれに用いられる自動バイアス調整回路
US20040133912A1 (en) * 2002-10-22 2004-07-08 Chris Thomas Method and apparatus of IEEE 1394 tone transmission in beta mode
US6714085B1 (en) 2002-10-24 2004-03-30 General Dynamics Decision Systems, Inc Prepositioned frequency synthesizer and method therefor
JP2004180125A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp 半導体装置
DE60327900D1 (de) * 2002-12-24 2009-07-16 Fujitsu Microelectronics Ltd Taktgenerator mit spektraler Dispersion
US8143957B2 (en) * 2006-01-11 2012-03-27 Qualcomm, Incorporated Current-mode gain-splitting dual-path VCO
US7355482B2 (en) * 2006-02-17 2008-04-08 Seiko Epson Corporation Methods and apparatus for compensating a variable oscillator for process, voltage, and temperature variations using a replica oscillator
US10063246B2 (en) * 2016-11-16 2018-08-28 Perceptia Devices, Inc. Low-power fractional-N PLLs
CN107979356B (zh) * 2017-12-21 2021-07-02 上海华力微电子有限公司 一种压控振荡器电路
CN109656304B (zh) * 2018-12-13 2021-02-12 成都芯源***有限公司 电流产生电路及其霍尔电路
US11075638B1 (en) 2020-12-28 2021-07-27 Nxp Usa, Inc. System and method for calibrating digital phase locked loop

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58140822A (ja) * 1982-02-15 1983-08-20 Hitachi Ltd 電流制御回路
US4593254A (en) * 1984-12-14 1986-06-03 International Business Machines Corp. VCO centering circuit
JPS61281623A (ja) * 1985-05-09 1986-12-12 Sanyo Electric Co Ltd 発振周波数調整装置
US4616077A (en) * 1985-11-22 1986-10-07 General Electric Company Method for preparing cyclic polycarbonate oligomer from bischloroformate composition
JPS62296623A (ja) * 1986-06-16 1987-12-23 Nec Corp 位相同期回路
US5072195A (en) * 1990-04-05 1991-12-10 Gazelle Microcircuits, Inc. Phase-locked loop with clamped voltage-controlled oscillator
JP2564415B2 (ja) * 1990-04-18 1996-12-18 株式会社日立製作所 空気流量検出器
JP3184322B2 (ja) * 1992-08-25 2001-07-09 株式会社東芝 Ｐｌｌ復調回路
JP3177025B2 (ja) * 1992-11-12 2001-06-18 旭化成マイクロシステム株式会社 Ｐｌｌ回路
JPH077328A (ja) * 1993-06-15 1995-01-10 Nec Ic Microcomput Syst Ltd Ｆｍ復調回路
US5334953A (en) * 1993-07-22 1994-08-02 Motorola, Inc. Charge pump bias control in a phase lock loop
JP3415304B2 (ja) * 1994-11-11 2003-06-09 株式会社日立製作所 クロック発生回路とプロセッサ
US5629650A (en) * 1996-01-29 1997-05-13 International Business Machines Corporation Self-biased phase-locked loop

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853256B2 (en) 2002-01-16 2005-02-08 Kabushiki Kaisha Toshiba Voltage controlled oscillator with reference current generator
KR100935840B1 (ko) 2002-09-12 2010-01-08 후지쯔 마이크로일렉트로닉스 가부시키가이샤 클록 생성 회로, ｐｌｌ 및 클록 생성 방법
KR101026654B1 (ko) 2007-08-06 2011-04-04 르네사스 일렉트로닉스 가부시키가이샤 전압-제어형 발진기 회로 및 이를 이용한 위상 로크 루프회로
WO2017195614A1 (ja) * 2016-05-11 2017-11-16 ソニー株式会社 発振回路、発振方法、およびｐｌｌ回路
JPWO2017195614A1 (ja) * 2016-05-11 2019-03-14 ソニー株式会社 発振回路、発振方法、およびｐｌｌ回路

Also Published As

Publication number Publication date
US6150887A (en) 2000-11-21

Similar Documents

Publication Publication Date Title
JPH1084278A (ja) Ｐｌｌ回路
US6351164B1 (en) PLL circuit
US6353368B1 (en) VCO circuit using negative feedback to reduce phase noise
US11777507B2 (en) Phase-locked loop (PLL) with direct feedforward circuit
US6275116B1 (en) Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator
US7741919B2 (en) Architecture for maintaining constant voltage-controlled oscillator gain
US20020149087A1 (en) Semiconductor filter system and signal frequency control method
EP1629601B1 (en) A self-calibrated constant-gain tunable oscillator
US5406631A (en) Stereo signal demodulator circuit and stereo signal demodulator using the same
JPH098551A (ja) 高安定発振回路
JPH11251902A (ja) Ｐｌｌ回路
US5483559A (en) Phase-locked loop device, oscillator, and signal processor
JPS6059822A (ja) 周波数変換回路
JPH0787368B2 (ja) 外部制御型原子発振器
JPH07147538A (ja) Ｐｌｌ回路
JP3564424B2 (ja) Ｐｌｌ回路
JP2837592B2 (ja) 位相ロックループ回路の制御発振回路
JPH11220390A (ja) 位相同期ループ回路
JPH10215168A (ja) Ｖｃｘｏを用いたｐｌｌ発振器
JP2656546B2 (ja) 位相同期発振器
JPH0998084A (ja) 位相同期発振回路
JPH06260932A (ja) Ｐｌｌ回路
JPH0242817A (ja) 安定化電圧制御発振器
JPH04344713A (ja) 位相同期回路
JPH06303131A (ja) Ｐｌｌ回路