JPH0786244A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH0786244A
JPH0786244A JP5227132A JP22713293A JPH0786244A JP H0786244 A JPH0786244 A JP H0786244A JP 5227132 A JP5227132 A JP 5227132A JP 22713293 A JP22713293 A JP 22713293A JP H0786244 A JPH0786244 A JP H0786244A
Authority
JP
Japan
Prior art keywords
etching
film
resist mask
antireflection film
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5227132A
Other languages
English (en)
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5227132A priority Critical patent/JPH0786244A/ja
Priority to KR1019940022669A priority patent/KR100272644B1/ko
Priority to EP94114373A priority patent/EP0644582B1/en
Priority to DE69416225T priority patent/DE69416225T2/de
Publication of JPH0786244A publication Critical patent/JPH0786244A/ja
Priority to US08/712,572 priority patent/US5994226A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 ＳｉＯＮ（酸化窒化シリコン）反射防止膜を
積層した被エッチング材料層の異方性エッチングを行
う。 【構成】 Ｗ−ポリサイド膜５上のＳｉＯＮ反射防止膜
６ａをエッチングした後、ウェハの全面に窒化イオウ系
化合物からなる堆積物層を形成し、これをエッチバック
してレジスト・マスク７とＳｉＯＮ反射防止膜６ａのパ
ターン側壁面上に側壁保護膜８ａを形成する。窒化イオ
ウ系化合物の代わりに、被エッチング材料層とプラズマ
との反応で得られる反応生成物を堆積させても良い。 【効果】 側壁保護膜８ａの存在によりレジストマスク
６のエッジが横方向に後退しなくなるので、寸法変換差
が抑制され、異方性形状を有するゲート電極５ａが得ら
れる。エキシマ・レーザ・リソグラフィで線幅０．３μ
ｍ以下の次世代以降の微細加工を行う場合の実用プロセ
ス。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造等の微
細加工分野において行われるドライエッチング方法に関
し、特にＳｉＯＮ系反射防止膜の上に形成されるレジス
ト・マスクの後退を防止してエッチング異方性を向上さ
せる方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化が加速度的に進行
するに伴い、その最小加工寸法も急速に縮小されてい
る。たとえば、現状で量産ラインに移行されている１６
ＭＤＲＡＭの最小加工寸法は約０．５μｍ（ハーフミク
ロン）であるが、次世代の６４ＭＤＲＡＭでは０．３５
μｍ（サブハーフミクロン）以下、次々世代の２５６Ｍ
ＤＲＡＭでは０．２５μｍ（クォーターミクロン）以下
に縮小されるとみられている。
【０００３】この微細化度は、マスク・パターンを形成
するフォトリソグラフィ技術に依存するといっても過言
ではない。現行の０．５μｍクラスの加工には、高圧水
銀ランプのｇ線（波長４３６ｎｍ）やｉ線（波長３６５
ｎｍ）等の可視〜近紫外光源が、また０．３５μｍ〜
０．２５μｍクラスでは、ＫｒＦエキシマ・レーザ光
（波長２４８ｎｍ）等の遠紫外光源が用いられる。特に
線幅０．４μｍ以下の微細なマスクを形成するフォトリ
ソグラフィ技術においては、ハレーションや定在波効果
によるコントラストや解像度の低下を防止するために、
下地材料層からの反射光を弱めるための反射防止膜がほ
ぼ必須となる。
【０００４】反射防止膜の構成材料としては、従来から
アモルファス・シリコン、ＴｉＮ、ＴｉＯＮ等が多く用
いられてきたが、近年、ＳｉＯＮ（酸化窒化シリコン）
が遠紫外領域において良好な光学特性を有することが示
され、エキシマ・レーザ・リソグラフィへの応用が期待
されている。たとえば、Ｗ（タングステン）−ポリサイ
ド膜やＡｌ（アルミニウム）系材料膜の反射率をＳｉＯ
Ｎ膜で抑制して微細ゲート加工を行うようなプロセス
が、その典型例となる。
【０００５】
【発明が解決しようとする課題】ところで、かかるフォ
トリソグラフィによりレジスト・マスクのパターニング
が終了した後には、次工程のエッチング工程において当
然、反射防止膜もエッチングされることとなる。ここ
で、エッチング中、特にオーバーエッチング時にＳｉＯ
Ｎから放出される酸素により、下地材料層の異方性形状
が劣化する虞れがあることが明らかとなってきた。この
問題を、図１２〜図１５を参照しながら説明する。
【０００６】図１２は、エッチング開始前のウェハの状
態を示したものであり、Ｓｉ基板２１上にゲートＳｉＯ
x 膜２２を介してＷ−ポリサイド膜２５およびＳｉＯＮ
反射防止膜２６が順次積層され、さらにその上に所定の
形状にパターニングされたレジスト・マスク２７が形成
されている。ここで、上記Ｗ−ポリサイド膜２５は、下
層側から順に、不純物を含有するポリシリコン層２３と
ＷＳｉx （タングステン・シリサイド）層２４とが順次
積層されたものである。
【０００７】このＷ−ポリサイド膜２５をＣｌ2 ／Ｏ2
混合ガスを用いてエッチングすると、エッチング反応生
成物としてＳｉＣｌx ，ＷＣｌＯx 等が生成することに
よりエッチングが進行する。その一方でパターンの側壁
面上には、レジスト・マスクのフォワード・スパッタに
より供給される分解生成物に由来するカーボン系ポリマ
ーが堆積し、側壁保護膜２８が形成される。このときの
ウェハ温度が十分に低ければ、エッチング反応生成物の
中で比較的蒸気圧の低いＳｉＣｌx も、側壁保護膜２８
の構成成分となる。
【０００８】この結果、ジャストエッチング終了時には
図１３に示されるように、異方性形状を有するゲート電
極２５ａが形成される。なお、図中、エッチング後の各
材料層は、元の符号に添字ａを付して示してある。
【０００９】しかし、さらに引き続いてオーバーエッチ
ングを行うと、図１４に示されるようにレジスト・マス
ク２７のエッジの後退に伴い、ＳｉＯＮ反射防止膜２６
ａの端面がテーパー化した状態で露出し易くなる。Ｓｉ
ＯＮは、元素組成比がおおよそＳｉ：Ｏ：Ｎ＝２：１：
１であり、ＳｉＯ2 に比べてＳｉリッチである。したが
って、Ｃｌ系プラズマに対する耐性が弱く、露出した端
部がエッチングされると容易に活性なＯ* を放出する。
すると、このＯ* がカーボン系の側壁保護膜２８をＣＯ
x の形で除去し、側壁保護効果を低下させる。しかも、
オーバーエッチング時にはエッチングすべきＷ−ポリサ
イド膜２５も減少しているので、エッチング・ガス中の
Ｏ* は相対的に過剰である。
【００１０】この結果、図１５に示されるように、アン
ダカットを生じたゲート電極２５ｂが形成されてしま
う。ここで、アンダカットを生じた各材料層は、元の符
号に添字ｂを付して示してある。アンダカットは、ＷＳ
ｉx 層２４ｂにおいて最も顕著に発生している。これ
は、ＳｉＯＮ反射防止膜の端面からスパッタアウトされ
たＯ* がＷ原子をＷＣｌＯx の形で除去するために、Ｗ
Ｓｉx 層２４ａのエッチング速度が増大してしまうから
である。
【００１１】このように、ゲート電極の異方性形状が劣
化すると、配線抵抗が設計値から外れる他、ＬＤＤ構造
達成用のサイド・ウォールの形成が困難となる等の深刻
な問題が生ずる。
【００１２】かかるオーバーエッチング時の異方性形状
の劣化は、上述のＳｉＯＮ反射防止膜に限らず、酸素を
容易に放出し得る他の反射防止膜を用いた場合にも、ま
たＷ−ポリサイド膜上のみならずＡｌ系配線等の他の導
電材料層をエッチングの対象とした場合にも、同様に起
こり得る現象である。そこで本発明は、酸素を含有する
反射防止膜と積層された導電材料層のエッチングにおい
て、オーバーエッチング時にも異方性を維持する方法を
提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明者は、上述の目的
を達するために鋭意検討を行った結果、上述のような反
射防止膜の端面のテーパー化を防止するには、まずレジ
スト・マスクの側壁面のエッチング耐性を強化して横方
向の後退を防ぐことが必要であると考えた。また、その
強化のための手段として、少なくとも導電材料層のエッ
チングの主要部分が始まる以前の段階で、レジスト・マ
スクの側壁面に側壁保護膜を形成することが有効である
と考え、本発明を提案するに至った。
【００１４】すなわち、本発明のドライエッチング方法
は、酸素を含有する反射防止膜で表面を被覆されてなる
導電材料層をレジスト・マスクを介してエッチングする
際に、前記導電材料層のエッチングに先立ち、少なくと
も前記レジスト・マスクのパターン側壁面上に側壁保護
膜を形成するものである。この場合の導電材料層として
は、前述のＷ−ポリサイド膜の他、Ａｌ系材料層、Ｃｕ
系材料層、高融点金属層等、比較的高い反射率を有し、
半導体製造において電極や配線の形成に用いられるあら
ゆる種類の材料層を挙げることができる。
【００１５】ここで前記側壁保護膜の形成を反射防止膜
のエッチング前に行えば、該反射防止膜はレジスト・マ
スクのみの側壁面を被覆することになるが、反射防止膜
のエッチング後に行えば、この反射防止膜の側壁面上へ
も側壁保護膜が延在されることになる。
【００１６】この側壁保護膜は、原料ガスの放電解離に
よりプラズマ中に生成する堆積性物質を堆積させ、必要
に応じてこの堆積層をエッチバックすることにより形成
することができる。あるいは、適度な基板バイアスを併
用して垂直イオン入射面における堆積を抑制することに
より、初めからパターンの側壁面上にのみ形成すること
もできる。
【００１７】いずれにしても、サブハーフミクロン・レ
ベルの加工では、かかる堆積性物質がパーティクル汚染
を招くことは許されず、この観点から特に好適な材料と
してイオウもしくは窒化イオウ系化合物の少なくとも一
方を用いる。イオウは、放電解離条件下で遊離のイオウ
を生成し得るガスを用いて生成させることができる。こ
の場合のガスとしては、Ｓ2 Ｆ2 ，ＳＦ2 ，ＳＦ4 ，Ｓ
2 Ｆ 10、Ｓ3 Ｃｌ2 ，Ｓ2 Ｃｌ2 ，ＳＣｌ2 ，Ｓ3 Ｂｒ
2 ，Ｓ2 Ｂｒ2 ，ＳＢｒ2 ，Ｈ2 Ｓ等のイオウ系化合物
を含むガスを用いることができる。
【００１８】また、窒化イオウ系化合物は、上記のイオ
ウ系化合物とＮ2 ，ＮＦ3 等の窒素系化合物を含む混合
ガスを放電解離して生成させることができる。典型的に
は、ポリマー状物質であるポリチアジル（ＳＮ）x が生
成する。これらは、いずれもウェハがおおよそ室温以下
の温度に維持されていればウェハ上に安定に存在し、加
熱されれば容易に昇華または分解する物質である。ある
いは、アッシング時にレジスト・マスクと同時に燃焼除
去することもできる。したがって、ウェハ上にパーティ
クル汚染を残す虞れがない。
【００１９】ところで、本発明で用いられる側壁保護膜
は、上述のようなプラズマ中からの堆積物ではなく、導
電材料層に由来する反応生成物を用いても形成すること
ができる。この場合は、まず前記レジスト・マスクを介
して前記反射防止膜をエッチングして導電材料層を選択
的に露出させ、この表層部とプラズマとの反応により生
成した堆積性の反応生成物を、前記レジスト・マスクお
よび前記反射防止膜のパターン側壁面上に堆積させる。
十分な側壁保護膜が形成された後は、導電材料層のエッ
チングが速やかに進行するような条件に切り替えてエッ
チングを行う。実際には、これが導電材料層のエッチン
グの主要部分である。
【００２０】ここで、前記酸素を含有する反射防止膜の
構成材料としては、今後のエキシマ・レーザ・リソグラ
フィに対応させる観点からＳｉＯＮ系材料が特に好適で
ある。このＳｉＯＮ系材料には、成膜時のガス組成に応
じてＨが含まれていても良い。ＳｉＯＮは、少なくとも
炭素系化学種とフッ素系化学種とを生成し得るエッチン
グ・ガスを用いてエッチングすることができる。この場
合のエッチング・ガスとしては、ＳｉＯ2 のエッチング
に一般的に用いられているフルオロカーボン系化合物や
ハイドロフルオロカーボン系ガスを適宜選択もしくは組
み合わせて用いることができる。
【００２１】
【作用】本発明では、導電材料層のエッチングの少なく
とも主要部分が始まる前に、レジスト・マスクの側壁面
上に側壁保護膜が形成されるので、該導電材料層のエッ
チング中にレジスト・マスクの後退が生じなくなる。こ
れにより、反射防止膜の端面の露出が防止されるので、
ＳｉＯＮのように酸素を含む反射防止膜を用いた場合に
も、酸素性活性種の放出が起こらなくなる。したがっ
て、導電材料層の側壁面上に既に形成された側壁保護膜
がオーバーエッチング中に除去されることもなくなり、
良好な異方性形状を維持することができる。
【００２２】特に、反射防止膜をエッチングした後に側
壁保護膜を形成した場合には、レジスト・マスクの側壁
面と共にこの反射防止膜のパターン側壁面も側壁保護膜
で保護されるため、酸素放出の防止効果は一層大きくな
る。上記側壁保護膜をイオウまたは窒化イオウ系化合物
の少なくとも一方を用いて形成した場合には、パーティ
クルの極めて少ないプロセスを実現することができる。
【００２３】また、上記側壁保護膜を導電材料層に由来
する反応生成物を用いて形成した場合には、エッチング
反応系に関与する化学種の種類が限定されることによ
り、制御、解析、メンテナンスが容易となる。
【００２４】
【実施例】以下、本発明の具体的な実施例について説明
する。
【００２５】実施例１ 本実施例は、Ｗ−ポリサイド・ゲート電極加工におい
て、まずその表面のＳｉＯＮ反射防止膜をエッチングし
た後、レジスト・マスクの側壁面に（ＳＮ）x からなる
側壁保護膜を形成した例である。このプロセスを、図１
ないし図５を参照しながら説明する。
【００２６】図１に、本実施例でエッチング・サンプル
として用いたウェハの構成を示す。ここでは、Ｓｉ基板
１上に厚さ約１０ｎｍのゲート酸化膜２を介してＷ−ポ
リサイド膜５およびＳｉＯＮ反射防止膜６が順次積層さ
れ、さらにその上に所定の形状にパターニングされたレ
ジスト・マスク７が形成されている。ここで、上記Ｗ−
ポリサイド膜５は、下層側から順に、不純物を含有する
厚さ約１００ｎｍのポリシリコン層３と厚さ約１００ｎ
ｍのＷＳｉx 層４とが順次積層されたものである。ま
た、上記ＳｉＯＮ反射防止膜６は、プラズマＣＶＤ法に
より厚さ約３０ｎｍに堆積されている。さらに、上記レ
ジスト・マスク７は、ポジ型化学増幅レジスト材料（シ
プレー社製；商品名ＸＰ８８４３）とＫｒＦエキシマ・
レーザ・ステッパを用い、厚さ約１μｍ，パターン幅約
０．２５μｍに形成されている。
【００２７】このウェハをＳｉＯ2 加工用のＲＦバイア
ス印加型有磁場マイクロ波プラズマ・エッチング装置に
セットし、一例として下記の条件でＳｉＯＮ反射防止膜
６をエッチングした。 ｃ−Ｃ4 Ｆ8 流量 ５０ ＳＣＣＭ ＣＨＦ3 流量 ２０ ＳＣＣＭ ガス圧 ０．４ Ｐａ マイクロ波パワー ８５０ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ２００ Ｗ（８００ ｋＨ
ｚ） ウェハ載置電極温度 −５０ ℃ このエッチング工程では、図２に示されるようなＳｉＯ
Ｎ反射防止膜６ａが得られた。このエッチングは、ＣＦ
x + のイオン・アシスト機構にもとづいて進行するが、
ＳｉＯＮのＯ含量がＳｉＯ2 に比べて少ないため、上記
フルオロカーボン系ガスに由来する炭素系ポリマーが堆
積し易い。したがって、エッチング速度は同条件による
ＳｉＯ2 のエッチング速度の３分の１程度であった。
【００２８】次に、上記ウェハを別の有磁場マイクロ波
プラズマ・エッチング装置にセットし、一例として下記
の条件で放電を行った。 Ｓ2 Ｃｌ2 流量 １０ ＳＣＣＭ Ｎ2 流量 １０ ＳＣＣＭ ガス圧 ０．３ Ｐａ マイクロ波パワー ８５０ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ０ Ｗ ウェハ載置電極温度 ０ ℃ この放電により、図３に示されるように、ウェハの全面
が窒化イオウ系化合物からなる堆積物層８で被覆され
た。なお、この堆積物層８は、ポリチアジル（ＳＮ）x
を主要な構成成分とするものである。
【００２９】次に、一例として下記の条件で上記堆積物
層８をエッチバックした。 Ｃｌ2 流量 ２０ ＳＣＣＭ ガス圧 ０．３ Ｐａ マイクロ波パワー ８５０ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー １００ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ０ ℃ このエッチバックにより、上記堆積物層８は図４に示さ
れるようにレジスト・マスク７とＳｉＯＮ反射防止膜６
ａの側壁面上にのみ残り、側壁保護膜８ａとなった。
【００３０】次に、上記ウェハをゲート加工用の別の有
磁場マイクロ波プラズマ・エッチング装置にセットし、
Ｗ−ポリサイド膜５のエッチングを行った。このエッチ
ングは、ＷＳｉx 層４とポリシリコン層３のエッチング
時にそれぞれ最適なエッチング条件を適用する２段階プ
ロセスにより行った。各エッチング条件の一例を以下に
示す。 〔ＷＳｉx 層４のエッチング〕 Ｃｌ2 流量 ２０ ＳＣＣＭ Ｏ2 流量 ３ ＳＣＣＭ ガス圧 ０．３ Ｐａ マイクロ波パワー ８５０ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ３０ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ０ ℃ この工程では、ＷＳｉx 層４がＷＣｌＯx ，ＳｉＣｌx
等の形で速やかに除去された。
【００３１】〔ポリシリコン層３のエッチング条件〕 ＨＢｒ流量 ２０ ＳＣＣＭ ガス圧 ０．３ Ｐａ マイクロ波パワー ８５０ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー １０ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ０ ℃ この工程では、Ｂｒ系エッチャントを用い、低バイアス
条件を採用することにより、ゲート酸化膜２に対して高
選択比を達成することができた。約５０％のオーバーエ
ッチングもこの条件で行った。
【００３２】上記Ｗ−ポリサイド膜５の２段階エッチン
グ中およびオーバーエッチング中には、レジスト・マス
ク７はその側壁面が保護されていることにより、横方向
の後退を起こさない。したがって、ＳｉＯＮ反射防止膜
６ａの端面が露出することはなく、図示されない炭素系
ポリマーの除去やＷＳｉx 層４の増速エッチングも進行
しなかった。この結果、図５に示されるように、良好な
異方性形状を有するゲート電極５ａが形成された。な
お、図中、エッチング後の各材料層は、元の符号に添字
ａを付して示してある。
【００３３】ところで、レジスト・マスクの側壁面を堆
積物で覆うことにより、レジスト・マスクの横方向の後
退を防ぐという考え方そのものは、以前から知られてい
る。たとえば、第３９回応用物理学関係連合講演会（１
９９２年春季年会），講演予稿集ｐ．５０４，演題番号
２８ｐ−ＮＣ−４には、ＨＢｒ／Ｏ2 混合ガスを用いた
Ｓｉエッチングにおいて、レジスト・マスクがＳｉＯ2
系材料で被覆されることにより、レジスト・マスクの後
退が防止され、寸法変換差が抑制された事例が報告され
ている。ただしこの場合、通常のアッシングを行う前に
希フッ酸処理を行ってＳｉＯ2 系材料を溶解除去しない
と、レジスト・マスクを除去することができない。
【００３４】これに対し、本実施例で側壁保護膜の構成
材料として用いた窒化イオウ系化合物は、加熱による昇
華除去、またはアッシングによる燃焼除去が可能であ
り、通常のレジスト除去プロセスを何ら妨げることがな
い。
【００３５】実施例２ 本実施例は、実施例と同様のＷ−ポリサイド・ゲート電
極加工において、ＳｉＯＮ反射防止膜をエッチングする
前にレジスト・マスクの側壁面に（ＳＮ）x からなる側
壁保護膜を形成した例である。このプロセスを、図６お
よび図７を参照しながら説明する。
【００３６】本実施例では、図１に示したウェハの全面
に、実施例１と同様の手法で窒化イオウ系化合物からな
る堆積物層８を堆積させて図６に示される状態とした
後、この堆積物層８をエッチバックして、図７に示され
るような側壁保護膜８ａを形成した。以降のＳｉＯＮ反
射防止膜６、Ｗ−ポリサイド膜５のエッチング条件は、
実施例１で上述したとおりである。
【００３７】本実施例では、ＳｉＯＮ反射防止膜６のパ
ターンの側壁面は側壁保護膜８ａで被覆されない。しか
し、異方的なエッチング条件下ではこの側壁面がスパッ
タされてＯ* が放出されることはほとんど無いので、同
様に良好な異方性形状を有するゲート電極５ａを形成す
ることができた。
【００３８】実施例３ 本実施例は、Ａｌ系配線加工において、Ａｌ−１％Ｓｉ
層の表面のＳｉＯＮ反射防止膜をエッチングした後、Ｂ
ｒ系エッチャントを用いてＡｌ−１％Ｓｉ層の表層部か
らＡｌＢｒx を生成させ、これを側壁保護膜の構成成分
として用いた例である。このプロセスを、図８ないし図
１１を参照しながら説明する。
【００３９】図８に、本実施例でエッチング・サンプル
として用いたウェハの構成を示す。ここでは、ＳｉＯ2
層間絶縁膜１１上にＴｉ層１２およびＴｉＯＮ層１３の
積層系からなるバリヤメタル１４、Ａｌ−１％Ｓｉ層１
５およびＳｉＯＮ反射防止膜１６が順次積層され、さら
にその上に所定の形状にパターニングされたレジスト・
マスク１７が形成されている。このレジスト・マスク１
７は、エキシマ・レーザ・リソグラフィにより約０．２
５μｍのパターン幅に形成されている。
【００４０】次に、ｃ−Ｃ4 Ｆ8 ／ＣＨＦ3 混合ガスを
用い、実施例１と同様の条件を用いて図９に示されるよ
うにＳｉＯＮ反射防止膜１６をエッチングした。このエ
ッチングは、Ｆ系エッチャントを用いることによりＡｌ
−１％Ｓｉ層１５に対して高い選択性をもって行うこと
ができた。
【００４１】続いて、一例として下記の条件でプラズマ
処理を行った。 ＨＢｒ流量 ２０ ＳＣＣＭ ガス圧 １．３ Ｐａ マイクロ波パワー ８５０ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー １０ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ２０ ℃ このプラズマ処理では、ＨＢｒプラズマとＡｌ−１％Ｓ
ｉ層１５の露出面との反応により蒸気圧の低いＡｌＢｒ
x が生成するが、ＲＦバイアスが若干印加されているこ
とで垂直イオン入射面におけるＡｌＢｒx の堆積は抑制
されている。この結果、初めからパターン側壁面上にの
みＡｌＢｒx が堆積し、図１０に示されるような側壁保
護膜１８が形成された。
【００４２】次に、一例として下記の条件によりＡｌ−
１％Ｓｉ層１５およびバリヤメタル１４を連続的にエッ
チングした。 Ｓ2 Ｃｌ2 流量 ２０ ＳＣＣＭ ガス圧 １．３ Ｐａ マイクロ波パワー ８５０ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ５０ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ２０ ℃ なお、オーバーエッチングも同じ条件で引き続き行っ
た。
【００４３】このエッチング工程およびオーバーエッチ
ング工程では、Ｓ2 Ｃｌ2 から解離生成するＳ（イオ
ウ）により側壁保護が行われながら異方性エッチングが
進行し、図１１に示されるような異方性形状を有するＡ
ｌ系配線パターン１５ａおよびバリヤメタル・パターン
１４ａが得られた。なお、エッチング後の各材料層は、
元の符号に添字ａを付けて表してある。
【００４４】本実施例ではレジスト・マスク１７の横方
向の後退が生じないため、ＳｉＯＮ反射防止膜１６ａの
端面が露出することはない。したがって、側壁保護に寄
与するＳがＳＯx の形で除去されることがなく、オーバ
ーエッチング中にも異方性形状を維持することができ
た。
【００４５】以上、本発明を３例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、サンプル・ウェハの構成、使用するエッ
チング装置、エッチング条件等の詳細が適宜変更可能で
あることは言うまでもない。
【００４６】
【発明の効果】以上の説明からも明らかなように、本発
明によればエッチング中におけるレジスト・マスクの横
方向の後退を抑制し、酸素を含有する反射防止膜からの
酸素系活性種の放出を防止しているので、大幅なオーバ
ーエッチングを行っても良好な異方性形状を維持するこ
とができる。
【００４７】本発明は特に、エキシマ・レーザ・リソグ
ラフィ用の反射防止膜として有望なＳｉＯＮを用いて導
電材料層をパターニングするプロセスのごとく、次世代
以降の配線加工に典型的に適用することができ、その産
業上の利用価値は著しく高いものである。
【図面の簡単な説明】
【図１】本発明を適用したＷ−ポリサイド・ゲート電極
加工において、エッチング前のウェハの状態を示す模式
的断面図である。
【図２】図１のＳｉＯＮ反射防止膜をエッチングした状
態を示す模式的断面図である。
【図３】図２のウェハの全面を堆積物層で被覆した状態
を示す模式的断面図である。
【図４】図３の堆積物層をエッチバックしてレジスト・
マスクの側壁保護膜を形成した状態を示す模式的断面図
である。
【図５】図４のＷ−ポリサイド膜を異方性エッチングし
てゲート電極を形成した状態を示す模式的断面図であ
る。
【図６】本発明を適用した他のＷ−ポリサイド・ゲート
電極加工において、図１のウェハの全面を堆積物層で被
覆した状態を示す模式的断面図である。
【図７】図６の堆積物層をエッチバックしてレジスト・
マスクの側壁保護膜を形成した状態を示す模式的断面図
である。
【図８】本発明を適用したＡｌ系配線加工において、エ
ッチング前のウェハの状態を示す模式的断面図である。
【図９】図８のＳｉＯＮ反射防止膜をエッチングした状
態を示す模式的断面図である。
【図１０】図９のレジスト・マスクの側壁面上に側壁保
護膜を堆積させた状態を示す模式的断面図である。
【図１１】図１０のＡｌ−１％Ｓｉ層およびバリヤメタ
ルを異方性エッチングしてＡｌ系配線パターンを形成し
た状態を示す模式的断面図である。
【図１２】従来のＷ−ポリサイド・ゲート電極加工にお
いて、エッチング前のウェハの状態を示す模式的断面図
である。
【図１３】図１２のＳｉＯＮ反射防止膜とＷ−ポリサイ
ド膜がジャストエッチングされた状態を示す模式的断面
図である。
【図１４】図１３のレジスト・マスクがオーバーエッチ
ングにより後退した状態を示す模式的断面図である。
【図１５】図１４のゲート電極の異方性形状が劣化した
状態を示す模式的断面図である。
【符号の説明】
５ ・・・Ｗ−ポリサイド膜 ６，１６・・・ＳｉＯＮ反射防止膜 ７，１７・・・レジスト・マスク ８ ・・・堆積物層（窒化イオウ系化合物） ８ａ ・・・側壁保護膜（窒化イオウ系化合物） １４ ・・・バリヤメタル １５ ・・・Ａｌ−１％Ｓｉ層 １８ ・・・側壁保護膜（ＡｌＢｒx ）

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 酸素を含有する反射防止膜で表面を被覆
    されてなる導電材料層をレジスト・マスクを介してエッ
    チングするドライエッチング方法において、 前記導電材料層のエッチングに先立ち、少なくとも前記
    レジスト・マスクのパターン側壁面上に側壁保護膜を形
    成することを特徴とするドライエッチング方法。
  2. 【請求項２】 前記側壁保護膜は、前記レジスト・マス
    クを介して前記反射防止膜をエッチングした後に、該反
    射防止膜のパターン側壁面上へも延在するごとく形成さ
    れることを特徴とする請求項１記載のドライエッチング
    方法。
  3. 【請求項３】 前記側壁保護膜は、イオウもしくは窒化
    イオウ系化合物の少なくとも一方を用いて形成すること
    を特徴とする請求項１または請求項２に記載のドライエ
    ッチング方法。
  4. 【請求項４】 酸素を含有する反射防止膜で表面を被覆
    されてなる導電材料層をレジスト・マスクを介してエッ
    チングするドライエッチング方法において、 前記レジスト・マスクを介して前記反射防止膜をエッチ
    ングする工程と、 前記導電材料層の表層部とプラズマとの反応により生成
    した堆積性の反応生成物を用いて前記レジスト・マスク
    および前記反射防止膜のパターン側壁面上に側壁保護膜
    を形成する工程と、 前記導電材料層をエッチングする工程とを有することを
    特徴とするドライエッチング方法。
  5. 【請求項５】 前記反射防止膜はＳｉＯＮ系材料を用い
    て構成されることを特徴とする請求項１ないし請求項４
    のいずれか１項に記載のドライエッチング方法。
JP5227132A 1993-09-13 1993-09-13 ドライエッチング方法 Pending JPH0786244A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5227132A JPH0786244A (ja) 1993-09-13 1993-09-13 ドライエッチング方法
KR1019940022669A KR100272644B1 (ko) 1993-09-13 1994-09-09 드라이에칭방법
EP94114373A EP0644582B1 (en) 1993-09-13 1994-09-13 Dry etching method
DE69416225T DE69416225T2 (de) 1993-09-13 1994-09-13 Verfahren zur Trockenätzung
US08/712,572 US5994226A (en) 1993-09-13 1996-09-13 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5227132A JPH0786244A (ja) 1993-09-13 1993-09-13 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH0786244A true JPH0786244A (ja) 1995-03-31

Family

ID=16855984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5227132A Pending JPH0786244A (ja) 1993-09-13 1993-09-13 ドライエッチング方法

Country Status (5)

Country Link
US (1) US5994226A (ja)
EP (1) EP0644582B1 (ja)
JP (1) JPH0786244A (ja)
KR (1) KR100272644B1 (ja)
DE (1) DE69416225T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801399A (en) * 1994-10-13 1998-09-01 Yamaha Corporation Semiconductor device with antireflection film
JP2003051443A (ja) * 2001-06-28 2003-02-21 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541164B1 (en) * 1997-10-22 2003-04-01 Applied Materials, Inc. Method for etching an anti-reflective coating
US6291356B1 (en) 1997-12-08 2001-09-18 Applied Materials, Inc. Method for etching silicon oxynitride and dielectric antireflection coatings
US6013582A (en) * 1997-12-08 2000-01-11 Applied Materials, Inc. Method for etching silicon oxynitride and inorganic antireflection coatings
DE10000004A1 (de) * 2000-01-03 2001-05-17 Infineon Technologies Ag Verfahren zur Herstellung von Leitbahnen
US6762129B2 (en) * 2000-04-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
DE10054969A1 (de) * 2000-11-06 2002-03-28 Infineon Technologies Ag Verfahren zur Strukturierung von Metallschichten
CN100451831C (zh) * 2001-10-29 2009-01-14 旺宏电子股份有限公司 减小图案间隙或开口尺寸的方法
US6573177B1 (en) * 2002-02-19 2003-06-03 Macronix International Co., Ltd. Protection layer to prevent under-layer damage during deposition
US7473377B2 (en) 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
KR100619398B1 (ko) * 2003-12-26 2006-09-11 동부일렉트로닉스 주식회사 반사방지막을 구비한 레티클 제조방법
US7291563B2 (en) * 2005-08-18 2007-11-06 Micron Technology, Inc. Method of etching a substrate; method of forming a feature on a substrate; and method of depositing a layer comprising silicon, carbon, and fluorine onto a semiconductor substrate
JP4630795B2 (ja) * 2005-10-26 2011-02-09 株式会社東芝 パターン形成方法および磁気記録媒体の製造方法
US7579282B2 (en) * 2006-01-13 2009-08-25 Freescale Semiconductor, Inc. Method for removing metal foot during high-k dielectric/metal gate etching
US8233248B1 (en) 2009-09-16 2012-07-31 Western Digital (Fremont), Llc Method and system for providing a magnetic recording transducer using a line hard mask
US8871102B2 (en) 2011-05-25 2014-10-28 Western Digital (Fremont), Llc Method and system for fabricating a narrow line structure in a magnetic recording head
US8518832B1 (en) 2011-06-27 2013-08-27 Western Digital (Fremont), Llc Process for masking and removal of residue from complex shapes
US8703397B1 (en) 2012-03-29 2014-04-22 Western Digital (Fremont), Llc Method for providing side shields for a magnetic recording transducer
US9034564B1 (en) 2013-07-26 2015-05-19 Western Digital (Fremont), Llc Reader fabrication method employing developable bottom anti-reflective coating
US9001467B1 (en) 2014-03-05 2015-04-07 Western Digital (Fremont), Llc Method for fabricating side shields in a magnetic writer
US9583356B1 (en) 2015-09-30 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
CN107104044A (zh) * 2017-05-12 2017-08-29 京东方科技集团股份有限公司 一种电极制作方法及阵列基板的制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181378A (en) * 1981-04-30 1982-11-08 Toshiba Corp Dry etching method
DE68923247T2 (de) * 1988-11-04 1995-10-26 Fujitsu Ltd Verfahren zum Erzeugen eines Fotolackmusters.
JPH03110846A (ja) * 1989-09-25 1991-05-10 Sony Corp 配線の形成方法
JPH03156927A (ja) * 1989-10-24 1991-07-04 Hewlett Packard Co <Hp> アルミ・メタライゼーションのパターン形成方法
JP3170791B2 (ja) * 1990-09-11 2001-05-28 ソニー株式会社 Ａｌ系材料膜のエッチング方法
JPH04125924A (ja) * 1990-09-17 1992-04-27 Mitsubishi Electric Corp プラズマエッチング方法
JPH04142738A (ja) * 1990-10-04 1992-05-15 Sony Corp ドライエッチング方法
JP3094470B2 (ja) * 1991-01-22 2000-10-03 ソニー株式会社 ドライエッチング方法
JPH04330724A (ja) * 1991-01-28 1992-11-18 Sony Corp 配線形成方法
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
JPH04288828A (ja) * 1991-03-18 1992-10-13 Sony Corp ドライエッチング方法
JP3371143B2 (ja) * 1991-06-03 2003-01-27 ソニー株式会社 ドライエッチング方法
JP3198586B2 (ja) * 1992-02-14 2001-08-13 ソニー株式会社 ドライエッチング方法
JP3181741B2 (ja) * 1993-01-11 2001-07-03 富士通株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801399A (en) * 1994-10-13 1998-09-01 Yamaha Corporation Semiconductor device with antireflection film
JP2003051443A (ja) * 2001-06-28 2003-02-21 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法

Also Published As

Publication number Publication date
EP0644582B1 (en) 1999-01-27
US5994226A (en) 1999-11-30
KR950009963A (ko) 1995-04-26
EP0644582A2 (en) 1995-03-22
DE69416225T2 (de) 1999-08-19
KR100272644B1 (ko) 2000-12-01
EP0644582A3 (en) 1996-03-20
DE69416225D1 (de) 1999-03-11

Similar Documents

Publication Publication Date Title
JPH0786244A (ja) ドライエッチング方法
JP4690512B2 (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
KR100372742B1 (ko) 무기 반사방지막을 사용한 배선 형성 방법
JPH05160081A (ja) ドライエッチング方法
US5378653A (en) Method of forming aluminum based pattern
JPH05291208A (ja) ドライエッチング方法
US6420099B1 (en) Tungsten hard mask for dry etching aluminum-containing layers
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
JP3319003B2 (ja) ゲート絶縁膜上のゲート電極材料のドライエッチング方法
JP3279016B2 (ja) ドライエッチング方法
JP3277414B2 (ja) ドライエッチング方法
JPH0794467A (ja) ドライエッチング方法
JPH07106308A (ja) ドライエッチング方法
JP3696655B2 (ja) 配線形成方法
JP3277652B2 (ja) ドライエッチング方法
JP3344027B2 (ja) ドライエッチング方法
JP3118946B2 (ja) ドライエッチング方法
JPH0794469A (ja) ドライエッチング方法
JPH07297281A (ja) 接続孔の製造方法
JPH07263425A (ja) 積層配線のドライエッチング方法
JP3166242B2 (ja) ドライエッチング方法
JPH0864580A (ja) 半導体装置の製造方法
JP3277422B2 (ja) ドライエッチング方法
JPH05182937A (ja) ドライエッチング方法
JPH06314674A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020205