JP3344027B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP3344027B2
JP3344027B2 JP23472393A JP23472393A JP3344027B2 JP 3344027 B2 JP3344027 B2 JP 3344027B2 JP 23472393 A JP23472393 A JP 23472393A JP 23472393 A JP23472393 A JP 23472393A JP 3344027 B2 JP3344027 B2 JP 3344027B2
Authority
JP
Japan
Prior art keywords
etching
antireflection film
film
sion
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23472393A
Other languages
English (en)
Other versions
JPH0794476A (ja
Inventor
哲也 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23472393A priority Critical patent/JP3344027B2/ja
Publication of JPH0794476A publication Critical patent/JPH0794476A/ja
Application granted granted Critical
Publication of JP3344027B2 publication Critical patent/JP3344027B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造等の微
細加工分野において行われるドライエッチング方法に関
し、特に酸素を含有する反射防止膜とシリコン系材料層
との積層系を寸法変換差を発生させることなく異方的に
エッチングする方法に関する。
【0002】
【従来の技術】半導体装置の高集積化が加速度的に進行
するに伴い、その最小加工寸法も急速に縮小されてい
る。たとえば、現状で量産ラインに移行されている16
MDRAMの最小加工寸法は約0.5μmであるが、次
世代の64MDRAMでは0.35μm以下(サブハー
フミクロン)、次々世代の256MDRAMでは0.2
5μm以下(クォーターミクロン)に縮小されるとみら
れている。
【0003】この微細化度は、マスク・パターンを形成
するフォトリソグラフィ技術に依存するといっても過言
ではない。現行の0.5μmクラスの加工には、高圧水
銀ランプのg線(波長436nm)やi線(波長365
nm)等の可視〜近紫外光源が用いられているが、0.
35μm〜0.25μm(ディープ・サブミクロン)ク
ラスでは、KrFエキシマ・レーザ光(波長248n
m)等の遠紫外光源が必要となる。
【0004】ところが、エキシマ・レーザ光は単一波長
の光であるため、レジスト膜内における多重干渉により
定在波効果が発生し易くなっている。これにより、ウェ
ハ面の段差の上下でレジスト・パターンの寸法が変化し
たり、レジスト・パターン側壁面にひだ状の凹凸が形成
される等の問題が生じている。そこで、下地材料層から
の反射光を弱めるための反射防止膜が必須となる。
【0005】反射防止膜の構成材料としては、従来から
アモルファス・シリコン、TiN、TiON等が多く用
いられてきたが、近年、SiON(酸化窒化シリコン)
が遠紫外領域において良好な光学特性を有することが示
され、エキシマ・レーザ・リソグラフィへの適用が期待
されている。たとえば、W(タングステン)−ポリサイ
ド膜やAl(アルミニウム)系材料膜の反射率をSiO
N膜で抑制した微細電極加工が、典型的なプロセスとな
る。
【0006】
【発明が解決しようとする課題】ところで、かかるフォ
トリソグラフィによりレジスト・マスクのパターニング
が終了した後には、次工程のエッチング工程において当
然、反射防止膜もエッチングされることとなる。このエ
ッチング中、SiONから放出される酸素系活性種によ
り、下地材料層の形状が生ずる虞れがあることが明らか
となってきた。この問題を、図9ないし図11を参照し
ながら説明する。
【0007】図9は、エッチング開始前のウェハの状態
を示している。ここでは、Si基板21上にゲート酸化
膜22を介してW−ポリサイド膜25およびSiON反
射防止膜26が順次積層され、さらにその上に所定の形
状にパターニングされたレジスト・マスク27が形成さ
れている。上記W−ポリサイド膜25は、下層側から順
に、不純物を含有するポリシリコン層23とWSi
x (タングステン・シリサイド)層24とが順次積層さ
れたものである。
【0008】次に、上記SiON反射防止膜26を、S
iO2 系材料層のエッチングに通常用いられるフルオロ
カーボン系ガスを用いてエッチングする。このエッチン
グ過程では、プラズマ中から炭素系ポリマーが堆積する
が、SiONのエッチングではこの堆積が過剰となり易
い。これは、SiONの元素組成比がおおよそSi:
O:N=2:1:1であり、炭素系ポリマーの除去に寄
与するO原子数がSiO2 よりも少ないからである。こ
の結果、エッチング後のSiON反射防止膜16aの断
面形状は、図10に示されるようにテーパー状となり、
そのパターン・エッジはレジスト・マスク27のパター
ン・エッジよりも外側へ突出した状態となる。
【0009】この状態のままW−ポリサイド膜25をエ
ッチングすると、テーパー化により傾斜した上記SiO
N反射防止膜26aの露出面上にイオンが入射し、O*
がスパッタアウトされる。このため、レジスト・マスク
27に由来する炭素系ポリマーを側壁保護に利用しよう
としても、該炭素系ポリマーが直ちにCOx の形で除去
されてしまい、所望の側壁保護効果が得られなくなる。
この結果、図11に示されるように、アンダカットを生
じたWSix 層24bとポリシリコン層23bからな
る、異方性形状の劣化したゲート電極25bが形成され
てしまう。特に、上記エッチングにCl2 /O2 混合ガ
スが用いられている場合には、WSix 層24からWが
WClOx の形で引き抜かれ易く、WSix 層24bに
おけるアンダカットが大きくなる。
【0010】このように、ゲート電極の異方性形状が劣
化すると、配線抵抗が設計値から外れる他、LDD構造
達成用のサイド・ウォールの形成が困難となる等の深刻
な問題が生ずる。
【0011】かかる形状劣化は、上述のSiON反射防
止膜に限らず、酸素を容易に放出し得る他の反射防止膜
を用いた場合にも、またW−ポリサイド膜25のみなら
ずAl系多層膜等の他の材料層をエッチングする場合に
も、同様に起こり得る現象である。そこで、本発明は酸
素を含有する反射防止膜と積層された積層膜系のエッチ
ングにおいて、該反射防止膜に由来する異方性の劣化を
防止する方法を提供することを目的とする。
【0012】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の目的を達するために提案されるもので
あり、酸素を含有する反射防止膜で表面を被覆されてな
る被エッチング材料層をレジスト・マスクを介してエッ
チングする際に、異方的なエッチング条件により前記反
射防止膜をドライエッチングする第1の工程と、希フッ
酸溶液処理を用いた等方的なエッチング条件により、前
記反射防止膜のパターン・エッジを少なくとも前記レジ
スト・マスクのパターン・エッジの垂直投影位置まで後
退させる第2の工程と、前記被エッチング材料層をドラ
イエッチングする第3の工程とを経るものである。
【0013】ここで、上記被エッチング材料層とは、フ
ォトリソグラフィの解像度を向上させるために反射防止
膜を必要とする反射率の比較的高い材料層であり、典型
的にはW−ポリサイド膜、Al系多層膜等の配線材料層
である。また、上記等方的なエッチング条件とは、希フ
ッ酸溶液を用いたウェットエッチングにより達成するこ
とができる。
【0014】また、第2の工程において前記反射防止膜
を後退させた後のパターン・エッジの位置は、プラズマ
中のイオンの斜め入射成分に対するマージンを見込ん
で、レジスト・マスクのパターン・エッジの垂直投影位
置から若干内側に入り込んだ位置としても良い。ただ
し、あまり大きく内側へ後退させるとレジスト・マスク
と被エッチング材料層との間の隙間が大きくなり、ここ
からラジカルが侵入して該被エッチング材料層の異方性
形状をかえって劣化させることも考えられる。したがっ
て実用上は、少なくともレジスト・マスクのパターン・
エッジの垂直投影位置まで後退させておけば十分であ
る。
【0015】前記酸素を含有する反射防止膜の構成材料
としては、今後のエキシマ・レーザ・リソグラフィに対
応させる観点からSiON系材料が特に好適である。こ
のSiON系材料には、成膜時のガス組成に応じてHが
含まれていても良い。SiONは、SiOx 系材料層の
エッチング用に通常広く用いられているフルオロカーボ
ン系化合物を含むエッチング・ガスを用いてエッチング
することができる。
【0016】上記のエッチングにより生じたSiON系
反射防止膜のパターン・エッジは、希フッ酸溶液処理を
行うことにより後退させることができる。後退量は、こ
のときの処理時間にもとづいて決定することができる。
【0017】
【作用】本発明では、反射防止膜のエッチングを終了し
た時点で、反射防止膜のパターン・エッジを少なくとも
レジスト・マスクのパターン・エッジの垂直投影位置ま
で後退させるので、該反射防止膜へのイオンの垂直入射
が起こらなくなる。したがって、その下地の被エッチン
グ材料層をエッチングする際にも、反射防止膜からの酸
素系活性種の供給が起こらず、側壁保護膜の除去が防止
され、被エッチング材料層の異方性形状を維持すること
が可能となる。また、イオンの垂直入射範囲が本来のレ
ジスト・マスクのパターン幅で正確に規定されるように
なるので、寸法変換差の発生も防止できる。
【0018】特に、SiON系材料からなる反射防止膜
をフルオロカーボン系化合物を含むエッチング・ガスを
用いてエッチングする場合、SiONのエッチング特性
がSiO2 とSiとの中間的なものであるために、その
断面形状がテーパーし易くなっている。したがって、上
述のようなパターン・エッジの後退は、反射防止膜への
イオンの垂直入射面を無くす意味で極めて有効である。
【0019】この後退処理を、希フッ酸溶液処理、すな
わちウェットエッチングにより行えば、等方的な化学反
応により反射防止膜を水平方向に浸触することができ、
しかも下地の被エッチング材料層にダメージを与えるこ
とがない。
【0020】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0021】実施例1 本実施例は、W−ポリサイド・ゲート電極加工におい
て、W−ポリサイド膜上のSiON反射防止膜をc−C
4 8 /CH2 2 混合ガスを用いてエッチングした
後、希フッ酸処理を行ってそのパターン・エッジを後退
させ、Cl2 /O2混合ガスを用いてW−ポリサイド膜
をエッチングした例である。このプロセスを、図1ない
し図4を参照しながら説明する。
【0022】図1に、本実施例でエッチング・サンプル
として用いたウェハの構成を示す。ここでは、Si基板
1上に厚さ約10nmのゲート酸化膜2を介してW−ポ
リサイド膜5およびSiON反射防止膜6が順次積層さ
れ、さらにその上に所定の形状にパターニングされたレ
ジスト・マスク7が形成されている。ここで、上記W−
ポリサイド膜5は、下層側から順に、不純物を含有する
厚さ約100nmのポリシリコン層3と厚さ約100n
mのWSix 層4とが順次積層されたものである。ま
た、上記SiON反射防止膜6は、プラズマCVD法に
より厚さ約30nmに堆積されている。さらに、上記レ
ジスト・マスク7は、ポジ型化学増幅系レジスト材料
(シプレー社製;商品名XP8843)とKrFエキシ
マ・レーザ・ステッパを用い、厚さ約1μm,パターン
幅約0.25μmに形成されている。
【0023】このウェハをSiO2 加工用のRFバイア
ス印加型有磁場マイクロ波プラズマ・エッチング装置に
セットし、一例として下記の条件でSiON反射防止膜
6をエッチングした。 c−C4 8 流量 50 SCCM CHF3 流量 20 SCCM ガス圧 0.5 Pa マイクロ波パワー 1000 W(2.45 GH
z) RFバイアス・パワー 300 W(800 kH
z) ウェハ載置電極温度 0 ℃(アルコール系冷
媒使用) 上記条件は典型的なSiOx 系材料層のエッチング条件
であり、SiON反射防止膜6はCFx + のイオン・ア
シスト機構にもとづいてエッチングされる。しかし、S
iONのO含量が少ないために図示されない炭素系ポリ
マーの堆積が過剰となり、得られたSiON反射防止膜
6aの断面形状は図2に示されるようにテーパー化し
た。
【0024】次に、上記ウェハを希フッ酸溶液(HF:
2 O=5:100)に30秒間浸漬した。これにより
SiON反射防止膜6aが水平方向に浸触され、図3に
示されるように、パターン・エッジがレジスト・マスク
7のパターン・エッジの垂直投影位置まで後退したSi
ON反射防止膜6bが得られた。
【0025】次に、上記ウェハをゲート加工用の別の有
磁場マイクロ波プラズマ・エッチング装置にセットし、
一例として下記の条件で上記W−ポリサイド膜5をエッ
チングした。 Cl2 流量 72 SCCM O2 流量 8 SCCM ガス圧 0.4 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 40 W(2 MHz) ウェハ載置電極温度 0 ℃(アルコール系冷
媒使用)
【0026】このエッチング工程では、図4に示される
ように、W−ポリサイド膜5がWClOx ,SiClx
等の形で除去される。このとき、レジスト・マスク7の
スパッタ生成物に由来して炭素系ポリマーからなる側壁
保護膜8が形成されるが、レジスト・マスク7に遮蔽さ
れたSiON反射防止膜6bからはもはやO* がスパッ
タアウトされないため、側壁保護膜8が除去されること
はない。したがって、レジスト・マスク7と同じパター
ン幅を有し、良好な異方性形状を有するゲート電極5a
を形成することができた。なお、図中、エッチング後の
各材料層は、元の符号に添字aを付して示してある。
【0027】この異方性形状は、約50%のオーバーエ
ッチングを行った後にも維持することができた。
【0028】実施例2 本実施例は、Al系配線加工において、Al系多層膜上
のSiON反射防止膜をc−C4 8 /CH2 2 混合
ガスを用いてエッチングした後、希フッ酸処理を行って
そのパターン・エッジを後退させ、BCl3 /Cl2
合ガスを用いてAl−1%Si層およびバリヤメタルを
エッチングした例である。このプロセスを、図5ないし
図8を参照しながら説明する。
【0029】まず、図5に示されるように、SiO2
間絶縁膜11上にバリヤメタル14、Al−1%Si層
15、SiON反射防止膜16が順次積層されたAl系
多層膜が形成され、さらにその上にレジスト・マスク1
7がパターニングされてなるウェハを用意した。ここ
で、上記バリヤメタル14は、たとえば下層側から順に
Ti層12とTiON層13が順次積層されたものであ
る。
【0030】次に、上記SiON反射防止膜16を実施
例1と同じ条件でエッチングし、図6に示されるような
テーパー化したSiON反射防止膜16aを得た。さら
に、実施例1と同じ条件で希フッ酸溶液処理を行い、図
7に示されるようにパターン・エッジの後退したSiO
N反射防止膜16bを得た。
【0031】次に、上記ウェハをRFバイアス印加型有
磁場マイクロ波プラズマ・エッチング装置にセットし、
一例として下記の条件でAl−1%Si層15とバリヤ
メタル14とをエッチングした。 BCl3 流量 60 SCCM Cl2 流量 90 SCCM ガス圧 1.5 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 50 W(2 MHz) ウェハ載置電極温度 30 ℃(水冷)
【0032】上記のガス組成は、Alエッチング用の標
準的な塩素系ガス組成である。このとき、レジスト・マ
スク17に由来して炭素系ポリマーからなる側壁保護膜
18が形成されるが、レジスト・マスク17に遮蔽され
たSiON反射防止膜16bからはもはやO* がスパッ
タアウトされないため、側壁保護膜18が除去されるこ
とはない。したがって、レジスト・マスク17と同じパ
ターン幅を有し、良好な異方性形状を有するAl−1%
Si層15aおよびバリヤメタル14aを形成すること
ができた。なお、図中、エッチング後の各材料層は、元
の符号に添字aを付して示してある。
【0033】この異方性形状は、約50%のオーバーエ
ッチングを行った後にも維持することができた。
【0034】以上、本発明を2例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。サンプル・ウェハの構成、使用するエッ
チング装置、ドライエッチングおよびウェットエッチン
グの条件等の詳細が適宜変更可能であることは言うまで
もない。
【0035】
【発明の効果】以上の説明からも明らかなように、本発
明では反射防止膜のパターン・エッジを少なくともレジ
スト・マスクのパターン・エッジの垂直投影位置まで後
退させた後に被エッチング材料層のエッチングを行うの
で、反射防止膜からの酸素系活性種の放出を抑制し、寸
法変換差を発生しない良好な異方性加工を行うことがで
きる。上記の後退処理は希フッ酸溶液処理により行われ
るので、高価な設備を必要とせず、またその後退量も自
己整合的に決定されるので、余分のリソグラフィ工程を
必要としない。したがって、本発明は既存の設備を用い
て安価に実施することができる。
【0036】本発明は特に、エキシマ・レーザ・リソグ
ラフィ用の反射防止膜として有望なSiONを用いた次
世代以降の微細電極加工に典型的に適用することがで
き、その産業上の利用価値は著しく大きいものである。
【図面の簡単な説明】
【図1】本発明を適用したW−ポリサイド・ゲート電極
加工において、エッチング前のウェハの状態を示す模式
的断面図である。
【図2】図1のSiON反射防止膜をエッチングした状
態を示す模式的断面図である。
【図3】図2のSiON反射防止膜の希フッ酸溶液処理
を行ってそのパターン・エッジを後退させた状態を示す
模式的断面図である。
【図4】図3のW−ポリサイド膜を異方性エッチングし
てゲート電極を形成した状態を示す模式的断面図であ
る。
【図5】本発明を適用したAl系配線加工において、エ
ッチング前のウェハの状態を示す模式的断面図である。
【図6】図5のSiON反射防止膜をエッチングした状
態を示す模式的断面図である。
【図7】図6のSiON反射防止膜の希フッ酸溶液処理
を行ってそのパターン・エッジを後退させた状態を示す
模式的断面図である。
【図8】図7のAl−1%Si層およびバリヤメタルを
異方性エッチングしてAl系配線パターンを形成した状
態を示す模式的断面図である。
【図9】従来のW−ポリサイド・ゲート電極加工におい
て、エッチング前のウェハの状態を示す模式的断面図で
ある。
【図10】図9のSiON反射防止膜がエッチングされ
た状態を示す模式的断面図である。
【図11】図10のレジスト・マスクからO* がスパッ
タアウトされ、ゲート電極の異方性形状が劣化した状態
を示す模式的断面図である。
【符号の説明】
5 ・・・W−ポリサイド膜 6,16 ・・・SiON反射防止膜 6a,16a・・・(テーパー化した)SiON反射防
止膜 6b,16b・・・(後退された)SiON反射防止膜 7,17 ・・・レジスト・マスク 8,18 ・・・側壁保護膜 14 ・・・バリヤメタル 15 ・・・Al−1%Si層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 H01L 21/027

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 酸素を含有する反射防止膜で表面を被覆
    されてなる被エッチング材料層をレジスト・マスクを介
    してエッチングするドライエッチング方法において、異方的なエッチング条件により 前記反射防止膜をドライ
    エッチングする第1の工程と、希フッ酸溶液処理を用いた 等方的なエッチング条件によ
    り、前記反射防止膜のパターン・エッジを少なくとも前
    記レジスト・マスクのパターン・エッジの垂直投影位置
    まで後退させる第2の工程と、 前記被エッチング材料層をドライエッチングする第3の
    工程とを有することを特徴とするドライエッチング方
    法。
  2. 【請求項2】 前記酸素を含有する反射防止膜はSiO
    N系材料からなることを特徴とする請求項1記載のドラ
    イエッチング方法。
  3. 【請求項3】 前記第1の工程では、前記反射防止膜を
    フルオロカーボン系化合物を含むエッチング・ガスを用
    いてドライエッチングすることを特徴とする請求項2記
    載のドライエッチング方法。
JP23472393A 1993-09-21 1993-09-21 ドライエッチング方法 Expired - Fee Related JP3344027B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23472393A JP3344027B2 (ja) 1993-09-21 1993-09-21 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23472393A JP3344027B2 (ja) 1993-09-21 1993-09-21 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH0794476A JPH0794476A (ja) 1995-04-07
JP3344027B2 true JP3344027B2 (ja) 2002-11-11

Family

ID=16975368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23472393A Expired - Fee Related JP3344027B2 (ja) 1993-09-21 1993-09-21 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP3344027B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ210501A (en) * 1983-12-13 1991-08-27 Kirin Amgen Inc Erythropoietin produced by procaryotic or eucaryotic expression of an exogenous dna sequence
JP2015176997A (ja) * 2014-03-14 2015-10-05 株式会社東芝 金属配線の形成方法

Also Published As

Publication number Publication date
JPH0794476A (ja) 1995-04-07

Similar Documents

Publication Publication Date Title
US5411631A (en) Dry etching method
KR100272644B1 (ko) 드라이에칭방법
JPH0621018A (ja) ドライエッチング方法
JP2001526461A (ja) 酸化窒化珪素と無機反射防止皮膜をエッチングするための方法
US6156629A (en) Method for patterning a polysilicon gate in deep submicron technology
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
JP2001308076A (ja) 半導体装置の製造方法
JP2001507171A (ja) フォトレジストの選択性を改善し且つエッチング速度負荷を低減するための方法
US6046114A (en) Method for producing a semiconductor device
US6620575B2 (en) Construction of built-up structures on the surface of patterned masking used for polysilicon etch
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
JP3279016B2 (ja) ドライエッチング方法
JP3319003B2 (ja) ゲート絶縁膜上のゲート電極材料のドライエッチング方法
JP3700231B2 (ja) 接続孔の形成方法
JP2002198362A (ja) Ch2f2ガスを用いてコンタクトホールを形成する工程を含む半導体製造方法
JP3344027B2 (ja) ドライエッチング方法
JP3277414B2 (ja) ドライエッチング方法
KR100551071B1 (ko) 반도체소자 제조방법
JPH0794467A (ja) ドライエッチング方法
JP2004031892A (ja) アモルファスカーボンを用いた半導体装置の製造方法
JPH0794469A (ja) ドライエッチング方法
JP3109059B2 (ja) ドライエッチング方法
JP3277652B2 (ja) ドライエッチング方法
JP2000277494A (ja) 有機系反射防止膜のエッチング方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020730

LAPS Cancellation because of no payment of annual fees