JPH0794469A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH0794469A
JPH0794469A JP23837393A JP23837393A JPH0794469A JP H0794469 A JPH0794469 A JP H0794469A JP 23837393 A JP23837393 A JP 23837393A JP 23837393 A JP23837393 A JP 23837393A JP H0794469 A JPH0794469 A JP H0794469A
Authority
JP
Japan
Prior art keywords
etching
chemical species
silicon
film
based chemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23837393A
Other languages
English (en)
Inventor
Seiichi Fukuda
誠一 福田
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23837393A priority Critical patent/JPH0794469A/ja
Publication of JPH0794469A publication Critical patent/JPH0794469A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 Si系材料層のドライエッチングにおいて、
パターンの疎密に起因する同一チップ内でのエッチング
速度の不均一化とパターン断面形状のばらつきを抑制す
る。 【構成】 W−ポリサイド膜5をエッチングする際に、
* を主エッチング種とするジャストエッチング(J
E)と、Cl+ またはBr+ を主エッチング種とし、S
iOx を側壁保護に用いるオーバーエッチング(OE)
とを組み合わせる。JE工程ではラジカル入射量が多い
パターンの疎な領域Iでエッチング速度が速く、OE工
程ではSiOx 堆積量の少ないパターンの密な領域IIで
エッチング速度が速くなる。 【効果】 JE,OEを通じて双方の領域I, IIでそれ
ぞれエッチング速度の高低を相殺できるので、いずれの
領域でも異方性形状を有するゲート電極5aが形成でき
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置等の製造分野
に適用されるドライエッチング方法に関し、特にパター
ンの粗密に起因する同一チップ内のエッチング速度の不
均一化とパターン断面形状のばらつきを抑制する方法に
関する。
【0002】
【従来の技術】近年のVLSI,ULSI等の高集積化
デバイスにみられるように半導体装置のデザイン・ルー
ルが高度に微細化されるに伴い、ドライエッチングの分
野においても高選択性、高異方性、実用的なエッチング
速度、低汚染性、低ダメージ性等の諸要求を可能な限り
高いレベルで同時達成することが強く求められている。
ただし、これらの諸要求は互いに取捨選択される関係に
あるため、実際のプロセスではこれらを実用レベルで許
容できる範囲に適宜調整しながらエッチングを行ってい
るのが実情である。
【0003】従来、単結晶シリコン、ポリシリコン、高
融点金属シリサイド、ポリサイド等のシリコン系材料層
のエッチングには、フロン113(C2 Cl3 3 )に
代表されるクロロフルオロカーボン・ガス(CFCガ
ス)がエッチング・ガスとして広く用いられてきた。し
かし、上記フロン113のようにいわゆる特定フロンに
指定されているガスはもちろん、それ以外のCFCガス
に対しても地球環境保護の観点から規制が厳しくなる方
向にあるため、様々な代替ガス系が提案されている。
【0004】この代替ガス系は、主エッチング種として
フッ素系化学種以外のハロゲン系化学種、すなわち塩素
系化学種や臭素系化学種を用いるものが多い。これは、
シリコン系材料層に対して自発的な化学反応を起こし易
いF* (フッ素ラジカル)を排し、代わりにCl+ ,B
+ 等のイオン・アシスト機構により異方性形状を確保
すること、また特にゲート電極加工を行う場合の下地材
料であるゲート絶縁膜(SiOx )に対して高選択性を
確保することを意図したものである。
【0005】近年では、このCl系,Br系のエッチン
グ種にさらに酸素系化学種を共存させたエッチングを行
い、SiOx 系の反応生成物を側壁保護に用いる方法も
提案されている。たとえば、第39回応用物理学関係連
合講演会(1992年春季年会),講演予稿集p.50
4,演題番号28p−NC−4には、HBr/O2 混合
ガスを用いたSiエッチングにおいて、レジスト・マス
クがSiO2 系材料で被覆されることにより、レジスト
・マスクの後退を防止し、異方性形状を達成した実験例
が報告されている。
【0006】
【発明が解決しようとする課題】しかし、このように反
応生成物の再付着を利用して側壁保護を行うプロセスで
は、パターンが微細化されるにしたがって反応生成物の
堆積量がパターンの疎密に左右され、これにより同一チ
ップ内でも場所によるエッチング速度の不均一化が生じ
易くなることが判明した。この問題を、図5ないし図8
を参照しながら説明する。
【0007】図5は、Si基板11上にゲート酸化膜1
2を介してタングステン(W)−ポリサイド膜15が積
層され、さらにこの上にSiON反射防止膜16を介し
て所定のパターンにレジスト・マスク17が形成された
ウェハの一部を示している。ここで、上記W−ポリサイ
ド膜15は、不純物を含有するポリシリコン膜13とタ
ングステン・シリサイド(WSix )膜14とがこの順
に積層されたものである。また、個々のレジスト・マス
ク17のパターン幅は一例として約0.25μmである
が、隣接するレジスト・マスク17間の距離はウェハ上
の領域により異なり、パターンの疎な領域iでは1μm
以上、パターンの密な領域iiでは約0.25μmとされ
ている。
【0008】いま、上記SiON反射防止膜16とW−
ポリサイド膜15とを一括してCl 2 /O2 混合ガスを
用いてジャストエッチングしたとする。ここで、ジャス
トエッチングとは、下地のW−ポリサイド膜15を実質
的にその層厚分だけエッチングするまでの段階、より好
ましくは下地のゲート酸化膜12が露出する直前までの
状態を指す。
【0009】このエッチングにより、W−ポリサイド膜
15はWClOx ,SiClx 等の形で除去されるが、
このとき同時に生成するSiOx がパターン側壁面上に
付着し、図6に示されるような側壁保護膜18を形成す
る。
【0010】ただし、このときのSiOx の生成量は、
図6の側壁保護膜18の厚さからもわかるように、パタ
ーンの疎な領域iでは多く、密な領域iiでは少ない。こ
れは、反応生成物の堆積量が被エッチング面積に依存し
ており、被エッチング面積が大きいほど反応生成物が多
く生成し、その堆積量も増加するからである。したがっ
て、領域iiにおいてゲート酸化膜2が露出し、異方性形
状を有するゲート電極15a〔添字aは形状が異方的
nisotropic)であることを表す。〕が形
成されていても、SiO2 の堆積量が多くエッチング速
度が低下している領域iではまだポリシリコン膜13が
残存し、しかもゲート電極15tの形状はテーパー状
〔添字tはテーパー化(apered)していること
を表す。〕となる。
【0011】領域iに残存するポリシリコン膜13を除
去するためにHBr/O2 混合ガスを用いてオーバーエ
ッチングを行っても、この傾向は変わらず、図7に示さ
れるように、領域iと領域iiとではそれぞれ形成される
ゲート電極15t,15aの断面形状が異なってしま
う。
【0012】領域iにおける異方性形状をエッチング反
応系のラジカル性を高めることにより達成しようとして
も、良い結果は得られない。なぜなら、図8に示される
ように、領域iにおいて必要最小限の側壁保護膜(図示
せず。)を堆積させるような条件は、領域iiにとっては
ラジカルが過剰となる条件であり、ゲート電極15eの
形状が浸触形状〔添字eは浸触されている(rode
d)ことを表す。〕となってしまうからである。
【0013】また別の対策として、側壁保護膜を反応生
成物ではなく気相中に生成する堆積性物質を用いて形成
し、かつラジカル性の高い条件でエッチングを行うこと
も考えられるが、この対策にも問題がある。つまり、ラ
ジカル・モードによるエッチングでは、レジスト・マス
ク17のシャドウイング効果により双方の領域i,iiに
対するラジカル入射の見込み角に差異が生じやすいから
である。この結果、パターンが疎でラジカル入射量の多
い領域iではエッチング速度が上昇し、逆にパターンが
密でラジカル入射量の少ない領域iiではエッチング速度
が低下する。この現象は、マイクロローディング効果と
呼ばれている。
【0014】本発明は、シリコン系材料層のエッチング
におけるかかるパターンの疎密による同一チップ内のエ
ッチング速度の不均一化を解消し、これに伴うパターン
断面形状のばらつきを抑制可能な方法を提供することを
目的とする。
【0015】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の目的を達するために提案されるもので
あり、シリコン系材料層のドライエッチングを行う際
に、放電解離条件下でフッ素系化学種を生成し得るエッ
チング・ガスを用いて前記シリコン系材料層を実質的に
その層厚分だけエッチングするジャストエッチング工程
と、放電解離条件下でフッ素系化学種以外のハロゲン系
化学種を生成し得るエッチング・ガスを用い、被エッチ
ング領域に少なくともシリコン系反応生成物を堆積させ
ながら前記シリコン系材料層の残余部をエッチングする
オーバーエッチング工程とを経るものである。
【0016】上記シリコン系材料層としては、単結晶シ
リコン、ポリシリコン、高融点金属シリサイド、ポリサ
イドが代表例として挙げられる。また、前記シリコン系
材料層の実質的に層厚分だけのエッチングとは、ウェハ
面上で最もエッチング速度の速い領域において下地材料
層が露出するまでの層厚分をエッチングするという意味
である。優れた下地選択性を確保する観点からは、最も
エッチング速度の速い領域において下地が露出する直前
にジャストエッチングを停止させることが特に望まし
い。
【0017】また、上記フッ素系化学種以外のハロゲン
系化学種とは、典型的には塩素系化学種、臭素系化学種
およびヨウ素系化学種である。
【0018】前記ジャストエッチング工程では、S2
2 ,SF2 ,SF4 ,S2 10のようにS/F比(分子
中のS原子数とF原子数の比)が大きいフッ化イオウを
エッチング・ガスの構成成分として用い、被エッチング
領域にイオウ系堆積物を堆積させるようにしても良い。
【0019】また、上記フッ化イオウと窒素系化合物を
併用し、上記イオウ系堆積物として少なくとも窒化イオ
ウ系化合物を堆積させても良い。ここで、上記窒素系化
合物としては、N2 ,NF3 ,NOF(フッ化ニトロシ
ル),NO2 F(フッ化ニトロシル)等が特に好適であ
る。他にNCl3 やNH 3 も考えられるが、前者はジャ
ストエッチング時にフッ素系化学種以外のハロゲン系化
学種を生成させ、後者はイオウと反応して固体状の硫化
アンモニウムを生成するので、好ましくない。
【0020】窒化イオウ系化合物としては、典型的には
ポリマー状物質であるポリチアジル(SN)x が生成す
る。
【0021】一方、前記オーバーエッチング工程では、
酸素系化合物を含むエッチング・ガスを用い、前記シリ
コン系反応生成物として少なくとも酸化シリコン系化合
物を堆積させることができる。
【0022】
【作用】本発明のドライエッチング方法では、ジャスト
エッチング工程からオーバーエッチングへ移行する間に
シリコン系材料層のエッチング種をフッ素系化学種から
それ以外のハロゲン系化学種に切り替えるが、これはシ
リコン系材料層に対する個々のハロゲン系化学種の自発
的な反応性の差を利用したエッチング・モードの変更に
他ならない。すなわち、フッ素系化学種の場合、F*
シリコン系材料層を自発的にエッチングし得るので、フ
ッ素系化学種によるエッチング機構は必然的にラジカル
・モードが主体となる。一方、塩素系化学種や臭素系化
学種の場合には、Cl* やBr* が自発的にはシリコン
系材料層をエッチングできず入射イオン・エネルギーに
よるアシストを必要とするため、エッチング機構はイオ
ン・モードの寄与が相対的に高いものとなる。
【0023】ただし、ラジカル・モード主体のエッチン
グ条件では、前述のようにマイクロローディング効果が
現れるため、本発明のジャストエッチング工程ではパタ
ーンの疎な領域においてエッチング速度が速く、パター
ンの密な領域では遅くなる。一方、本発明のオーバーエ
ッチング工程では、イオン・モードの寄与を相対的に高
めた条件で、しかもエッチング反応生成物の堆積による
側壁保護効果を利用しながらエッチングを行うので、パ
ターンの疎な領域においてエッチング速度が遅く、パタ
ーンの密な領域では速くなる。
【0024】したがって、かかるジャストエッチングと
オーバーエッチングを連続して行うことにより、双方の
領域におけるエッチング速度の高低が相殺される。この
結果、同一チップ内でパターンの疎密に影響されない均
一なエッチング速度が実現され、パターン断面形状のば
らつきを抑えることができる。
【0025】前記ジャストエッチング工程において、エ
ッチング・ガスの構成成分としてフッ化イオウを用いる
と、放電解離によりエッチング種であるF* と同時に、
遊離のS(イオウ)を生成させることができる。また、
このときのガス系に窒素系化合物が共存していれば、S
は窒素系化合物から生成したNとさらに反応して、ポリ
チアジル(SN)x に代表される窒化イオウ系化合物を
生成する。これらはいずれも昇華性もしくは加熱分解性
の物質であり、ウェハの温度がその昇華/分解温度より
低く維持されていればウェハ上に堆積し、主としてパタ
ーンの側壁面上に堆積して側壁保護に寄与する。
【0026】本発明では、オーバーエッチング工程で生
成するシリコン系反応生成物は、このイオウ系堆積物の
上に堆積することになる。ウェハ上のこれら堆積物は、
エッチング終了後に除去する必要があるが、ウェハ加熱
またはアッシングを行えば下層側のイオウ系堆積物をパ
ーティクルを残すことなく容易に除去することができる
ので、これに伴って上層側のシリコン系反応生成物も容
易に剥離させることができる。
【0027】特に、エッチング・ガスに酸素系化合物を
添加して酸化シリコン系化合物を堆積させる場合、従来
は希フッ酸処理を行ってこれを剥離することが必要であ
った。しかし本発明では、酸化シリコン系化合物はオー
バーエッチング工程において少量生成するのみであり、
しかも上述のようなドライ処理により容易に除去できる
ため、希フッ酸処理は不要となる。
【0028】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0029】実施例1 本実施例は、W−ポリサイド・ゲート電極加工におい
て、ジャストエッチングをS2 2 ガス、オーバーエッ
チングをCl2 /O2 混合ガスを用いて行った例であ
る。このプロセスを、図1ないし図4を参照しながら説
明する。まず、エッチング・サンプルとして図1に示さ
れるように、Si基板1上に厚さ約10nmのゲート酸
化膜2を介して厚さ約200nmのW−ポリサイド膜5
および厚さ28.3nmのSiON反射防止膜6を順次
積層し、さらにその上に所定のパターンに厚さ約1.2
μmのレジスト・マスク7を形成したウェハを準備し
た。
【0030】上記ゲート酸化膜2は、バッチ式熱酸化炉
によるSi基板1の熱酸化を行って成膜した。上記W−
ポリサイド膜5は、下層側から順にn+ 型のポリシリコ
ン膜3とWSix 膜4とをLPCVDにより各100n
mずつ積層したものである。また、上記SiON反射防
止膜6は、プラズマCVDにより成膜した。各材料膜の
典型的な成膜条件は、以下のとおりである。
【0031】 〔ポリシリコン膜3の成膜条件〕 SiH4 流量 400 SCCM PH3 流量(SiH4ベース,0.5 %) 100 SCCM ガス圧 40 Pa ウェハ温度 550 ℃ 〔WSix 膜4の成膜条件〕 SiH4 流量 1000 SCCM WF6 流量 10 SCCM ガス圧 26.6 Pa ウェハ温度 360 ℃ 〔SiON反射防止膜6の成膜条件〕 SiH4 流量 50 SCCM N2 O流量 50 SCCM ガス圧 330 Pa RFパワー 190 W(1
3.56 MHz) ウェハ温度 380 ℃
【0032】また、上記レジスト・マスク7は、ポジ型
化学増幅系レジスト材料(シプレー社製;商品名XP8
843)とKrFエキシマ・レーザ・ステッパを用い、
パターン幅約0.25μmに形成されている。このと
き、上記SiON反射防止膜6の寄与により良好な解像
度とパターン断面形状が達成されている。隣接するレジ
スト・マスク7間の距離はウェハ上の領域により異な
り、パターンの疎な領域Iでは1μm以上、パターンの
密な領域IIでは約0.25μmとされている。
【0033】次に、上記ウェハをRFバイアス印加型有
磁場マイクロ波プラズマ・エッチング装置にセットし、
一例として下記の条件でSiON反射防止膜6およびW
−ポリサイド膜5をエッチングした。 S2 2 流量 100 SCCM ガス圧 0.4 Pa マイクロ波パワー 800 W(2.45 GH
z) RFバイアス・パワー 100 W(2 MHz) ウェハ温度 −10 ℃(アルコール系冷
媒使用) このエッチングは、図2に示されるように、S2 2
ら解離生成するF* の寄与により、パターンの疎な領域
Iにおいて相対的に速く進行した。この工程はジャスト
エッチング工程であるから、エッチングの終点は、上記
領域Iにおいて下地のゲート酸化膜2が露出する直前と
した。なお、このときのパターン側壁面には、Sからな
る側壁保護膜8が付着した。
【0034】次に、一例として条件を以下のように切り
替え、ポリシリコン100nm相当のオーバーエッチン
グを行った。 Cl2 流量 74 SCCM O2 流量 6 SCCM ガス圧 0.67 Pa マイクロ波パワー 800 W(2.45 GH
z) RFバイアス・パワー 50 W(2 MHz) ウェハ温度 −10 ℃(アルコール系冷
媒使用) このオーバーエッチング工程では、Cl+ によるイオン
・アシスト反応の寄与が相対的に高い(ただし、イオン
入射エネルギーは、ジャストエッチング工程に比べて低
減されている)条件でエッチングが進行し、ポリシリコ
ン膜3の残余部が除去された。このとき、SiOx 系の
反応生成物が堆積して側壁保護膜8の一部を構成する
が、その生成量はパターンの密な領域IIにおいて少なく
なるため、今度はこの領域IIにおけるエッチング速度が
相対的に上昇した。
【0035】この結果、ジャストエッチング工程、オー
バーエッチング工程を通じて領域Iと領域IIにおけるエ
ッチング速度の不均一さがそれぞれ相殺され、最終的に
は図3に示されるように、アンダカット等の形状異常を
生ずることなく、良好な断面形状を有するゲート電極5
a〔添字aは形状が異方的(nisotropic)
であることを表す。〕を形成することができた。
【0036】次に、上記のウェハをマイクロ波ダウンフ
ロー型プラズマ・アッシング装置にセットし、一例とし
て下記の条件でアッシングを行った。 O2 流量 1000 SCCM マイクロ波パワー 1200 W(2.45 GH
z) ウェハ温度 200 ℃ これにより、レジスト・マスク7および側壁保護膜8が
速やかに除去された。ここでは上記側壁保護膜8がSを
主体とした組成であるため、従来のような希フッ酸処理
は不要であり、しかもパーティクル・レベルも極めて良
好であった。
【0037】実施例2 本実施例では、同様のW−ポリサイド・ゲート電極加工
において、ジャストエッチングをS2 2 /N2 混合ガ
ス、オーバーエッチングをHBr/O2 混合ガスを用い
て行った。
【0038】まず、図1に示されるウェハをエッチング
・サンプルとして有磁場マイクロ波プラズマ・エッチン
グ装置にセットし、一例として下記の条件でSiON反
射防止膜6およびW−ポリサイド膜5をジャストエッチ
ングした。 S2 2 流量 50 SCCM N2 流量 50 SCCM ガス圧 0.4 Pa マイクロ波パワー 800 W(2.45 GH
z) RFバイアス・パワー 100 W(2 MHz) ウェハ温度 −10 ℃(アルコール系冷
媒使用) この工程では、実施例1と同様、パターンの疎な領域I
において相対的にエッチングが速く進行した。なお、こ
のとき形成される側壁保護膜8の主成分は、ポリチアジ
ル(SN)x であった。
【0039】次に、エッチング条件を一例と下記のよう
に切り替え、ポリシリコン100nm相当のオーバーエ
ッチングを行った。 HBr流量 120 SCCM O2 流量 4 SCCM ガス圧 1.0 Pa マイクロ波パワー 800 W(2.45 GH
z) RFバイアス・パワー 60 W(2 MHz) ウェハ温度 −10 ℃(アルコール系冷
媒使用) この工程では、Br+ の寄与により、ゲート酸化膜2に
対する選択性の極めて高いエッチングが進行する。この
とき、SiOx 系、SiBrx 系の反応生成物が側壁保
護膜8の形成に寄与するが、これらの堆積量はパターン
の密な領域IIにおいて少なくなるため、この領域のエッ
チング速度が相対的に上昇した。この結果、領域Iと領
域IIにおいてエッチング速度の不均一さが相殺され、い
ずれの領域においても良好な異方性形状を有するゲート
電極5aを形成することができた。
【0040】また、上記側壁保護膜8は、レジスト・マ
スク7のアッシング時にパーティクルを残すことなく、
速やかに除去することができた。
【0041】以上、本発明を2例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、上述の実施例ではフッ化イオ
ウとしてS2 2 を用いたが、本発明において規定され
る他のフッ化イオウを用いた場合にも、同様の結果を得
ることができる。
【0042】この他、サンプル・ウェハの構成、使用す
るエッチング装置、エッチング条件の細部が適宜変更可
能であることは、言うまでもない。
【0043】
【発明の効果】以上の説明からも明らかなように、シリ
コン系材料層のドライエッチングに本発明を適用すれ
ば、パターンの疎密に影響されず、同一チップ内で均一
なエッチング速度とパターン断面形状を実現することが
できる。本発明は、たとえば高集積度メモリ素子とその
制御系が同一チップ上に混在するASICを製造する際
に、その信頼性、歩留りを向上させる上で極めて有効で
ある。
【図面の簡単な説明】
【図1】本発明を適用したW−ポリサイド・ゲート電極
加工に用いられるサンプル・ウェハの構成を示す模式的
断面図である。
【図2】図1のW−ポリサイド膜をジャストエッチング
した状態を示す模式的断面図である。
【図3】図2のW−ポリサイド膜をオーバーエッチング
した状態を示す模式的断面図である。
【図4】図3のレジスト・マスクおよび側壁保護膜をア
ッシングにより除去した状態を示す模式的断面図であ
る。
【図5】従来のW−ポリサイド・ゲート電極加工に用い
られるサンプル・ウェハの構成を示す模式的断面図であ
る。
【図6】図5のW−ポリサイド膜をジャストエッチング
した状態を示す模式的断面図である。
【図7】図6のW−ポリサイド膜をオーバーエッチング
し、ゲート電極の一部にテーパ化が生じた状態を示す模
式的断面図である。
【図8】従来のW−ポリサイド・ゲート電極加工の他の
例において、ゲート電極の一部にアンダカットが生じた
状態を示す模式的断面図である。
【符号の説明】
1 ・・・Si基板 2 ・・・ゲート酸化膜 5 ・・・W−ポリサイド膜 5a・・・ゲート電極 6 ・・・SiON反射防止膜 7 ・・・レジスト・マスク 8 ・・・側壁保護膜 I ・・・パターンの疎な領域 II ・・・パターンの密な領域

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 シリコン系材料層のエッチングを行うド
    ライエッチング方法において、 放電解離条件下でフッ素系化学種を生成し得るエッチン
    グ・ガスを用いて前記シリコン系材料層を実質的にその
    層厚分だけエッチングするジャストエッチング工程と、 放電解離条件下でフッ素系化学種以外のハロゲン系化学
    種を生成し得るエッチング・ガスを用い、被エッチング
    領域に少なくともシリコン系反応生成物を堆積させなが
    ら前記シリコン系材料層の残余部をエッチングするオー
    バーエッチング工程とを有することを特徴とするドライ
    エッチング方法。
  2. 【請求項2】 前記ジャストエッチング工程で用いられ
    るエッチング・ガスはS2 2 ,SF2 ,SF4 ,S2
    10から選ばれる少なくとも1種類のフッ化イオウを含
    み、被エッチング領域にイオウ系堆積物を堆積させなが
    らエッチングを進行させることを特徴とする請求項1記
    載のドライエッチング方法。
  3. 【請求項3】 前記ジャストエッチング工程で用いられ
    るエッチング・ガスは窒素系化合物を含み、前記イオウ
    系堆積物として少なくとも窒化イオウ系化合物を堆積さ
    せることを特徴とする請求項2に記載のドライエッチン
    グ方法。
  4. 【請求項4】 前記オーバーエッチング工程で用いられ
    るエッチング・ガスは酸素系化合物を含み、前記シリコ
    ン系反応生成物として少なくとも酸化シリコン系化合物
    を堆積させることを特徴とする請求項1ないし請求項3
    のいずれか1項に記載のドライエッチング方法。
JP23837393A 1993-09-24 1993-09-24 ドライエッチング方法 Withdrawn JPH0794469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23837393A JPH0794469A (ja) 1993-09-24 1993-09-24 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23837393A JPH0794469A (ja) 1993-09-24 1993-09-24 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH0794469A true JPH0794469A (ja) 1995-04-07

Family

ID=17029225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23837393A Withdrawn JPH0794469A (ja) 1993-09-24 1993-09-24 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH0794469A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996021243A1 (en) * 1995-01-03 1996-07-11 Advanced Micro Devices, Inc. Method of etching conductive lines without undercutting
US6399515B1 (en) * 1999-06-21 2002-06-04 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity
KR100390814B1 (ko) * 2000-12-30 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
KR100390815B1 (ko) * 2001-06-30 2003-07-12 주식회사 하이닉스반도체 게이트전극 형성 방법
KR100559027B1 (ko) * 1998-12-29 2006-06-01 주식회사 하이닉스반도체 반도체 소자의 폴리사이드 배선 형성 방법
KR100604535B1 (ko) * 2004-12-31 2006-07-24 동부일렉트로닉스 주식회사 금속 피팅 개선 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996021243A1 (en) * 1995-01-03 1996-07-11 Advanced Micro Devices, Inc. Method of etching conductive lines without undercutting
US5702564A (en) * 1995-01-03 1997-12-30 Advanced Micro Devices, Inc. Method of etching conductive lines without undercutting
KR100559027B1 (ko) * 1998-12-29 2006-06-01 주식회사 하이닉스반도체 반도체 소자의 폴리사이드 배선 형성 방법
US6399515B1 (en) * 1999-06-21 2002-06-04 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity
KR100390814B1 (ko) * 2000-12-30 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
KR100390815B1 (ko) * 2001-06-30 2003-07-12 주식회사 하이닉스반도체 게이트전극 형성 방법
KR100604535B1 (ko) * 2004-12-31 2006-07-24 동부일렉트로닉스 주식회사 금속 피팅 개선 방법

Similar Documents

Publication Publication Date Title
US6461974B1 (en) High temperature tungsten etching process
KR100278185B1 (ko) 실리콘계 재료층의 가공 방법
JPH0621018A (ja) ドライエッチング方法
JPH0786244A (ja) ドライエッチング方法
US5342481A (en) Dry etching method
US6401728B2 (en) Method for cleaning interior of etching chamber
KR101224747B1 (ko) 감소된 에칭률 마이크로-로딩을 갖는 텅스텐 실리사이드에칭 공정
US5387312A (en) High selective nitride etch
JP3318801B2 (ja) ドライエッチング方法
JPH0794469A (ja) ドライエッチング方法
JP3277414B2 (ja) ドライエッチング方法
JP3318777B2 (ja) ドライエッチング方法
JP3353462B2 (ja) ドライエッチング方法
JPH05343363A (ja) ドライエッチング方法
JP3570903B2 (ja) 半導体装置の製造方法
JP3081200B2 (ja) 電子デバイスの製造方法
JPH07106308A (ja) ドライエッチング方法
KR100259072B1 (ko) 금속게이트 형성방법
JP3271085B2 (ja) エッチング方法
JPH0697123A (ja) ドライエッチング方法
JPH07211698A (ja) 微細パターンの加工方法
JPH04234116A (ja) ドライエッチング方法
JP2762972B2 (ja) 半導体装置の製造方法
JP3143949B2 (ja) ドライエッチング方法
KR20010005085A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128