JPS62260218A - リセツト回路 - Google Patents
リセツト回路Info
- Publication number
- JPS62260218A JPS62260218A JP61104122A JP10412286A JPS62260218A JP S62260218 A JPS62260218 A JP S62260218A JP 61104122 A JP61104122 A JP 61104122A JP 10412286 A JP10412286 A JP 10412286A JP S62260218 A JPS62260218 A JP S62260218A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- reset
- state
- microprocessor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Microcomputers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は′成子コントロールによりソフトウェアで電源
をオン・オフする、車載無線機等に使用するリセット回
路に関する。
をオン・オフする、車載無線機等に使用するリセット回
路に関する。
従来の技術
第2図は従来のリセット回路の構成を示している。第2
図において1はマイクロプロセッサであり、電源として
外部より電源5が加えられている。
図において1はマイクロプロセッサであり、電源として
外部より電源5が加えられている。
またマイクロプロセッサ1は電源スイッチ9を制御して
いる。2は電圧比較器であり、この出力すはリセット信
号としてマイクロプロセッサ1のリセット端子7に加え
られている。また電圧比較器2の入力8は抵抗3を介し
て電源5に接続されると同時にコンデンサ4が対アース
に接続されている。またここには、トランジスタスイッ
チ6が対アースに接続されている。トランジスタスイッ
チ6の入力は外部リセット信号aである。
いる。2は電圧比較器であり、この出力すはリセット信
号としてマイクロプロセッサ1のリセット端子7に加え
られている。また電圧比較器2の入力8は抵抗3を介し
て電源5に接続されると同時にコンデンサ4が対アース
に接続されている。またここには、トランジスタスイッ
チ6が対アースに接続されている。トランジスタスイッ
チ6の入力は外部リセット信号aである。
次に上記従来例の動作について説明する。第2図に2い
て、初期状態として電源5がOMであったとし、ここに
マイクロプロセッサ1を動作させるに足る゛電源電圧を
印加すると、電圧比較器2の入力8は抵抗3.コンデン
サ4による時間遅れが存在するため一マイクロプロセッ
サ1の電源の立上りよりも電圧比較器2の入力8の電圧
の立上りを=定時聞達れるように抵抗3−コンデンサ4
の時定数を選び、かつ電圧比較器のしきい値を、マイク
ロプロセッサ1が正常動作するしきい値に選べば、パワ
ーオンリセット動作が実現する。また。
て、初期状態として電源5がOMであったとし、ここに
マイクロプロセッサ1を動作させるに足る゛電源電圧を
印加すると、電圧比較器2の入力8は抵抗3.コンデン
サ4による時間遅れが存在するため一マイクロプロセッ
サ1の電源の立上りよりも電圧比較器2の入力8の電圧
の立上りを=定時聞達れるように抵抗3−コンデンサ4
の時定数を選び、かつ電圧比較器のしきい値を、マイク
ロプロセッサ1が正常動作するしきい値に選べば、パワ
ーオンリセット動作が実現する。また。
電源5の電圧が低下して上記しきい値を下まわる際には
やはり電圧比較器2からリセット信号すが発生するため
、マイクロプロセッサ1が正常動作しないような電圧低
下におけるリセット動作が実現する。また外部リセット
信号aによりトランジスタスイッチ6で電圧比較器2の
入力を強制的にアースに落すことにより、外部リセット
動作も実現できる。このように上記従来のリセット回路
でも■パワーオンリセット、■電源電圧低下時のリセッ
ト、■外部リセットの3種類のリセット動作を実現出来
る。
やはり電圧比較器2からリセット信号すが発生するため
、マイクロプロセッサ1が正常動作しないような電圧低
下におけるリセット動作が実現する。また外部リセット
信号aによりトランジスタスイッチ6で電圧比較器2の
入力を強制的にアースに落すことにより、外部リセット
動作も実現できる。このように上記従来のリセット回路
でも■パワーオンリセット、■電源電圧低下時のリセッ
ト、■外部リセットの3種類のリセット動作を実現出来
る。
発明が解決しようとする問題点
しかしながら上記従来のリセット回路では、マイクロプ
ロセッサ1かりセントから復帰すると必ず一定の状態に
なるため、電源スイッチ9の状態はオンかオフのいずれ
かしか取り得ない。従ってリセット状態が起こる前の状
態を再現できないケー冬が存在し、そのために−瞬の電
源電圧低下によっても電源が切断される(あるいはひと
りでに入る)という不都合が起こる問題があった。
ロセッサ1かりセントから復帰すると必ず一定の状態に
なるため、電源スイッチ9の状態はオンかオフのいずれ
かしか取り得ない。従ってリセット状態が起こる前の状
態を再現できないケー冬が存在し、そのために−瞬の電
源電圧低下によっても電源が切断される(あるいはひと
りでに入る)という不都合が起こる問題があった。
本発明はこのような従来の問題を解決するものであり、
電源電圧の低下等でマイクロプロセッサ1にリセットが
かかった場合も、リセット状態が解除されればリセット
以前の電源状態を再現することの出来る優れたリセット
回路を提供することを目的とするものである。
電源電圧の低下等でマイクロプロセッサ1にリセットが
かかった場合も、リセット状態が解除されればリセット
以前の電源状態を再現することの出来る優れたリセット
回路を提供することを目的とするものである。
問題点を解決するための手段
本発明は上記目的を達成するために、マイクロプロセッ
サよシもはるかに低い電源電圧で情報を保持できる(動
作電圧が低い)フリップフロップを設け、電源電圧が低
下する前の電源スイッチの状態をこのフリップフロップ
に保持しておき、リセット解除時にマイクロプロセッサ
がこの状態を読み出すことによって電源電圧低下前の状
態を再現するようにしたものである。
サよシもはるかに低い電源電圧で情報を保持できる(動
作電圧が低い)フリップフロップを設け、電源電圧が低
下する前の電源スイッチの状態をこのフリップフロップ
に保持しておき、リセット解除時にマイクロプロセッサ
がこの状態を読み出すことによって電源電圧低下前の状
態を再現するようにしたものである。
作 用
したがって、本発明によれば、フリップフロップが動作
する範囲の電源電圧までの低下ならば、電源の低下して
いる時間に依らず電源接断情報を保持させることが出来
るため必ず電源を復旧させることが出来るという効果を
有する。
する範囲の電源電圧までの低下ならば、電源の低下して
いる時間に依らず電源接断情報を保持させることが出来
るため必ず電源を復旧させることが出来るという効果を
有する。
実施例
第1図は本発明の一実施例の構成を示すものである。同
図で、第2図と同様の符号は同一の名称を表わすものと
する。10はJ−にフリップフロップ(FF)で、その
電源端子は電源5に接続されると共に%Q端子及び端子
11はマイクロプロセッサ1のポートPin、 Pou
tにそれぞれ接続され、またJ、に端子はいずれも接地
され、さらにリセット端子几は電圧比較器2の入力8に
接続されている。
図で、第2図と同様の符号は同一の名称を表わすものと
する。10はJ−にフリップフロップ(FF)で、その
電源端子は電源5に接続されると共に%Q端子及び端子
11はマイクロプロセッサ1のポートPin、 Pou
tにそれぞれ接続され、またJ、に端子はいずれも接地
され、さらにリセット端子几は電圧比較器2の入力8に
接続されている。
ir h゛10としてはマイクロプロセッサ1よりも低
い動作電圧の機種を使用するようになっている。
い動作電圧の機種を使用するようになっている。
次に上記実施例では、従来例の1〜3の動作μ外に電源
5の電圧(Blが低下ししかもFF’lQの動作電圧範
囲内の最も低い電源電圧(Vp)IQ上の場合の動作が
加わる。さらにマイクロプロセッサ1についてはFFl
0の出力Qの1.0に対応して電源スイッチ9をそれぞ
れオン−オフに制御し、またマイクロプロセッサ1は、
リセット状態から復帰すると、直ちにFF10の状態を
Q端子及びPout端子を介して読み出し、この結果Q
端子の出力に合せて電源スイッチ9をオンまたはオフに
制御する。またマイクロプロセッサ1は電源スイッチ9
の状態を反転させる際は必ずF′F10の状態を反転さ
せ、この時上述の対応が取れているものとする。
5の電圧(Blが低下ししかもFF’lQの動作電圧範
囲内の最も低い電源電圧(Vp)IQ上の場合の動作が
加わる。さらにマイクロプロセッサ1についてはFFl
0の出力Qの1.0に対応して電源スイッチ9をそれぞ
れオン−オフに制御し、またマイクロプロセッサ1は、
リセット状態から復帰すると、直ちにFF10の状態を
Q端子及びPout端子を介して読み出し、この結果Q
端子の出力に合せて電源スイッチ9をオンまたはオフに
制御する。またマイクロプロセッサ1は電源スイッチ9
の状態を反転させる際は必ずF′F10の状態を反転さ
せ、この時上述の対応が取れているものとする。
このようにすれば、各種リセットに対応して以下のよう
に電源スイッチ9が切替わる。
に電源スイッチ9が切替わる。
(1)イニシアルリセット:
マイクロプロセッサ1.FF1oが共にリセット状態に
なるため、電源スイッチ9はオフとなる。
なるため、電源スイッチ9はオフとなる。
(2)電源゛電圧低下によるリセット
(2−a) FF’tOC+動作’1tEi囲内(D低
下:マイクロプロセッサ1のみリセットさ れ−FFIQは状態が変らないので、電源スイッチ9は
リセット前の状態に復帰する。
下:マイクロプロセッサ1のみリセットさ れ−FFIQは状態が変らないので、電源スイッチ9は
リセット前の状態に復帰する。
(2−b)FFIOの動作電圧範囲以下の低下:マイク
ロプロセッサ1はリセットされ。
ロプロセッサ1はリセットされ。
FFl0の出力は不定となる。但し電源5の電圧復帰時
にイニシャルリセットされ。
にイニシャルリセットされ。
結果的に電源スイッチ9はオフとなる。
(3)外部リセット:
マイクロプロセッサ1とFF10の両方がリセットされ
るため、電源スイッチ9はオフになる。
るため、電源スイッチ9はオフになる。
なお、上述の実施例ではJ−に型の7リツプフロツプを
用いたが他の型のフリップフロップでも良い。J−に型
を用いれば、マイクロプロセッサ1のリセット人カフに
より、マイクロプロセッサ1のリセット時にFF10の
状態をホールドし、下記のような変化に対する影響を防
止出来る効果がある。
用いたが他の型のフリップフロップでも良い。J−に型
を用いれば、マイクロプロセッサ1のリセット人カフに
より、マイクロプロセッサ1のリセット時にFF10の
状態をホールドし、下記のような変化に対する影響を防
止出来る効果がある。
(1)リセット時の各回路の電流変化に伴うノイズの影
響。
響。
C11)電圧降下時のリセットに伴う電圧低下によるノ
イズマージンの減少の影響。
イズマージンの減少の影響。
上記実施例では時間によらず電源電圧低下に対して電源
スイッチの状態の保護ができるため、例えば−車載装置
におけるエンジン立上げのような急激で長時間の電圧低
下に対しても状態保持の効果を有する。
スイッチの状態の保護ができるため、例えば−車載装置
におけるエンジン立上げのような急激で長時間の電圧低
下に対しても状態保持の効果を有する。
発明の効果
本発明は上記実施例より明らかなように、以下に示す効
果を有する。
果を有する。
(1)フリップフロップの低電圧動作により電源の接断
情報をスタティックに保持するので、フリップフロップ
の動作電圧範囲内の電圧低下に対しては必ず復旧できる
。
情報をスタティックに保持するので、フリップフロップ
の動作電圧範囲内の電圧低下に対しては必ず復旧できる
。
(2)ハード的にフリップフロップを外部よりリセット
可能なため暴走等の際に電源を強制切断できる。
可能なため暴走等の際に電源を強制切断できる。
(3)ハードウェア的には一低電圧動作可能のフリップ
フロップ1個の追加でよく、コスト的にも有利である。
フロップ1個の追加でよく、コスト的にも有利である。
第1図は本発明の一実施例におけるリセット回路のブロ
ック図、第2図は従来の11セクト回路のブロック図で
ある。 1・・・マイクロプロセッサ、2・・・電圧比較器。 5・・・電源、6・・・トランジスタスイッチ、9−・
・電源スイッチ、10・・・フリップフロップ(FF)
、 a・・・外部リセット信号−b・・・リセット信号
。 代理人の氏名 弁理士 中 尾 敏 男 はか1名第
1 図 /′第2図
2
ック図、第2図は従来の11セクト回路のブロック図で
ある。 1・・・マイクロプロセッサ、2・・・電圧比較器。 5・・・電源、6・・・トランジスタスイッチ、9−・
・電源スイッチ、10・・・フリップフロップ(FF)
、 a・・・外部リセット信号−b・・・リセット信号
。 代理人の氏名 弁理士 中 尾 敏 男 はか1名第
1 図 /′第2図
2
Claims (1)
- 一端が電源に接続されそのオンオフがマイクロプロセ
ッサにより制御される電源スイッチと、前記電源と外部
リセット端子に入力が接続され前記マイクロプロセッサ
の動作電圧以下の入力電圧により前記マイクロプロセッ
サに対しリセット信号を発生する電圧比較器と、前記マ
イクロプロセッサより低い動作電圧で作動するフリップ
フロップとを備え、前記電源電圧が前記マイクロプロセ
ッサの動作電圧以下でかつフリップフロップの動作電圧
以上の時には、前記フリップフロップの出力を前記マイ
クロプロセッサで読み出すことにより前記電源スイッチ
を電源電圧低下前の状態に復帰するようにしたリセット
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61104122A JPH0746298B2 (ja) | 1986-05-07 | 1986-05-07 | リセツト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61104122A JPH0746298B2 (ja) | 1986-05-07 | 1986-05-07 | リセツト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62260218A true JPS62260218A (ja) | 1987-11-12 |
JPH0746298B2 JPH0746298B2 (ja) | 1995-05-17 |
Family
ID=14372318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61104122A Expired - Fee Related JPH0746298B2 (ja) | 1986-05-07 | 1986-05-07 | リセツト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0746298B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0318021A2 (de) * | 1987-11-26 | 1989-05-31 | Moeller GmbH | Schaltungsanordnung zur sicherheitswirksamen Zustandsbestimmung einer Ausgangsspeicherstufe |
-
1986
- 1986-05-07 JP JP61104122A patent/JPH0746298B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0318021A2 (de) * | 1987-11-26 | 1989-05-31 | Moeller GmbH | Schaltungsanordnung zur sicherheitswirksamen Zustandsbestimmung einer Ausgangsspeicherstufe |
Also Published As
Publication number | Publication date |
---|---|
JPH0746298B2 (ja) | 1995-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5951071B2 (ja) | メモリ保護回路 | |
KR920005169A (ko) | 테스트 모드를 지시하기 위한 플래그를 가지는 반도체 메모리 | |
JPS62260218A (ja) | リセツト回路 | |
JPH038126B2 (ja) | ||
JP2581948Y2 (ja) | 電子回路の誤動作防止装置 | |
US7082522B2 (en) | Method and/or apparatus for implementing enhanced device identification | |
JP2900551B2 (ja) | 携帯形半導体記憶装置 | |
JPS63244289A (ja) | メモリ−カ−ド | |
JPH0726748Y2 (ja) | リセット回路 | |
JP2000105616A (ja) | 電子機器保護回路 | |
JPS5893426A (ja) | 過電圧保護回路 | |
JP2575458Y2 (ja) | メモリのリセット回路 | |
JPS633171Y2 (ja) | ||
JPH0229535Y2 (ja) | ||
JPH0534040Y2 (ja) | ||
SU842975A1 (ru) | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи | |
JP2591425B2 (ja) | 保護回路 | |
JPS6174002A (ja) | ラツチ回路 | |
JPH0727698Y2 (ja) | 押ボタン反転回路 | |
JPS5923855U (ja) | デイジタル制御装置のプログラム暴走対策回路 | |
JPH0567733A (ja) | 半導体装置 | |
JPS61161558A (ja) | 電子計算機 | |
JPH04136756U (ja) | Prom書込み状態設定回路 | |
JPH02144745A (ja) | メモリカード | |
JPS59152836U (ja) | 電子回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |