JPS62260218A - リセツト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は′成子コントロールによりソフトウェアで電源
をオン・オフする、車載無線機等に使用するリセット回
路に関する。

従来の技術 第２図は従来のリセット回路の構成を示している。第２
図において１はマイクロプロセッサであり、電源として
外部より電源５が加えられている。

またマイクロプロセッサ１は電源スイッチ９を制御して
いる。２は電圧比較器であり、この出力すはリセット信
号としてマイクロプロセッサ１のリセット端子７に加え
られている。また電圧比較器２の入力８は抵抗３を介し
て電源５に接続されると同時にコンデンサ４が対アース
に接続されている。またここには、トランジスタスイッ
チ６が対アースに接続されている。トランジスタスイッ
チ６の入力は外部リセット信号ａである。

次に上記従来例の動作について説明する。第２図に２い
て、初期状態として電源５がＯＭであったとし、ここに
マイクロプロセッサ１を動作させるに足る゛電源電圧を
印加すると、電圧比較器２の入力８は抵抗３．コンデン
サ４による時間遅れが存在するため一マイクロプロセッ
サ１の電源の立上りよりも電圧比較器２の入力８の電圧
の立上りを＝定時聞達れるように抵抗３−コンデンサ４
の時定数を選び、かつ電圧比較器のしきい値を、マイク
ロプロセッサ１が正常動作するしきい値に選べば、パワ
ーオンリセット動作が実現する。また。

電源５の電圧が低下して上記しきい値を下まわる際には
やはり電圧比較器２からリセット信号すが発生するため
、マイクロプロセッサ１が正常動作しないような電圧低
下におけるリセット動作が実現する。また外部リセット
信号ａによりトランジスタスイッチ６で電圧比較器２の
入力を強制的にアースに落すことにより、外部リセット
動作も実現できる。このように上記従来のリセット回路
でも■パワーオンリセット、■電源電圧低下時のリセッ
ト、■外部リセットの３種類のリセット動作を実現出来
る。

発明が解決しようとする問題点 しかしながら上記従来のリセット回路では、マイクロプ
ロセッサ１かりセントから復帰すると必ず一定の状態に
なるため、電源スイッチ９の状態はオンかオフのいずれ
かしか取り得ない。従ってリセット状態が起こる前の状
態を再現できないケー冬が存在し、そのために−瞬の電
源電圧低下によっても電源が切断される（あるいはひと
りでに入る）という不都合が起こる問題があった。

本発明はこのような従来の問題を解決するものであり、
電源電圧の低下等でマイクロプロセッサ１にリセットが
かかった場合も、リセット状態が解除されればリセット
以前の電源状態を再現することの出来る優れたリセット
回路を提供することを目的とするものである。

問題点を解決するための手段 本発明は上記目的を達成するために、マイクロプロセッ
サよシもはるかに低い電源電圧で情報を保持できる（動
作電圧が低い）フリップフロップを設け、電源電圧が低
下する前の電源スイッチの状態をこのフリップフロップ
に保持しておき、リセット解除時にマイクロプロセッサ
がこの状態を読み出すことによって電源電圧低下前の状
態を再現するようにしたものである。

作　　　　用 したがって、本発明によれば、フリップフロップが動作
する範囲の電源電圧までの低下ならば、電源の低下して
いる時間に依らず電源接断情報を保持させることが出来
るため必ず電源を復旧させることが出来るという効果を
有する。

実施例 第１図は本発明の一実施例の構成を示すものである。同
図で、第２図と同様の符号は同一の名称を表わすものと
する。１０はＪ−にフリップフロップ（ＦＦ）で、その
電源端子は電源５に接続されると共に％Ｑ端子及び端子
１１はマイクロプロセッサ１のポートＰｉｎ、　Ｐｏｕ
ｔにそれぞれ接続され、またＪ、に端子はいずれも接地
され、さらにリセット端子几は電圧比較器２の入力８に
接続されている。

ｉｒ　ｈ゛１０としてはマイクロプロセッサ１よりも低
い動作電圧の機種を使用するようになっている。

次に上記実施例では、従来例の１〜３の動作μ外に電源
５の電圧（Ｂｌが低下ししかもＦＦ’ｌＱの動作電圧範
囲内の最も低い電源電圧（Ｖｐ）ＩＱ上の場合の動作が
加わる。さらにマイクロプロセッサ１についてはＦＦｌ
０の出力Ｑの１．０に対応して電源スイッチ９をそれぞ
れオン−オフに制御し、またマイクロプロセッサ１は、
リセット状態から復帰すると、直ちにＦＦ１０の状態を
Ｑ端子及びＰｏｕｔ端子を介して読み出し、この結果Ｑ
端子の出力に合せて電源スイッチ９をオンまたはオフに
制御する。またマイクロプロセッサ１は電源スイッチ９
の状態を反転させる際は必ずＦ′Ｆ１０の状態を反転さ
せ、この時上述の対応が取れているものとする。

このようにすれば、各種リセットに対応して以下のよう
に電源スイッチ９が切替わる。

（１）イニシアルリセット： マイクロプロセッサ１．ＦＦ１ｏが共にリセット状態に
なるため、電源スイッチ９はオフとなる。

（２）電源゛電圧低下によるリセット （２−ａ）　ＦＦ’ｔＯＣ＋動作’１ｔＥｉ囲内（Ｄ低
下：マイクロプロセッサ１のみリセットさ れ−ＦＦＩＱは状態が変らないので、電源スイッチ９は
リセット前の状態に復帰する。

（２−ｂ）ＦＦＩＯの動作電圧範囲以下の低下：マイク
ロプロセッサ１はリセットされ。

ＦＦｌ０の出力は不定となる。但し電源５の電圧復帰時
にイニシャルリセットされ。

結果的に電源スイッチ９はオフとなる。

（３）外部リセット： マイクロプロセッサ１とＦＦ１０の両方がリセットされ
るため、電源スイッチ９はオフになる。

なお、上述の実施例ではＪ−に型の７リツプフロツプを
用いたが他の型のフリップフロップでも良い。Ｊ−に型
を用いれば、マイクロプロセッサ１のリセット人カフに
より、マイクロプロセッサ１のリセット時にＦＦ１０の
状態をホールドし、下記のような変化に対する影響を防
止出来る効果がある。

（１）リセット時の各回路の電流変化に伴うノイズの影
響。

Ｃ１１）電圧降下時のリセットに伴う電圧低下によるノ
イズマージンの減少の影響。

上記実施例では時間によらず電源電圧低下に対して電源
スイッチの状態の保護ができるため、例えば−車載装置
におけるエンジン立上げのような急激で長時間の電圧低
下に対しても状態保持の効果を有する。

発明の効果 本発明は上記実施例より明らかなように、以下に示す効
果を有する。

（１）フリップフロップの低電圧動作により電源の接断
情報をスタティックに保持するので、フリップフロップ
の動作電圧範囲内の電圧低下に対しては必ず復旧できる
。

（２）ハード的にフリップフロップを外部よりリセット
可能なため暴走等の際に電源を強制切断できる。

（３）ハードウェア的には一低電圧動作可能のフリップ
フロップ１個の追加でよく、コスト的にも有利である。

【図面の簡単な説明】

第１図は本発明の一実施例におけるリセット回路のブロ
ック図、第２図は従来の１１セクト回路のブロック図で
ある。 １・・・マイクロプロセッサ、２・・・電圧比較器。 ５・・・電源、６・・・トランジスタスイッチ、９−・
・電源スイッチ、１０・・・フリップフロップ（ＦＦ）
、　ａ・・・外部リセット信号−ｂ・・・リセット信号
。 代理人の氏名　弁理士　中　尾　敏　男　はか１名第　
１　図　　　　　　　　　　　　　　　／′第２図　　
　　　　２

Claims (1)

【特許請求の範囲】
1. 　一端が電源に接続されそのオンオフがマイクロプロセ
   ッサにより制御される電源スイッチと、前記電源と外部
   リセット端子に入力が接続され前記マイクロプロセッサ
   の動作電圧以下の入力電圧により前記マイクロプロセッ
   サに対しリセット信号を発生する電圧比較器と、前記マ
   イクロプロセッサより低い動作電圧で作動するフリップ
   フロップとを備え、前記電源電圧が前記マイクロプロセ
   ッサの動作電圧以下でかつフリップフロップの動作電圧
   以上の時には、前記フリップフロップの出力を前記マイ
   クロプロセッサで読み出すことにより前記電源スイッチ
   を電源電圧低下前の状態に復帰するようにしたリセット
   回路。