KR920005169A - 테스트 모드를 지시하기 위한 플래그를 가지는 반도체 메모리 - Google Patents

Abstract

내용 없음

Description

테스트 모드를 지시하기 위한 플래그를 가지는 반도체 메모리

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 실시예를 포함하는 메모리 소자의 블럭도.

제2도는 제1도의 메모리 소자내의 테스트 모드동작 회로를 나타낸 블록도.

Claims (21)

1. 정상 동작 모드 및 특별 동작 모드를 가진 집적 회로로서; 출력 단자와; 상기한 출력 단자에 결합되며, 상기 한 출력 단자에 데이터를 제공하는 출력 드라이버와; 제1상태에서 상기한 출력 드라이버가 동작되어야 함을 나타내는 한편 제2상태에서 상기한 출력 드라이버가 동작 불능되어야 함을 나타내는 제어 신호를 수신하는 제1단자와; 모드 시동 신호를 수신하는 제2단자와; 상기한 제2단자에 결합되며, 상기한 모드 시동 신호의 수신에 응답하여 특별 모드 동작 신호를 제공하는 특별 동작 회로와; 상기한 제1단자, 상기한 특별 모두 동작 회로 및 상기한 출력 드라이버에 결합되며, 상기한 제2상태의 제어 신호의 수신에 응답하여 상기한 출력 드라이버를 동작 불능시키도록 제어하는 한편 상기한 제2상태의 제어 신호의 수신과 함께 상기한 특별모드 동작신호에 응답하여 상기한 출력 드라이버를 동작시키도록 제어하는 출력 제어 회로로 구성됨을 특징으로 하는 집적 회로.
2. 제1항에 있어서, 상기한 출력 제어 회로는 상기한 제1상태의 제어 신호의 수신의 응답하여 상기한 출력 드라이버를 동작시키도록 제어하는 것을 특징으로 하는 집적 회로.
3. 제1항에 있어서, 상기한 출력 드라이버는 상기한 출력제어 회로에 의해 동작 불능됨에 따라 상기한 출력단자에 ″고″임피던스를 제공하는 것을 특징으로 하는 집적 회로.
4. 제1항에 있어서, 상기한 출력 드라이버는 상기한 출력제어 회로에 의해 동작됨에 따라 상기한 출력 단자에 ″저″임피던스를 제공하는 것을 특징으로 하는 집적 회로.
5. 제1항에 있어서, 상기 집적 회로는 상기한 출력 단자에 결합되며 상기의 집적회로에 제공되는 데이터를 수신하는 입력 버퍼를 부가적으로 포함하는 것을 특징으로 하는 집적 회로.
6. 제1항에 있어서, 상기 집적회로는 상기한 출력 드라이버에 결합되는 기능 회로를 부가적으로 포함하며 ; 상기한 제1단자는 칩 동작 단자로 구성되며 ; 상기한 제어 신호는 제1상태에서 상기한 기능 회로가 동작되어야 함을 나타내는 한편 제2상태에서 상기한 기능 회로가 동작 불능되어야 함을 나타내는 칩 동작 신호로 이루어진 것을 특징으로 하는 집적 회로.
7. 제6항에 있어서, 상기한 특별 모드 동작 회로는 또한 상기한 칩 동작 단자에 결합되며, 상기한 제2상태의 칩 동작 신호의 수신에 응답하여 특별 모드 동작 불능 신호를 제공하도록 되어 있는 것을 특징으로 하는 집적 회로.
8. 제6항에 있어서, 상기 집적회로는 제1상태에서 상기한 출력 드라이버가 동작되어야 함을 나타내는 한편 제2상태에서 상기한 출력 드라이버가 동작 불능되어야 함을 나타내는 출력 동작 신호를 수신하는 출력 동작 단자를 부가적으로 포함하며; 상기한 출력 제어 회로는 상기한 출력 동작 단자에 결합되어, 상기한 제2상태의 출력 동작 신호의 수신에 응답하여 상기한 출력 드라이버를 동작 불능시키도록 제어하는 한편 상기한 제1상태의 출력 동작 신호의 수신에 응답하여 상기한 출력 드라이버를 동작시키도록 제어하는 것을 특징으로 하는 집적 회로.
9. 정상 동작 모드의 특별 동작 모드를 가진 집적 회로의 동작을 제어하는 방법으로서 ; 상기한 특별 동작 모드의 선택을 나타내는 모든 시동 신호를 수신하는 단계와; 출력 버퍼의 동작 불능을 나타내는 제어 신호를 수신하는 단계와; 상기한 모드 시동 신호에 응답하여 상기한 특별 동작 모드를 동작하는 단계와; 상기한 제어 신호 및 상기한 특별 동작 모드의 동작에 응답하여 출력 버퍼를 동작하는 단계로 구성됨을 특징으로 하는 집적 회로의 동작 제어 방법.
10. 제9항에 있어서, 상기한 출력 버퍼의 동작 단계는, 출력 버퍼가 출력 단자를 ″저″임피던스 조건으로 만들수 있도록 상기 출력 버퍼를 제어하는 단계를 포함함을 특징으로 하는 집적 회로의 동작 제어 방법.
11. 제9항에 있어서, 상기 집적 회로의 동작 제어 방법은 상기한 특별 동작 모드의 동작에 앞서서 상기한 제어신호에 응답하여 상기한 출력 버퍼를 동작 불능시키는 단계를 부가적으로 포함한 것을 특징으로 하는 집적 회로의 동작 제어 방법.
12. 제11항에 있어서, 상기한 동작 불능 단계는 출력 버퍼가 출력 단자를 ″고″임피던스 조건으로 만들 수 있도록 상기한 출력 버퍼를 제어하는 단계를 포함함을 특징으로 하는 집적 회로의 동작 제어 방법.
13. 제9항에 있어서, 상기한 제어 신호는 상기한 출력 버퍼 및 기능 회로의 동작 불능을 제1상태로서 나타내는 한편, 상기한 출력 버퍼 및 기능 회로의 동작을 제2상태로서 나타내며; 상기한 특별 동작 모드의 동작 단계는 상기한 모드 시동 신호에 응답하여 상기한 특별 동작 모드에서 상기한 기능 회로를 동작시키는 것을 특징으로 하는 집적 회로의 동작 제어 방법.
14. 제13항에 있어서, 상기 집적 회로의 동작 제어 방법은 특별 동작 모드의 상기한 동작 단계 이후에 상기한 제2상태의 상기한 제어 신호의 수신에 응답하여 상기한 특별 동작 모드를 불능시키는 단계를 부가적으로 포함한 것을 특징으로 하는 집적 회로의 동작 제어 방법.
15. 제13항에 있어서, 집적 회로의 상기 동작 제어 방법은 제1상태에서 상기한 출력 버퍼의 동작 불능을 나타내는 한편 제2상태에서 상기한 출력 버퍼의 동작을 나타내는 출력 동작 신호를 수신하는 단계를 부가적으로 포함하며 ; 상기한 출력 버퍼의 동작 단계는 또한 상기한 제2상태의 출력 동작 신호에 응답하도록 된 것을 특징으로 하는 집적 회로의 동작 제어 방법.
16. 제9항에 있어서, 상기한 특별 동작 모드는 특별 테스트 모드인 것을 특징으로 하는 집적 회로의 동작 제어 방법.
17. 기능회로와; 출력 단자와; 상기한 기능회로 및 출력 단자에 결합되며, 상기한 기능 회로로부터 데이터를 상기한 출력 단자에 제공하고, 하나의 제어 단자를 가진 출력 버퍼와 ; 제1상태에서 상기한 회로의 동작을 나타내며 제2상태에서 상기한 회로의 동작 불능을 나타내는 칩 동작 신호를 수신하는 칩 동작 단자와 ; 상기한 칩 동작단자 및 상기한 기능 회로에 결합되며, 상기한 칩 동작 신호에 응답하여 상기한 기능 회로를 제어하는 칩 동작회로와; 특별 모드 신호를 수신하는 제1단자와; 상기한 제1단자 및 상기한 기능 회로에 결합되며, 상기한 특별모드 신호에 응답하여 특별 동작 모드를 동작시키는 특별 모드 동작 회로와 ; 상기한 칩 동작 회로, 상기한 특별 모드 동작 회로 및 상기한 출력 버퍼의 제어 단자에 결합되며 상기한 제2상태의 칩 동작 신호와 상기한 특별 동작모드의 동작에 응답하여 상기한 출력 버퍼를 동작시키는 출력 제어 회로로 구성됨을 특징으로 하는 집적 회로.
18. 제17항에 있어서, 상기한 특별 동작 모드가 동작되지 않았을 때 상기한 출력 제어 회로는 상기한 칩 동작회로에 응답하여 상기 제2상태의 칩 동작 신호에 따라 상기한 출력 버퍼를 동작 불능시키는 것을 특징으로 하는 집적 회로.
19. 제18항에 있어서, 상기 집적 회로 제1상태에서 상기한 출력 버퍼의 동작을 나타내는 한편 제2상태에서 상기한 출력 버퍼의 동작 불능을 나타내는 출력 동작 신호를 수신하는 출력 동작 단자를 부가적으로 포함하며; 상기한 출력 제어 회로는 상기한 출력 동작 단자에 결합되며, 상기한 제1상태에서 상기한 출력 동작에 응답하여 상기한 출력 버퍼를 동작시키고, 상기한 제2상태에서는 상기한 출력 동작에 응답하여 상기한 출력 버퍼를 동작불능시키는 것을 특징으로 하는 집적 회로.
20. 제18항에 있어서, 상기한 칩 동작 회로는 복수의 칩 동작 단자의 칩 동작 신호들에 응답하며, 상기한 복수의 칩 동작 단자의 칩 동작 신호들의 논리적조합에 따라 상기한 기능 회로 및 상기한 출력 제어 회로를 제어하게 되는 것을 특징으로 하는 집적 회로.
21. 제17항에 있어서, 상기한 특별 모드 동작 회로는 상기한 칩 동작 회로에 결합되며, 상기한 제1상태의 칩동작 신호에 응답하여 상기한 특별 동작 모드를 동작 불능시키도록 된 것을 특징으로 하는 집적 회로.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.